FR2853453A1 - Procede de fabrication d'un dispositif de memoire sonos de type ono double en utilisant un traitement d'auto alignement inverse - Google Patents
Procede de fabrication d'un dispositif de memoire sonos de type ono double en utilisant un traitement d'auto alignement inverse Download PDFInfo
- Publication number
- FR2853453A1 FR2853453A1 FR0403305A FR0403305A FR2853453A1 FR 2853453 A1 FR2853453 A1 FR 2853453A1 FR 0403305 A FR0403305 A FR 0403305A FR 0403305 A FR0403305 A FR 0403305A FR 2853453 A1 FR2853453 A1 FR 2853453A1
- Authority
- FR
- France
- Prior art keywords
- layer
- conductive
- dielectric layer
- ono
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 title abstract description 13
- 230000009977 dual effect Effects 0.000 title description 2
- 125000006850 spacer group Chemical group 0.000 claims abstract description 142
- 230000015654 memory Effects 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims description 95
- 238000011282 treatment Methods 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 59
- 238000009792 diffusion process Methods 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- 150000002500 ions Chemical class 0.000 claims description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910021332 silicide Inorganic materials 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000007373 indentation Methods 0.000 claims description 2
- VHNAXNUYZZHYGB-UHFFFAOYSA-N [Si].[Si]=O.[Si]=O Chemical compound [Si].[Si]=O.[Si]=O VHNAXNUYZZHYGB-UHFFFAOYSA-N 0.000 claims 1
- 239000006185 dispersion Substances 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 35
- 238000001039 wet etching Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000007858 starting material Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Procédé de fabrication d'une mémoire SONOS de type ONO double utilisant un traitement d'auto-alignement inverse, caractérisé en ce qu'une couche diélectrique ONO est formée sous une grille et est physiquement séparée en deux parties par utilisation d'un traitement d'auto-alignement inverse indépendant des limites de la photolithographie. Pour faciliter l'auto-alignement inverse, on utilise une couche tampon et des éléments d'espacement permettant de définir la largeur de la couche diélectrique ONO. Cela permet d'ajuster de façon appropriée la dispersion de charges piégées pendant la programmation et l'effacement, en améliorant ainsi les caractéristiques du dispositif SONOS. La présente invention évite la redistribution des charges au cours du temps après les opérations de programmation et d'effacement.
Description
La présente invention concerne un procédé de
fabrication d'un dispositif de mémoire à semiconducteur.
Plus précisément, la présente invention concerne un procédé de fabrication d'un dispositif de mémoire SONOS de type ONO 5 double pouvant fonctionner en tant que dispositif de mémoire de travail à 2 bits en programmation asymétrique, en utilisant un traitement d'auto-alignement inverse.
Au cours des dernières années, des dispositifs de mémoire à semiconducteur non volatils ont été utilisés dans 10 diverses applications. Les dispositifs de mémoire à semiconducteur non volatils peuvent non seulement effacer électriquement et programmer des données mais également conserver les données même après interruption de l'alimentation électrique. Un exemple de dispositif de 15 mémoire à semiconducteur non volatil est une cellule de mémoire flash.
Des mémoires flash du type à empilement de grilles dans lesquelles des grilles flottantes et des grilles de commande sont empilées, ont déjà été mises au point et 20 produites en grande quantité. Les grilles flottantes sont destinées à la programmation de charges, et les grilles de commande sont destinées à la commande des grilles flottantes.
A mesure que les capacités des dispositifs de 25 mémoire augmentent et que le nombre de matrices prédiffusées nécessaires à la formation de circuits complexes augmente, des techniques de formation de motifs fins ayant une largeur de trait inférieure à 0,10 jim deviennent indispensables. Bien que les cellules de mémoire 30 non volatiles classiques du type à empilement de grilles aient subi une réduction d'échelle toujours plus importante, les traitements de photolithographie et de gravure permettant de former des dispositifs hyperfins sont sur le point d'atteindre leurs limites techniques. En 35 effet, en plus des problèmes de réduction d'échelle, la création du motif d'une structure dans laquelle une grille flottante et une grille de commande sont empilées devient complexe du fait d'une forte différence de pas ou d'un rapport de dimensions élevé.
Par ailleurs, les recherches concernant les cellules 5 non volatiles de type SONOS (ou MONOS) à charges piégées a également progressé et a permis de mettre au point des structures à grilles uniques telles que des transistors à effet de champ de type MOS (MOSFET).
La figure 1 illustre une vue en coupe transversale 10 schématique d'une cellule de mémoire SONOS classique.
En se référant à la figure 1, pour former une cellule SONOS (ou MONOS), une source et un drain 15 sont formés dans un substrat semiconducteur 10, tel qu'un substrat de p-Si, puis une couche diélectrique 20 15 d'oxydenitrure-oxyde (ONO) et une grille 30 sont séquentiellement formées sur le substrat semiconducteur 10.
La cellule SONOS utilise la couche diélectrique ONO 20 au lieu de la couche d'oxyde de grille d'un transistor. Dans la cellule SONOS, une grille flottante destinée à la 20 programmation de charges est remplacée par la couche diélectrique ONO 20. Par conséquent, des électrons ou des trous sont injectés dans une couche de nitrure de silicium 23 intercalée entre des couches d'oxyde de silicium minces 21 et 25 incluses dans la couche diélectrique ONO 20.
Comme la couche diélectrique ONO 20 a une épaisseur d'environ 10 à 20 nm, la différence de pas n'est pas très importante. Par conséquent, la miniaturisation de la cellule SONOS en deçà d'une limite photolithographique permise est relativement aisée. Par ailleurs, un certain 30 nombre d'étapes supplémentaires associées aux grilles flottantes peuvent être omises, en simplifiant ainsi l'ensemble du traitement de fabrication.
Cependant, pendant de nombreuses années, certains fabricants ont adopté des mémoires SONOS pour obtenir des 35 dispositifs de mémoire non volatils à haut degré d'intégration. Ces fabricants ont proposé et ont tenté de fabriquer des mémoires SONOS à 2 bits qui utilisaient une programmation asymétrique sans grilles flottantes.
La figure 2 représente un diagramme schématique illustrant les opérations effectuées par un dispositif de 5 mémoire à 2 bits classique lorsqu'une tension VDS est appliquée entre un drain et une source dans le dispositif de mémoire.
En se référant à la figure 2, une technique de mémoire à 2 bits permet de soumettre le dispositif de 10 mémoire à 2 bits à une intégration deux fois plus poussée qu'un dispositif flash classique du type à empilement de grilles de même superficie. Le fonctionnement d'une mémoire à 2 bits comprend: (i) l'injection vers l'avant d'électrons dans une partie d'une couche de nitrure de 15 silicium 23 positionnée sur un bord d'une grille 30 par application d'une haute tension à une grille de commande 30 et à l'une de jonctions de sources et de drains 15 d'un transistor, c'est-àdire en utilisant une injection d'électrons chauds dans le canal (CHEI), et (ii) la lecture 20 inverse de données par application d'une tension à la grille 30 et à l'autre source et ou à l'autre drain.
Une opération d'effacement comprend l'application d'une haute tension à une jonction de drain 15 et la mise à la masse de la grille 30 et d'un substrat 10 massif. De ce 25 fait, les électrons programmés dans la couche de nitrure de silicium 23 sont combinés à des trous par utilisation d'un effet tunnel de bande à bande (BtBT) dans une région de chevauchement entre la grille 30 et une jonction 15.
Dans une opération de piégeage de charge 30 asymétrique, lorsque la largeur de trait de la grille est relativement élevée, l'intervalle spatial entre les pièges programmés est suffisant pour que cela ne pose pas de problème notable lors du fonctionnement d'une mémoire à 2 bits. Cependant, étant donné que la largeur de trait de la 35 grille 30 est réduite à environ 0,10 Mm ou moins, les caractéristiques de la mémoire à 2 bits peuvent se dégrader. Cela est dû au fait que les charges piégées dans la couche diélectrique ONO 20 par l'injection CHEI présentent un certain degré de dispersion qui augmente avec le temps de fonctionnement.
L'encart apparaissant sur la figure 3A illustre un graphique de la distribution spatiale des charges dans un dispositif SONOS typique, les charges étant injectées dans la couche de nitrure de silicium 23 après programmation de la mémoire. La variation du courant de drain avec la 10 tension de grille dans une cellule fraîche et dans une cellule déjà programmée est illustrée sur la figure 3A. La figure 3B illustre la caractéristique de rétention d'un dispositif SONOS typique qui résulte d'une redistribution des charges injectées en fonction du temps (t) de 15 fonctionnement.
Dans un dispositif SONOS typique, lors de la programmation par injection CHEI, des charges sont injectées dans la couche de nitrure de silicium. Le graphique de répartition des charges est obtenu en 20 utilisant un modèle de simulation tel que celui illustré sur la figure 3A. Plus précisément, la répartition des charges dans chacune d'une cellule fraîche et d'une cellule programmée est obtenue par ajustement sur la simulation. En se référant à la figure 3B, étant donné que les charges 25 injectées sont redistribuées au cours du temps (t), la caractéristique de rétention de charge se dégrade. Le taux de décroissance N(t) d'un centre de distribution peut être exprimé par l'équation indiquée sur la figure 3B. En se référant à présent à la figure 3B, lorsque le temps t tend 30 vers t', la hauteur du graphique de distribution décroît, de sorte que le degré de dispersion augmente.
Dans un dispositif SONOS, si les charges sont dispersées après la programmation et si les charges programmées dans une région de canal central ne sont pas 35 entièrement effacées, lors d'une répétition de la programmation et de l'effacement, des charges résiduelles peuvent s'accumuler dans la région de canal. Les charges accumulées peuvent dégrader la durée de vie d'un dispositif SONOS. De même, après que des charges de trous ont été programmées, les trous accumulés peuvent dégrader la durée de vie du dispositif.
Les figures 4A et 4B sont des graphiques illustrant la durée de vie d'un dispositif SONOS typique. La variation de la tension de seuil de la cellule en fonction du nombre de cycles de programmation et d'effacement est illustrée 10 sur les figures 4A et 4B.
Tout d'abord, sur la figure 4A, un substrat massif et une source d'une cellule SONOS sont mis à la masse.
Après répétition de la programmation et de l'effacement, la courbe de durée de vie obtenue est telle qu'illustrée sur 15 la figure 4A. Dans le cas présent, la programmation est effectuée par application de tensions de 11V et de 6V respectivement à une grille et à un drain pendant 100 gs, et l'effacement est effectué en appliquant respectivement des tensions de OV, 10V, 10V et 0V à la grille, au drain, à 20 la source et au substrat massif pendant 100 lis. La référence numérique 41 représente un cas dans lequel la cellule est activée, tandis que la référence numérique 45 désigne un cas dans lequel la cellule est désactivée.
Sur la figure 4B, seules les conditions d'effacement 25 sont modifiées par rapport au cas de la figure 4A. Plus précisément, l'effacement est effectué en appliquant respectivement des tensions de 0V, 10V, 4V et OV à une grille, un drain, une source et un substrat massif. Un champ électrique se forme ici entre la source et le drain, 30 de sorte que des trous formés par effet tunnel de bande à bande (BtBT) peuvent être efficacement injectés dans une région de canal centrale. La référence numérique 43 désigne un cas dans lequel une cellule est activée, tandis que la référence numérique 47 désigne un cas dans lequel la 35 cellule est désactivée.
De ces résultats on peut déduire qu'il existe une queue de dispersion des électrons à un certain niveau de la région de canal centrale. Bien qu'il soit possible que la distribution des électrons ou des trous dans une couche 5 diélectrique ONO puisse être ajustée au minimum par optimisation des conditions de traitement ou par une régulation appropriée de la tension d'attaque, le fait de réduire toujours plus les longueurs de grille ne permet plus d'assurer les caractéristiques voulues d'une mémoire à 10 2 bits.
Dans le but de minimiser ou d'éviter les inconvénients ou les problèmes auxquels se heurtait la technique antérieure, la présente invention propose un procédé de fabrication d'une mémoire SONOS à 2 bits en 15 utilisant une technique d'injection d'électrons chauds dans le canal (CHEI) conformément à laquelle, dans le régime inférieur à 100 nm, la distribution de charge d'une couche diélectrique ONO peut être ajustée de façon appropriée pendant la programmation et l'effacement.
Conformément à un aspect de la présente invention, celle-ci fournit un procédé de fabrication d'une mémoire SONOS dans lequel des couches diélectriques ONO disposées sous une grille sont physiquement séparées les unes des autres pour former une structure précisément symétrique.
Conformément à un mode de réalisation de la présente invention, celle-ci fournit un procédé de fabrication d'une mémoire SONOS comprenant les étapes consistant à former une couche diélectrique d'oxyde de siliciumnitrure de silicium-oxyde de silicium (ONO) sur un substrat, former 30 une couche tampon sur la couche diélectrique ONO, la couche tampon ayant une tranchée exposant une partie de la surface de la couche diélectrique ONO, former des premiers éléments d'espacement conducteurs sur les parois internes de la tranchée, séparer la couche diélectrique ONO en deux 35 parties en éliminant sélectivement la partie exposée de la couche diélectrique ONO en utilisant les premiers éléments d'espacement conducteurs en tant que masque de gravure, former une couche diélectrique de grille sur le substrat exposé résultant de la séparation de la couche diélectrique ONO, la couche diélectrique de grille s'étendant sur les 5 parois latérales exposées de la couche diélectrique ONO séparée et des premiers éléments d'espacement conducteurs à l'intérieur de la tranchée ainsi que sur la surface supérieure de la couche tampon, former une seconde couche conductrice sur la couche diélectrique de grille pour 10 remplir un interstice entre les parois internes de la tranchée, enlever la couche diélectrique de grille exposée par la seconde couche conductrice, enlever la couche tampon en utilisant les premiers éléments d'espacement conducteurs comme masque de gravure, et former un motif des couches 15 diélectriques ONO séparées en deux en enlevant sélectivement une partie de chacune des couches diélectriques ONO séparées qui est exposée par l'enlèvement de la couche tampon, en utilisant les premiers éléments d'espacement conducteurs comme masque de gravure.
Conformément à une caractéristique de la présente invention, la couche diélectrique de grille est de préférence formée d'oxyde de silicium en utilisant des techniques d'oxydation thermique ou de dépôt chimique en phase vapeur.
Conformément à une autre caractéristique de la présente invention, un traitement destiné à former la seconde couche conductrice comprend les étapes consistant à déposer la seconde couche conductrice sur la couche diélectrique de grille pour remplir entièrement un 30 interstice entre les parois internes de la tranchée, et à exposer une partie de la couche diélectrique de grille qui s'étend sur la couche tampon, par gravure de la seconde couche conductrice en utilisant un traitement de gravure en retrait ou un polissage chimico-mécanique, ou les deux.
Conformément à encore une autre caractéristique de la présente invention, la gravure de la seconde couche conductrice est de préférence effectuée jusqu'à ce qu'une surface supérieure de la seconde couche conductrice se situe à un niveau inférieur à une surface supérieure des premiers éléments d'espacement conducteurs.
Conformément à encore une autre caractéristique de la présente invention, le procédé de fabrication d'une mémoire SONOS consiste en outre à former une première couche de diffusion en implantant des ions d'impureté dans une partie du substrat extérieure à la tranchée qui est 10 exposée par formation d'un motif des couches diélectriques ONO séparées en deux, former des seconds éléments d'isolation sur des parois latérales exposées des couches diélectriques ONO séparées en deux et mises sous forme de motif et les premiers éléments d'espacement conducteurs et 15 former une seconde couche de diffusion en implantant des ions d'impureté dans la première couche de diffusion en utilisant les seconds éléments d'espacement isolants comme masque d'implantation d'ions.
Conformément à une autre caractéristique de la 20 présente invention, les seconds éléments d'espacement peuvent être formés de l'un de l'oxyde de silicium et du nitrure de silicium par des techniques de dépôt chimique en phase vapeur ou d'oxydation thermique.
Conformément à encore une autre caractéristique de 25 la présente invention, le procédé de fabrication d'une mémoire SONOS comprend en outre l'étape consistant à effectuer un traitement de siliciuration pour former sélectivement une première couche de siliciure sur les premiers éléments d'espacement conducteurs et sur la 30 seconde couche conductrice pour connecter les premiers éléments d'espacement conducteurs à la seconde couche conductrice et former sélectivement une seconde couche de siliciure sur la seconde couche de diffusion.
Conformément à encore une autre caractéristique de 35 la présente invention, les premiers éléments d'espacement conducteurs et la seconde couche conductrice peuvent être formés de silicium conducteur.
Conformément à un autre mode de réalisation de la présente invention, celle-ci fournit un procédé de 5 fabrication d'une mémoire SONOS comprenant les étapes consistant à former une couche diélectrique d'oxyde de silicium-nitrure de silicium-oxyde de silicium (ONO) sur un substrat, former une première couche conductrice sur la couche diélectrique ONO, former une couche tampon sur la 10 première couche conductrice, la couche tampon ayant une tranchée exposant une partie de la surface de la première couche conductrice, former des premiers éléments d'espacement sur des parois internes de la tranchée, séparer la première couche conductrice et la couche 15 diélectrique ONO sous-jacente en deux parties en enlevant séquentiellement la partie exposée de la première couche conductrice et la couche diélectrique ONO sous-jacente en utilisant les premiers éléments isolants comme masque de gravure, former une couche diélectrique de grille sur le 20 substrat exposé résultant de la séparation de la couche diélectrique ONO, la couche diélectrique de grille s'étendant sur des parois latérales exposées de la première couche conductrice séparée et étant sous-jacente à la couche diélectrique ONO et aux premiers éléments 25 d'espacement isolants à l'intérieur de la tranchée ainsi que sur la surface supérieure de la couche tampon, former une seconde couche conductrice sur la couche diélectrique de grille pour remplir un interstice entre les parois internes de la tranchée, enlever la couche diélectrique de 30 grille exposée par la seconde couche conductrice, enlever la couche tampon en utilisant les premiers éléments d'espacement isolants comme masque de gravure, et former un motif des premières couches conductrices séparées en deux et des couches diélectriques ONO sous-jacentes en enlevant 35 séquentiellement et sélectivement une partie de chacune des premières couches conductrices qui est exposée par enlèvement de la couche tampon, et une partie de chacune des couches diélectriques ONO séparées sous-jacentes à celle-ci en utilisant les premiers éléments d'espacement comme masque de gravure.
Conformément à une caractéristique de la présente invention, la couche diélectrique de grille s'étend sur les premiers éléments d'espacement isolants jusqu'à ce que les premiers éléments d'espacement isolants soient isolés de la seconde couche conductrice pour permettre à la seconde 10 couche conductrice et aux premières couches conductrices séparées en deux et mises sous forme de motif de jouer le rôle de grilles indépendantes.
Conformément à une autre caractéristique de la présente invention, un traitement de formation de la 15 seconde couche conductrice comprend les étapes consistant à déposer la seconde couche conductrice sur la couche diélectrique de grille pour remplir entièrement un interstice entre les parois internes de la tranchée, et exposer une partie de la couche diélectrique de grille qui 20 s'étend sur la couche tampon par gravure de la seconde couche conductrice en utilisant un traitement de gravure en retrait ou un polissage chimico-mécanique, ou les deux.
Conformément à encore une autre caractéristique de la présente invention, la gravure de la seconde couche 25 conductrice s'effectue de préférence jusqu'à ce qu'une surface supérieure de la seconde couche conductrice se trouve à un niveau inférieur à une surface supérieure des premiers éléments d'espacement isolants.
Conformément à encore une autre caractéristique de 30 la présente invention, le procédé de fabrication d'une mémoire SONOS comprend en outre les étapes consistant à former une première couche de diffusion en implantant des ions d'impureté dans une partie du substrat extérieure à la tranchée qui est exposée par la formation d'un motif des 35 premières couches conductrices séparées en deux et des couches diélectriques ONO sous-jacentes, former des seconds il éléments d'espacement isolants sur des parois latérales exposées des couches diélectriques ONO séparées en deux et mises sous forme de motif, les seconds éléments isolants s'étendant sur les parois latérales exposées des premières 5 couches conductrices et des premiers éléments d'espacement isolants, et former une seconde couche de diffusion par implantation d'ions d'impureté dans la première couche de diffusion en utilisant les seconds éléments d'espacement isolants comme masque d'implantation d'ions.
Conformément à une autre caractéristique de la présente invention, le procédé de fabrication d'une mémoire SONOS comprend en outre l'étape consistant à effectuer un traitement de siliciuration pour former sélectivement une première couche de siliciure sur la seconde couche 15 conductrice et former sélectivement une seconde couche de siliciure sur la seconde couche de diffusion.
Conformément à encore une autre caractéristique de la présente invention, le procédé de fabrication d'une mémoire SONOS comprend en outre les étapes consistant à 20 former une couche isolante de recouvrement sur la seconde couche conductrice avant d'enlever la couche diélectrique de grille exposée par la seconde couche conductrice, et enlever la couche isolante de recouvrement avant d'effectuer le traitement de siliciuration.
Conformément à encore une autre caractéristique de la présente invention, la première couche conductrice et la seconde couche conductrice sont de préférence formées de silicium conducteur.
Conformément à une autre caractéristique de la 30 présente invention, la couche isolante de recouvrement peut être formée par oxydation d'une surface supérieure de la seconde couche conductrice formée de siliciure conducteur sur une profondeur prédéterminée.
Conformément à encore une autre caractéristique de 35 la présente invention, les premiers éléments d'espacement isolants sont de préférence faits d'un matériau ayant une sélectivité à la gravure par rapport à la couche tampon.
Conformément à encore un autre mode de réalisation de la présente invention, celle-ci fournit un procédé de 5 fabrication d'une mémoire SONOS comprenant les étapes consistant à former une couche diélectrique d'oxyde de silicium-nitrure de silicium-oxyde de silicium (ONO) sur un substrat, former une couche tampon sur la couche diélectrique ONO, la couche tampon ayant une tranchée 10 exposant une partie de la surface de la couche diélectrique ONO, former des premiers éléments d'espacement isolants sur des parois internes de la tranchée, séparer la couche diélectrique ONO en deux parties par enlèvement sélectif de la partie exposée de la couche diélectrique ONO en 15 utilisant les premiers éléments d'espacement isolants comme masque de gravure, enlever sélectivement les premiers éléments d'espacement isolants, exposer une partie de la couche de nitrure de silicium en enlevant sélectivement la couche d'oxyde de silicium supérieure d'une partie de la 20 couche diélectrique ONO séparée qui est exposée par l'enlèvement des premiers éléments d'espacement isolants, former une couche diélectrique de grille sur la surface qui est exposée par la séparation de la couche diélectrique ONO, la couche diélectrique de grille s'étendant sur la 25 couche de nitrure de silicium et sur la couche tampon, former une couche conductrice sur la couche diélectrique de grille pour remplir un interstice entre les parois internes de la tranchée, enlever une partie de la couche diélectrique de grille qui est exposée par la couche 30 conductrice, enlever la couche tampon en utilisant la couche conductrice comme masque de gravure, et former un motif des couches diélectriques ONO séparées en deux par enlèvement sélectif d'une partie de la couche diélectrique ONO qui est exposée par l'enlèvement de la couche tampon, 35 en utilisant la couche conductrice comme masque de gravure.
Conformément à une caractéristique de la présente invention, les premiers éléments d'espacement sont de préférence des couches sacrificielles formées d'un matériau isolant autre que celui de la couche tampon ou d'un matériau de résine photosensible.
Conformément à encore un autre caractéristique de la présente invention, le procédé de fabrication d'une mémoire SONOS comprend en outre les étapes consistant à former une première couche de diffusion en implantant des ions 10 d'impureté dans une partie du substrat extérieure à la tranchée qui est exposée par la formation d'un motif des couches diélectriques ONO séparées en deux, former des seconds éléments d'espacement sur les parois latérales exposées des couches diélectriques ONO séparées en deux et 15 mises sous forme de motif, les seconds éléments d'espacement isolants s'étendant sur une paroi latérale exposée de la couche diélectrique de grille entourant la première couche conductrice, et former une seconde couche de diffusion par implantation d'ions d'impureté dans la 20 première couche de diffusion en utilisant les seconds éléments d'espacement isolants comme masque d'implantation d'ions.
Conformément à encore une autre caractéristique de la présente invention, la couche diélectrique de grille est 25 de préférence formée d'oxyde de silicium en utilisant des techniques d'oxydation thermique ou de dépôt chimique en phase vapeur.
Conformément à encore une autre caractéristique de la présente invention, la couche conductrice est de 30 préférence formée de silicium conducteur.
Conformément à encore une autre caractéristique de la présente invention, un traitement de formation de la couche conductrice comprend les étapes consistant à déposer la couche conductrice sur la couche diélectrique de grille 35 pour remplir entièrement un interstice entre les parois internes de la tranchée, et exposer une partie de la couche diélectrique de grille qui s'étend sur la couche tampon par gravure de la couche conductrice en utilisant un traitement de gravure en retrait ou un polissage chimico-mécanique, ou les deux.
Conformément à encore un autre mode de réalisation de la présente invention, celle-ci fournit un procédé de fabrication d'une mémoire SONOS comprenant les étapes consistant à former une première couche tampon sur un substrat, former une seconde couche tampon sur la première 10 couche tampon, la seconde couche tampon ayant une sélectivité à la gravure par rapport à la première couche tampon et incluant une tranchée exposant une partie de la surface de la première couche tampon, enlever la partie de la première couche tampon sur une partie de fond de la 15 tranchée jusqu'à ce que le substrat sous-jacent soit exposé, former une couche diélectrique d'oxyde de silicium-nitrure de silicium-oxyde de silicium (ONO) sur la surface exposée du substrat et des parois internes de la tranchée, former des premiers éléments d'espacement 20 conducteurs sur la couche diélectrique ONO formée sur les parois internes de la tranchée, séparer la couche diélectrique ONO en deux parties par enlèvement sélectif de la couche diélectrique ONO en utilisant les premiers éléments d'espacement conducteurs comme masque de gravure 25 jusqu'à ce que le substrat sous-jacent soit exposé, former une couche diélectrique de grille sur le substrat exposé résultant de la séparation de la couche diélectrique ONO, la couche diélectrique de grille s'étendant sur des parois latérales exposées des premiers éléments d'espacement 30 conducteurs et sur la surface supérieure de la seconde couche tampon, former une seconde couche conductrice sur la couche diélectrique de grille pour remplir un interstice entre les deux parois latérales de la tranchée, enlever la couche diélectrique de grille exposée par la seconde couche 35 conductrice, enlever la seconde couche tampon en utilisant les premiers éléments d'espacement conducteurs comme masque de gravure, et former un motif de la couche diélectrique séparée en deux par enlèvement sélectif d'une partie de la couche diélectrique qui est exposée par l'enlèvement dela couche tampon, en utilisant les premiers éléments d'espacement conducteurs comme masque de gravure.
Conformément à une caractéristique de la présente invention, un traitement de formation de la seconde couche conductrice comprend les étapes consistant à déposer la seconde couche conductrice sur la couche diélectrique de 10 grille pour remplir entièrement un interstice entre des parois internes de la tranchée, et à exposer une partie de la couche diélectrique de grille qui s'étend sur la seconde couche tampon, par gravure de la seconde couche conductrice en utilisant un traitement de gravure en retrait ou un 15 polissage chimico-mécanique, ou les deux.
Conformément à une autre caractéristique de la présente invention, la gravure de la seconde couche conductrice s'effectue de préférence jusqu'à ce qu'une surface supérieure de la seconde couche conductrice se 20 trouve à un niveau inférieur à une surface supérieure des premiers éléments d'espacement conducteurs.
Conformément à encore une autre caractéristique de la présente invention, le procédé de fabrication d'une mémoire SONOS comprend en outre les étapes consistant à 25 former une première couche de diffusion en implantant des ions d'impureté dans une partie du substrat qui est exposée par la formation d'un motif de la couche diélectrique ONO, former des seconds éléments d'espacement isolants sur des parois latérales exposées de la couche diélectrique ONO 30 mise sous forme de motif, les seconds éléments d'espacement isolants s'étendant sur une paroi latérale exposée de la couche d'oxyde supérieure de la couche diélectrique ONO entourant les premiers éléments d'espacement conducteurs, et former une seconde couche de diffusion en implantant des 35 ions d'impureté dans la première couche de diffusion en utilisant les seconds éléments d'espacement isolants comme masque d'implantation d'ions.
Conformément à encore une autre caractéristique de la présente invention, le procédé de fabrication d'une 5 mémoire SONOS comprend en outre l'étape consistant à effectuer un traitement de siliciuration pour former sélectivement une première couche de siliciure sur les premiers éléments d'espacement conducteurs et sur la seconde couche conductrice pour connecter les premiers 10 éléments d'espacement conducteurs à la seconde couche conductrice et former sélectivement une seconde couche de siliciure sur la seconde couche de diffusion.
Conformément à la présente invention, même si la largeur de trait d'une grille de mémoire est réduite à 15 0,10 Mtm ou moins, on peut fabriquer une mémoire SONOS ayant des caractéristiques de fonctionnement sur 2 bits stables.
Les caractéristiques et avantages de la présente invention mentionnés cidessus, ainsi que d'autres, ressortiront de la description détaillée de modes de 20 réalisation préférés de celle-ci en référence aux dessins annexés, dans lesquels: la figure 1 représente un schéma illustrant une vue en coupe transversale d'une cellule mémoire SONOS type; la figure 2 représente un schéma illustrant les 25 opérations effectuées par un dispositif de mémoire à 2 bits typique; la figure 3A illustre un graphique de distribution des charges qui sont injectées dans une couche de nitrure de silicium après la programmation dans un dispositif SONOS 30 typique; la figure 3B illustre une caractéristique de rétention d'un dispositif SONOS typique, qui résulte de la redistribution des charges injectées au cours du temps (t) ; les figures 4A et 4B sont des graphiques illustrant une courbe de durée de vie d'un dispositif SONOS typique; les figures 5A à 5K représentent des vues en coupe transversale schématiques illustrant une mémoire SONOS de type ONO double conforme à un premier mode de réalisation de la présente invention; les figures 6A à 6J représentent des vues en coupe transversale schématiques illustrant une mémoire SONOS de type ONO double conforme à un second mode de réalisation de la présente invention; les figures 7A à 7K représentent des vues en coupe transversale schématiques illustrant une mémoire SONOS de type ONO double 10 conformément à un troisième mode de réalisation de la présente invention; les figures 8A à 8J représentent des vues en coupe transversale schématiques illustrant une mémoire SONOS de type ONO double conformément à un quatrième mode de réalisation de la présente invention; et les figures 9A et 9B illustrent des distributions de charge lorsqu'on 15 utilise un modèle de simulation, qui expliquent les avantages de la mémoire SONOS de type ONO double des modes de réalisation de la présente invention.
La présente invention va maintenant être décrite de façon plus détaillée en référence aux dessins annexés dans lesquels des modes de 20 réalisation préférés de l'invention sont illustrés. L'invention peut cependant être mise en oeuvre sous différentes formes et ne doit pas être considérée comme étant limitée aux modes de réalisation indiqués ici. Au contraire, ces modes de réalisation sont fournis pour détailler davantage et pour rendre plus complète la présente description et permettront aux spécialistes de la technique de mieux 25 comprendre le cadre de l'invention. Dans les dessins, l'épaisseur des couches et des régions est exagérée pour plus de clarté. On notera également que lorsqu'une couche est désignée comme étant "sur" une autre couche ou un substrat, elle peut être directement sur l'autre couche ou le substrat, ou des couches intermédiaires peuvent également être présentes. En 5 outre, on notera que lorsqu'une couche est désignée comme étant "sous" une autre couche, elle peut être directement sous celle-ci, mais une ou plusieurs couches intermédiaires peuvent également être présentes. En outre, on notera que lorsqu'une couche est désignée comme étant "entre" deux 10 couches, il peut s'agir de la seule couche située entre les deux couches, ou bien une ou plusieurs couches intermédiaires peuvent également être présentes. Des références numériques identiques désignent dans la totalité du document des éléments identiques.
La couche de nitrure présente dans les couches diélectriques ONO a pour but de piéger les charges. Ces couches de piégeage de charges comportent des sites de piégeage de charges qui présentent une bonne aptitude au piégeage tant vis-à-vis des électrons que des trous. Bien 20 que les exemples de réalisation de la présente invention soient décrits ci-après en utilisant en tant que couches de piégeage de charges la couche de nitrure, par exemple la couche de nitrure de silicium, on peut utiliser tout autre matériau isolant ayant une propriété de piégeage de charges 25 en tant que couche de piégeage de charges, ces autres matériaux entrant également dans le cadre de l'invention.
Par exemple, on peut également utiliser une couche d'oxyde ayant des défauts, une couche d'A1203, etc., en tant que couche de piégeage de charges.
Ces aspects et d'autres encore de l'invention seront expliqués plus en détail, à titre d'exemple avec référence aux dessins annexés, dans lesquels des modes de réalisation préférés sont illustrés.
Conformément aux modes de réalisation de 35 l'invention, dans le régime inférieur à 100 nm, une mémoire SONOS à 2 bits utilisant une injection CHEI comporte deux parties constituées de couches diélectriques ONO disposées sous une grille, celles-ci étant physiquement séparées l'une de l'autre afin d'ajuster de manière appropriée la dispersion d'électrons ou de trous générés au cours de 5 cycles répétés de programmation et d'effacement. Par conséquent, an ajustant de façon appropriée l'épaisseur d'une couche d'oxyde de grille formée sur une partie d'un substrat entre les couches diélectriques ONO séparées en deux, on peut minimiser le phénomène de canal court.
Par ailleurs, les modes de réalisation de la présente invention fournissent une série de procédés de traitement pour la fabrication d'une mémoire SONOS à 2 bits de nouvelle génération par un traitement d'autoalignement inverse utilisant des éléments d'espacement. Cela permet 15 non seulement de résoudre le problème d'erreur d'alignement se produisant entre une grille et une couche diélectrique ONO, qui s'aggrave encore du fait de la diminution de la largeur de trait de la grille, mais également celui de la limitation de la largeur de trait minimale exigée pour la 20 photolithographie. Par ailleurs, une couche diélectrique ONO devant être disposée sous une grille peut être séparée en deux parties pour former une structure précisément symétrique.
Les modes de réalisation de la présente invention 25 peuvent être classés en deux groupes en fonction des types de structures. Le premier groupe correspond à une structure à une seule grille dans laquelle, bien que la dimension totale de la grille reste identique à celle d'une structure classique, la couche diélectrique ONO est séparée en deux 30 parties au lieu d'être une couche diélectrique ONO unique dans le cadre de la structure classique. Le second groupe correspond au cas d'une structure à grille triple dans laquelle la largeur de trait et la dimension totale de la grille sont identiques à celles du dispositif SONOS à une 35 seule grille. La structure à grille triple comprend deux grilles disposées sur des couches diélectriques ONO séparées en deux et une troisième grille (intermédiaire) formée sur une couche d'oxyde de silicium disposée entre les couches diélectriques ONO séparées en deux. Dans la structure à grille triple, des niveaux de tension différents peuvent être appliqués aux trois grilles.
Mode de réalisation 1: dispositif SONOS du type ONO double à une seule grille Les figures 5A à 5K sont des vues en coupe transversale schématiques illustrant une mémoire SONOS du 10 type ONO double conformément à un premier mode de réalisation de la présente invention.
En se référant à la figure 5A, en tant que matériau de départ pour la fabrication d'une mémoire SONOS, on prépare un substrat de type p. Par exemple, comme illustré 15 sur la figure 5A, on prépare un substrat de silicium (120) sur isolant (110) (SOI) . Le substrat SOI présente ici une conductivité de type p et est utilisé comme substrat de type p. Cependant, un substrat de silicium massif typique peut être utilisé à la place du substrat de SOI. Après 20 cela, une région de champ est formée par une technique d'isolation de dispositif sur la couche de silicium 120 afin de définir une région active. La technique d'isolation de dispositif peut par exemple être une isolation par tranchée peu profonde, une isolation par tranchée peu 25 profonde auto-alignée, ou une technique LOCOS.
En se référant à la figure 5B, une couche diélectrique 500 d'oxydesilicium-oxyde (ONO) est formée sur une région de canal de Si de la couche de silicium 120.
La couche diélectrique ONO 500 peut être formée par un 30 procédé connu et comprend en substance une couche d'oxyde de silicium 500a, une couche de nitrure de silicium 500b, et une couche d'oxyde de silicium 500c, qui sont empilées séquentiellement. Chacune des couches d'oxyde de silicium 500a et 500c peut être formée d'une couche d'oxyde 35 thermique, d'une couche de dépôt chimique en phase vapeur (CVD), ou d'une combinaison de celles-ci. Après cela, les couches d'oxyde de silicium 500a et 500c peuvent être traitées thermiquement afin d'obtenir une structure finale dense et stable. Le traitement thermique peut ici être effectué à une température d'environ 7000C à 11000C.
Une couche tampon 600 peut être formée sur la totalité de la surface de la couche diélectrique ONO 500.
Après cela, la couche tampon 600 est mise sous forme d'un motif par utilisation de traitements de photolithographie et de gravure afin de former une tranchée 601 qui expose 10 une partie supérieure oblongue de la couche diélectrique ONO 500, dans la couche tampon 600. Le traitement de gravure peut être un traitement de gravure isotrope ou un traitement de gravure anisotrope.
La couche tampon 600 est utilisée pour séparer 15 physiquement la couche diélectrique ONO 500 du dispositif SONOS en deux parties qui seront ultérieurement à nouveau sélectivement enlevées. Par conséquent, pour qu'elle puisse être utilisée comme couche sacrificielle appropriée, il est préférable que la couche tampon 600 soit formée d'un 20 matériau isolant ayant une sélectivité suffisante à la gravure par rapport à la couche diélectrique ONO 500.
En se référant à la figure 5C, des premiers éléments d'espacement conducteurs 700 sont formés sur les parois internes de la tranchée 601. Pour former les premiers 25 éléments d'espacement conducteurs 700, un matériau conducteur est déposé sur une épaisseur prédéterminée puis est soumis à une gravure anisotrope par un traitement de gravure en retrait. Le matériau conducteur destiné aux premiers éléments conducteurs 700 est par exemple un 30 polysilicium conducteur ou un silicium amorphe conducteur, ceux-ci étant souvent utilisés comme grille dans un dispositif SONOS. Pour conférer une certaine conductivité au polysilicium ou au silicium amorphe, on peut en outre mettre en oeuvre un traitement d'implantation d'ions ou on 35 peut effectuer un dopage in situ pendant le traitement de dépôt.
En se référant à la figure 5D, une partie de la couche diélectrique ONO 500 qui est encore exposée après la formation des premiers éléments d'espacement conducteurs 700, est enlevée en utilisant les premiers éléments 5 d'espacement conducteurs 700 comme masque de gravure. Il est préférable d'utiliser un traitement de gravure anisotrope pour réguler avec précision la largeur de trait de la partie enlevée. La largeur de trait de la partie gravée est déterminée par la largeur de trait de la 10 tranchée 601 et par la largeur de trait des premiers éléments d'espacement conducteurs 700. Le traitement de gravure permet d'exposer la couche de silicium 120 du substrat SOI. Il en résulte qu'une partie centrale de la couche diélectrique ONO 500 est enlevée afin de séparer 15 ainsi la couche diélectrique ONO 500 en deux parties.
En se référant à la figure 5E, une couche diélectrique de grille 800 est formée sur la couche de silicium 120 et la structure obtenue est représentée sur la figure 5D. A titre d'exemple, la couche diélectrique de 20 grille 800 peut être formée d'oxyde de silicium par oxydation thermique ou dépôt chimique en phase vapeur. La couche diélectrique de grille 800 est formée le long du profil des premiers éléments d'espacement conducteurs 700 de façon qu'une partie concave 801 soit formée entre les 25 premiers éléments d'espacement conducteurs 700. On peut en substance utiliser la couche diélectrique de grille 800 en tant que couche d'oxyde de grille entre les couches diélectriques ONO séparées en deux. Par ailleurs, en ajustant l'épaisseur de la couche diélectrique de grille 30 800, on peut réduire l'effet de canal court dans le dispositif SONOS.
En se référant à la figure 5F, une seconde couche conductrice (non représentée) est formée sur la couche diélectrique de grille 800 en recouvrant la totalité du 35 substrat afin de remplir la partie concave 801, c'est-à-dire l'interstice entre les premiers éléments conducteurs 700. La seconde couche conductrice peut être formée de divers matériaux conducteurs, par exemple de polysilicium conducteur ou de silicium amorphe. Pour doter le polysilicium ou le silicium amorphe de conductivité, on 5 peut en outre effectuer un traitement d'implantation d'ions ou un dopage in situ pendant le traitement de dépôt. Après cela, la seconde couche conductrice est gravée par un traitement de gravure en retrait afin de former une seconde couche conductrice 900, comme illustré sur la figure 5F, la 10 surface supérieure de celle-ci étant à un niveau inférieur à la surface supérieure des premiers éléments d'espacement conducteurs 700 et étant limitée à l'intérieur de la tranchée 601. Le traitement de gravure en retrait peut utiliser un traitement de gravure anisotrope ou un 15 traitement CMP, ou les deux. Ce traitement de gravure en retrait expose également la couche diélectrique de grille 800 sur chaque côté de la seconde couche conductrice 900.
En se référant à la figure 5G, une partie de la couche diélectrique de grille 800 qui est exposée par la 20 seconde couche conductrice 900, est sélectivement enlevée pour exposer la surface supérieure des premiers éléments d'espacement conducteurs 700 et la surface supérieure de la couche tampon (600 sur la figure 5F) . Le traitement de gravure peut ici être un premier traitement de gravure 25 humide. Après cela, la couche tampon 600, exposée par l'enlèvement sélectif d'une partie de la couche diélectrique de grille 800, est également sélectivement enlevée jusqu'à ce que la surface supérieure de la couche diélectrique ONO 500 soit exposée. Pour assurer un 30 enlèvement sélectif, la couche tampon 600 est de préférence formée d'un matériau ayant une sélectivité suffisante à la gravure par rapport aux premiers éléments d'espacement conducteurs 700 et à la seconde couche conductrice 900. Par exemple, ce traitement de gravure peut être un second 35 traitement de gravure humide qui est différent du premier traitement de gravure humide. Par conséquent, une partie de la couche diélectrique ONO 500 qui est adjacente aux premiers éléments d'espacement conducteurs 700 est exposée.
En se référant à la figure 5H, la partie de la couche diélectrique ONO 500 qui est exposée par les 5 premiers éléments d'espacement conducteurs 700, est sélectivement enlevée en utilisant les premiers éléments d'espacement conducteurs 700 et la seconde couche conductrice 900 comme masque de gravure. Par conséquent, des couches diélectriques ONO doubles 500 du dispositif 10 SONOS sont mises sous forme de motif. Ces couches diélectriques ONO doubles 500 forment une structure symétrique par un traitement d'auto-alignement inverse utilisant les premiers éléments d'espacement conducteurs 700 et la couche tampon 600. Comme la couche diélectrique 15 de grille 800 est positionnée entre les couches diélectriques ONO doubles 500, la couche diélectrique ONO 500 est physiquement séparée en deux parties.
En se référant à la figure 5I, des ions d'impureté sont implantés dans la couche de silicium 120 du substrat 20 SOI qui est exposé par la réalisation du motif des couches diélectriques ONO doubles 500 afin de former une première couche de diffusion 121. Lorsque la couche de silicium 120 est un substrat de type p. la première couche de diffusion 121 peut être formée d'ions d'impureté de type n, et 25 lorsque la couche de silicium 120 est un substrat de type n, la première couche de diffusion 121 peut être formée d'ions d'impureté de type p. En se référant à la figure 5J, des seconds éléments d'espacement isolants 750 sont formés sur les parois 30 latérales exposées des premiers éléments d'espacement conducteurs 700. Les seconds éléments d'espacement isolants 750 sont formés d'un matériau isolant tel que du nitrure de silicium ou de l'oxyde de silicium, en utilisant une oxydation thermique ou un dépôt chimique en phase vapeur 35 suivi d'un traitement de gravure anisotrope. Des ions d'impureté sont implantés dans la première couche de diffusion 121 exposée (formée précédemment dans la couche de silicium 120, comme illustré sur la figure 5I) en utilisant les seconds éléments d'espacement isolants 750 comme masque d'implantation d'ions, afin de former ainsi 5 une seconde couche de diffusion 125. La première couche de diffusion 121 et la seconde couche de diffusion 125 jouent ensemble le rôle d'une source et d'un drain d'une cellule mémoire de type SONOS.
En se référant à la figure 5K, une première couche 10 de siliciure 910 est formée de façon à connecter électriquement les premiers éléments d'espacement conducteurs 700 et la seconde couche conductrice 900, et une seconde couche de siliciure 920 est formée afin d'être électriquement connectée à la première couche de diffusion 15 121 par l'intermédiaire de la seconde couche de diffusion 125. Si les premiers éléments d'espacement conducteurs 700 et la seconde couche conductrice 900 sont de préférence formées de polysilicium conducteur, la première couche de siliciure 910 et la seconde couche de siliciure 920 sont 20 sélectivement formées par siliciuration.
Après cela, des traitements ultérieurs peuvent être effectués après un procédé classique de fabrication d'un dispositif semiconducteur.
Par conséquent, les traitements décrits ci-dessus 25 conduisent à la formation de couches diélectriques ONO doubles 500 séparées en deux et symétriques, comme illustré sur la figure 5K. Par conséquent, la dispersion d'électrons et de trous, qui sont générés pendant la programmation et l'effacement, peut être ajustée de façon appropriée. Par 30 ailleurs, la couche diélectrique de grille 800 qui est formée entre les couches diélectriques ONO 500 séparées en deux peut jouer le rôle de couche d'oxyde de grille de la seconde couche conductrice 900. L'épaisseur de la couche diélectrique de grille 800 peut ici être ajustée 35 indépendamment de l'épaisseur de la couche diélectrique ONO 500. Par conséquent, comme l'épaisseur de la couche diélectrique de grille 800 ou de la couche d'oxyde de grille peut être ajustée de façon appropriée, on peut réduire le phénomène de canal court.
En outre, dans le premier mode de réalisation décrit 5 en référence aux figures 5A à 5K, un traitement d'autoalignement inverse est utilisé afin de remédier aux limitations photolithographiques de la largeur de trait minimum. Par conséquent, les couches diélectriques ONO doubles symétriques 500 peuvent être formées efficacement. 10 Mode de réalisation 2: dispositif SONOS de type ONO double à 3 grilles Le second mode de réalisation, contrairement au premier mode de réalisation, concerne un dispositif de mémoire SONOS du type à grille triple. Des références 15 numériques identiques dans les premier et second modes de réalisation représentent des éléments identiques.
Les figures 6A à 6J sont des vues en coupe transversale schématiques illustrant une mémoire SONOS de type ONO double conforme au second mode de réalisation de 20 la présente invention.
En se référant à la figure 6A, comme décrit en référence à la figure 5A, un substrat de silicium (120) sur isolant (110) est préparé en tant que matériau de départ pour fabriquer une mémoire SONOS. Après cela, comme décrit 25 en référence à la figure 5B, une couche diélectrique ONO 500 destinée à une mémoire est formée sur une région de canal Si de la couche de silicium 120.
Une première couche conductrice 550 est formée sur la couche diélectrique ONO 500. La première couche 30 conductrice 550 peut être formée de divers matériaux conducteurs, par exemple de polysilicium conducteur ou de silicium amorphe. Comme décrit en référence à la figure 5B, une couche tampon 600 est formée sur la totalité de la surface de la première couche conductrice 550. Après cela, 35 la couche tampon 600 est mise sous forme d'un motif par des traitements photolithographiques et de gravure afin de former une tranchée 601 qui expose une partie oblongue de la surface supérieure de la première couche conductrice 550, dans la couche tampon 600.
En se référant à la figure 6B, des premiers éléments 5 d'espacement isolants 710 sont formés sur la paroi interne de la tranchée 601. Les premiers éléments d'espacement isolants sont de préférence formés d'un matériau isolant qui est différent de celui de la couche tampon 600 et présente une sélectivité suffisante à la gravure par 10 rapport à la couche tampon 600. Pour former les premiers éléments d'espacement isolants 710, un matériau isolant est déposé sur une épaisseur prédéterminée puis est soumis à une gravure anisotrope par un traitement de gravure en retrait.
En se référant à la figure 6C, une partie de la première couche conductrice 550 qui est exposée par les premiers éléments d'espacement isolants 710, puis une partie de la couche diélectrique ONO 500, qui se trouve initialement sous la première couche conductrice 550, sont 20 enlevées en utilisant les premiers éléments d'espacement isolants 710 comme masque de gravure. Il est préférable qu'un traitement de gravure anisotrope soit utilisé pour réguler avec précision la largeur de trait des parties enlevées. La largeur de trait de la partie gravée est 25 déterminée par la largeur de trait de la tranchée 601 et par la largeur de trait des premiers éléments d'espacement isolants 710. Le traitement de gravure permet d'exposer la couche de silicium 120 du substrat SOI.
En se référant à la figure 6D, comme cela est 30 également décrit en référence à la figure 5E, une couche diélectrique de grille 800 est formée sur la couche de silicium 120 afin qu'une partie concave 801 soit formée entre les premiers éléments d'espacement isolants 710.
En se référant à la figure 6E, comme cela est 35 également décrit en référence à la figure 5F, une seconde couche conductrice est formée (non représentée) sur la totalité de la couche diélectrique de grille 800 afin de remplir la partie concave 801, c'est-à-dire un interstice entre les premiers éléments d'espacement isolants 710. La seconde couche conductrice est de préférence formée de 5 silicium conducteur. Après cela, la seconde couche conductrice est gravée par utilisation d'un traitement de gravure en retrait afin de former la seconde couche conductrice 900 représentée sur la figure 5F. La gravure est effectuée jusqu'à ce que la surface supérieure de la 10 seconde couche conductrice 900 soit à un niveau inférieur à la surface supérieure des premiers éléments d'espacement isolants 710. Cette étape de gravure expose également la couche diélectrique de grille 800 de chaque côté de la seconde couche conductrice 900. Le traitement de gravure en 15 retrait peut utiliser un traitement de gravure anisotrope ou un traitement CMP, ou les deux.
En se référant à la figure 6F, une couche isolante de recouvrement 950 est formée sur la seconde couche conductrice 900 et est connectée à la couche diélectrique 20 de grille 800 exposée. Lorsque la seconde couche conductrice 900 est de préférence formée de polysilicium conducteur, la couche isolante de recouvrement 950 peut alors être formée en oxydant la surface supérieure de la seconde couche conductrice 900 jusqu'à une profondeur 25 prédéterminée.
En se référant à la figure 6G, une partie de la couche diélectrique de grille 800 qui est exposée de chaque côté de la couche isolante de recouvrement 950, est sélectivement enlevée pour exposer la surface supérieure 30 des premiers éléments d'espacement isolants 710 et la surface supérieure de la couche tampon (600 sur la figure 6F). Le traitement de gravure peut ici être un premier traitement de gravure humide. Après cela, la couche tampon 600 qui est exposée par les premiers éléments d'espacement 35 710 après l'enlèvement sélectif d'une partie de la couche diélectrique de grille 800, est également sélectivement enlevée jusqu'à ce que la surface supérieure de la première couche conductrice 550 soit exposée. La couche tampon 600 est ici de préférence enlevée en ayant une sélectivité suffisante à la gravure par rapport aux premiers éléments 5 d'espacement isolants 710 et à la couche isolante de recouvrement 950. Par exemple, ce traitement de gravure peut être un second traitement de gravure humide qui est différent du premier traitement de gravure humide.
En se référant à la figure 6H, la partie de la 10 première coucheconductrice 550 qui est exposée par les premiers éléments d'espacement isolants 710 est sélectivement enlevée en utilisant les premiers éléments d'espacement isolants 710 comme masque de gravure. Par conséquent, un motif de la première couche conductrice 550 15 est formé, et les parties mises sous forme de motif de la première couche conductrice 550 deviennent une première grille 551 et une seconde grille 553.
Une partie de la couche diélectrique ONO 500 qui est exposée de façon adjacente à la première grille 551 et à la 20 seconde grille 553 est ensuite sélectivement enlevée. Par conséquent, comme cela est également décrit en référence à la figure 5H, un motif des couches diélectriques ONO doubles 500 du dispositif SONOS est formé. Après cela, comme on l'a également décrit en référence à la figure 5I, 25 des ions d'impureté sont implantés dans la couche de silicium 120 du substrat de SOI qui est exposé par formation du motif des couches diélectriques ONO doubles 500, afin de former une première couche de diffusion 121.
En se référant à la figure 6I, des seconds éléments 30 d'espacement isolants 750 sont formés sur les parois latérales exposées des premiers éléments d'espacement isolants 710, des parois latérales des première et seconde grilles 551 et 553 et des couches diélectriques ONO doubles 500 sous-jacentes. Pour former les seconds éléments 35 d'espacement isolants 750, un matériau isolant est déposé puis soumis à une gravure au moyen d'un traitement de gravure anisotrope. Des ions d'impureté sont implantés dans la couche de silicium exposée 120, formant ainsi une seconde couche de diffusion 125. Après cela, la couche isolante de recouvrement (950 sur la figure 6H), qui peut 5 rester sur la seconde couche conductrice 900, est sélectivement enlevée jusqu'à ce que la surface supérieure de la seconde couche conductrice 900 soit exposée. La seconde couche conductrice 900 devient une troisième grille indépendante de la première grille 551 et de la seconde 10 grille 553.
En se référant à la figure 6J, une troisième couche de siliciure 950 est formée de façon à être électriquement connectée à la seconde couche conductrice 900, et une seconde couche de siliciure 920 est formée de façon à être 15 électriquement connectée à la première couche de diffusion 121 à travers la seconde couche de diffusion 125. Si la seconde couche conductrice 900 est de préférence formée de polysilicium conducteur, la troisième couche de siliciure 950 et la seconde couche de siliciure 920 sont 20 sélectivement formées par siliciuration.
Après cela, des traitements suivants peuvent être effectués après un procédé typique de fabrication d'un dispositif semiconducteur.
Par conséquent, dans le second mode de réalisation 25 de la présente invention, en utilisant les traitements décrits ci-dessus en référence aux figures 6A à 6J, on forme des couches diélectriques ONO doubles 500 séparées en deux et symétriques ainsi que 3 grilles indépendantes.
Mode de réalisation 3: exemple de dispositif SONOS de type 30 ONO double à une seule grille Le troisième mode de réalisation de la présente invention, contrairement au premier mode de réalisation, concerne une mémoire SONOS transformée à une seule grille.
Des références numériques identiques à celles des premier 35 et second modes de réalisation représentent ici les mêmes éléments.
Les figures 'A à 7K représentent des vues en coupe transversale schématiques illustrant une mémoire SONOS de type ONO double conforme au troisième mode de réalisation de la présente invention.
En se référant à la figure 7A, comme décrit en référence à la figure 5A, un substrat de silicium (120) sur isolant (110) est préparé en tant que matériau de départ pour fabriquer une mémoire SONOS. Une première couche tampon 630 et une seconde couche tampon 600 sont ensuite 10 formées. Comme cela a également été décrit en référence à la figure 5B, la seconde couche tampon 600 est utilisée en tant que couche sacrificielle pendant la formation du motif d'une couche diélectrique ONO suivante. La première couche tampon 630 est utilisée pour éviter un endommagement par 15 gravure de la couche de silicium 120 pendant la formation du motif ou l'enlèvement de la seconde couche tampon 600.
La seconde couche tampon 600 peut jouer le rôle de couche de plage de connexion ou de couche d'arrêt de la gravure.
Par conséquent, la première couche tampon 630 peut être 20 formée d'un matériau isolant qui est différent de celui de la seconde couche tampon 600 et présente une sélectivité à la gravure par rapport à la seconde couche tampon 600.
Après cela, comme cela est également décrit en référence à la figure 5B, la seconde couche tampon 600 est 25 mise sous forme d'un motif par un traitement de gravure anisotrope afin de former ainsi une tranchée 601.
En se référant à la figure 7B, une partie de la première couche tampon (630 sur la figure 7A) qui peut rester au fond de la tranchée 601, est enlevée en utilisant 30 un traitement de gravure humide jusqu'à ce que la surface supérieure de la couche de silicium 120 soit exposée. Après cela, une couche diélectrique ONO 500 destinée à une mémoire est empilée sur une région de canal de Si de la couche de silicium 120 et sur les parois latérales de la 35 tranchée 601 de la seconde couche tampon 600. La couche diélectrique ONO 500 peut ici être formée par un procédé connu. Plus précisément, comme cela a également été décrit en référence à la figure 5B, chacune des couches d'oxyde de silicium 500a et 500c peut être formée d'une couche d'oxydation thermique ou d'une couche de dépôt chimique en 5 phase vapeur. La couche d'oxyde 500a représentée sur les figures 7B-7K est formée par une étape d'oxydation thermique. C'est pour cette raison que la couche d'oxyde 500a n'est pas formée sur les parois latérales de la tranchée 601 dans la seconde couche tampon 600, qui peut 10 être une couche de nitrure. La couche de nitrure 500b et la couche d'oxyde 500c peuvent être formées par un traitement CVD, ce qui conduit à la présence de ces deux couches sur les parois latérales de la tranchée 601.
En se référant à la figure 7C, comme cela est 15 également décrit en référence à la figure 5C, les premiers éléments d'espacement conducteurs 700 sont formés sur la couche diélectrique ONO 500 formée sur les parois internes de la tranchée 601. Les premiers éléments d'espacement conducteurs peuvent être formés de silicium conducteur.
En se référant à la figure 7D, une partie de la couche diélectrique ONO 500 qui est exposée par les premiers éléments d'espacement conducteurs 700, est sélectivement enlevée en utilisant les premiers éléments d'espacement conducteurs comme masque de gravure. Comme 25 décrit en référence à la figure 5D, un traitement de gravure anisotrope est de préférence utilisé. Par conséquent, une couche de silicium 120 du substrat de SOI est exposée. Le traitement de gravure anisotrope enlève également des couches diélectriques ONO formées sur une 30 surface supérieure de la seconde couche tampon 600 en exposant la surface supérieure de la seconde couche tampon 600.
En se référant à la figure 7E, comme cela est également décrit en référence à la figure 5E, une couche 35 diélectrique de grille 800 est formée sur la couche de silicium exposée 120 de façon à former une partie concave 801 entre les premiers éléments d'espacement conducteurs 700. La couche diélectrique de grille 800 peut ici se prolonger sur la seconde couche tampon 600 qui est exposée pendant le traitement de gravure, comme décrit en référence 5 à la figure 7D. La couche diélectrique de grille est formée d'oxyde de silicium par oxydation thermique ou par dépôt chimique en phase vapeur (CVD).
En se référant à la figure 7F, comme décrit en référence à la figure 5F, une seconde couche conductrice 10 900 est formée sur la couche diélectrique de grille 800 pour remplir la partie concave 801, c'est-àdire un interstice entre les premiers éléments d'espacement conducteurs 700. La surface supérieure de la seconde couche conductrice 900 est formée à un niveau inférieur à la 15 surface supérieure des premiers éléments d'espacement conducteurs 700, en utilisant le même mode opératoire que celui décrit en référence à la figure 5F. La seconde couche conductrice peut être formée de silicium conducteur.
En se référant à la figure 7G, comme décrit en 20 référence à la figure 5G, une partie de la couche diélectrique de grille 800 qui est exposée par la seconde couche conductrice 900, est sélectivement enlevée par un premier traitement de gravure humide pour exposer la surface supérieure des premiers éléments d'espacement 25 conducteurs 700 et la surface supérieure de la seconde couche tampon (600 sur la figure 7F) . Après cela, comme décrit également en référence à la figure 5G, la seconde couche tampon 600 qui est exposée par la gravure sélective de la couche diélectrique de grille 800, est sélectivement 30 enlevée par un second traitement de gravure humide. Dans ce cas, si la seconde couche tampon 600 est de préférence formée d'un matériau isolant qui est semblable à la couche de nitrure de silicium 500b de la couche diélectrique ONO 500, par exemple du nitrure de silicium, pendant que la 35 seconde couche tampon 600 est enlevée, une partie de la couche de nitrure de silicium 500b exposée de la couche diélectrique ONO 500 peut également être enlevée.
Néanmoins, une partie de la couche diélectrique ONO qui vient au contact de la couche de silicium 120 et est utilisée comme couche diélectrique ONO de grille 500 5 importante dans le dispositif SONOS, peut être protégée par la couche d'oxyde de silicium supérieure 500c de la couche diélectrique ONO 500.
En se référant à la figure 7H, une partie de la couche diélectrique ONO 500 qui est exposée par les 10 premiers éléments d'espacement conducteurs 700 (c'est-àdire une partie de la couche d'oxyde de silicium inférieure 500a et la partie restante de la première couche tampon 630) est sélectivement enlevée en utilisant les premiers éléments d'espacement conducteurs 700 et la seconde couche 15 conductrice 900 comme masque de gravure. Par conséquent, un motif est formé des couches diélectriques ONO doubles 500 du dispositif SONOS. Contrairement au premier mode de réalisation, même après la formation du motif de la couche diélectrique ONO 500, la couche d'oxyde de silicium 500c de 20 la couche diélectrique ONO 500 s'étend encore jusqu'aux parois latérales des premiers éléments d'espacement conducteurs 700. Néanmoins, la couche diélectrique ONO 500 sous forme de motif est utilisée en tant que couche diélectrique ONO importante du dispositif SONOS, comme dans 25 le premier mode de réalisation.
En se référant à la figure 7I, comme cela a également été décrit en référence à la figure 5I, des ions d'impureté sont implantés dans la couche de silicium 120 du substrat de SOI qui est exposée par formation du motif des 30 couches diélectriques ONO doubles 500, afin de former une première couche de diffusion 121.
En se référant à la figure 7J, comme cela est également décrit en référence à la figure 5J, des seconds éléments d'espacement isolants 750 sont formés sur la 35 couche d'oxyde de silicium supérieure 500c de la couche diélectrique ONO 500 qui s'étend jusqu'aux parois latérales des premiers éléments d'espacement conducteurs 700. Après cela, comme cela a également été décrit en référence à la figure 5J, des ions d'impureté sont implantés dans la couche de silicium exposée 120 en utilisant les seconds 5 éléments d'espacement isolants 750 comme masque d'implantation d'ions, afin de former ainsi une seconde couche de diffusion 125.
En se référant à la figure 7K, comme cela a également été décrit en référence à la figure 5K, une 10 première couche de siliciure 910 est formée de façon à connecter électriquement les premiers éléments d'espacement conducteurs 700 à la seconde couche conductrice 900, et une seconde couche de siliciure 920 est formée et est électriquement connectée à la première couche de diffusion 15 121 à travers la seconde couche de diffusion 125.
Après cela, des traitements ultérieurs peuvent suivre un procédé typique de fabrication d'un dispositif semiconducteur.
Par conséquent, dans le troisième mode de 20 réalisation de la présente invention, en utilisant les traitements décrits ci-dessus en référence aux figures 7A à 7K, des couches diélectriques ONO doubles 500 séparées en deux et symétriques sont formées.
Mode de réalisation 4: autre exemple de dispositif SONOS 25 de type double à une seule grille Le quatrième mode de réalisation de la présente invention, contrairement au premier mode de réalisation et au troisième mode de réalisation, concerne un autre exemple transformé d'un dispositif SONOS à une seule grille. Dans 30 les premier à quatrième modes de réalisation, des références numériques identiques désignent les mêmes éléments.
Les figures 8A à 8J représentent des vues en coupe transversale schématiques illustrant une mémoire SONOS de 35 type ONO double conforme à un quatrième mode de réalisation de la présente invention.
En se référant à la figure 8A, comme cela a également été décrit en référence à la figure 5A, un substrat de silicium (120) sur isolant (110) est préparé en tant que matériau de départ pour fabriquer une mémoire 5 SONOS. Après cela, comme cela a également été décrit en référence à la figure 5B, une couche diélectrique ONO 500 est formée, et une couche tampon 600 ayant une tranchée 601 est formée sur le substrat de SOI à l'endroit o est formée la couche diélectrique ONO 500. Des premiers éléments 10 d'espacement isolants 770 sont ensuite formés sur les parois internes de la tranchée 601. Dans ce cas, contrairement aux premiers éléments d'espacement conducteurs 700 représentés sur la figure 5C, les premiers éléments d'espacement isolants 770 peuvent être formés d'un 15 matériau isolant autre que celui de la couche tampon 600 ou d'un matériau de résine photosensible. Les premiers éléments d'espacement isolants 770 sont utilisés comme couche sacrificielle contrairement aux premiers éléments d'espacement isolants 710 du second mode de réalisation.
En se référant à la figure 8B, comme cela a également été décrit en référence à la figure 5D, une partie de la couche diélectrique ONO 500 qui est exposée par les premiers éléments d'espacement isolants 770 est enlevée en utilisant les premiers éléments d'espacement 770 25 comme masque de gravure, afin de séparer la couche diélectrique ONO 500 en deux parties.
En se référant à la figure 8C, les premiers éléments d'espacement isolants 770 sont enlevés.
En se référant à la figure 8D, une partie de la 30 couche d'oxyde de silicium supérieure 500c qui est exposée par enlèvement des premiers éléments d'espacement isolants 770, est sélectivement enlevée en utilisant la couche tampon 600 comme masque de gravure, afin d'exposer une partie de la couche de nitrure de silicium 500b.
En se référant à la figure 8B, comme cela a également été décrit en référence à la figure 5E, une 3 7 couche diélectrique de grille 800 est formée de façon à recouvrir la couche de silicium exposée 120, la couche de nitrure de silicium exposée et la couche tampon 600. Par exemple, la couche diélectrique de grille 800 peut être 5 formée d'oxyde de silicium par oxydation thermique ou par dépôt chimique en phase vapeur.
En se référant à la figure 8F, une couche conductrice 930 est formée sur la couche diélectrique de grille 800 pour remplir un interstice dans la couche tampon 10 600. La couche conductrice peut être formée de divers matériaux conducteurs, comme le polysilicium conducteur. La couche conductrice 930 est formée par un dépôt de couverture suivi d'une gravure par un traitement de gravure en retrait ou un traitement CMP, ou les deux, afin que la 15 couche conductrice 930 soit limitée à l'intérieur de la tranchée 601.
En se référant à la figure 8G, comme cela est également décrit en référence à la figure 5G, une partie de la couche électrique de grille 800 qui est exposée par la 20 couche conductrice 930 est sélectivement enlevée jusqu'à ce que la surface supérieure de la couche tampon (600 sur la figure 8F) soit exposée. Dans ce cas, un premier traitement de gravure humide est de préférence utilisé. Après cela, comme cela a également été décrit en référence à la figure 25 5G, la couche tampon exposée 600 est sélectivement enlevée par un second traitement de gravure humide, exposant ainsi la surface supérieure de la couche diélectrique ONO 500.
En se référant à la figure 8H, une partie exposée de la couche diélectrique ONO 500 est sélectivement enlevée en 30 utilisant la couche conductrice 930 et la couche diélectrique de grille 800 comme masque de gravure. Par conséquent, un motif des couches diélectriques ONO 500' doubles du dispositif SONOS est formé. Les couches diélectriques ONO doubles 500' sont en substance composées 35 de nouveaux éléments, à savoir la partie restante 800a de la couche diélectrique de grille 800, et la couche d'oxyde de silicium inférieure 500a.
En se référant à la figure 8I, comme cela est également décrit en référence à la figure 5I, des ions 5 d'impureté sont implantés dans la couche de silicium 120 du substrat de SOI 120 qui est exposée par la formation du motif des couches diélectriques doubles 500', en formant ainsi une première couche de diffusion 121.
En se référant à la figure 8J, des seconds éléments 10 d'espacement isolants 750 sont formés sur les parois latérales exposées de la couche diélectrique de grille 800.
Pour former les seconds éléments d'espacement isolants 750, on dépose par exemple une couche de nitrure de silicium puis on la grave en utilisant un traitement de gravure 15 anisotrope. Comme cela est également décrit en référence à la figure 5J, des ions d'impureté sont implantés dans la première couche de diffusion exposée 121 en utilisant les seconds éléments d'espacement isolants 750 et les couches situées à l'intérieur des éléments d'espacement comme 20 masque d'implantation d'ions, en formant ainsi une seconde couche de diffusion 125.
Par conséquent, dans le quatrième mode de réalisation de la présente invention, comme décrit cidessus en référence aux figures 8A à 8J, une grille est 25 formée de la couche conductrice 930, et on forme une cellule SONOS comprenant des couches diélectriques ONO doubles 500' séparées en deux.
Après cela, des traitements ultérieurs peuvent suivre un procédé typique de fabrication d'un dispositif 30 semiconducteur.
Dans les modes de réalisation décrits ci-dessus, une mémoire SONOS à 2 bits utilisant une injection CHEI peut être fabriquée en séparant physiquement une couche diélectrique ONO disposée sous une grille au moyen 35 d'éléments d'espacement inverses. En séparant la couche diélectrique ONO en des parties jumelles, on peut ajuster de façon appropriée la dispersion d'électrons et de trous qui peuvent être obtenus du fait de la programmation et de l'effacement. De plus, comme l'épaisseur d'une couche diélectrique de grille qui est formée entre les couches 5 diélectriques ONO séparées en deux peut être ajustée de façon appropriée, on peut éviter le phénomène de canal court.
Les figures 9A et 9B illustrent les distributions de charge obtenues en utilisant un modèle de simulation et 10 expliquent les avantages de la mémoire SONOS de type ONO double des modes de réalisation de la présente invention.
Sur les deux figures 9A et 9B, on considère que la largeur de trait d'une grille est de 0,12 jim et qu'on applique respectivement 5V et 3V à la grille et au drain 15 (toutes les autres connexions sont ici reliées à la masse).
Une programmation est ensuite effectuée par application d'une contrainte pendant 1 gs, et, dans cet état, le degré de dispersion des charges piégées est mesuré au moyen d'un modèle de simulation.
La figure 9A illustre les résultats de mesure des couches diélectriques ONO séparées en deux (plus précisément, une couche ONO (de 400 A)/une couche O (de 400 A)/une couche ONO (de 400 A)) conformément aux modes de réalisation de la présente invention. Par ailleurs, la 25 figure 9B représente des résultats de mesure d'une structure classique dans laquelle une couche diélectrique ONO (plus précisément, une couche ONO (de 400 À)) s'étend sur la totalité de la région de canal entre les jonctions source/drain.
Bien que la figure 9B illustre l'importance de la dispersion de charges piégées du fait d'une longueur de canal court de 0,12 Mm, la figure 9A illustre une dispersion régulée artificiellement de charges programmées du fait de la séparation physique de la couche diélectrique 35 ONO. Sur la figure 9B, les charges de queue empêchent les opérations sur 2 bits. Par ailleurs, les cycles répétés de programmation et d'effacement provoquent une accumulation de charges dans la région de canal centrale entre les jonctions, en dégradant ainsi la durée de vie du dispositif SONOS. En outre, comme les charges sont redistribuées vers 5 la région de canal pendant une opération de lecture après la programmation, la caractéristique de rétention se dégrade. Contrairement à cela, si l'on se réfère à la figure 9A, la présente invention peut améliorer les opérations sur 2 bits, la durée de vie et la 10 caractéristique de rétention.
Par ailleurs, conformément aux présents modes de réalisation, des éléments d'espacement inverses sont formés en utilisant une couche tampon comportant une tranchée. Par conséquent, même sans en augmenter la dimension dans la 15 direction de la longueur de grille, on peut séparer une couche diélectrique ONO devant être disposée sous les éléments d'espacement en des parties jumelles afin de former une structure précisément symétrique. Il en résulte que l'on peut obtenir un dispositif SONOS à 2 bits à une 20 seule grille et deux couches diélectriques ONO en utilisant un traitement d'auto-alignement inverse indépendamment des limites photolithographiques. Par ailleurs, après formation d'éléments d'espacement isolants sur les deux parois latérales d'une grille, une siliciuration est effectuée 25 pour réduire les résistances des régions de diffusion de grille et de jonction.
Par conséquent, même si la largeur de trait d'une grille de mémoire est de 0,10 gm ou moins, un dispositif de mémoire non volatile de type SONOS ayant une 30 caractéristique stable sur deux bits peut être fabriqué.
Des modes de réalisation préférés de la présente invention ont été décrits ci-dessus et bien que des termes particuliers aient été utilisés, ceux-ci doivent être considérés dans un sens non limitatif générique et 35 descriptif. A titre d'exemple, la couche de nitrure présente dans les couches diélectriques ONO, comme décrit ci-dessus, est utilisée comme couche de piégeage de charges. Ces couches de piégeage de charges ont des sites de piégeage de charges qui présentent une bonne aptitude au piégeage tant vis-à-vis des électrons que des trous. Bien 5 que la description présentée ci-dessus de la présente invention porte sur une couche de nitrure de silicium, on peut utiliser tout autre matériau isolant ayant une propriété de piégeage de charges, comme une couche d'oxyde comportant des défauts, une couche d'Al203, etc., en tant 10 que couche de piégeage de charges, celui-ci entrant également dans le cadre de la présente invention. Par conséquent, les spécialistes de la technique noteront que diverses modifications de la forme et des détails peuvent être envisagés sans que l'on s'écarte du cadre de la 15 présente invention.
Claims (35)
1. Procédé de fabrication d'une mémoire SONOS, caractérisé en ce que le procédé consiste à : former une couche diélectrique d'oxyde de 5 siliciumnitrure de silicium-oxyde de silicium (ONO) (500) sur un substrat (120, 110) ; former une couche tampon (600) sur la couche diélectrique ONO (500) , la couche tampon ayant une tranchée (601) exposant une partie de la surface de la couche 10 diélectrique ONO i former des premiers éléments d'espacement conducteurs (700) sur des parois internes de la tranchée (601) ; séparer la couche diélectrique ONO (500) en 15 deux parties en éliminant sélectivement la partie exposée de la couche diélectrique ONO en utilisant les premiers éléments d'espacement conducteurs (700) comme masque de gravure; former une couche diélectrique de grille (800) 20 sur le substrat exposé résultant de la séparation de la couche diélectrique ONO, la couche diélectrique de grille s'étendant sur les parois latérales exposées de la couche diélectrique ONO (500) séparée et des premiers éléments d'espacement conducteurs (700) à l'intérieur de la tranchée 25 (601) ainsi que sur la surface supérieure de la couche tampon (600) ; former une seconde couche conductrice (900) sur la couche diélectrique de grille (800) pour remplir un interstice entre les parois internes de la tranchée (601); 30 enlever la couche diélectrique de grille exposée par la seconde couche conductrice; enlever la couche tampon (600) en utilisant les premiers éléments d'espacement conducteurs (700) comme masque de gravure; et former un motif des couches diélectriques ONO (500) séparées en deux en enlevant sélectivement une partie de chacune des couches diélectriques ONO séparées qui est exposée par l'enlèvement de la couche tampon (600), en utilisant les premiers éléments d'espacement conducteurs (700) comme masque de gravure.
2. Procédé selon la revendication 1, caractérisé en ce que la couche diélectrique de grille (800) est formée d'oxyde de silicium en utilisant des techniques d'oxydation thermique ou de dépôt chimique en phase vapeur.
3. Procédé selon la revendication 1, caractérisé en ce que la formation de la seconde couche conductrice (900) consiste à : déposer la seconde couche conductrice sur la couche diélectrique de grille (800) pour remplir 15 entièrement un interstice entre les parois internes de la tranchée (601) ; et exposer une partie de la couche diélectrique de grille qui s'étend sur la couche tampon (600), par gravure de la seconde couche conductrice en utilisant un traitement de gravure en retrait ou un 20 polissage chimico-mécanique, ou les deux.
4. Procédé selon la revendication 3, caractérisé en ce que la gravure de la seconde couche conductrice (900) est de préférence effectuée jusqu'à ce qu'une surface supérieure de la seconde couche conductrice 25 se situe à un niveau inférieur à une surface supérieure des premiers éléments d'espacement conducteurs (700).
5. Procédé selon la revendication 1, caractérisé en ce qu'il consiste en outre à : former une première couche de diffusion (121) 30 en implantant des ions d'impureté dans une partie du substrat extérieure à la tranchée (601), qui est exposée par formation d'un motif des couches diélectriques ONO (500) séparées en deux; former des seconds éléments d'isolation (750) 35 sur des parois latérales exposées des couches diélectriques ONO (500) séparées en deux et mises sous forme de motif et des premiers éléments d'espacement conducteurs (700) ; et former une seconde couche de diffusion (125) en implantant des ions d'impureté dans la première couche de 5 diffusion (121) en utilisant les seconds éléments d'espacement isolants (750) comme masque d'implantation d'ions.
6. Procédé selon la revendication 5, caractérisé en ce que les seconds éléments d'espacement 10 (750) peuvent être formés de l'un de l'oxyde de silicium et du nitrure de silicium par des techniques de dépôt chimique en phase vapeur ou d'oxydation thermique.
7. Procédé selon la revendication 5, caractérisé en outre en ce qu'il consiste à effectuer un 15 traitement de siliciuration pour former sélectivement une première couche de siliciure (910) sur les premiers éléments d'espacement conducteurs (700) et sur la seconde couche conductrice (900) pour connecter les premiers éléments d'espacement conducteurs à la seconde couche 20 conductrice et former sélectivement une seconde couche de siliciure (920) sur la seconde couche de diffusion (125).
8. Procédé selon la revendication 1, caractérisé en ce que les premiers éléments d'espacement conducteurs (700) et la seconde couche conductrice (900) 25 sont formés de silicium conducteur.
9. Procédé de fabrication d'une mémoire SONOS, le procédé étant caractérisé en ce qu'il consiste à : former une couche diélectrique d'oxyde de silicium-nitrure de silicium-oxyde de silicium (ONO) (500) 30 sur un substrat; former une première couche conductrice (550) sur la couche diélectrique ONO (500) ; former une couche tampon (600) sur la première couche conductrice (500), la couche tampon ayant une 35 tranchée (601) exposant une partie de la surface de la première couche conductrice (550) ; former des premiers éléments d'espacement (710, 750) sur des parois internes de la tranchée (601) ; séparer la première couche conductrice (550) et la couche diélectrique ONO (500) sous-jacente en deux 5 parties en enlevant séquentiellement la partie exposée de la première couche conductrice et de la couche diélectrique ONO sous-jacente à celle-ci en utilisant les premiers éléments isolants (710) comme masque de gravure; former une couche diélectrique de grille (800) 10 sur le substrat exposé (120) résultant de la séparation de la couche diélectrique ONO (500), la couche diélectrique de grille s'étendant sur des parois latérales exposées de la première couche conductrice (550) séparée et étant sous-jacente à la couche diélectrique ONO et aux premiers 15 éléments d'espacement isolants (710) à l'intérieur de la tranchée (601) ainsi que sur la surface supérieure de la couche tampon (600) ; former une seconde couche conductrice (900) sur la couche diélectrique de grille (800) pour remplir un interstice entre les parois internes de la tranchée (601) ; enlever la couche diélectrique de grille (800) exposée par la seconde couche conductrice (900) ; enlever la couche tampon (600) en utilisant les premiers éléments d'espacement isolants (710) comme masque 25 de gravure; et former un motif des premières couches conductrices séparées en deux (550) et des couches diélectriques ONO sous-jacentes (500) en enlevant séquentiellement et sélectivement une partie de chacune des 30 premières couches conductrices qui est exposée par enlèvement de la couche tampon (600), et une partie de chacune des couches diélectriques ONO (500) séparées sousjacentes à celle-ci en utilisant les premiers éléments d'espacement isolants (710) comme masque de gravure.
10. Procédé selon la revendication 9, caractérisé en ce que la couche diélectrique de grille (800) s'étend sur les premiers éléments d'espacement isolants (710) jusqu'à ce que les premiers éléments d'espacement isolants soient isolés de la seconde couche conductrice pour permettre à la seconde couche conductrice 5 (900) et aux premières couches conductrices (550) séparées en deux et mises sous forme de motif de jouer le rôle de grilles indépendantes (551, 553).
11. Procédé selon la revendication 9, caractérisé en ce que la formation de la seconde couche 10 conductrice (900) consiste à : déposer la seconde couche conductrice (900) sur la couche diélectrique de grille (800) pour remplir entièrement un interstice entre les parois internes de la tranchée (601) ; et exposer une partie de la couche 15 diélectrique de grille qui s'étend sur la couche tampon (600) par gravure de la seconde couche conductrice en utilisant un traitement de gravure en retrait ou un polissage chimico-mécanique, ou les deux.
12. Procédé selon la revendication 11, 20 caractérisé en ce que la gravure de la seconde couche conductrice (900) s'effectue de préférence jusqu'à ce qu'une surface supérieure de la seconde couche conductrice se trouve à un niveau inférieur à une surface supérieure des premiers éléments d'espacement isolants (710).
13. Procédé selon la revendication 9, caractérisé en ce qu'il consiste à : former une première couche de diffusion (121) en implantant des ions d'impureté dans une partie du substrat extérieure à la tranchée (601) qui est exposée par 30 la formation d'un motif des premières couches conductrices séparées en deux (550) et des couches diélectriques ONO sousjacentes (500) ; former des seconds éléments d'espacement isolants (750) sur des parois latérales exposées des 35 couches diélectriques ONO (500) séparées en deux et mises sous forme de motif, les seconds éléments d'espacement isolants s'étendant sur les parois latérales exposées des premières couches conductrices (550) et des premiers éléments d'espacement isolants (710) ; et former une seconde couche de diffusion (125) 5 par implantation d'ions d'impureté dans la première couche de diffusion (121) en utilisant les seconds éléments d'espacement isolants (750) comme masque d'implantation d'ions.
14. Procédé selon la revendication 13, 10 caractérisé en ce qu'il consiste en outre à effectuer un traitement de siliciuration pour former sélectivement une première couche de siliciure (910) sur la seconde couche conductrice (900) et former sélectivement une seconde couche de siliciure (920) sur la seconde couche de 15 diffusion (125).
15. Procédé selon la revendication 14, caractérisé en ce qu'il consiste en outre à : former une couche isolante de recouvrement (950) sur la seconde couche conductrice (900) avant 20 d'enlever la couche diélectrique de grille (800) exposée par la seconde couche conductrice; et enlever la couche isolante de recouvrement (950) avant d'effectuer le traitement de siliciuration.
16. Procédé selon la revendication 13, 25 caractérisé en ce que la première couche conductrice (550) et la seconde couche conductrice (900) sont formées de silicium conducteur.
17. Procédé selon la revendication 15, caractérisé en ce que la couche isolante de recouvrement 30 (950) peut être formée par oxydation d'une surface supérieure de la seconde couche conductrice (900) formée de silicium conducteur sur une profondeur prédéterminée.
18. Procédé selon la revendication 9, caractérisé en ce que les premiers éléments d'espacement 35 isolants (710) sont de préférence faits d'un matériau ayant une sélectivité à la gravure par rapport à la couche tampon (600).
19. Procédé de fabrication d'une mémoire SONOS, le procédé étant caractérisé en ce qu'il consiste à former une couche diélectrique d'oxyde de silicium-nitrure de silicium-oxyde de silicium (ONO) sur un substrat (110) ; former une couche tampon (600, 630) sur la couche diélectrique ONO (500), la couche tampon (600, 630) 10 ayant une tranchée (601) exposant une partie de la surface de la couche diélectrique ONO; former des premiers éléments d'espacement isolants (710) sur des parois internes de la tranchée (601) ; séparer la couche diélectrique ONO (500) en deux parties par enlèvement sélectif de la partie exposée de la couche diélectrique ONO (500) en utilisant les premiers éléments d'espacement isolants (710) comme masque de gravure; enlever sélectivement les premiers éléments d'espacement isolants (710) ; exposer une partie de la couche de nitrure de silicium en enlevant sélectivement la couche d'oxyde de silicium supérieure (120) d'une partie de la couche 25 diélectrique ONO séparée qui est exposée par l'enlèvement des premiers éléments d'espacement isolants (710); former une couche diélectrique de grille (800) sur le substrat qui est exposé par la séparation de la couche diélectrique ONO (500), la couche diélectrique de 30 grille s'étendant sur la couche de nitrure de silicium (500b) et sur la couche tampon (600) ; former une couche conductrice (900) sur la couche diélectrique de grille (800) pour remplir un interstice entre les parois internes de la tranchée (601) ; enlever une partie de la couche diélectrique de grille (800) qui est exposée par la couche conductrice (900); enlever la couche tampon (600) en utilisant la couche conductrice comme masque de gravure; et former un motif des couches diélectriques ONO (500) séparées en deux par enlèvement sélectif d'une partie de la couche diélectrique ONO qui est exposée par l'enlèvement de la couche tampon (600), en utilisant la 10 couche conductrice comme masque de gravure.
20. Procédé selon la revendication 19, caractérisé en ce que les premiers éléments d'espacement isolants (710) sont des couches sacrificielles formées d'un matériau isolant autre que celui de la couche tampon ou 15 d'un matériau de résine photosensible.
21. Procédé selon la revendication 19, caractérisé en ce qu'il consiste en outre à : former une première couche de diffusion (121) en implantant des ions d'impureté dans une partie du 20 substrat extérieure à la tranchée (601) qui est exposée par la formation d'un motif des couches diélectriques ONO (500) séparées en deux; former des seconds éléments d'espacement isolants (750) sur les parois latérales exposées des 25 couches diélectriques ONO (500) séparées en deux et mises sous forme de motif, les seconds éléments d'espacement isolants s'étendant sur une paroi latérale exposée de la couche diélectrique de grille (800) entourant la première couche conductrice (550) ; et former une seconde couche de diffusion (125) par implantation d'ions d'impureté dans la première couche de diffusion (121) en utilisant les seconds éléments d'espacement isolants (750) comme masque d'implantation d'ions.
22. Procédé selon la revendication 19, caractérisé en ce que la couche diélectrique de grille (800) est formée d'oxyde de silicium par oxydation thermique ou dépôt chimique en phase vapeur.
23. Procédé selon la revendication 19, caractérisé en ce que la couche conductrice (550) est formée de silicium conducteur.
24. Procédé selon la revendication 19, caractérisé en ce que la formation de la couche conductrice (550) consiste à : déposer la couche conductrice sur la couche 10 diélectrique de grille (800) pour remplir entièrement un interstice entre les parois internes de la tranchée (601) ; et exposer une partie de la couche diélectrique de grille (800) qui s'étend sur la couche tampon (600) par 15 gravure de la couche conductrice (550) en utilisant un traitement de gravure en retrait ou un polissage chimico-mécanique, ou les deux.
25. Procédé de fabrication d'une mémoire SONOS, le procédé étant caractérisé en ce qu'il consiste à : former une première couche tampon (630) sur un substrat (120), former une seconde couche tampon (600) sur la première couche tampon (630), la seconde couche tampon ayant une sélectivité à la gravure par rapport à la 25 première couche tampon et incluant une tranchée (601) exposant une partie de la surface de la première couche tampon; enlever la partie de la première couche tampon (630) sur une partie de fond de la tranchée (601) jusqu'à 30 ce que le substrat sous-jacent (120) soit exposé ; former une couche diélectrique d'oxyde de silicium-nitrure de silicium-oxyde de silicium (ONO) (500) sur la surface exposée du substrat et des parois internes de la tranchée (601) ; former des premiers éléments d'espacement conducteurs (700) sur la couche diélectrique ONO formée sur les parois internes de la tranchée (601) ; séparer la couche diélectrique ONO en deux 5 parties par enlèvement sélectif de la couche diélectrique ONO en utilisant les premiers éléments d'espacement conducteurs (700) comme masque de gravure jusqu'à ce que le substrat sous-jacent soit exposé ; former une couche diélectrique de grille (800) 10 sur le substrat exposé (120) résultant de la séparation de la couche diélectrique ONO (500), la couche diélectrique de grille s'étendant sur des parois latérales exposées des premiers éléments d'espacement conducteurs (700) et sur la surface supérieure de la seconde couche tampon (600) ; former une seconde couche conductrice (900) sur la couche diélectrique de grille (800) pour remplir un interstice entre les deux parois latérales de la tranchée (601) ; enlever la couche diélectrique de grille (800) 20 exposée par la seconde couche conductrice (900), enlever la seconde couche tampon (600) en utilisant les premiers éléments d'espacement conducteurs (700) comme masque de gravure; et former un motif de la couche diélectrique 25 séparée en deux (500) par enlèvement sélectif d'une partie de la couche diélectrique qui est exposée par l'enlèvement de la couche tampon (600), en utilisant les premiers éléments d'espacement conducteurs (700) comme masque de gravure.
26. Procédé selon la revendication 25, caractérisé en ce que la formation de la seconde couche conductrice (900) consiste à : déposer la seconde couche conductrice (900) sur la couche diélectrique de grille (800) pour remplir 35 entièrement un interstice entre des parois internes de la tranchée (601) ; et exposer une partie de la couche diélectrique de grille (800) qui s'étend sur la seconde couche tampon (600), par gravure de la seconde couche conductrice (900) en utilisant un traitement de gravure en retrait ou un polissage chimico-mécanique, ou les deux.
27. Procédé selon la revendication 26, caractérisé en ce que la gravure de la seconde couche conductrice (900) s'effectue de préférence jusqu'à ce qu'une surface supérieure de la seconde couche conductrice 10 se trouve à un niveau inférieur à une surface supérieure des premiers éléments d'espacement conducteurs (700).
28. Procédé selon la revendication 25, caractérisé en ce qu'il consiste en outre à : former une première couche de diffusion (121) 15 en implantant des ions d'impureté dans une partie du substrat (120) qui est exposée par la formation d'un motif de la couche diélectrique ONO (500) ; former des seconds éléments d'espacement isolants (750) sur des parois latérales exposées de la 20 couche diélectrique ONO (500) mise sous forme de motif, les seconds éléments d'espacement isolants s'étendant sur une paroi latérale exposée de la couche d'oxyde supérieure de la couche diélectrique ONO entourant les premiers éléments d'espacement conducteurs (700) ; et former une seconde couche de diffusion (125) en implantant des ions d'impureté dans la première couche de diffusion (121) en utilisant les seconds éléments d'espacement isolants (750) comme masque d'implantation d'ions.
29. Procédé selon la revendication 25, caractérisé en ce qu'il consiste en outre à effectuer un traitement de siliciuration pour former sélectivement une première couche de siliciure (910) sur les premiers éléments d'espacement conducteurs (700) et sur la seconde 35 couche conductrice (900) pour connecter les premiers éléments d'espacement conducteurs (700) à la seconde couche conductrice et former sélectivement une seconde couche de siliciure (920) sur la seconde couche de diffusion (125).
30. Procédé selon la revendication 25, caractérisé en ce que les premiers éléments d'espacement 5 conducteurs (700) et la seconde couche conductrice (900) sont formés de silicium conducteur.
31. Procédé selon la revendication 25, caractérisé en ce que la couche diélectrique de grille (800) est formée d'oxyde de silicium par oxydation 10 thermique ou dépôt chimique en phase vapeur.
32. Procédé selon la revendication 1, caractérisé en ce que la couche de nitrure (500b) contenue dans la couche diélectrique ONO (500) est un autre matériau isolant quelconque ayant une propriété de piégeage de 15 charges.
33. Procédé selon la revendication 9, dans lequel la couche de nitrure (500b) contenue dans la couche diélectrique ONO (500) est un autre matériau isolant quelconque ayant une propriété de piégeage de charges.
34. Procédé selon la revendication 19, caractérisé en ce que la couche de nitrure (500b) contenue dans la couche diélectrique ONO (500) est un autre matériau isolant quelconque ayant une propriété de piégeage de charges.
35. Procédé selon la revendication 25, caractérisé en ce que la couche de nitrure (500b) contenue dans la couche diélectrique ONO (500) est un autre matériau isolant quelconque ayant une propriété de piégeage de charges.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0020444A KR100480645B1 (ko) | 2003-04-01 | 2003-04-01 | 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2853453A1 true FR2853453A1 (fr) | 2004-10-08 |
| FR2853453B1 FR2853453B1 (fr) | 2006-06-09 |
Family
ID=36205410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0403305A Expired - Lifetime FR2853453B1 (fr) | 2003-04-01 | 2004-03-30 | Procede de fabrication d'un dispositif de memoire sonos de type ono double en utilisant un traitement d'auto alignement inverse |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7005349B2 (fr) |
| JP (2) | JP4608232B2 (fr) |
| KR (1) | KR100480645B1 (fr) |
| CN (1) | CN100345284C (fr) |
| DE (1) | DE102004017164B4 (fr) |
| FR (1) | FR2853453B1 (fr) |
| IT (1) | ITMI20040637A1 (fr) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475087B1 (ko) * | 2002-08-19 | 2005-03-10 | 삼성전자주식회사 | 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법 |
| KR100521371B1 (ko) * | 2003-01-22 | 2005-10-12 | 삼성전자주식회사 | 소노스형 비휘발성 메모리 및 그 제조 방법 |
| TWI233666B (en) * | 2004-04-13 | 2005-06-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
| KR100577311B1 (ko) * | 2004-06-09 | 2006-05-10 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 구동방법 |
| US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
| US20060068546A1 (en) * | 2004-09-29 | 2006-03-30 | Yi-Shing Chang | Self-aligned non-volatile memory and method of forming the same |
| US7119396B2 (en) * | 2004-10-08 | 2006-10-10 | Silicon Storage Technology, Inc. | NROM device |
| US20060084268A1 (en) * | 2004-10-15 | 2006-04-20 | Martin Verhoeven | Method for production of charge-trapping memory cells |
| KR100562309B1 (ko) * | 2004-12-29 | 2006-03-22 | 동부아남반도체 주식회사 | 리버스 스페이서를 갖는 트랜지스터 및 그 제조 방법 |
| US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| KR100594325B1 (ko) | 2005-02-24 | 2006-06-30 | 삼성전자주식회사 | 노치 게이트 구조의 트랜지스터를 구비하는 반도체 소자의제조 방법 |
| JP2006237423A (ja) * | 2005-02-28 | 2006-09-07 | Oki Electric Ind Co Ltd | 半導体記憶装置および半導体記憶装置の製造方法 |
| KR100594326B1 (ko) * | 2005-03-22 | 2006-06-30 | 삼성전자주식회사 | 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법 |
| US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
| US20060234453A1 (en) * | 2005-04-13 | 2006-10-19 | Tzyh-Cheang Lee | Non-volatile memory and fabrication method thereof |
| US7172937B2 (en) * | 2005-04-21 | 2007-02-06 | United Microelectronics Corp. | Method of manufacturing a non-volatile memory cell |
| TWI277178B (en) * | 2005-06-07 | 2007-03-21 | Promos Technologies Inc | Non-volatile memory and fabricating method thereof |
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
| US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| KR100652433B1 (ko) * | 2005-09-08 | 2006-12-01 | 삼성전자주식회사 | 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법 |
| KR100697291B1 (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그 제조방법 |
| KR100669345B1 (ko) | 2005-10-28 | 2007-01-16 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| KR100687402B1 (ko) * | 2005-11-21 | 2007-02-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| JP2007157854A (ja) * | 2005-12-01 | 2007-06-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
| US7602001B2 (en) * | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
| US20080119057A1 (en) * | 2006-11-20 | 2008-05-22 | Applied Materials,Inc. | Method of clustering sequential processing for a gate stack structure |
| JP5086626B2 (ja) * | 2006-12-15 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7687360B2 (en) * | 2006-12-22 | 2010-03-30 | Spansion Llc | Method of forming spaced-apart charge trapping stacks |
| US7977218B2 (en) * | 2006-12-26 | 2011-07-12 | Spansion Llc | Thin oxide dummy tiling as charge protection |
| US7521321B2 (en) * | 2007-01-08 | 2009-04-21 | Macronix International Co., Ltd. | Method of fabricating a non-volatile semiconductor memory device |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| KR20080113966A (ko) * | 2007-06-26 | 2008-12-31 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 제조 방법 |
| US7879706B2 (en) * | 2007-10-31 | 2011-02-01 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
| JP5491694B2 (ja) * | 2007-11-28 | 2014-05-14 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| CN101459144B (zh) * | 2007-12-12 | 2013-07-17 | 和舰科技(苏州)有限公司 | 一种从堆叠式栅极闪存中去除介质残余的方法 |
| US7898852B1 (en) | 2007-12-27 | 2011-03-01 | Cypress Semiconductor Corporation | Trapped-charge non-volatile memory with uniform multilevel programming |
| JP5308024B2 (ja) * | 2007-12-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| JP5363004B2 (ja) * | 2008-02-18 | 2013-12-11 | スパンション エルエルシー | 半導体装置の製造方法 |
| JP2009212398A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2009212399A (ja) | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP5405066B2 (ja) * | 2008-07-28 | 2014-02-05 | スパンション エルエルシー | 半導体装置の製造方法 |
| US20100062593A1 (en) * | 2008-09-10 | 2010-03-11 | Promos Technologies Inc. | Method for preparing multi-level flash memory devices |
| KR20100043409A (ko) * | 2008-10-20 | 2010-04-29 | 삼성전자주식회사 | 반도체소자의 제조방법 |
| US7799638B2 (en) * | 2008-10-31 | 2010-09-21 | Macronix International Co., Ltd | Method for forming a memory array |
| US8404549B2 (en) * | 2008-11-06 | 2013-03-26 | Spansion Llc | Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process |
| KR101038873B1 (ko) * | 2008-11-06 | 2011-06-02 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| JP2010153479A (ja) * | 2008-12-24 | 2010-07-08 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN101814510B (zh) * | 2010-04-29 | 2015-07-29 | 上海华虹宏力半导体制造有限公司 | 共享字线的无触点sonos分栅式闪存 |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US8772057B1 (en) | 2011-05-13 | 2014-07-08 | Cypress Semiconductor Corporation | Inline method to monitor ONO stack quality |
| CN102446862B (zh) * | 2011-08-29 | 2014-04-02 | 上海华力微电子有限公司 | 一种新型的双bit线SONOS单元结构及其制作方法 |
| US8575683B1 (en) * | 2012-05-16 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| US9093421B2 (en) * | 2012-06-26 | 2015-07-28 | International Business Machines Corporation | Implementing gate within a gate utilizing replacement metal gate process |
| KR102027443B1 (ko) * | 2013-03-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
| US9368644B2 (en) * | 2013-12-20 | 2016-06-14 | Cypress Semiconductor Corporation | Gate formation memory by planarization |
| US9412851B2 (en) * | 2013-12-23 | 2016-08-09 | United Microelectronics Corp. | Method for fabricating semiconductor device including a patterned multi-layered dielectric film with an exposed edge |
| KR102497251B1 (ko) * | 2015-12-29 | 2023-02-08 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| CN109166856B (zh) * | 2018-08-28 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | Sonos器件制作工艺方法 |
| CN109119422B (zh) * | 2018-08-28 | 2020-08-07 | 上海华虹宏力半导体制造有限公司 | 1.5-t sonos器件制作工艺方法 |
| CN113437080B (zh) * | 2021-08-26 | 2022-01-07 | 北京磐芯微电子科技有限公司 | 闪存单元及其制造方法 |
| CN113658622B (zh) * | 2021-08-26 | 2023-12-22 | 北京磐芯微电子科技有限公司 | 闪存阵列的写入方法 |
| WO2023025260A1 (fr) * | 2021-08-26 | 2023-03-02 | 北京磐芯微电子科技有限公司 | Cellule de mémoire flash, et procédé de fabrication, procédé d'écriture et procédé d'effacement |
| CN114335004B (zh) * | 2022-03-11 | 2022-05-17 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339006B1 (en) * | 1999-06-30 | 2002-01-15 | Hyundai Electronics Ind. Co., Ltd. | Flash EEPROM cell and method of manufacturing the same |
| US20020072170A1 (en) * | 2000-03-15 | 2002-06-13 | International Business Machines Corporation | Merged self-aligned source and ONO capacitor for split gate non-volatile memory |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963824A (en) * | 1997-07-09 | 1999-10-05 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with adjustable threshold voltage |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
| DE10036911C2 (de) | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
| US6518110B2 (en) * | 2000-09-01 | 2003-02-11 | Wen Ying Wen | Method of fabricating memory cell structure of flash memory having annular floating gate |
| JP4904631B2 (ja) * | 2000-10-27 | 2012-03-28 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002217318A (ja) * | 2001-01-19 | 2002-08-02 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| KR100437470B1 (ko) * | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
| US6531350B2 (en) * | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
| JP2002299473A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
| JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法 |
| DE10153384B4 (de) * | 2001-10-30 | 2007-08-02 | Infineon Technologies Ag | Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung |
| JP2003258128A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 |
| JP4424886B2 (ja) * | 2002-03-20 | 2010-03-03 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置及びその製造方法 |
| US6462375B1 (en) * | 2002-04-01 | 2002-10-08 | Silicon Based Technology Corp. | Scalable dual-bit flash memory cell and its contactless flash memory array |
| US20040000689A1 (en) * | 2002-06-28 | 2004-01-01 | Erh-Kun Lai | Dual-bit MONOS/SONOS memory structure with non-continuous floating gate |
| US6806517B2 (en) * | 2003-03-17 | 2004-10-19 | Samsung Electronics Co., Ltd. | Flash memory having local SONOS structure using notched gate and manufacturing method thereof |
| US6815764B2 (en) * | 2003-03-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same |
| US6706599B1 (en) * | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
-
2003
- 2003-04-01 KR KR10-2003-0020444A patent/KR100480645B1/ko active IP Right Grant
-
2004
- 2004-02-20 US US10/781,761 patent/US7005349B2/en not_active Expired - Lifetime
- 2004-03-30 FR FR0403305A patent/FR2853453B1/fr not_active Expired - Lifetime
- 2004-03-30 IT IT000637A patent/ITMI20040637A1/it unknown
- 2004-03-31 JP JP2004107330A patent/JP4608232B2/ja not_active Expired - Fee Related
- 2004-03-31 CN CNB2004100320006A patent/CN100345284C/zh not_active Expired - Lifetime
- 2004-03-31 DE DE102004017164A patent/DE102004017164B4/de not_active Expired - Lifetime
-
2005
- 2005-12-08 US US11/296,397 patent/US7511334B2/en not_active Expired - Lifetime
-
2010
- 2010-09-01 JP JP2010195924A patent/JP5285671B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339006B1 (en) * | 1999-06-30 | 2002-01-15 | Hyundai Electronics Ind. Co., Ltd. | Flash EEPROM cell and method of manufacturing the same |
| US20020072170A1 (en) * | 2000-03-15 | 2002-06-13 | International Business Machines Corporation | Merged self-aligned source and ONO capacitor for split gate non-volatile memory |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011003921A (ja) | 2011-01-06 |
| DE102004017164B4 (de) | 2011-01-05 |
| JP2004312009A (ja) | 2004-11-04 |
| ITMI20040637A1 (it) | 2004-06-30 |
| US7005349B2 (en) | 2006-02-28 |
| US7511334B2 (en) | 2009-03-31 |
| JP5285671B2 (ja) | 2013-09-11 |
| DE102004017164A1 (de) | 2004-10-28 |
| KR100480645B1 (ko) | 2005-03-31 |
| US20060086953A1 (en) | 2006-04-27 |
| CN1534769A (zh) | 2004-10-06 |
| JP4608232B2 (ja) | 2011-01-12 |
| US20040197995A1 (en) | 2004-10-07 |
| KR20040085663A (ko) | 2004-10-08 |
| CN100345284C (zh) | 2007-10-24 |
| FR2853453B1 (fr) | 2006-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2853453A1 (fr) | Procede de fabrication d'un dispositif de memoire sonos de type ono double en utilisant un traitement d'auto alignement inverse | |
| US6541816B2 (en) | Planar structure for non-volatile memory devices | |
| US10957703B2 (en) | Method of reducing charge loss in non-volatile memories | |
| EP0517607B1 (fr) | Procédé de fabrication d'une cellule de mémoire non volatile et cellule de mémoire obtenue | |
| EP0648375B1 (fr) | Memoire eeprom de type flash a triples grilles et son procede de fabrication | |
| JP7316302B2 (ja) | 様々な絶縁ゲート酸化物を備えた分割ゲートフラッシュメモリセル及びその形成方法 | |
| FR2852734A1 (fr) | Transistor ayant une structure sonos a grille encocheee et procede de fabrication | |
| JP2008538867A (ja) | Ｎａｎｄフラッシュメモリにおけるアレイソース線 | |
| JPH09504410A (ja) | Ｅｐｒｏｍ又はフラッシュメモリアレイにおける酸化膜の薄膜化の制御方法 | |
| JP2005506692A (ja) | Ｓｏｎｏｓフラッシュメモリにおける倍密度コアゲート | |
| US7838350B2 (en) | Bottom-gate sonos-type cell having a silicide gate | |
| US7491600B2 (en) | Nanocrystal bitcell process integration for high density application | |
| EP2613343B1 (fr) | Procédé de fabrication d'une cellule mémoire non volatile à double grille | |
| FR2834583A1 (fr) | Dispositif de memoire non volatile et procede de fabrication | |
| JP4093965B2 (ja) | メモリセルを製作する方法 | |
| EP0354858B1 (fr) | Mémoire de type EPROM à haute densité d'intégration et possédant un facteur de couplage élevé | |
| EP2613342B1 (fr) | Procédé de fabrication d'une cellule mémoire non volatile à double grille | |
| KR20200102171A (ko) | 제어 게이트 전극들의 측벽 상에 저유전율막을 구비하는 비휘발성 메모리 소자 | |
| JP2009135214A (ja) | 半導体記憶装置およびその製造方法 | |
| FR2644934A1 (fr) | Procede de fabrication d'un composant tel qu'une eeprom flash, permettant de reduire les effets de la degradation associee aux cycles repetes d'utilisation de ce composant | |
| FR2468185A1 (fr) | Procede de fabrication d'une matrice de memoire electriquement programmable a haute densite | |
| FR2752333A1 (fr) | Procede de formation de condensateurs de stockage de donnees dans des cellules de memoire vive dynamique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |