CN114335004B - 一种1.5t sonos器件及其制备方法 - Google Patents

一种1.5t sonos器件及其制备方法 Download PDF

Info

Publication number
CN114335004B
CN114335004B CN202210238753.0A CN202210238753A CN114335004B CN 114335004 B CN114335004 B CN 114335004B CN 202210238753 A CN202210238753 A CN 202210238753A CN 114335004 B CN114335004 B CN 114335004B
Authority
CN
China
Prior art keywords
tube grid
storage tube
etching
grid
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210238753.0A
Other languages
English (en)
Other versions
CN114335004A (zh
Inventor
程晨
王彬
徐凯
吴李瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Daoyuan Technology Group Co ltd
Original Assignee
Jiangsu Peregrine Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Peregrine Microelectronics Co ltd filed Critical Jiangsu Peregrine Microelectronics Co ltd
Priority to CN202210238753.0A priority Critical patent/CN114335004B/zh
Publication of CN114335004A publication Critical patent/CN114335004A/zh
Application granted granted Critical
Publication of CN114335004B publication Critical patent/CN114335004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种1.5T SONOS器件及其制备方法，通过在存储管栅极和选择管栅极之间淀积填充氧化氮化硅增强了隔绝效果，降低两者栅极之间漏电的风险；在不增加存储管栅极横向长度和ONO层中氮化硅厚度的情况下，在衬底表面形成凹槽，淀积ONO层，增加了ONO层的长度，使得器件拥有好的电荷存储能力，提升器件工作性能。

Description

一种1.5T SONOS器件及其制备方法
技术领域
本发明涉及一种SONOS器件及其制备方法，具体涉及一种1.5T SONOS器件及其制备方法。
背景技术
非易失性存储器作为计算机中必不可少的存储设备，对所处理的信息起着重要的存储功能。在非易失性存储器中，SONOS存储器具有单元尺寸小、存储保持性好、操作电压低以及与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制造工艺兼容等特性。
具有低操作电压、更好的COMS工艺兼容性的SONOS (Silicon-Oxide-Nitride-Oxide-Semiconductor，闪速存储器)被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。2T（2-transistor，两个晶体管存储一个比特位的数据） SONOS由于其低功耗得到了很多应用的青睐。但是2T SONOS结构与生俱来的缺点就是其较大的芯片面积损耗。2TSONOS结构中两个多晶硅栅之间包括共有的掺杂区和源、漏区，这使得多晶硅栅之间具有较大的间距，从而会占用较大的面积。相对于2T SONOS，1 .5T的SONOS器件则更省面积。
中国专利201810984599.5公开了一种1.5T SONOS器件，如图1所示，包括衬底1、选择管栅氧化层2、ONO层3、选择管多晶硅栅4、存储管多晶硅栅5、第一侧墙氧化层6、第一氮化硅侧墙7、逻辑区晶体管栅氧化层8、第二侧墙氧化层9、第二氮化硅侧墙10、PN结11、存储管漏端12、选择管源端的低掺杂的漏区17、选择管源端18、第三多晶硅层19、隔离介质氧化层20。其中，选择管多晶硅栅4和存储管多晶硅栅5通过第一侧墙氧化层6隔离。ONO层3从下至上为氧化硅-氮化硅-氧化硅，其中的氮化硅是俘获层，俘获层中陷阱作为用来存储电荷的位置，其尺寸决定了存储电荷量的多少，底部的氧化硅为隧穿氧化层，顶部的氧化硅为阻挡氧化层。该器件存在如下问题：
1、选择管多晶硅栅4和存储管多晶硅栅5之间通过第一侧墙氧化层6隔离，在器件工作时，选择管多晶硅栅4施加负压，而存储管多晶硅栅5施加正压，两者之间会形成压差，这种压差会达到12V左右，长时间的压差会导致第一侧墙氧化层6穿通，退化了器件性能，影响器件的可靠性。
2、ONO层3横向长度受限于存储管多晶硅栅5横向长度，随着器件越来越来越先进，希望电子产品的存储装置尺寸更小、性能更高，随着存储管多晶硅栅5横向长度不断缩小，ONO层3的横向长度也会不断缩小，如果需要继续保持氮化硅存储能力，必须增加其厚度，但是这种厚度增加会导致器件呈现瘦高型，工艺中步骤中的淀积刻蚀等会越来越难，良品率越来越低，所以ONO层3中的氮化硅存储电荷能力大小影响了器件工作性能。
发明内容
发明目的：针对上述现有技术，提出一种1.5T SONOS器件及其制备方法，降低存储管和选择管栅极之间漏电的可能，并有效增加ONO层横向的长度，使得器件拥有更好的的电荷存储能力。
技术方案：一种1.5T SONOS器件制备方法，包括如下步骤：
步骤1：在P型半导体衬底表面加工出横向间隔并排的两个凹槽，所述两个凹槽横向长度相等，且纵向深度也相等；
步骤2：在所述P型半导体衬底表面以及所述凹槽的底面和侧面均淀积形成ONO层；
步骤3：利用图形化掩膜版，将除了所述凹槽的底面和侧面以外区域的ONO层通过光刻去除，然后在露出的P型半导体衬底的表面淀积并刻蚀形成氧化层；
步骤4：在器件的整个表面淀积填充多晶硅，并对所述多晶硅进行离子掺杂注入；
步骤5：化学机械抛光所述多晶硅，先将所述多晶硅磨成平面；然后根据图形化掩膜版，向下干法刻蚀所述多晶硅到所述氧化层表面，在左侧所述凹槽底面正对区域形成第一个存储管栅极，在右侧所述凹槽底面正对区域形成第二个存储管栅极，并在所述第一个存储管栅极和第二个存储管栅极之间形成选择管栅极，在所述第二个存储管栅极右侧形成逻辑管栅极，所述的第一个存储管栅极和第二个存储管栅极的横向长度相等；
步骤6：在器件表面淀积填充氧化氮化硅，然后对表面进行化学机械抛光，直到所述步骤5得到的结构的多晶硅上表面为止；
步骤7：对所述氧化氮化硅刻蚀，在所述第一个存储管栅极的左侧边、所述第二个存储管栅极的右侧边、所述逻辑管栅极的左右两侧边分别形成侧墙，所述选择管栅极和第一个存储管栅极、第二个存储管栅极之间的氧化氮化硅不作刻蚀；
步骤8：利用图形化掩膜版，刻蚀掉所述选择管栅极的中间部分区域，形成第一个选择管栅极和第二个选择管栅极，然后在所述第一个选择管栅极右侧边和所述第二个选择管栅极左侧边分别形成氧化侧墙；
步骤9：先将所述衬底表面露出的氧化层刻蚀掉，然后再进行轻漏极掺杂形成PN结；
步骤10：在所述PN结区域进行源漏区离子重掺杂注入形成源漏极。
根据所述1.5T SONOS器件制备方法得到的一种1.5T SONOS器件。
有益效果：本发明提供了一种1.5T SONOS器件及其制备方法，通过在存储管栅极和选择管栅极之间淀积填充氧化氮化硅增强了隔绝效果，降低两者栅极之间漏电的风险；在不增加存储管栅极横向长度和ONO层中氮化硅厚度的情况下，在衬底表面形成凹槽，淀积ONO层，增加了ONO层的长度，使得器件拥有好的电荷存储能力，提升器件工作性能。
附图说明
图1为现有技术的1.5T SONOS存储器结构示意图；
图2为本发明的1.5T SONOS存储器结构示意图；
图3-图11为本发明1.5T SONOS存储器制造方法的流程图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
一种1.5T SONOS器件制备方法，包括如下步骤：
步骤1：在P型半导体衬底201表面加工出横向间隔并排的两个凹槽，两个凹槽横向长度相等，且纵向深度也相等，如图3所示。
步骤2：在P型半导体衬底201表面以及凹槽的底面和侧面均淀积形成ONO层202，如图4所示。其中，ONO层202的结构自下而上为氧化硅-氮化硅-氧化硅。
步骤3：利用图形化掩膜版，将除了凹槽的底面和侧面以外区域的ONO层202通过光刻去除，然后在露出的P型半导体衬底201的表面淀积并刻蚀形成氧化层203，如图5所示，其中有两个存储区域，分别是存储管1和存储管2。
步骤4：在器件的整个表面淀积填充多晶硅204，并对多晶硅204进行离子掺杂注入；由于在横向方向上淀积的深度一致，因此得到如图6所示结构。多晶硅204用于后续形成的选择管栅极、存储管栅极以及逻辑管栅极，本方法工艺步骤中只需淀积一次多晶硅。
步骤5：化学机械抛光多晶硅204，先将多晶硅204磨成平面；然后根据图形化掩膜版，向下干法刻蚀多晶硅204到氧化层203表面，在左侧凹槽底面正对区域形成第一个存储管栅极204-1-1，在右侧凹槽底面正对区域形成第二个存储管栅极204-1-2，并在第一个存储管栅极204-1-1和第二个存储管栅极204-1-2之间形成选择管栅极204-2，在第二个存储管栅极204-1-2右侧形成逻辑管栅极204-3，的的第一个存储管栅极204-1-2和第二个存储管栅极204-1-2的横向长度相同，如图7所示。其中，选择管栅极204-2包括后续形成的第一个选择管栅极204-2-1和第二个选择管栅极204-2-2。
此步骤中，选择管栅极和存储管栅极是同一多晶硅层刻蚀而成，保证了多晶硅顶部高度一致，减少了第二次淀积多晶硅的步骤，同时由于淀积的ONO呈凹槽形状，增加了长度，也就增加电荷存储能力，提升器件工作性能。
步骤6：在器件表面淀积填充氧化氮化硅205-1，然后对表面进行化学机械抛光，直到步骤5得到的结构的多晶硅204上表面为止，如图8所示。
此步骤中，在选择管栅极和存储管栅极之间淀积填充的205-1兼有氧化硅和氮化硅的优点，其隔离性相较氧化硅和氮化硅都要好，即使在12V左右的压差情况下，依然能够起到很好的隔绝效果，从而降低选择管和存储管栅极之间漏电的可能。
步骤7：对氧化氮化硅刻蚀，在第一个存储管栅极204-1-1的左侧边、第二个存储管栅极204-1-2的右侧边、逻辑管栅极204-3的左右两侧边分别形成侧墙205-2，选择管栅极204-2和第一个存储管栅极204-1-1、第二个存储管栅极204-1-2之间的氧化氮化硅205-1不作刻蚀，如图9所示。
步骤8：利用图形化掩膜版，刻蚀掉选择管栅极204-2的中间部分区域，形成第一个选择管栅极204-2-1和第二个选择管栅极204-2-2，然后在第一个选择管栅极204-2-1右侧边和第二个选择管栅极204-2-2左侧边分别形成氧化侧墙206，如图10所示。
步骤9：先将衬底201表面露出的氧化层203刻蚀掉，然后再进行轻漏极掺杂形成PN结207，如图11所示。
步骤10：在PN结207区域进行源漏区离子重掺杂注入形成源漏极208，如图2所示。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种1.5T SONOS器件制备方法，其特征在于，包括如下步骤：
步骤1：在P型半导体衬底（201）表面加工出横向间隔并排的两个凹槽，所述两个凹槽横向长度相等，且纵向深度也相等；
步骤2：在所述P型半导体衬底（201）表面以及所述凹槽的底面和侧面均淀积形成ONO层（202）；
步骤3：利用图形化掩膜版，将除了所述凹槽的底面和侧面以外区域的ONO层（202）通过光刻去除，然后在露出的P型半导体衬底（201）的表面淀积并刻蚀形成氧化层（203）；
步骤4：在器件的整个表面淀积填充多晶硅（204），并对所述多晶硅（204）进行离子掺杂注入；
步骤5：化学机械抛光所述多晶硅（204），先将所述多晶硅（204）磨成平面；然后根据图形化掩膜版，向下干法刻蚀所述多晶硅（204）到所述氧化层（203）表面，在左侧所述凹槽底面正对区域形成第一个存储管栅极（204-1-1），在右侧所述凹槽底面正对区域形成第二个存储管栅极（204-1-2），并在所述第一个存储管栅极（204-1-1）和第二个存储管栅极（204-1-2）之间形成选择管栅极（204-2），在所述第二个存储管栅极（204-1-2）右侧形成逻辑管栅极（204-3），所述的第一个存储管栅极（204-1-1）和第二个存储管栅极（204-1-2）的横向长度相等；
步骤6：在器件表面淀积填充氧化氮化硅（205-1），然后对表面进行化学机械抛光，直到所述步骤5得到的结构的多晶硅（204）上表面为止；
步骤7：对所述氧化氮化硅刻蚀，在所述第一个存储管栅极（204-1-1）的左侧边、所述第二个存储管栅极（204-1-2）的右侧边、所述逻辑管栅极（204-3）的左右两侧边分别形成侧墙（205-2），所述选择管栅极（204-2）和第一个存储管栅极（204-1-1）、第二个存储管栅极（204-1-2）之间的氧化氮化硅（205-1）不作刻蚀；
步骤8：利用图形化掩膜版，刻蚀掉所述选择管栅极（204-2）的中间部分区域，形成第一个选择管栅极（204-2-1）和第二个选择管栅极（204-2-2），然后在所述第一个选择管栅极（204-2-1）右侧边和所述第二个选择管栅极（204-2-2）左侧边分别形成氧化侧墙（206）；
步骤9：先将所述衬底（201）表面露出的氧化层（203）刻蚀掉，然后再进行轻漏极掺杂形成PN结（207）；
步骤10：在所述PN结（207）区域进行源漏区离子重掺杂注入形成源漏极（208）。
2.一种根据权利要求1所述制备方法得到的1.5T SONOS器件。
CN202210238753.0A 2022-03-11 2022-03-11 一种1.5t sonos器件及其制备方法 Active CN114335004B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210238753.0A CN114335004B (zh) 2022-03-11 2022-03-11 一种1.5t sonos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210238753.0A CN114335004B (zh) 2022-03-11 2022-03-11 一种1.5t sonos器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114335004A CN114335004A (zh) 2022-04-12
CN114335004B true CN114335004B (zh) 2022-05-17

Family

ID=81033685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210238753.0A Active CN114335004B (zh) 2022-03-11 2022-03-11 一种1.5t sonos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114335004B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816414B1 (en) * 2003-07-31 2004-11-09 Freescale Semiconductor, Inc. Nonvolatile memory and method of making same
CN1581467A (zh) * 2003-08-12 2005-02-16 旺宏电子股份有限公司 具牺牲层的嵌入式非挥发性存储器的制造方法
KR20050064233A (ko) * 2003-12-23 2005-06-29 주식회사 하이닉스반도체 Ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조 방법
JP2007067027A (ja) * 2005-08-30 2007-03-15 Ememory Technology Inc 埋め込み型不揮発性メモリーの製作方法
KR20110030078A (ko) * 2009-09-17 2011-03-23 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP2011096772A (ja) * 2009-10-28 2011-05-12 Renesas Electronics Corp 半導体装置およびその製造方法
CN102738220A (zh) * 2011-04-12 2012-10-17 中芯国际集成电路制造(上海)有限公司 Ono结构及其制造方法
CN102800677A (zh) * 2012-01-12 2012-11-28 上海华力微电子有限公司 Sonos器件单元
CN103855162A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 堆叠栅型sonos闪存存储器及其制造方法
US10068912B1 (en) * 2017-06-05 2018-09-04 Cypress Semiconductor Corporation Method of reducing charge loss in non-volatile memories
CN108807396A (zh) * 2018-05-17 2018-11-13 上海华虹宏力半导体制造有限公司 二比特分栅sonos闪存存储器的制造方法
WO2019018194A1 (en) * 2017-07-19 2019-01-24 Cypress Semiconductor Corporation METHOD FOR FORMING HIGH VOLTAGE TRANSISTOR WITH THIN GRID POLYSILICIUM
CN110504273A (zh) * 2019-08-13 2019-11-26 上海华虹宏力半导体制造有限公司 1.5t sonos闪存器件及工艺方法
CN110620115A (zh) * 2019-05-23 2019-12-27 上海华力集成电路制造有限公司 1.5t sonos闪存的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
KR100593599B1 (ko) * 2003-12-30 2006-06-28 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100620218B1 (ko) * 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 반도체 소자
KR100606928B1 (ko) * 2004-05-06 2006-08-01 동부일렉트로닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US7292478B2 (en) * 2005-09-08 2007-11-06 Macronix International Co., Ltd. Non-volatile memory including charge-trapping layer, and operation and fabrication of the same
KR100869745B1 (ko) * 2007-06-01 2008-11-21 주식회사 동부하이텍 반도체소자 및 그의 제조 방법
JP2010021465A (ja) * 2008-07-14 2010-01-28 Nec Electronics Corp 不揮発性半導体記憶装置
JP6359432B2 (ja) * 2014-11-27 2018-07-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9679909B2 (en) * 2015-06-25 2017-06-13 Taiwan Samiconductor Manufacturing Co., Ltd. Method for manufacturing a finger trench capacitor with a split-gate flash memory cell
US9754951B2 (en) * 2015-10-30 2017-09-05 Globalfoundries Inc. Semiconductor device with a memory device and a high-K metal gate transistor
US10276728B2 (en) * 2017-07-07 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including non-volatile memory cells
US10276582B2 (en) * 2017-08-21 2019-04-30 Globalfoundries Singapore Pte. Ltd. High coupling ratio split gate memory cell
CN110707092B (zh) * 2018-07-09 2021-11-16 联华电子股份有限公司 半导体存储器元件及其制作方法
CN110854119A (zh) * 2019-11-12 2020-02-28 上海华力微电子有限公司 一种1.5t sonos存储器结构及制造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816414B1 (en) * 2003-07-31 2004-11-09 Freescale Semiconductor, Inc. Nonvolatile memory and method of making same
CN1581467A (zh) * 2003-08-12 2005-02-16 旺宏电子股份有限公司 具牺牲层的嵌入式非挥发性存储器的制造方法
KR20050064233A (ko) * 2003-12-23 2005-06-29 주식회사 하이닉스반도체 Ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조 방법
JP2007067027A (ja) * 2005-08-30 2007-03-15 Ememory Technology Inc 埋め込み型不揮発性メモリーの製作方法
KR20110030078A (ko) * 2009-09-17 2011-03-23 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP2011096772A (ja) * 2009-10-28 2011-05-12 Renesas Electronics Corp 半導体装置およびその製造方法
CN102738220A (zh) * 2011-04-12 2012-10-17 中芯国际集成电路制造(上海)有限公司 Ono结构及其制造方法
CN102800677A (zh) * 2012-01-12 2012-11-28 上海华力微电子有限公司 Sonos器件单元
CN103855162A (zh) * 2012-12-05 2014-06-11 上海华虹宏力半导体制造有限公司 堆叠栅型sonos闪存存储器及其制造方法
US10068912B1 (en) * 2017-06-05 2018-09-04 Cypress Semiconductor Corporation Method of reducing charge loss in non-volatile memories
WO2019018194A1 (en) * 2017-07-19 2019-01-24 Cypress Semiconductor Corporation METHOD FOR FORMING HIGH VOLTAGE TRANSISTOR WITH THIN GRID POLYSILICIUM
CN108807396A (zh) * 2018-05-17 2018-11-13 上海华虹宏力半导体制造有限公司 二比特分栅sonos闪存存储器的制造方法
CN110620115A (zh) * 2019-05-23 2019-12-27 上海华力集成电路制造有限公司 1.5t sonos闪存的制造方法
CN110504273A (zh) * 2019-08-13 2019-11-26 上海华虹宏力半导体制造有限公司 1.5t sonos闪存器件及工艺方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J.Zhang ; W.Xiong ; H.Chen et.al.HV Gate Oxide Over-Oxidation Process Optimization for SONOS 1.5T Flash Cell.《China Semiconductor Technology International Conference》.2020,第1-2页. *
高密度电荷俘获型非挥发存储器研究;刘利芳;《中国博士学位论文全文数据库》;20160715;I137-10 *

Also Published As

Publication number Publication date
CN114335004A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US10600799B2 (en) Memory device and low breakdown voltage transistor
KR101731202B1 (ko) 자가 정렬 플로팅 게이트 및 소거 게이트를 갖는 비휘발성 메모리 셀, 및 그를 제조하는 방법
US20230109273A1 (en) Method to fabricate uniform tunneling dielectric of embedded flash memory cell
US20160211250A1 (en) Semiconductor substrate arrangement, a semiconductor device, and a method for processing a semiconductor substrate
US20090117725A1 (en) Method of manufacturing flash memory device
US9935119B2 (en) Dual control gate spacer structure for embedded flash memory
KR100654559B1 (ko) 노어형 플래시 메모리 셀 어레이 및 그의 제조 방법
CN114038855B (zh) 浮栅型分栅闪存器件及其制造方法
CN108257969B (zh) 半导体装置及其制造方法
CN114335004B (zh) 一种1.5t sonos器件及其制备方法
US20230157012A1 (en) Method for Manufacturing Semiconductor Device
CN106783865B (zh) 一种存储单元的制作方法
CN111199977A (zh) 一种存储器及其制造方法
US20090130835A1 (en) Method of manufacturing inverted t-shaped floating gate memory
US8669606B2 (en) Semiconductor device and method for manufacturing thereof
KR20050069046A (ko) 반도체 소자의 제조 방법
US7525148B2 (en) Nonvolatile memory device
CN102332432B (zh) 半导体集成器件制造方法
CN114335185A (zh) 具有设置在字线栅上方的擦除栅的***栅双位非易失性存储器单元及其制备方法
KR100622414B1 (ko) 반도체 메모리 장치, 반도체 장치 및 그것들의 제조방법,휴대전자기기, 및 ｉｃ카드
US11417742B1 (en) Memory cell and fabricating method of the same
CN111524894A (zh) 存储器结构及其制造方法
US6518125B1 (en) Method for forming flash memory with high coupling ratio
CN113643981B (zh) 具有双金属控制栅的半浮栅晶体管的制造方法
CN113517353B (zh) 半浮栅器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220531

Address after: No. 88, Wenchang East Road, Yangzhou, Jiangsu 225000

Patentee after: Jiangsu Daoyuan Technology Group Co.,Ltd.

Address before: 211135 enlightenment star Nanjing maker space G41, second floor, No. 188, Qidi street, Qilin science and Technology Innovation Park, Qixia District, Nanjing, Jiangsu Province

Patentee before: Jiangsu Peregrine Microelectronics Co.,Ltd.