KR100394056B1 - 불휘발성 반도체 메모리의 제조 방법 - Google Patents
불휘발성 반도체 메모리의 제조 방법 Download PDFInfo
- Publication number
- KR100394056B1 KR100394056B1 KR10-2003-0021943A KR20030021943A KR100394056B1 KR 100394056 B1 KR100394056 B1 KR 100394056B1 KR 20030021943 A KR20030021943 A KR 20030021943A KR 100394056 B1 KR100394056 B1 KR 100394056B1
- Authority
- KR
- South Korea
- Prior art keywords
- sidewall insulating
- drain region
- insulating layer
- floating gate
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 abstract description 23
- 239000002784 hot electron Substances 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 238000002347 injection Methods 0.000 description 13
- 239000007924 injection Substances 0.000 description 13
- 238000009825 accumulation Methods 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
필요한 실효 채널 길이를 확보하면서, 게이트 길이를 가능한 작게 할 수 있는 메모리 셀 구조를 갖는 불휘발성 반도체 메모리를 제공한다.
실리콘 기판(1)에 서로 이격하여 형성된 소오스 영역(8) 및 드레인 영역(9)과, 이들 사이의 채널 영역(10) 위에 터널 산화막(3)을 개재하여 형성된 부유 게이트(4), 또 층간 절연막(5)을 개재하여 형성된 제어 게이트(6)를 포함하며, 드레인 영역(9)의 근방에서 핫 일렉트론을 생성하여 부유 게이트(4)에 주입하는 기록 동작을 갖는 불휘발성 반도체 메모리 셀이며, 드레인 영역(9)은 제어 게이트(6)에 정합된 이온 주입에 의해 형성되며, 소오스 영역(8)은 제어 게이트(6)와 측벽 절연막(7)에 정합된 이온 주입에 의해 형성된다. 드레인 영역(9)과 부유 게이트(4)의 중첩 yd는 소오스 영역(8)과 부유 게이트(4)의 중첩 ys보다 크게 설정된다.
Description
본 발명은 전기적 기록 변환가능한 불휘발성 반도체 메모리에 관한 것으로, 특히 핫 일렉트론 주입에 의한 기록이 행해지는 NOR형 등의 플래시 EEPROM에 유용한 메모리 셀 구조와 그 제조 방법에 관한 것이다.
EEPROM의 메모리 셀에는, 통상 반도체 기판에 절연막을 개재하여 부유 게이트와 제어 게이트를 적층한 FETMOS 구조가 이용된다. 각 종 EEPROM 중 NOR형 플래시 메모리 셀에서는 통상 핫 일렉트론 주입이 이용된다. 즉, 기록 모드에서는, 메모리 셀이 순 바이어스되어 큰 채널 전류가 흐르는 상태로 설정된다. 이에 따라, 드레인 근방의 핀치오프(pinch-off) 영역에서 핫 일렉트론이 생성되어, 이는 부유 게이트로 주입된다. 소거 동작은, 예를 들면, 부유 게이트에 축적된 전자를 Fowler-Nordheim 터널 전류 기구에 의해 소오스 측에 방출됨으로써 행해진다.
이와 같은 핫 일렉트론 주입형의 메모리 셀에서는, 기록이나 소거 특성의 최적화를 위하여 소오스 및 드레인 영역에 대해 확산 거리나 불순물 농도, 부유 게이트와의 중첩(오버랩) 등을 최적 설정하는 것이 필요하다. 예를 들면, 부유 게이트에 축적된 전자를 소오스 측에 방출시키는 소거 동작을 행하는 메모리 셀의 경우에 따르면, 소오스 영역에 대해서는 부유 게이트 사이에서 큰 중첩이 필요하다. 또한, 기록시에는 큰 채널 전류가 흐르기 때문에, 소오스 저항은 충분히 낮을 필요가 있으며, 이로인해 소오스 영역은 드레인 영역보다 깊고 고농도인 것이 바람직하다. 또한, 기록 동작을 반복함으로써, 드레인 근방의 게이트 절연막에 전자가 트랩되면, 드레인 측에 오프셋(offset)이 생성되며, 메모리 셀의 기록 효율의 저하나 구동력의 저하를 초래한다. 이를 방지하기 위해서는, 드레인 영역에 대해서도 소오스 영역 정도는 아니지만, 부유 게이트와의 중첩을 필요로 한다.
한편, 핫 일렉트론 주입형의 불휘발성 반도체 메모리에 대해서, 드레인 영역의 부유 게이트와의 중첩을 크게 한 구조도 제안된다(예를 들면, 특개평5-343701호 공보, 특개평6-252414호 공보 참조).
또한, 핫 일렉트론 주입 방식이 아닌, 드레인 영역과 부유 게이트 간의 터널 전류에 의한 전자 주입 및 전자 방출을 행하는 불휘발성 메모리도 있다. 이러한 종류의 메모리 셀의 경우에는, 드레인 영역의 부유 게이트와의 중첩을, 소오스 측에 전자를 방출시키는 경우의 소오스 영역과 나란히 큰 비대칭 구조로 하는 것이 유효하다(예를 들면, 특개평5-36990호 공보 참조). 또한, 순 바이어스 상태에서의 채널 전류에 의해 생성되는 핫 일렉트론을 이용하는 방식은 아니지만, 애벌런치에 의해 생성되는 핫 일렉트론을 이용하는 메모리 셀에 대해서 마찬가지로 드레인 영역의 부유 게이트와의 중첩을 크게 하는 제안도 있다(특개평5-55599호 공보 참조).
이상과 같이, 핫 일렉트론 주입으로 대표되는 드레인 영역 측으로부터의 전하 주입을 이용하는 종래의 불휘발성 메모리 셀에서는, 소오스, 드레인 영역에 각각 부유 게이트와의 중첩이 필요하다. 또한, 여러가지 관점으로부터, 부유 게이트와 소오스 및 드레인 영역과의 관계를 비대칭 구조로 하는 것도 제안되고 있다. 그러나, 근래의 반도체의 미세화 기술의 진보가 현저하여 이 미세화 기술을 이용하여 고집적화 EEPROM을 실현하도록 하면, 소오스, 드레인 영역과 부유 게이트의 중첩을 크게 한 경우에 실효 채널 길이를 확보할 수 없게 되는 사태가 생긴다. 또한, 실효 채널 길이 Leff를 어느 정도 유지하도록 하면, 소오스, 드레인 영역과 부유 게이트와의 중첩 만큼 부유 게이트 길이 L이 길어지고, 메모리 셀 사이즈를 축소하는 것이 곤란해진다.
본 발명은 필요한 실효 채널 길이를 확보하면서, 게이트 길이를 가능한 한정하여 작게 할 수 있는 메모리 셀 구조를 갖는 불휘발성 반도체 메모리와 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체 기판과, 상기 반도체 기판에 서로 이격하여 형성된 소오스 및 드레인 영역, 상기 소오스 및 상기 드레인 영역 간의 채널 영역상에 형성된 전하 축적부, 및 제어 게이트를 포함하며, 상기 드레인 영역 근방에서 핫 일렉트론을 생성하여 상기 전하 축적부에 주입하는 기록 동작을 갖는 것을 특징으로 하는 불휘발성 반도체 메모리에 있어서, 적어도 상기 소오스 영역은 상기 제어 게이트의 측면에 설치된 측벽에 자기 정합되는 불순물 도입에 의해 형성되며, 상기 드레인 영역과 상기 전하 축적부의 중첩은 상기 소오스 영역과 상기 전하 축적부의 중첩 이상으로 설정되는 것을 특징으로 한다.
본 발명에 있어서, 상기 전하 축적부는, 예를 들면, 상기 채널 영역과 상기 제어 게이트 사이에 절연막을 개재하여 형성된 부유 게이트이며, 소거 동작은 상기 부유 게이트에 보유된 전자를 상기 채널 영역에 방출시킴으로써 행해진다.
본 발명에 있어서, 상기 전하 축적부는, 예를 들면, 상기 채널 영역과 상기 제어 게이트 사이에 형성된 절연막의 트랩 준위이며, 소거 동작은 상기 트랩 준위에 보유된 전자를 상기 드레인 영역 근방에서 생성된 정공의 주입에 의해 중화함으로써 행해진다.
본 발명에 있어서 바람직하게는, 소오스 영역의 불순물 도즈량이 드레인 영역의 도즈량보다 큰 것으로 한다.
또한, 본 발명에 있어서 바람직하게는, 소오스 영역의 접합 깊이가 드레인영역의 접합 깊이보다 깊은 것으로 한다.
본 발명에 관한 불휘발성 반도체 메모리의 제조 방법은, 반도체 기판상에 전하 축적부를 개재하여 제어 게이트를 형성하는 공정과, 상기 반도체 기판의 상기 제어 게이트의 한 쪽의 에지의 외측에, 상기 에지에 정합되는 불순물 도입을 행하여 드레인 영역을 형성하는 공정과, 상기 제어 게이트의 측면에 측벽 절연막을 형성하는 공정과, 상기 반도체 기판의 상기 측벽 절연막의 외측에, 상기 측벽 절연막에 정합되는 불순물 도입을 행하여 소오스 영역을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 관한 불휘발성 메모리의 제조 방법은, 또한 반도체 기판에 터널 절연막을 개재하여 부유 게이트 재료막을 피착하는 공정, 상기 부유 게이트 재료막상에 층간 절연막을 개재하여 제어 게이트 재료막을 피착하는 공정, 상기 제어 게이트 재료막 및 상기 부유 게이트 재료막을 순차 패터닝하여 제어 게이트 및 부유 게이트를 형성하는 공정, 상기 반도체 기판의 상기 제어 게이트의 한쪽의 에지의 외측에, 상기 에지에 정합되는 불순물 도입을 행하여 드레인 영역을 형성하는 공정, 상기 제어 게이트 및 상기 부유 게이트의 측면에 측벽 절연막을 형성하는 공정, 및 상기 반도체 기판의 상기 측벽 절연막의 외측에, 상기 측벽 절연막에 정합되는 불순물 도입을 행하여 소오스 영역을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 관한 불휘발성 반도체 메모리의 제조 방법은, 또한 반도체 기판상에 전하 축적부를 개재하여 제어 게이트를 형성하는 공정, 상기 제어 게이트의 측면에 제1 측벽 절연막을 형성하는 공정, 상기 반도체 기판의 상기 제1 측벽 절연막의 외측에, 상기 제1 측벽 절연막에 자기 정합되는 불순물 도입을 행하여 드레인 영역을 형성하는 공정, 상기 제1 측벽 절연막의 측면에 제2 측벽 절연막을 형성하는 공정, 및 상기 반도체 기판의 상기 제2 측벽 절연막의 외측에, 상기 제2 측벽 절연막에 자기 정합되는 불순물 도입을 행하여 소오스 영역을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 관한 불휘발성 반도체 메모리의 제조 방법은, 또한 반도체 기판에 터널 절연막을 개재하여 부유 게이트 재료막을 피착하는 공정, 상기 부유 게이트 재료막상에 층간 절연막을 개재하여 제어 게이트 재료막을 피착하는 공정, 상기 제어 게이트 재료막 및 상기 부유 게이트 재료막을 순차 패터닝하여 제어 게이트 및 부유 게이트를 형성하는 공정, 상기 제어 게이트 및 상기 부유 게이트의 측면에 제1 측벽 절연막을 형성하는 공정, 상기 반도체 기판의 상기 제1 측벽 절연막의 외측에, 상기 제1 측벽 절연막에 자기 정합되는 불순물 도입을 행하여 드레인 영역을 형성하는 공정, 상기 제1 측벽 절연막의 측면에 제2 측벽 절연막을 형성하는 공정, 및 상기 반도체 기판의 상기 제2 측벽 절연막의 외측에, 상기 제2 측벽 절연막에 자기 정합되는 불순물 도입을 행하여 소오스 영역을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 방법에 있어서 바람직하게는, 소오스 영역의 불순물 도즈량을 드레인 영역의 도즈량보다 크게 설정한다.
또한, 본 발명의 방법에 있어서 바람직하게는, 소오스 영역의 불순물 도입을드레인 영역의 불순물 도입보다 깊게 설정한다.
본 발명에 따른 메모리 셀에서는, 소오스 영역의 채널 영역 측단부가 제어 게이트의 측벽 절연막에 의해 규정되며, 드레인 영역의 채널 영역 측단부가 제어 게이트의 에지, 또는 제어 게이트 측면의 얇은 측벽 절연막의 외측에 의해 규정된다. 따라서, 소오스 영역과 전하 축적층(대표적으로는, 부유 게이트)과의 중첩은 오프셋이 생기지 않는 필요 최소한의 것으로 하며, 드레인 영역의 부유 게이트와의 중첩을 상기보다 크게 한 비대칭 메모리 셀 구조가 얻어진다. 이에 따라, 필요한 실효 채널 길이를 확보하면서, 게이트 길이를 작게 할 수 있다.
그래서, 소오스 영역과 부유 게이트의 중첩을 작게 하면, 소오스 영역에 전자 방출시키는 종래의 소거 동작에서는, 소거 효율이 나빠진다. 따라서, 이에 관해서는, 부유 게이트의 전자를 채널 영역 전면에 방출시키는 소거 동작을 이용하면 문제없다. 또한, 큰 채널 전류가 흐르는 기록 동작에서는, 소오스 영역의 저항이 충분히 작은 것이 주입 효율에 있어서 중요하다. 따라서, 본 발명에서는, 바람직하게 소오스 영역의 불순물 도즈량을 드레인 영역의 도즈량보다 크게 하며, 소오스 영역의 접합 깊이를 드레인 영역의 접합 깊이보다 깊게 한다. 이에 따라, 작은 소오스 저항을 실현하여 높은 기록 주입 효율을 얻을 수 있다.
또한, 핫 일렉트론이 주입되는 전하 축적층이 절연막내의 트랩 준위가 있는 메모리 셀의 경우에는, 소거 동작은 상기 트랩 준위에 보유된 전자를 드레인 영역으로 터널링에 의해 인출해도 좋으며, 보다 바람직하게는, 트랩 준위에 보유된 전자를 드레인 영역 근방에서 생성된 정공의 주입에 의해 중화하는 동작이면 좋다.
도 1은 본 발명의 실시 형태에 따른 메모리 셀 구조를 도시한 도면.
도 2a는 동 메모리 셀의 게이트 전극부의 적층 공정을 도시한 도면.
도 2b는 동 메모리 셀의 게이트 전극부의 패터닝 공정을 도시한 도면.
도 2c는 동 메모리 셀의 드레인 영역의 이온 주입 공정을 도시한 도면.
도 2d는 동 메모리 셀의 측벽 절연막의 형성 공정을 도시한 도면.
도 2e는 동 메모리 셀의 소오스 영역의 이온 주입 공정을 도시한 도면.
도 2f는 동 메모리 셀의 불순물 재확산 공정을 도시한 도면.
도 3은 본 발명의 다른 실시 형태에 따른 메모리 셀 구조를 도시한 도면.
도 4는 본 발명의 다른 실시 형태에 따른 메모리 셀 구조를 도시한 도면.
*도 5는 본 발명과 비교하기 위한 메모리 셀 구조를 도시한 도면.
도 6a는 본 발명의 다른 실시 형태에 따른 제1 측벽 절연막의 형성 공정을 도시한 도면.
도 6b는 동 실시 형태에 따른 드레인 영역의 이온 주입 공정을 도시한 도면.
도 6c는 동 실시 형태에 따른 제2 측벽 절연막 형성과 소오스 영역의 이온주입 공정을 도시한 도면.
도 6d는 동 실시 형태에 따른 불순물 재확산 공정을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1: 실리콘 기판
2: p형 웰
3: 터널 산화막
4: 부유 게이트
5: 층간 절연막
6: 제어 게이트
7: 측벽 절연막
8: 소오스 영역
9: 드레인 영역
10: 채널 영역
이하, 도면을 참조하여, 본 발명의 실시예를 설명한다.
도 1은, 본 발명의 실시 형태에 따른 메모리 셀 구조를 도시한다. 실리콘 기판(1)의 메모리 셀 영역에는 p형 웰(2)이 형성되어 있다. 이 p형 웰(2)에 터널 절연막으로서 열산화에 의한 실리콘 산화막(3)이 형성되며, 이 위에 부유 게이트(4)가 형성된다. 부유 게이트(4) 위에는 또한 층간 절연막(5)을 개재하여 제어 게이트(6)가 형성된다. 제어 게이트(6)와 부유 게이트(4)는 게이트 길이 방향에 대하여 동일한 사이즈로 패턴 형성된다.
n+형의 소오스 영역(8)과 드레인 영역(9)은, 별도의 이온 주입 공정에 의해 만들어진다. 즉, 드레인 영역(9)은 제어 게이트(6)의 우측의 에지에 자기 정합되는 이온 주입에 의해 형성된다. 부유 게이트(4) 및 제어 게이트(6)의 측면에는 측벽 절연막(7)이 형성되며, 소오스 영역(8)은 이 측벽 절연막(7)의 좌측의 측면에 자기 정합되는 이온 주입에 의해 형성된다.
소오스, 드레인 영역(8, 9)은 이온 주입후의 열처리에 의한 불순물 재확산에 의해 부유 게이트(4)와의 중첩이 생기지만, 측벽 절연막(7)의 유무에 대응하여 비대칭 구조로 된다. 즉, 소오스 영역(8)의 채널 영역(10) 측의 단부는 측벽 절연막(7)의 에지에 의해 결정되며, 부유 게이트(4)와의 중첩은 ys로 된다. 드레인 영역(9)의 채널 영역(10) 측의 단부는 제어 게이트(6)의 에지에 의해 결정되며, 부유 게이트(4)와의 중첩은 yd(>ys)로 된다.
도면에 도시한 바와 같이, 게이트 길이를 L로 하여, 실효 채널 길이 Leff는Leff = L - (ys + yd)이다. 소오스 영역(8) 측의 중첩 ys는 오프셋이 생기지 않는 범위에서 최소한의 값으로 설정된다.
소오스 영역(8)과 드레인 영역(9)은 불순물 도즈량도 다르다. 즉, 소오스 영역(8)의 도즈량은 드레인 영역(9)의 도즈량보다 크게 설정된다. 이 결과, 소오스 영역(8)의 확산 깊이(접합 깊이) Xjs는 드레인 영역(9)의 확산 깊이(접합 깊이) Xjd에 대하여 Xjs>Xjd인 관계가 된다.
본 실시 형태의 메모리 셀의 제조 공정을 도 2a 내지 도 2f를 참조하여 설명한다. 도 2a에 도시한 바와 같이, p형 웰(2)에 형성된 기판(1)에 열산화에 의해 터널 산화막(3)을 형성한다. 이 터널 산화막(3)의 위에 부유 게이트 재료막인 제1 층 다결정 실리콘막(40), 층간 절연막(5) 및 제어 게이트 재료막인 제2 층 다결정 실리콘막(60)을 순차 피착한다.
다음에, 공지의 리소그래피 공정과 RIE 공정에 의해 다결정 실리콘막(60), 층간 절연막(5), 다결정 실리콘막(40)을 순차 에칭하여, 도 2b에 도시한 바와 같이, 동일한 폭으로 제어 게이트(6)와 부유 게이트(4)를 패턴 형성한다. 단, 제어 게이트(6)를 워드선으로서 복수의 메모리 셀에 대하여 연속적으로 배열하는 경우에는, 도면에 직교하는 방향에 대하여 제어 게이트 재료막(60)의 피착 이전에, 부유 게이트 재료막(40)을 미리 분리한다.
그 후에, 후 산화를 행하여, 제어 게이트(6), 부유 게이트(4)의 노출면 및 기판(1)의 표면에 산화막(13)을 형성한 후, 리소그래피 공정에 의해, 도 2c에 도시한 바와 같이, 소오스 영역 측에 두꺼운 레지스트 패턴(11)을 형성한다. 그리고,비소를 이온 주입하여 제어 게이트(6)에 자기 정합된 n+형 드레인 영역(9)을 형성한다. 단, 이 단계에서, 드레인 영역(9)의 불순물은 아직 활성화되어 있지 않다. 비소의 도즈량은, 예를 들면, 2E15/㎠로 한다.
계속해서, LP-CVD법에 의해 70㎚ 정도의, 예를 들면, 산화막을 피착하며, 이를 RIE에 의해 에칭 패터닝하여, 도 2d에 도시한 바와 같이, 부유 게이트(4) 및 제어 게이트(6)의 측면에 두께 70㎚의 측벽 절연막(7)을 형성한다.
다음에, 다시 한번 리소그래피 공정을 행하여, 도 2e에 도시한 바와 같이, 드레인 영역(9) 측에 두꺼운 레지스트 패턴(12)을 형성한다. 그리고, 비소를 이온 주입하여, 측벽 절연막(7)에 자기 정합된 n+형 소오스 영역(8)을 형성한다. 이 때, 비소의 도즈량은, 예를 들면, 5E15/㎠로 한다,
마지막으로, 소오스 및 드레인 영역(8, 9)의 불순물의 재확산과 활성화의 열처리를 행한다. 이에 따라, 도 2f에 도시한 바와 같이, 소오스 영역(8)은 부유 게이트(4)에 약간 중첩되며, 이에 비해 드레인 영역(9)은, 측벽 절연막(7)의 막 두께 만큼 크게 부유 게이트(4)에 중첩되는 상태가 된다.
구체적으로, 비소의 횡방향 확산 길이가 약 80㎚가 되는 열확산 공정을 행함으로써, 드레인 영역(9)과 부유 게이트(4)의 중첩 yd는 약 yd = 80㎚가 되며, 소오스 영역(8)과 부유 게이트(4)의 중첩 ys는 약 ys = 10㎚가 된다. 실제로는, 드레인 영역(9)이 측벽 절연막(7)의 형성 공정의 열이력을 받은 만큼 확산 길이가 크게 되지만, 이는 무시한다.
따라서, 본 실시 형태에 따르면, 실효 채널 길이 Leff = 150㎚의 메모리 셀을 만드는 경우, 필요한 게이트 길이 L은 L = 150+80+10 = 240㎚가 된다. 소오스, 드레인 양쪽에 80㎚의 부유 게이트와의 중첩을 한 경우에는, 필요한 게이트 길이가 310㎚로 되기 때문에, 본 실시 형태에 따라 메모리 셀 사이즈를 효과적으로 작게 할 수 있다.
본 실시 형태에 따른 메모리 셀의 기록 모드에서는, 소오스 영역(8)을 저전위(예를 들면, 접지 전위)로 하고, 제어 게이트(6)와 드레인 영역(9)에 양의 고전위를 인가하여 큰 채널 전류를 흘린다. 이에 따라, 드레인 영역(9)의 근방의 핀치오프 영역에서 생성된 핫 일렉트론이 부유 게이트(4)에 주입되며, 높은 상태의 임계치가 된다. 소거 모드에서는, 제어 게이트(6)를 저전위(예를 들면, 접지)로 하며, p형 웰(2)에 양의 고전위를 인가한다. 이에 따라, 부유 게이트(4)의 전자는 채널 영역(10)의 전면(全面)에 방출된다.
본 실시 형태에서는, 드레인 영역(9)과 부유 게이트(4)의 중첩을 소오스 영역(8)과 부유 게이트(4)의 중첩보다 크게 확보하며, 그 결과, 기록 동작에서는, 높은 전자 주입 효율이 얻어지며, 드레인 에지에서의 전자 트랩 등에 의한 오프셋을 방지할 수 있다. 또한, 기록 상태에서는, 큰 채널 전류가 흐르지만, 소오스 영역(8)은 드레인 영역(9)에 비해 높은 도즈량으로 깊게 확산 형성되어, 저저항으로 된다. 따라서, 소오스 저항에 의한 기판 바이어스 효과는 작게 억제되며, 이것도 주입 효율 향상에 기여한다.
또한, 본 실시 형태의 경우, 소오스 영역(8)과 부유 게이트(4)의 중첩은 오프셋이 생기지 않는 범위에서 최소한으로 억제되지만, 소거 동작은 부유 게이트(4)로부터 소오스 영역(8)에의 전자 방출없이, 채널 영역 전면에의 전자 방출을 이용하기 때문에, 소거 효율은 충분히 높아진다.
또, 드레인 영역(9)을 부유 게이트(4)와 중첩시키지만, 이 중첩은 제어 게이트(6)에 자기 정합된 이온 주입과, 그 후의 열 공정에 의해 제어되어 쓸데없이 큰 중첩은 없다. 소오스 영역(8)도 제어 게이트(6)와 측벽 절연막(7)에 자기 정합되어 형성된다. 따라서, 짧은 채널 효과를 억제하도록 충분한 실효 채널 길이 Leff를 확보하면서, 게이트 길이 L를 작게 할 수 있으며, 메모리 셀 사이즈의 미세화가 가능하다.
도 3은 본 발명의 다른 실시 형태에 따른 불휘발성 반도체 메모리 셀 구조를 도시한다. 도 1과 대응하는 부분에는, 도 1과 동일한 부호를 부여한다. 본 실시 형태에서는, 게이트 구조가 이전의 실시 형태와 다르며, 부유 게이트(4) 및 층간 절연막(5)이 형성되면, 제어 게이트(6) 아래의 절연막(20)은 실리콘 산화막(터널 산화막)(21), 실리콘 질화막(22) 및 실리콘 산화막(23)의 3층 구조가 된다. 이들의 적층 구조 절연막(20)의 실리콘 산화막(21) 및 실리콘 질화막(22) 사이에 있는 계면 준위가 전자를 트랩하는 전하 축적부로서 기능한다.
본 실시 형태의 경우도, 다음의 (1) ∼ (3)은 이전 실시 형태와 동일하다.
(1) 소오스 영역(8)은 제어 게이트(6) 및 측벽 절연막(7)에 자기 정합되는 이온 주입에 의해 형성되며, 드레인 영역(9)은 제어 게이트(6)에 자기 정합된 이온 주입에 의해 형성된다.
(2) 소오스 영역(8)과 전하 축적부와의 중첩(구체적으로는, 제어 게이트(6)와의 중첩) ys는 작고, 드레인 영역(9)과 제어 게이트(6)와의 중첩 yd는 ys보다 크다.
(3) 소오스 영역(8)의 도즈량은 드레인 영역(9)의 도즈량보다 크며, 따라서 소오스 영역(8)의 확산 깊이 Xjs는 드레인 영역(9)의 확산 깊이 Xjd보다 크다.
이 메모리 셀 구조를 제조하는 공정도 게이트부의 형성 공정을 제외하여 이전의 실시 형태와 동일하다.
본 실시 형태에 따른 메모리 셀에서는, 기록 동작은 이전의 실시 형태와 동일하다. 한편, 소거 동작에 대해서는, 예를 들면, 드레인 영역(9)과 제어 게이트(6) 사이에 전계를 인가하여, 절연막(20) 내의 계면 준위에 트랩된 전자를 드레인 영역(9)으로 인출한다. 또는, 전계만으로는 간단하게 방출할 수 없다는 것을 고려하여, 정공을 주입함으로써, 전자 축적 상태를 중화한다. 구체적으로는, 소오스 영역(8)을 접지하고, 제어 게이트(6)에 부전위, 드레인 영역(9)에 양의 고전위를 각각 제공하여 드레인 접합에서 밴드간 터널링을 야기시켜 생성한 정공을 절연막(20)에 주입한다. 이에 따라, 전계에 의해 전자를 방출시키는 경우에 비해 소거 효율은 일단 높아지게 된다.
본 실시 형태에 있어서도 이전의 실시 형태와 동일한 효과가 얻어진다.
도 4는 도 1의 메모리 셀을 변형한 실시 형태이다. 요구되는 기록 전환 횟수나 동작 방법에 있어서는, 드레인 영역 측의 부유 게이트와의 중첩을 그다지 필요로 하지 않는 경우도 있다. 이 경우에는, 도 4에 도시한 바와 같이, 소오스 영역(8), 드레인 영역(9) 모두 측벽 절연막(7)에 자기 정합되는 이온 주입에 의해 형성한다. 소오스, 드레인 영역(8, 9)을 동시에 이온 주입하여 형성하면, ys=yd가 된다. 또한, 이 때, 소오스, 드레인 영역(8, 9)의 확산 깊이도 Xjs=Xjd가 된다.
본 실시 형태의 메모리 셀에서의 기록 및 소거 동작도 이전의 실시 형태와 동일하다. 본 실시 형태에 따르면, 실효 채널 길이와 게이트 길이와의 차이는 보다 작아지고, 실효 채널 길이를 확보하면서 메모리 셀 사이즈를 미세화하는데 특히 바람직하다.
또, 소오스 영역만을 일반적인 LDD 구조로 하는 것에 의해서도, 소오스 영역의 부유 게이트와의 중첩을 드레인 영역과 부유 게이트와의 중첩에 비해 작게 유지하는 것이 가능하다. 도 5는 소오스 측을 LDD 구조로 한, 본 발명과 비교하기 위한 메모리 셀 구조를 도시한다. 도 5에 도시된 메모리 셀 구조에서는, 소오스 영역(8)은 저농도로 얕은 n-형 확산층(8a)과 고농도로 깊은 n+형 확산층(8b)로 구성된다. n-형 확산층(8a)은 제어 게이트(6)에 자기 정합된 이온 주입에 의해 형성되며, n+형 확산층(8b)은 제어 게이트(6) 및 측벽 절연막(7)에 자기 정합된 이온 주입에 의해 형성된다. 드레인 영역(9)은 도 1의 실시 형태와 마찬가지로 제어 게이트(6)에 자기 정합된 이온 주입에 의해 형성된다.
따라서, 이 메모리 셀 구조의 경우, LDD 특성을 얻는데, 소오스 영역(8)과 부유 게이트(4)의 중첩을 n-형 확산층에 맡길 필요가 있으며, 소오스 저항의 상승이 지연된다는 문제가 있다.
또한, 본 발명의 다른 실시 형태로서는, 드레인 영역을 얇은 측벽 절연막에 자기 정합된 이온 주입으로 형성하며, 소오스 영역에 대해서는 상기보다 두꺼운 측벽 절연막에 자기 정합된 이온 주입에 의해 형성하는 방법도 있다. 즉, 이온 주입후의 열 공정에 의해 이온 주입 영역과 부유 게이트의 중첩이 필요 이상으로 커지는 경우에는, 드레인 영역에 대해서도 측벽 절연막의 외측에 이온 주입함으로써, 드레인 영역과 부유 게이트의 중첩을 필요한 최소한의 크기로 한다. 한편, 동일한 측벽 절연막을 이용하여 소오스 영역 측의 이온 주입을 행하면, 소오스 영역과 부유 게이트의 중첩은 필요 이상으로 커진다. 그래서, 소오스 영역 측에 대해서는 또 다른 측벽 절연막을 형성하여 이 측벽의 외측으로의 이온 주입에 의해 형성한다.
도 6a 내지 도 6d는 이와 같은 실시 형태에 따른 제조 방법을 도시한다. 도 2b의 공정 후, 도 6a에 도시한 바와 같이, 제어 게이트(6) 및 부유 게이트(4)의 측면에 제1 측벽 절연막(7a)을 형성한다. 그리고, 도 6b에 도시한 바와 같이, 소오스 영역 측을 두꺼운 레지스트 패턴(11)을 형성하며 비소의 이온 주입을 행하여 드레인 영역(9)을 형성한다.
계속해서, 도 6c에 도시한 바와 같이, 제1 측벽 절연막(7a)의 외측에 다시 제2 측벽 절연막(7b)을 형성한다. 그리고, 드레인 영역 측에 두꺼운 레지스트 패턴(12)을 형성하여 비소의 이온 주입을 행하여 소오스 영역(8)을 형성한다. 마지막으로, 소오스 및 드레인 영역(8, 9)의 불순물 확산과 활성화의 열처리를 행한다. 이에 따라, 도 6d에 도시한 바와 같이, 소오스 영역(8)은 부유 게이트(4)와 약간 중첩되며, 드레인 영역(9)은 부유 게이트(4)와 크게 중첩된 상태가 얻어진다.
또, 본 실시 형태에 대해서도 바람직하게는, 소오스 영역(8)의 불순물 도즈량을 드레인 영역(9)의 도즈량보다 크게 설정한다. 이에 따라, 소오스 영역(8)의 접합 깊이는 드레인 영역(9)의 접합 깊이보다 깊어진다. 본 실시 형태에 의해서도, 이전의 실시 형태와 동일한 효과가 얻어진다.
이상 기술한 바와 같이, 본 발명에 따르면, 필요한 실효 채널 길이를 확보하면서, 게이트 길이를 가능한 작게 할 수 있는 메모리 셀 구조를 갖는 핫 일렉트론 주입형의 불휘발성 반도체 메모리를 얻을 수 있다.
Claims (12)
- 반도체 기판 상에 전하 축적부를 개재하여 제어 게이트를 형성하는 공정;상기 반도체 기판 상의 상기 제어 게이트의 한쪽의 에지의 외측에, 상기 에지에 자기 정합하여 불순물을 도입함으로써 드레인 영역을 형성하는 공정;상기 제어 게이트의 측면에 측벽 절연층을 형성하는 공정; 및상기 반도체 기판 상의 상기 측벽 절연층의 외측에, 상기 측벽 절연층에 자기 정합하여 불순물을 도입함으로써 소오스 영역을 형성하는 공정을 포함하는 불휘발성 반도체 메모리의 제조 방법.
- 제1항에 있어서, 상기 소오스 영역의 불순물 도즈량이 상기 드레인 영역의 불순물 도즈량보다 크게 설정되는 불휘발성 반도체 메모리의 제조 방법.
- 제1항에 있어서, 상기 불순물은 상기 드레인 영역에서보다 상기 소오스 영역에서 더 깊게 도입되는 불휘발성 반도체 메모리의 제조 방법.
- 반도체 기판 상에 채널 절연층을 개재하여 부유 게이트 재료층을 형성하는 공정;상기 부유 게이트 재료층 상에 층간 절연층을 개재하여 제어 게이트 재료층을 형성하는 공정;상기 제어 게이트 재료층 및 상기 부유 게이트 재료층을 순차 패터닝하여 제어 게이트 및 부유 게이트를 형성하는 공정;상기 반도체 기판 상의 상기 제어 게이트의 한쪽의 에지의 외측에, 상기 에지에 자기 정합하여 불순물을 도입함으로써 드레인 영역을 형성하는 공정,상기 제어 게이트 및 상기 부유 게이트의 측면에 측벽 절연층을 형성하는 공정; 및상기 반도체 기판 상의 상기 측벽 절연층의 외측에, 상기 측벽 절연층에 자기 정합하여 불순물을 도입함으로써 소오스 영역을 형성하는 공정을 포함하는 불휘발성 반도체 메모리의 제조 방법.
- 제4항에 있어서, 상기 소오스 영역의 불순물 도즈량이 상기 드레인 영역의 불순물 도즈량보다 크게 설정되는 불휘발성 반도체 메모리의 제조 방법.
- 제4항에 있어서, 상기 불순물은 상기 드레인 영역에서보다 상기 소오스 영역에서 더 깊게 도입되는 불휘발성 반도체 메모리의 제조 방법.
- 반도체 기판 상에 전하 축적부를 개재하여 제어 게이트를 형성하는 공정;상기 제어 게이트의 측면에 제1 측벽 절연층을 형성하는 공정;상기 반도체 기판의 상기 제1 측벽 절연층의 외측에, 상기 제1 측벽 절연층에 자기 정합하여 불순물을 도입함으로써 드레인 영역을 형성하는 공정;상기 제1 측벽 절연층의 측면에 제2 측벽 절연층을 형성하는 공정; 및상기 반도체 기판 상의 상기 제2 측벽 절연층의 외측에, 상기 제2 측벽 절연층에 자기 정합하여 불순물을 도입함으로써 소오스 영역을 형성하는 공정을 포함하는 불휘발성 반도체 메모리의 제조 방법.
- 제7항에 있어서, 상기 소오스 영역의 불순물 도즈량이 상기 드레인 영역의 불순물 도즈량보다 크게 설정되는 불휘발성 반도체 메모리의 제조 방법.
- 제7항에 있어서, 상기 불순물은 상기 드레인 영역에서보다 상기 소오스 영역에서 더 깊게 도입되는 불휘발성 반도체 메모리의 제조 방법.
- 반도체 기판 상에 채널 절연층을 개재하여 부유 게이트 재료층을 형성하는 공정;상기 부유 게이트 재료층 상에 층간 절연층을 개재하여 제어 게이트 재료층을 형성하는 공정;상기 제어 게이트 재료층 및 상기 부유 게이트 재료층을 순차 패터닝하여 제어 게이트 및 부유 게이트를 형성하는 공정;상기 제어 게이트 및 상기 부유 게이트의 측면에 제1 측벽 절연층을 형성하는 공정;상기 반도체 기판 상의 상기 제1 측벽 절연층의 외측에, 상기 제1 측벽 절연층에 자기 정합하여 불순물을 도입함으로써 드레인 영역을 형성하는 공정;상기 제1 측벽 절연층의 측면에 제2 측벽 절연층을 형성하는 공정; 및상기 반도체 기판 상의 상기 제2 측벽 절연층의 외측에, 상기 제2 측벽 절연층에 자기 정합하여 불순물을 도입함으로써 소오스 영역을 형성하는 공정을 포함하는 불휘발성 반도체 메모리의 제조 방법.
- 제10항에 있어서, 상기 소오스 영역의 불순물 도즈량이 상기 드레인 영역의 불순물 도즈량보다 크게 설정되는 불휘발성 반도체 메모리의 제조 방법.
- 제10항에 있어서, 상기 불순물은 상기 드레인 영역에서보다 상기 소오스 영역에서 더 깊게 도입되는 불휘발성 반도체 메모리의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34038798A JP2000164736A (ja) | 1998-11-30 | 1998-11-30 | 不揮発性半導体メモリ及びその製造方法 |
JPJP-P-1998-00340387 | 1998-11-30 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0053385A Division KR100392432B1 (ko) | 1998-11-30 | 1999-11-29 | 불휘발성 반도체 메모리 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030034124A KR20030034124A (ko) | 2003-05-01 |
KR100394056B1 true KR100394056B1 (ko) | 2003-08-09 |
Family
ID=18336472
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0053385A KR100392432B1 (ko) | 1998-11-30 | 1999-11-29 | 불휘발성 반도체 메모리 |
KR10-2003-0021943A KR100394056B1 (ko) | 1998-11-30 | 2003-04-08 | 불휘발성 반도체 메모리의 제조 방법 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0053385A KR100392432B1 (ko) | 1998-11-30 | 1999-11-29 | 불휘발성 반도체 메모리 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6963102B2 (ko) |
JP (1) | JP2000164736A (ko) |
KR (2) | KR100392432B1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3573691B2 (ja) * | 2000-07-03 | 2004-10-06 | シャープ株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
US6872624B2 (en) | 2001-02-08 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nonvolatile semiconductor memory device |
JP2002373947A (ja) * | 2001-02-08 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置の製造方法 |
US6418062B1 (en) * | 2001-03-01 | 2002-07-09 | Halo Lsi, Inc. | Erasing methods by hot hole injection to carrier trap sites of a nonvolatile memory |
KR20030001912A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
JP4329293B2 (ja) * | 2002-01-10 | 2009-09-09 | ソニー株式会社 | 不揮発性半導体メモリ装置および電荷注入方法 |
KR100482758B1 (ko) * | 2002-12-12 | 2005-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
JP4429036B2 (ja) * | 2004-02-27 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2005347589A (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP4419699B2 (ja) * | 2004-06-16 | 2010-02-24 | ソニー株式会社 | 不揮発性半導体メモリ装置およびその動作方法 |
JP2006032797A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
KR101051806B1 (ko) * | 2004-12-30 | 2011-07-25 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 셀 제조 방법 |
US7396713B2 (en) * | 2005-10-07 | 2008-07-08 | International Business Machines Corporation | Structure and method for forming asymmetrical overlap capacitance in field effect transistors |
JP5444694B2 (ja) * | 2008-11-12 | 2014-03-19 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
JP6331375B2 (ja) * | 2013-12-17 | 2018-05-30 | 富士通株式会社 | 電界効果型半導体装置 |
DE102014009640B4 (de) * | 2014-06-26 | 2022-06-23 | Elmos Semiconductor Se | Transistor oder Speicherzellentransistor mit Floating-Gate ohne separates Control-Gate |
US9431253B1 (en) * | 2015-08-05 | 2016-08-30 | Texas Instruments Incorporated | Fabrication flow based on metal gate process for making low cost flash memory |
EP3554844B1 (en) * | 2017-01-31 | 2023-03-22 | Hewlett-Packard Development Company, L.P. | Accessing memory units in a memory bank |
US10998325B2 (en) * | 2018-12-03 | 2021-05-04 | Silicon Storage Technology, Inc. | Memory cell with floating gate, coupling gate and erase gate, and method of making same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3059442B2 (ja) * | 1988-11-09 | 2000-07-04 | 株式会社日立製作所 | 半導体記憶装置 |
US5345104A (en) * | 1992-05-15 | 1994-09-06 | Micron Technology, Inc. | Flash memory cell having antimony drain for reduced drain voltage during programming |
JP3206106B2 (ja) | 1992-06-09 | 2001-09-04 | セイコーエプソン株式会社 | 半導体記憶装置 |
US5375083A (en) * | 1993-02-04 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit including a substrate having a memory cell array surrounded by a well structure |
JP3200497B2 (ja) | 1993-03-19 | 2001-08-20 | 三菱電機株式会社 | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 |
US5640345A (en) * | 1993-10-01 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and fabrication process |
JPH07297299A (ja) * | 1994-04-27 | 1995-11-10 | Sony Corp | 半導体メモリおよびその製造方法 |
US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
US5631179A (en) * | 1995-08-03 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing metallic source line, self-aligned contact for flash memory devices |
JPH09260513A (ja) * | 1996-03-25 | 1997-10-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH1065151A (ja) | 1996-08-14 | 1998-03-06 | Sony Corp | 半導体装置及びその製造方法 |
US5837584A (en) * | 1997-01-15 | 1998-11-17 | Macronix International Co., Ltd. | Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication |
-
1998
- 1998-11-30 JP JP34038798A patent/JP2000164736A/ja not_active Withdrawn
-
1999
- 1999-11-29 KR KR10-1999-0053385A patent/KR100392432B1/ko not_active IP Right Cessation
- 1999-11-30 US US09/451,619 patent/US6963102B2/en not_active Expired - Fee Related
-
2003
- 2003-04-08 KR KR10-2003-0021943A patent/KR100394056B1/ko not_active IP Right Cessation
-
2005
- 2005-06-17 US US11/156,220 patent/US20050232015A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20030001195A1 (en) | 2003-01-02 |
JP2000164736A (ja) | 2000-06-16 |
KR20030034124A (ko) | 2003-05-01 |
US20050232015A1 (en) | 2005-10-20 |
US6963102B2 (en) | 2005-11-08 |
KR20000035754A (ko) | 2000-06-26 |
KR100392432B1 (ko) | 2003-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100394056B1 (ko) | 불휘발성 반도체 메모리의 제조 방법 | |
JP5130269B2 (ja) | 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 | |
US5337274A (en) | Nonvolatile semiconductor memory device having adjacent memory cells and peripheral transistors separated by field oxide | |
JP3976729B2 (ja) | メモリセル、メモリセル構成、および製造方法 | |
US7259422B1 (en) | Nonvolatile semiconductor memory device and its fabrication method | |
US7602008B2 (en) | Split gate non-volatile memory devices and methods of forming the same | |
US7320913B2 (en) | Methods of forming split-gate non-volatile memory devices | |
US20080203466A1 (en) | Method of manufacturing a nonvolatile semiconductor memory device, and a nonvolatile semiconductor memory device | |
US20050186738A1 (en) | High-density NROM-FINFET | |
JP2002237540A (ja) | 半導体装置及びその製造方法 | |
US7387933B2 (en) | EEPROM device and method of fabricating the same | |
US20020045320A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
JP4374480B2 (ja) | 半導体メモリ素子及びその製造方法 | |
US20030032239A1 (en) | Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications | |
KR20040024896A (ko) | 프로그램 및 소거 특성이 개선된 sonos eeprom및 그 제조방법 | |
US20080042189A1 (en) | Split gate nonvolatile memory and manufacturing method of the same | |
US20020105020A1 (en) | Non-volatile memory device and method of manufacturing the same | |
JPH11345888A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US6303454B1 (en) | Process for a snap-back flash EEPROM cell | |
US20050258472A1 (en) | Nonvolatile semiconductor memory device for increasing coupling ratio, and of fabrication method thereof | |
KR100546382B1 (ko) | 커플링비를 향상시킬 수 있는 이이피롬 소자 및 그 제조방법 | |
KR20030019576A (ko) | 비휘발성 메모리 디바이스 및 그 제조 방법 | |
JPH02295169A (ja) | 不揮発性半導体記憶装置 | |
KR100189965B1 (ko) | 비휘발성 반도체 메모리 장치 및 그 제조방법 | |
KR100617074B1 (ko) | 플래쉬 이이피롬 셀 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120629 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |