JP2006032797A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006032797A JP2006032797A JP2004212112A JP2004212112A JP2006032797A JP 2006032797 A JP2006032797 A JP 2006032797A JP 2004212112 A JP2004212112 A JP 2004212112A JP 2004212112 A JP2004212112 A JP 2004212112A JP 2006032797 A JP2006032797 A JP 2006032797A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- insulating film
- pair
- diffusion regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000003860 storage Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000009792 diffusion process Methods 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000002344 surface layer Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 32
- 238000009825 accumulation Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 230000008569 process Effects 0.000 description 14
- 239000010410 layer Substances 0.000 description 9
- 239000012298 atmosphere Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 積層絶縁膜内に離散的に電荷を蓄積する不揮発性半導体記憶装置において、紫外線が照射されても、コストを増加させることなく、しきい値電圧の制御を可能とする。
【解決手段】 不揮発性半導体記憶装置は、基板１上に形成された離散的に電荷を蓄積する積層絶縁膜２Ｂよりなるゲート絶縁膜と、ゲート電極３Ａと、基板１の表面層にゲート電極３Ａを挟持するように形成されたソース又はドレインとして機能する一対の拡散領域４とを有する。ゲート絶縁膜における領域であって、且つ、ゲート電極３Ａにおける一対の拡散領域４と対向する端部と一対の拡散領域４との間に存在する領域のうちの少なくとも一方の領域には、ゲート電極３Ａに紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、一対の拡散領域４のうち固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域４は、基板面に対して垂直方向に、固定電荷蓄積領域と重なると共に該固定電荷蓄積領域を超えるように配置されている。
【選択図】 図１
【解決手段】 不揮発性半導体記憶装置は、基板１上に形成された離散的に電荷を蓄積する積層絶縁膜２Ｂよりなるゲート絶縁膜と、ゲート電極３Ａと、基板１の表面層にゲート電極３Ａを挟持するように形成されたソース又はドレインとして機能する一対の拡散領域４とを有する。ゲート絶縁膜における領域であって、且つ、ゲート電極３Ａにおける一対の拡散領域４と対向する端部と一対の拡散領域４との間に存在する領域のうちの少なくとも一方の領域には、ゲート電極３Ａに紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、一対の拡散領域４のうち固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域４は、基板面に対して垂直方向に、固定電荷蓄積領域と重なると共に該固定電荷蓄積領域を超えるように配置されている。
【選択図】 図１
Description
本発明は、積層絶縁膜内に離散的に電荷を蓄積する不揮発性半導体記憶装置及びその製造方法に関する。
近年、積層絶縁膜内に離散的に電荷を蓄積する不揮発性半導体記憶装置は、高集積及び高信頼性を実現する技術として注目されている。
ところで、このような不揮発性半導体記憶装置は、製造プロセスにおける紫外線の影響によって、しきい値電圧の制御が不能になり、書き込み動作及び消去動作に不具合が生じるという課題が認識されている。以下に、具体的に説明する。
まず、第１の背景技術に係る不揮発性半導体記憶装置について、図５を参照しながら説明する。
図５は、積層絶縁膜内に離散的に電荷を蓄積する一般的な不揮発性半導体記憶装置の断面図を示している。
図５に示すように、シリコン基板１００の上には、下部酸化膜１０１ａ、シリコン窒化膜１０１ｂ、及び上部酸化膜１０１ｃが順に積層されてなる積層絶縁膜１０１がゲート絶縁膜として形成されている。積層絶縁膜１０１は電荷を蓄積するために用いられる。積層絶縁膜１０１の上には、多結晶シリコン膜１０２がゲート電極として形成されている。また、シリコン基板１００の表面層には、ゲート電極を挟持するように拡散領域１０３が形成されている。
図５に示した不揮発性半導体記憶装置の製造プロセスでは、ゲート電極を形成した後の種々の工程（例えば、リソグラフィ工程、プラズマを使用するドライエッチング工程、又はＣＶＤ工程等）において、素子に紫外線が照射される。ゲート電極又はシリコン基板１００に紫外線が照射されると、ゲート電極又はシリコン基板１００に存在する電子が励起されて、シリコン基板１００と積層絶縁膜１０１との間、又はゲート電極と積層絶縁膜１０１との間に存在するエネルギー障壁を越えることが可能なエネルギーを得た電子が積層絶縁膜１０１内に捕獲される。すなわち、積層絶縁膜１０１内に捕獲された電子は、積層絶縁膜１０１の端部近傍に位置する領域（以下、固定電荷蓄積領域という）Ｓ１に蓄積される。なお、光のエネルギーは波長が短い程大きいので、可視光は問題にならない。
ここで、図５に示す不揮発性半導体記憶装置においては、ホットキャリアを発生させて積層絶縁膜１０１内に局所的に電荷を捕獲させ、又は捕獲させた電荷を引き抜くことにより、書き込み動作及び消去動作が行なわれるのが一般的である。すなわち、積層絶縁膜１０１における領域であって、且つ、拡散領域１０３と該拡散領域１０３間に存在するチャネル領域との界面近傍と対向する領域である書き込み動作又は消去動作が行なわれる領域（以下、書き込み消去領域という）Ｐ１に、電子を捕獲させることによりしきい値電圧を上昇させ、又は正孔を捕獲させることによりしきい値電圧を下げる。このようにして、書き込み消去領域Ｐ１を用いて、書き込み動作及び消去動作が一般に行なわれている。
しかしながら、図５に示すように、種々の工程中における紫外線の影響によって積層絶縁膜１０１に捕獲された電子が蓄積された固定電荷蓄積領域Ｓ１が、書き込み消去領域ｂ１を超えた領域まで入り込んでいる場合、しきい値電圧の値は工程中に捕獲された電子に支配されるので、書き込み動作及び消去動作によって、所望のしきい値電圧に変化させることができない。すなわち、図５に示した不揮発性半導体記憶装置では、しきい値電圧の制御が不能となり、書き込み動作及び消去動作を正常に行なうことが困難である。
このような課題は、半導体記憶装置の微細化に伴って、より顕在化してきている。すなわち、スケーリング則に従うと、微細化を実現するためには、ゲート電極と拡散領域１０３とが重なる領域、すなわち、拡散領域１０３がゲート電極の下方に拡散する領域を縮小する必要があるが、紫外線の影響によって電子が積層絶縁膜１０１内に捕獲されて蓄積される固定電化蓄積領域Ｓ１は変化しないからである。
なお、以上の説明においては、電子を正孔、正孔を電子に置き換えても同様の説明ができることは言うまでもない。
一方、紫外線の影響を原因とする書き込み動作及び消去動作の不具合を解決する手段として、第２の背景技術に係る不揮発性半導体記憶装置が提案されている（例えば特許文献１参照）。
図６は、第２の背景技術に係る不揮発性半導体記憶装置の構造断面図を示している。
図６に示す不揮発性半導体記憶装置では、酸化膜２００の下に拡散ビットライン２０１が形成されており、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜が積層されてなる積層膜２０２に電荷を捕獲させることによって、書き込み動作及び消去動作が行なわれる。第２の背景技術によると、図６に示すように、記憶素子上に、紫外線を遮光する保護膜（遮光膜）２０３を配置することによって、正常な書き込み動作及び消去動作が行なれる。
ＥＰ１３１３１３８ Ａ２
しかしながら、第２の背景技術に係る不揮発性半導体記憶装置は、次に示す問題を有している。
第１に、遮光膜を形成するまでの工程における紫外線の影響によって、積層絶縁膜内に電荷が捕獲されることを抑制することが不可能である。すなわち、メモリセルを完成させまでは、遮光膜を配置することが不可能であるので、積層絶縁膜を形成してから遮光膜を形成するまでの工程において発生する紫外線の影響を排除することはできない。
第２に、メモリセルの至るところにコンタクトを配置する場合には、遮光膜にホールを形成してコンタクトを配置しなければならないため、コンタクトを介してショートが発生する可能性があるので、コンタクトを配置することが困難である。
第３に、遮光膜を層状に形成するので、製造コストが増加する。
前記に鑑み、本発明の目的は、積層絶縁膜内に離散的に電荷を蓄積する不揮発性半導体記憶装置において、紫外線の照射を受けても、製造コストを増加させることなく、しきい値電圧の制御を可能とする不揮発性半導体装置及びその製造方法を提供することである。
本件発明者らは、前記の目的を達成するために、紫外線の影響によって積層絶縁膜内に電荷が蓄積されるメカニズムを種々検討を加えた結果、以下の知見を見出した。
すなわち、前記図５に示した不揮発性半導体装置のような構造である場合、ゲート電極の端部近傍のみにおいて電子が励起されて、積層絶縁膜内に電子が捕獲されることを見出した。
これは、ゲート電極に使用される多結晶シリコンは紫外線を吸収するが、ゲート電極の上部に照射された紫外線はゲート電極内で減衰して積層絶縁膜まで到達しないが、ゲート電極の側面に照射された紫外線は側面からある程度の距離まで到達し、紫外線が到達した領域で発生した電子は積層絶縁膜に捕獲される場合が出てくるからである。
そこで、本件発明者らは、さらなる検討を加えた結果、積層絶縁膜内において電子が捕獲される領域は、ゲート電極として多結晶シリコンを用いた場合、積層絶縁膜の側面から膜中央に向かって約６０ｎｍの領域であるという結果を見出した。
図７は、図６に示す構造の不揮発性半導体記憶装置において、遮光膜として用いる多結晶シリコンの膜厚を変化させて形成した場合について、変化させた膜厚のそれぞれに対応する仕上がりのしきい値電圧を示している。
図７から明らかなように、遮光膜としての多結晶シリコンの膜厚が約６０ｎｍ未満であると、しきい値電圧は急激に増加している。すなわち、多結晶シリコンの膜厚が約６０ｎｍ未満で、紫外線が多結晶シリコンを透過していることを意味する。
したがって、前記図５に示した不揮発性半導体装置のような構造である場合、ゲート電極として多結晶シリコンを使用した場合には、ゲート電極の側面からゲート電極の中央に向かって最大６０ｎｍの領域まで紫外線は到達し、紫外線が到達した領域において励起した電子が、積層絶縁膜における側面から膜中央に向かって最大６０ｎｍの領域で捕獲されることを見出したのである。なお、ゲート電極として多結晶シリコンを使用した場合には、ゲート電極の膜厚が６０ｎｍ未満の場合はゲート電極全面を紫外光が透過するために、デバイスとして機能しなくなる。
本発明は、前記の知見に基づいたものであり、具体的には、本発明に係る不揮発性半導体記憶装置は、基板上に形成された離散的に電荷を蓄積する積層絶縁膜よりなるゲート絶縁膜と、ゲート絶縁膜の上に形成されたゲート電極と、基板の表面層にゲート電極を挟持するように形成されたソース又はドレインとして機能する一対の拡散領域と、一対の拡散領域間に存在するチャネル領域とを有する不揮発性半導体記憶装置であって、ゲート絶縁膜における領域であって、且つ、ゲート電極における一対の拡散領域と対向する端部と一対の拡散領域との間に存在する領域のうちの少なくとも一方の領域には、ゲート電極に紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、一対の拡散領域のうち固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域は、平面的配置において、固定電荷蓄積領域と重なると共にチャネル領域の中央部方向へ該固定電荷蓄積領域を超えるように配置されていることを特徴とする。
本発明に係る不揮発性半導体記憶装置によると、積層絶縁膜における固定電荷蓄積領域に電子が捕獲された場合には、固定電荷蓄積領域の下部にはソース又はドレインとして機能する拡散層が存在しているので、捕獲された電子によってしきい値電圧が影響を受けることがほとんどない。このため、しきい値電圧の制御を容易に行なうことができる。また、従来例のような紫外線遮光膜を設ける必要がないので、製造コストを低減できる。
本発明に係る不揮発性半導体記憶装置において、ゲート絶縁膜における領域であって、且つ、チャネル領域と一対の拡散領域のうちの少なくとも一方の拡散領域との界面近傍と対向している領域は、書き込み動作において電荷が蓄積される領域又は消去動作において引き抜く電荷が蓄積されている領域であることが好ましい。
このようにすると、不揮発性半導体記憶装置の書き込み及び消去領域が、固定電荷蓄積領域に捕獲された電子の影響を受けることがほとんどない。このため、しきい値電圧の制御をより安定的に行なうことができる。
本発明に係る不揮発性半導体記憶装置において、一対の拡散領域のうち固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域と、ゲート電極とは、平面的配置において、６０ｎｍ以上重なっていることが好ましい。
このようにすると、固定電荷蓄積領域が積層絶縁膜の側面から膜中央に向かって約６０
ｎｍであり、固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域がゲート電極と６０ｎｍ以上重なっているので、しきい値電圧の制御に容易に行なうことができる。これにより、しきい値電圧制御がより安定する。
ｎｍであり、固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域がゲート電極と６０ｎｍ以上重なっているので、しきい値電圧の制御に容易に行なうことができる。これにより、しきい値電圧制御がより安定する。
本発明に係る不揮発性半導体記憶装置において、ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜が順に積層されてなることが好ましい。
このようにすると、電荷保持特性の優れた積層絶縁膜を実現できる。
本発明に係る不揮発性半導体記憶装置において、ゲート電極は多結晶シリコンよりなり、ゲート電極の膜厚が６０ｎｍ以上であることが好ましい。
本発明に係る不揮発性半導体記憶装置において、ゲート電極は多結晶シリコンよりなり、ゲート電極の膜厚が６０ｎｍ以上であることが好ましい。
本発明に係る第１の不揮発性半導体記憶装置の製造方法は、基板上に、離散的に電荷を蓄積する積層絶縁膜よりなるゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に導電膜を形成する工程と、導電膜に対して選択的エッチングを行なってゲート電極を形成する工程と、ゲート電極をマスクとして、基板面の法線方向にほぼ沿って、基板にイオン注入することにより、基板の表面層にソース又はドレインとして機能する一対の拡散領域と一対の拡散領域間に存在するチャネル領域とを形成する工程と、一対の拡散領域を拡散させるように、熱処理を行なう工程とを備え、ゲート絶縁膜における領域であって、且つ、ゲート電極における一対の拡散領域と対向する端部と一対の拡散領域との間に存在する領域のうちの少なくとも一方の領域には、ゲート電極に紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、熱処理を行なう工程は、一対の拡散領域のうち固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域を、平面的配置において、固定電荷蓄積領域と重なると共にチャネル領域の中央部方向へ該固定電荷蓄積領域を超えるように拡散させる工程を含むことを特徴とする。
本発明に係る第１の不揮発性半導体記憶装置の製造方法によると、積層絶縁膜における固定電荷蓄積領域に電子が捕獲された場合には、固定電荷蓄積領域の下部にはソース又はドレインとして機能する拡散層が存在しているので、捕獲された電子によってしきい値電圧が影響を受けることがほとんどない。このため、しきい値電圧の制御を容易に行なうことができる。また、従来例のような紫外線遮光膜を設ける必要がないので、製造コストを低減できる。
本発明に係る第２の不揮発性半導体記憶装置の製造方法は、基板上に、離散的に電荷を蓄積する積層絶縁膜よりなるゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に導電膜を形成する工程と、導電膜に対して選択的エッチングを行なってゲート電極を形成する工程と、ゲート電極をマスクとして、基板面の法線方向にほぼ沿って、基板にイオン注入することにより、基板の表面層にソース又はドレインとして機能する一対の拡散領域と一対の拡散領域間に存在するチャネル領域とを形成する工程と、一対の拡散領域を拡散させるように、熱処理を行なう工程とを備え、ゲート絶縁膜における領域であって、且つ、ゲート電極における一対の拡散領域と対向する端部と一対の拡散領域との間に存在する領域のうちの少なくとも一方の領域には、ゲート電極に紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、熱処理を行なう工程は、一対の拡散領域のうち固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域を、平面的配置において、固定電荷蓄積領域と重なると共にチャネル領域の中央部方向へ該固定電荷蓄積領域を超えるように拡散させる工程を含むことを特徴とする。
本発明に係る第２の不揮発性半導体記憶装置の製造方法によると、積層絶縁膜における固定電荷蓄積領域に電子が捕獲された場合には、固定電荷蓄積領域の下部にはソース又はドレインとして機能する拡散層が存在しているので、捕獲された電子によってしきい値電圧が影響を受けることがほとんどない。このため、しきい値電圧の制御を容易に行なうことができる。また、従来例のような紫外線遮光膜を設ける必要がないので、製造コストを低減できる。さらに、第１の不揮発性半導体記憶装置の製造方法に比べて、少ない工程数で前述の効果を得ることができる。
本発明に係る第１又は第２の不揮発性半導体記憶装置の製造方法において、ゲート絶縁膜における領域であって、且つ、チャネル領域と一対の拡散領域のうちの少なくとも一方の拡散領域との界面近傍と対向している領域において、書き込み動作における電荷の蓄積又は消去動作における電荷の引き抜きが行なわれることが好ましい。
このようにすると、不揮発性半導体記憶装置の書き込み及び消去領域が、固定電荷蓄積領域に捕獲された電子の影響を受けることがほとんどない。このため、しきい値電圧の制御をより安定的に行なうことができる。
本発明に係る第１又は第２の不揮発性半導体記憶装置の製造方法において、一対の拡散領域のうち固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域は、平面的配置において、基板面に対して垂直方向に、ゲート電極と６０ｎｍ以上重なるように形成されることが好ましい。
このようにすると、固定電荷蓄積領域が積層絶縁膜の側面から膜中央に向かって約６０ｎｍであり、固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域がゲート電極と６０ｎｍ以上重なっているので、しきい値電圧の制御に容易に行なうことができる。これにより、しきい値電圧制御がより安定する。
本発明に係る第１又は第２の不揮発性半導体記憶装置の製造方法において、ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜が順に積層されてなる積層膜であることが好ましい。
このようにすると、電荷保持特性の優れた積層絶縁膜を実現できる。
本発明に係る第１又は第２の不揮発性半導体記憶装置の製造方法において、ゲート電極は多結晶シリコンよりなり、ゲート電極の膜厚が６０ｎｍ以上であることが好ましい。
本発明に係る不揮発性半導体記憶装置及びその製造方法によると、積層絶縁膜における固定電荷蓄積領域に電子が捕獲された場合には、固定電荷蓄積領域の下部にはソース又はドレインとして機能する拡散層が存在しているので、捕獲された電子によってしきい値電圧が影響を受けることがほとんどない。このため、しきい値電圧の制御を容易に行なうことができる。また、従来例のような紫外線遮光膜を設ける必要がないので、製造コストを低減できる。
以下、本発明の各実施形態について、図面を参照しながら説明する。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について、図１（ａ）〜（ｆ）を参照しながら説明する。
以下に、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について、図１（ａ）〜（ｆ）を参照しながら説明する。
図１（ａ）〜（ｆ）は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示す工程断面図である。
まず、図１（ａ）に示すように、酸化雰囲気下で９００℃の熱処理により、シリコン基板１上の全体に亘って、膜厚が７ｎｍである下部酸化膜２ａを形成する。次に、７００℃のＬＰＣＶＤにより、下部酸化膜２ａの上に、膜厚が７ｎｍであるシリコン窒化膜２ｂを形成する。次に、酸化雰囲気下で１０００℃の熱処理により、シリコン窒化膜２ｂの上に、膜厚が１２ｎｍである上部酸化膜２ｃを形成する。このようにして、積層絶縁膜２Ａは、下部酸化膜２ａ、シリコン窒化膜２ｂ、及び上部酸化膜２ｃより構成されるＯＮＯ膜となっている。
次に、図１（ｂ）に示すように、６００℃のＬＰＣＶＤにより、積層絶縁膜２Ａの上に、膜厚が２００ｎｍである多結晶シリコン膜３を形成する。
次に、図１（ｃ）に示すように、多結晶シリコン膜１０５を選択的にエッチングすることにより、ゲート電極３Ａを形成する。このとき、図１（ｃ）に示すように、ゲート電極３Ａを形成する工程と同一の工程で積層絶縁膜２Ａをエッチングしてパターン化された積層絶縁膜２Ｂを形成してもよいし、ゲート電極３Ａを形成する工程とは異なる工程でパターン化された積層絶縁膜２Ｂを形成してもよい。
次に、図１（ｄ）に示すように、ゲート電極３Ａをマスクとして、例えば、シリコン基板１の主面の法線方向に沿って（法線方向に対して傾き０℃で）、３０ＫｅＶの注入エネルギーにて且つ３×１０15ａｔｏｍｓ/ｃｍ-2の注入ドーズ量にて、砒素イオンをシリコン基板１に注入することにより、シリコン基板１の表面層にソース又はドレインとして機能するソースドレイン拡散領域４を形成する。
次に、図１（ｅ）に示すように、例えば、窒素雰囲気中、９００℃で３０分の熱処理を行なうことにより、ソースドレイン拡散領域４の不純物を拡散させる。このとき、図示するように、ソースドレイン拡散領域４におけるゲート電極３Ａとオーバーラップする領域が６０ｎｍ以上となるように、すなわち、ソースドレイン拡散領域４とゲート電極３Ａとが、平面的配置において、６０ｎｍ重なると共に超えるように、ソースドレイン拡散領域４の不純物を拡散させる。
次に、図１（ｆ）に示すように、後続する工程において、紫外線がゲート電極３Ａに照射されて励起された電子は、前述したように、積層絶縁膜２Ｂ内に捕獲されて固定電荷蓄積領域に蓄積されることになる。この固定電荷蓄積領域は、前述したように、積層絶縁膜２Ｂにおける該積層絶縁膜２Ｂの側面から中心に向かって最大６０ｎｍの領域である。
なお、本実施形態においては、積層絶縁膜２Ａは、下部酸化膜２ａ、シリコン窒化膜２ｂ、及び上部酸化膜２ｃより構成されるＯＮＯ膜である場合について説明したが、積層絶縁膜２Ａは、シリコン窒化膜よりなる単層膜、又は、下部酸化膜とシリコン窒化膜との積層よりなる場合であってもよい。
また、本実施形態においては、Ｎチャネル型トランジスタを形成しているが、Ｐチャネル型トランジスタであってもかまわない。
ここで、図２（ａ）及び（ｂ）は、本実施形態の効果を説明するために用いる不揮発性半導体装置の構造断面模式図を示している。
図２（ａ）では、ソースドレイン拡散領域４が、平面的配置において、積層絶縁膜２Ｂにおける固定電荷蓄積領域Ｓ１と重なると共に、ソースドレイン拡散領域４間に存在するチャネル領域の中央部方向へ固定電荷蓄積領域Ｓ１を大きく超えるように、ソースドレイン拡散領域４を拡散させた場合の模式図を示している。この場合、図２（ａ）に示すように、紫外線の影響によって生じる電子が蓄積される固定電荷蓄積領域Ｓ１と書き込み動作及び消去動作を行なう領域Ｐ１とが離れている。このため、不揮発性半導体記憶装置におけるしきい値電圧を、紫外線の影響を全く受けることなく、容易に制御することができる。したがって、不揮発性半導体記憶装置を正常に動作させることができる。
また、図２（ｂ）では、ソースドレイン拡散領域４が、平面的配置において、積層絶縁膜２Ｂにおける固定電荷蓄積領域Ｓ１と重なると共に、ソースドレイン拡散領域４間に存在するチャネル領域の中央部方向へ固定電荷蓄積領域Ｓ１を少し超えるように、ソースドレイン拡散領域４を拡散させた場合の模式図を示している。この場合、図２（ｂ）に示すように、紫外線の影響によって生じる電子が蓄積される固定電荷蓄積領域Ｓ１と書き込み動作及び消去動作を行なう領域Ｐ１とが一部オーバーラップしているが、不揮発性半導体記憶装置におけるしきい値電圧は、紫外線の影響をほとんど受けない。このため、しきい値電圧を容易に制御することができるので、不揮発性半導体記憶装置を正常に動作させることができる。
また、本実施形態に係る不揮発性半導体記憶装置によると、従来例のような紫外線遮光膜を設ける必要がないので、製造コストを低減できる。
なお、図２（ｂ）に示す構造の場合では、加工ゲート長と実効ゲート長との差を小さくできるので、微細化加工により優れた構造である。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について、図３（ａ）〜（ｅ）を参照しながら説明する。
以下に、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について、図３（ａ）〜（ｅ）を参照しながら説明する。
図３（ａ）〜（ｅ）は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を示す工程断面図である。
まず、図３（ａ）に示すように、酸化雰囲気下で９００℃の熱処理により、シリコン基板１上の全体に亘って、膜厚が７ｎｍである下部酸化膜２ａを形成する。次に、７００℃のＬＰＣＶＤにより、下部酸化膜２ａの上に、膜厚が７ｎｍであるシリコン窒化膜２ｂを形成する。次に、酸化雰囲気下で１０００℃の熱処理により、シリコン窒化膜２ｂの上に、膜厚が１２ｎｍである上部酸化膜２ｃを形成する。このようにして、積層絶縁膜２Ａは、下部酸化膜２ａ、シリコン窒化膜２ｂ、及び上部酸化膜２ｃより構成されるＯＮＯ膜となっている。
次に、図３（ｂ）に示すように、６００℃のＬＰＣＶＤにより、積層絶縁膜２Ａの上に、膜厚が２００ｎｍである多結晶シリコン膜３を形成する。
次に、図３（ｃ）に示すように、多結晶シリコン膜３を選択的にエッチングすることにより、ゲート電極３Ａを形成する。このとき、図３（ｃ）に示すように、ゲート電極３Ａを形成する工程と同一の工程で積層絶縁膜２Ａをエッチングしてパターン化された積層絶縁膜２Ｂを形成してもよいし、ゲート電極３Ａを形成する工程とは異なる工程でパターン化された積層絶縁膜２Ｂを形成してもよい。
次に、図３（ｄ）に示すように、ゲート電極３Ａをマスクとして、例えば、シリコン基板１の主面の法線方向に対して傾き２０°で、３０ＫｅＶの注入エネルギーにて且つ３×１０15ａｔｏｍｓ/ｃｍ-2の注入ドーズ量にて、砒素イオンをシリコン基板１に注入することにより、シリコン基板１の表面層にソースドレイン拡散領域４を形成する。このように、シリコン基板１の主面の法線方向に対して傾き２０°で、イオン注入を行なうことにより、ソースドレイン拡散領域４とゲート電極３Ａとが、平面的配置において、６０ｎｍ重なると共に超えるように、ソースドレイン拡散領域４の不純物を拡散させる。これにより、積層絶縁膜２Ｂにおける側面から膜中央に向かって最大６０ｎｍの領域を有する固定電荷蓄積領域の下部には、ソースドレイン拡散領域４が存在している。このため、しきい値電圧が固定電荷蓄積領域に蓄積された電荷の影響を受けることがほんどなく、しきい値電圧の制御を容易にできる。
次に、図３（ｅ）に示すように、後続する工程において、紫外線がゲート電極３Ａに照射されて励起された電子は、前述したように、積層絶縁膜２Ｂ内に捕獲されて固定電荷蓄積領域に蓄積されることになる。この固定電荷蓄積領域は、前述したように、積層絶縁膜２Ｂにおける該積層絶縁膜２Ｂの側面から中心に向かって最大６０ｎｍの領域である。
なお、本実施形態においては、積層絶縁膜２Ａは、下部酸化膜２ａ、シリコン窒化膜２ｂ、及び上部酸化膜２ｃより構成されるＯＮＯ膜である場合について説明したが、積層絶縁膜２Ａは、シリコン窒化膜よりなる単層膜、又は、下部酸化膜とシリコン窒化膜との積層よりなる場合であってもよい。
また、本実施形態においては、Ｎチャネル型トランジスタを形成しているが、Ｐチャネル型トランジスタであってもかまわない。
ここで、本実施形態の効果について説明する。
本実施形態においても、前記図２（ａ）又は（ｂ）に示した構造と同様に、ソースドレイン拡散領域４が、平面的配置において、積層絶縁膜２Ｂにおける固定電荷蓄積領域を重なると共に、ソースドレイン拡散領域４間に存在するチャネル領域の中央部方向へ固定電荷蓄積領域を超えるように、ソースドレイン拡散領域４を形成することができる。このため、紫外線の影響によって生じる電子が蓄積される固定電荷蓄積領域と書き込み動作及び消去動作を行なう領域とは、互いに離れた位置に存在するか又は一部がオーバーラップする位置に存在する。このため、前述と同様に、紫外線の影響を排除して、不揮発性半導体記憶装置におけるしきい値電圧を容易に制御することができる。したがって、不揮発性半導体記憶装置を正常に動作させることができる。
また、本実施形態に係る不揮発性半導体記憶装置によると、従来例のような紫外線遮光膜を設ける必要がないので、製造コストを低減できる。さらに、第１の実施形態と比較すると、製造工程数を低減することができる。
なお、固定電荷蓄積領域と書き込み動作及び消去動作を行なう領域とが一部オーバーラップする構造の場合では、加工ゲート長と実効ゲート長との差を小さくできるので、微細化加工により優れた構造である。
（第３の実施形態）
本発明に係る第３の実施形態では、前記第１及び第２の実施形態の変形例について、図４（ａ）〜（ｃ）を参照しながら説明する。
本発明に係る第３の実施形態では、前記第１及び第２の実施形態の変形例について、図４（ａ）〜（ｃ）を参照しながら説明する。
まず、図４（ａ）は、ゲート電極におけるソースドレイン拡散領域と対向する端部の一方のみの下部に固定電荷蓄積領域が形成されている場合の断面図を示している。
図４（ａ）示すように、シリコン基板２１上の表面層には、ソースドレイン拡散領域２２が形成されている。シリコン基板２１及びソースドレイン拡散領域２２の上には、シリコン窒化膜を含む積層絶縁膜２３及び多結晶シリコン膜２４が順に形成されている。ここで、ゲート電極におけるソースドレイン拡散領域２２と対向する端部の一方のみの下部において、ソースドレイン拡散領域２２とゲート電極とが、平面的配置において、６０ｎｍ以上重なると共に超えるように、ソースドレイン拡散領域２２が形成されている。また、シリコン基板２１及びソースドレイン拡散領域２２の上には、ゲート電極を部分的に覆うように、シリコン酸化膜２５及び多結晶シリコン膜２６が順に形成されている。
次に、図４（ｂ）は、ゲート電極におけるソースドレイン拡散領域と対向する端部のみの下部に積層絶縁膜が存在している場合であって該積層絶縁膜に固定電荷蓄積領域が形成されている場合の断面図を示している。
図４（ｂ）に示すように、シリコン基板３１上の表面層には、ソースドレイン拡散領域３２が形成されている。シリコン基板３１の上には、凹状のシリコン酸化膜３３が形成さされており、該シリコン酸化膜３３の内部には多結晶シリコン膜３５が形成されている。また、シリコン基板３１及びソースドレイン拡散領域３２の上であって凹状のシリコン酸化膜３３の外側には、シリコン窒化膜を含む積層絶縁膜３４及び多結晶シリコン膜３５が順に形成されている。ここで、ゲート電極におけるソースドレイン拡散領域３２と対向する端部の下部において、ソースドレイン拡散領域３２とゲート電極とが、平面的配置において、６０ｎｍ以上重なると共に超えるように、ソースドレイン拡散領域３２が形成されている。
また、図４（ｃ）は、図４（ｂ）と同様に、ゲート電極におけるソースドレイン拡散領域と対向する端部のみの下部に積層絶縁膜が存在している場合であって該積層絶縁膜に固定電荷蓄積領域が形成されている場合の断面図を示している。
図４（ｃ）に示すように、シリコン基板４１上の表面層には、ソースドレイン拡散領域４２が形成されている。シリコン基板４１の上には、下部酸化膜４３が形成されている。下部酸化膜４３における端部の上には、シリコン窒化膜４４及び上部酸化膜４５が順に形成されている。下部酸化膜４３の上には、シリコン窒化膜４４及び上部酸化膜４５を覆うように、多結晶シリコン膜４６が形成されている。ここで、ゲート電極におけるソースドレイン拡散領域４２と対向する端部の下部において、平面的配置において、６０ｎｍ以上重なると共に超えるように、ソースドレイン拡散領域４２が形成されている。
なお、前述した第１、第２及び第３の実施形態において、ゲート電極材料として多結晶シリコンを用いて説明したが、これに限定されるものではなく、例えば金属材料又は多結晶シリコンと金属材料との積層膜等をゲート電極材料として使用することも可能である。その場合、使用する材料によって紫外線吸収率が異なるので、必要なゲート電極膜厚もその紫外線吸収率に応じて変化することになる。
以上のように、図４（ａ）〜（ｃ）に示したいずれの不揮発性半導体装置による場合であっても、ソースドレイン拡散領域が、平面的配置において、積層絶縁膜における固定電荷蓄積領域と重なると共に、ソースドレイン拡散領域間に存在するチャネル領域の中央部方向へ固定電荷蓄積領域を超えるように形成されている。このため、紫外線の影響によって生じる電子が蓄積される固定電荷蓄積領域と書き込み動作及び消去動作を行なう領域とは、互いに離れた位置に存在するか又は一部がオーバーラップする位置に存在する。このため、前述と同様に、紫外線の影響を排除して、不揮発性半導体記憶装置におけるしきい値電圧を容易に制御することができる。したがって、不揮発性半導体記憶装置を正常に動作させることができる。
以上説明したように、本発明不揮発性半導体記憶装置およびの製造方法は、低コストで紫外光による電荷蓄積の影響を効果的に抑制することができるものであり、積層絶縁膜内に離散的に電荷を蓄積する不揮発性半導体記憶装置において有用である。
１、２１、３１、４１ シリコン基板
２ａ、１２ａ、４３ 下部酸化膜
２ｂ、１２ｂ、４４ シリコン窒化膜
２ｃ、１２ｂ、４５ 上部酸化膜
２Ａ、２３、３４ 積層絶縁膜
３、２６、３５、４６ 多結晶シリコン膜
２Ｂ、１２Ｂ パターン化された積層絶縁膜
３Ａ、１３Ａ ゲート絶縁膜
４、２２、３２、４２ ソースドレイン拡散層
２５、３３ シリコン酸化膜
２ａ、１２ａ、４３ 下部酸化膜
２ｂ、１２ｂ、４４ シリコン窒化膜
２ｃ、１２ｂ、４５ 上部酸化膜
２Ａ、２３、３４ 積層絶縁膜
３、２６、３５、４６ 多結晶シリコン膜
２Ｂ、１２Ｂ パターン化された積層絶縁膜
３Ａ、１３Ａ ゲート絶縁膜
４、２２、３２、４２ ソースドレイン拡散層
２５、３３ シリコン酸化膜
Claims (11)
- 基板上に形成された離散的に電荷を蓄積する積層絶縁膜よりなるゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記基板の表面層に前記ゲート電極を挟持するように形成されたソース又はドレインとして機能する一対の拡散領域と、前記一対の拡散領域間に存在するチャネル領域とを有する不揮発性半導体記憶装置であって、
前記ゲート絶縁膜における領域であって、且つ、前記ゲート電極における前記一対の拡散領域と対向する端部と前記一対の拡散領域との間に存在する領域のうちの少なくとも一方の領域には、前記ゲート電極に紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、
前記一対の拡散領域のうち前記固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域は、平面的配置において、前記固定電荷蓄積領域と重なると共に前記チャネル領域の中央部方向へ前記固定電荷蓄積領域を超えるように配置されていることを特徴とする不揮発性半導体記憶装置。 - 前記ゲート絶縁膜における領域であって、且つ、前記チャネル領域と前記一対の拡散領域のうちの少なくとも一方の拡散領域との界面近傍と対向している領域は、書き込み動作において電荷が蓄積される領域又は消去動作において引き抜く電荷が蓄積されている領域であることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
- 前記一対の拡散領域のうち前記固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域と、前記ゲート電極とは、平面的配置において、６０ｎｍ以上重なっていることを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。
- 前記ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜が順に積層されてなることを特徴とする請求項１〜３のいずれか１項に記載の不揮発性半導体記憶装置。
- 前記ゲート電極は多結晶シリコンよりなり、前記ゲート電極の膜厚が６０ｎｍ以上であることを特徴とする請求項１〜４のいずれか１項に記載の不揮発性半導体記憶装置。
- 基板上に、離散的に電荷を蓄積する積層絶縁膜よりなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に導電膜を形成する工程と、
前記導電膜に対して選択的エッチングを行なってゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記基板面の法線方向にほぼ沿って、前記基板にイオン注入することにより、前記基板の表面層にソース又はドレインとして機能する一対の拡散領域と前記一対の拡散領域間に存在するチャネル領域とを形成する工程と、
前記一対の拡散領域を拡散させるように、熱処理を行なう工程とを備え、
前記ゲート絶縁膜における領域であって、且つ、前記ゲート電極における前記一対の拡散領域と対向する端部と前記一対の拡散領域との間に存在する領域のうちの少なくとも一方の領域には、前記ゲート電極に紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、
前記熱処理を行なう工程は、
前記一対の拡散領域のうち前記固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域を、平面的配置において、前記固定電荷蓄積領域と重なると共に前記チャネル領域の中央部方向へ前記固定電荷蓄積領域を超えるように拡散させる工程を含むことを特徴とする不揮発性半導体記憶装置の製造方法。 - 基板上に、離散的に電荷を蓄積する積層絶縁膜よりなるゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に導電膜を形成する工程と、
前記導電膜に対して選択的エッチングを行なってゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記基板面の法線方向に対して傾斜角度２０度以上で、前記基板にイオン注入することにより、前記基板の表面層にソース又はドレインとして機能する一対の拡散領域と前記一対の拡散領域間に存在するチャネル領域とを形成する工程とを備え、
前記ゲート絶縁膜における領域であって、且つ、前記ゲート電極における前記一対の拡散領域と対向する端部と前記一対の拡散領域との間に存在する領域のうちの少なくとも一方の領域には、前記ゲート電極に紫外線が照射されて生じる電荷を蓄積する固定電荷蓄積領域が存在しており、
前記拡散領域を形成する工程は、
前記一対の拡散領域のうち前記固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域を、平面的配置において、前記固定電荷蓄積領域と重なると共に前記チャネル領域の中央部方向へ前記固定電荷蓄積領域を超えるように拡散させる工程を含むことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記ゲート絶縁膜における領域であって、且つ、前記チャネル領域と前記一対の拡散領域のうちの少なくとも一方の拡散領域との界面近傍と対向している領域において、書き込み動作における電荷の蓄積又は消去動作における電荷の引き抜きが行なわれることを特徴とする請求項６又は７に記載の不揮発性半導体記憶装置の製造方法。
- 前記一対の拡散領域のうち前記固定電荷蓄積領域の下側に存在している少なくとも一方の拡散領域は、平面的配置において、前記ゲート電極と６０ｎｍ以上重なるように形成されることを特徴とする請求項６〜８のいずれか１項に記載の不揮発性半導体記憶装置の製造方法。
- 前記ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜が順に積層されてなる積層膜であることを特徴とする請求項６〜８のいずれか１項に記載の不揮発性半導体記憶装置の製造方法。
- 前記ゲート電極は多結晶シリコンよりなり、前記ゲート電極の膜厚が６０ｎｍ以上であることを特徴とする請求項６〜１０のいずれか１項に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004212112A JP2006032797A (ja) | 2004-07-20 | 2004-07-20 | 不揮発性半導体記憶装置及びその製造方法 |
| CNB2005100668818A CN100483717C (zh) | 2004-07-20 | 2005-04-28 | 非易失半导体存储装置及其制造方法 |
| US11/123,169 US7518180B2 (en) | 2004-07-20 | 2005-05-06 | Nonvolatile semiconductor memory device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004212112A JP2006032797A (ja) | 2004-07-20 | 2004-07-20 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006032797A true JP2006032797A (ja) | 2006-02-02 |
Family
ID=35656250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004212112A Pending JP2006032797A (ja) | 2004-07-20 | 2004-07-20 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7518180B2 (ja) |
| JP (1) | JP2006032797A (ja) |
| CN (1) | CN100483717C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602009B2 (en) * | 2005-06-16 | 2009-10-13 | Micron Technology, Inc. | Erasable non-volatile memory device using hole trapping in high-K dielectrics |
| US20070296023A1 (en) * | 2006-06-21 | 2007-12-27 | Macronix International Co., Ltd. | Charge Monitoring Devices and Methods for Semiconductor Manufacturing |
| US7498228B2 (en) * | 2007-07-09 | 2009-03-03 | United Microelectronics Corp. | Method for fabricating SONOS a memory |
| CN101826531B (zh) * | 2009-03-06 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器单元、驱动其的方法及半导体存储器 |
| US8383443B2 (en) * | 2010-05-14 | 2013-02-26 | International Business Machines Corporation | Non-uniform gate dielectric charge for pixel sensor cells and methods of manufacturing |
| US9755085B2 (en) | 2011-07-08 | 2017-09-05 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341775A (ja) * | 1989-07-10 | 1991-02-22 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
| JP2000164736A (ja) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JP2000208647A (ja) * | 1999-01-12 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | Ｅｅｐｒｏｍメモリセル及びその製造方法 |
| JP2001156189A (ja) * | 1999-10-06 | 2001-06-08 | Saifun Semiconductors Ltd | 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル |
| JP2002222876A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2003258128A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 |
| JP2003273251A (ja) * | 2002-03-12 | 2003-09-26 | Citizen Watch Co Ltd | 半導体記憶装置とその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US7098107B2 (en) | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
| JP4014431B2 (ja) * | 2002-03-27 | 2007-11-28 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
| JP2003297957A (ja) * | 2002-04-05 | 2003-10-17 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| US6897518B1 (en) * | 2003-07-10 | 2005-05-24 | Advanced Micro Devices, Inc. | Flash memory cell having reduced leakage current |
| JP4255797B2 (ja) * | 2003-10-06 | 2009-04-15 | 株式会社ルネサステクノロジ | 半導体記憶装置及びその駆動方法 |
-
2004
- 2004-07-20 JP JP2004212112A patent/JP2006032797A/ja active Pending
-
2005
- 2005-04-28 CN CNB2005100668818A patent/CN100483717C/zh not_active Expired - Fee Related
- 2005-05-06 US US11/123,169 patent/US7518180B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341775A (ja) * | 1989-07-10 | 1991-02-22 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
| JP2000164736A (ja) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JP2000208647A (ja) * | 1999-01-12 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | Ｅｅｐｒｏｍメモリセル及びその製造方法 |
| JP2001156189A (ja) * | 1999-10-06 | 2001-06-08 | Saifun Semiconductors Ltd | 自動整合プログラミングおよび消去領域を備えたｎｒｏｍセル |
| JP2002222876A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2003258128A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 |
| JP2003273251A (ja) * | 2002-03-12 | 2003-09-26 | Citizen Watch Co Ltd | 半導体記憶装置とその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 前田和夫他, 超ＬＳＩプロセスデータハンドブック, JPN6009019282, 15 April 1982 (1982-04-15), JP, pages 249, ISSN: 0001308627 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US7518180B2 (en) | 2009-04-14 |
| US20060017121A1 (en) | 2006-01-26 |
| CN1725494A (zh) | 2006-01-25 |
| CN100483717C (zh) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100684899B1 (ko) | 비휘발성 기억 장치 | |
| US7371631B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device, and a nonvolatile semiconductor memory device | |
| JP3124101B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100690925B1 (ko) | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 | |
| JP4663836B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2008305871A (ja) | 半導体装置およびその製造方法 | |
| KR100871545B1 (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
| US20110133264A1 (en) | System and method for eeprom architecture | |
| US7687345B2 (en) | Flash memory device and method of manufacturing the same | |
| US7518180B2 (en) | Nonvolatile semiconductor memory device and method for fabricating the same | |
| KR100874944B1 (ko) | 반도체 메모리 소자 제조 방법 및 이에 따른 반도체 메모리소자 | |
| US6903405B2 (en) | Semiconductor memory device with a pair of floating gates | |
| JP2001068669A5 (ja) | ||
| JP2015118973A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| US6872624B2 (en) | Method of fabricating nonvolatile semiconductor memory device | |
| JP5053084B2 (ja) | 半導体装置およびその製造方法 | |
| KR100952718B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR100635201B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2006237311A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US8093645B2 (en) | Non-volatile semiconductor memory device | |
| US6806155B1 (en) | Method and system for scaling nonvolatile memory cells | |
| JP2007158339A (ja) | 集積回路メモリ装置のゲート構造物、ゲート構造物の製造方法、及びメモリセル | |
| JPH04118973A (ja) | 半導体装置の製造方法 | |
| JP2008182063A (ja) | 半導体装置及びその製造方法 | |
| JP4321076B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |