JPWO2014061367A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2014061367A1
JPWO2014061367A1 JP2014541991A JP2014541991A JPWO2014061367A1 JP WO2014061367 A1 JPWO2014061367 A1 JP WO2014061367A1 JP 2014541991 A JP2014541991 A JP 2014541991A JP 2014541991 A JP2014541991 A JP 2014541991A JP WO2014061367 A1 JPWO2014061367 A1 JP WO2014061367A1
Authority
JP
Japan
Prior art keywords
trench
silicon carbide
carbide semiconductor
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014541991A
Other languages
English (en)
Other versions
JP5791821B2 (ja
Inventor
梨菜 田中
梨菜 田中
泰宏 香川
泰宏 香川
史郎 日野
史郎 日野
三浦　成久
成久 三浦
昌之 今泉
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014541991A priority Critical patent/JP5791821B2/ja
Application granted granted Critical
Publication of JP5791821B2 publication Critical patent/JP5791821B2/ja
Publication of JPWO2014061367A1 publication Critical patent/JPWO2014061367A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ゲート絶縁膜の電界強度を緩和するとともに、ＯＮ抵抗の低い炭化珪素半導体装置を得る。この炭化珪素半導体装置は、ｎ型炭化珪素基板１と、ｎ型炭化珪素基板１の上面に形成されたドリフト層２と、ドリフト層２中に形成され、内部にゲート絶縁膜８とゲート電極９とを有するトレンチ７と、トレンチ７と間隔を空けて平行に形成され、トレンチ７より深いｐ型高濃度ウェル領域６と、トレンチ７の底部端より上面側へトレンチ７底部のゲート絶縁膜８の膜厚程度上方位置からｐ型高濃度ウェル領域６の下端に向けて、徐々に深く形成されるｐ型ボディ領域４と、を有する。

Description

本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、詳しくは、トレンチゲート型の炭化珪素半導体装置に関するものである。
高耐圧、低損失、かつ高速スイッチングが可能な半導体装置として炭化珪素半導体装置が用いられている。特に、トレンチゲート型の炭化珪素半導体装置は、通常のプレーナ型の炭化珪素半導体装置と比べ、単位面積当たりのチャネル密度が高く、電流量を大きくすることができ、オン（ＯＮ）抵抗の低減が期待される。
トレンチゲート型の炭化珪素半導体装置には、一般にｎ型半導体基板上に、低欠陥密度のｎ型半導体からなるエピタキシャル層が形成され、さらにｐ型半導体層が形成されている。表面にはソース電極と接続するｎ型高濃度層（ｎ+層）、上記ｐ型半導体層と接続するｐ型高濃度層（ｐ+層）が形成され、ｐ型半導体層を貫くようにトレンチが形成される。
トレンチゲート型の炭化珪素半導体装置においては、トレンチにゲート絶縁膜およびゲート電極材料が埋め込まれ、ゲート電極が形成される。トレンチは一般に細長い形状に形成される。したがって、ゲート電極を半導体装置の表面に平坦に形成するプレーナ型に比べゲート電極の密度を高くすることができるため、単位面積当たりのチャネル密度を高め、オン抵抗の低減を図ることができる。しかし、トレンチを深く掘り込むため、炭化珪素半導体装置の裏面のドレイン電極とトレンチ内のゲート電極との距離が短くなり、電界強度が高くなる。このような状況では絶縁破壊を生じる可能性があり、オン抵抗の低減による高効率化と高耐圧化とを同時に達成することは困難である。
この課題に対して、トレンチから離れた部分にトレンチの深さと同等、又はトレンチの深さより深くｐ型ウェル領域を形成し、耐圧を改善する構造が提案されている（特許文献１）。この深いｐ型ウェル領域とその直下のｎ型ドリフト層との接合部から空乏層が広がりトレンチ底部を保護し、炭化珪素半導体装置の裏面のドレイン電極とゲート絶縁膜との間の電界強度を緩和することができ、耐圧を高めることができる。
特開２００９−１１７５９３号公報
しかしながら、特許文献１のように、トレンチ底部に空乏層を形成し、ゲート絶縁膜での電界強度を低下させることができるが、最も電界が集中し高電界となるトレンチの下端の角部分がドリフト層に露出してしまうため空乏層で保護しきれない場合がある。そのため、電界強度を十分に緩和することができず、耐圧を大きく改善することはできない。またｐ型ウェル領域をトレンチに近接させると空乏層がトレンチ下端に及び易くなり、ゲート絶縁膜にかかる電界強度を緩和することができ、耐圧を高くすることができる。しかし、同時にこの半導体装置をＯＮとした時の電流経路を狭くすることになるので、抵抗が高くなり、高効率化を達成することはできない。つまり、炭化珪素半導体装置では、ＯＮ時の高効率化と、オフ（ＯＦＦ）時の高耐圧化を同時に得ることは困難であるという問題がある。
本発明は、上記に鑑みてなされたもので、トレンチ内のゲート絶縁膜とドレイン電極間の電界集中を緩和し、高耐圧化をはかるとともに、オン抵抗の低減をはかり、高効率の炭化珪素半導体装置を得ることを目的としている。
上述した課題を解決し、目的を達成するために、本発明は、第１導電型の炭化珪素半導体基板と、第１導電型の炭化珪素半導体基板の第１の面に形成されたドリフト層と、ドリフト層中に形成され、内部にゲート絶縁膜を介してゲート電極の形成されたトレンチと、トレンチと間隔を空けて形成され、トレンチよりも深い第２導電型の高濃度ウェル領域と、トレンチの底部より上側の位置から第２導電型の高濃度ウェル領域の底部に向けて深くなるよう形成される第２導電型のボディ領域と、を有するものである。
本発明の炭化珪素半導体装置は、第２導電型のボディ領域がトレンチの底部端にあるゲート電極端より上側の位置からｐ型高濃度ウェル領域の底部へ向けて深くなるよう形成されている。言い換えればトレンチが第２導電型のボディ領域に埋め込まれた構造をしているので、炭化珪素半導体装置のＯＦＦ時においては、ドリフト層とボディ領域との接合部分から空乏層が広がり、トレンチの底部端への電界集中を緩和することができ、またさらに、第２導電型の高濃度ウェル領域をトレンチより深く形成しているため、ドレイン電極からの電界を第２導電型の高濃度ウェル領域が引きつけ、耐圧を高くすることができる。また炭化珪素半導体装置のＯＮ時においては、トレンチ直下には空乏層はなく、ボディ領域によってトレンチ横の電流経路が妨げられることなくチャネルが形成され、炭化珪素半導体装置のＯＮ時の抵抗が低く、高効率化を達成することができる。したがって、炭化珪素半導体装置のＯＮ時に高効率化、ＯＦＦ時に高耐圧化を同時に達成することができる。
図１は、本発明の実施の形態１に係る炭化珪素半導体装置の上面図である。 図２（ａ）および（ｂ）は、本発明の実施の形態１に係る炭化珪素半導体装置の断面図であり、（ａ）は、図１のＡ−Ａ断面図、（ｂ）は、図２（ａ）の部分拡大図である。 図３（ａ）〜（ｄ）は、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を示す工程断面図である。 図４（ａ）および（ｂ）は、本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を示す断面図である。 図５は、本発明の実施の形態１と比較する構造Ａを示す断面図である。 図６は、本発明の実施の形態１と比較する構造Ｂを示す断面図である。 図７は、本発明の実施の形態１に係る炭化珪素半導体装置の電界−電圧特性を示す図である。 図８は、本発明の実施の形態１に係る炭化珪素半導体装置のＯＮ特性を示す図である。 図９は、本発明の実施の形態２に係る炭化珪素半導体装置の断面図である。 図１０は、本発明の実施の形態２と比較する構造Ｃを示す断面図である。 図１１は、本発明の実施の形態２に係る炭化珪素半導体装置のＯＦＦ特性を示す図である。 図１２は、本発明の実施の形態３に係る炭化珪素半導体装置の断面図である。 図１３は、本発明の実施の形態４に係る炭化珪素半導体装置の上面図である。 図１４は、本発明の実施の形態４に係る炭化珪素半導体装置の製造方法を示す工程断面図である。
以下に、本発明にかかる炭化珪素半導体装置の実施形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。なお、実施の形態の説明および各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。また、炭化珪素半導体装置の構造部分に高濃度、低濃度と付記した場合、イオン注入の濃度の高低を示しているが、絶対的濃度の高低を示すものではなく、周辺の同極性の領域と比べた時の相対的な高濃度／低濃度を示している。
実施の形態１．
＜炭化珪素半導体装置の構造＞
図１は本発明の実施の形態１に係る炭化珪素半導体装置の上面図であり、炭化珪素半導体装置の表面構造を示し易くするためにソース電極１０を省略した状態を示している。また図２は本発明の実施の形態１に係る炭化珪素半導体装置の断面図（ソース電極１０も含む）であり、図２（ａ）は図１のＡ−Ａ部分の断面を、図２（ｂ）は図２（ａ）の破線で丸く囲んだ部分を拡大して示している。
炭化珪素半導体装置は、図２（ａ）に示すように、ｎ型炭化珪素基板１の上面にはｎ型炭化珪素からなるドリフト層２が形成され、ｎ型炭化珪素基板１の下面にはドレイン電極１１が形成されている。炭化珪素半導体装置の上面には、図１に示すように、周辺付近にｐ型炭化珪素からなる終端領域１６が形成され、その内側に上下端部分が横方向に繋がった、縦方向のストライプ状のトレンチ７が形成されている。
トレンチ７と、隣接するトレンチ７との中間部分には、図２（ａ）に示すようにｐ型高濃度ウェル領域６を取り囲むようにｐ型ボディ領域４が形成されており、ソース電極１０との界面には、ｐ型ボディ領域４の上部にｎ型ソース領域３が形成され、またｐ型高濃度ウェル領域６の上部にｐ型ウェルコンタクト領域５が形成されている。トレンチ７の内部壁面にはゲート絶縁膜８が形成されており、その内部にゲート電極９が形成されている。なお、各半導体領域はイオン注入によるイオン種、不純物濃度が異なっており、具体的な製造方法、不純物濃度等については後述する。
図２（ｂ）に拡大して示すように、ｐ型高濃度ウェル領域６は、トレンチ７よりも深く形成されており、ｐ型ボディ領域４は、トレンチ７の底部近傍望ましくは、ゲート電極９下端からｐ型高濃度ウェル領域６の下部へ向けて深くなるように形成されている。ここでトレンチ７の底部近傍とは、ゲート電極９の下端を理想位置とするもので、望ましくは、トレンチ７の底部端より上側へ、好ましくはトレンチ７底部のゲート絶縁膜８の厚みに相当する位置付近とするのが望ましい。ｐ型ボディ領域４とドリフト層２との境界はドリフト層２表面に対して斜めになるように形成されており、トレンチ７底部と、そのトレンチ７を挟む両側のｐ型ボディ領域４とがなす角度は鈍角であることが望ましい。ｐ型ボディ領域４とドリフト層２との境界は、トレンチ７底部と、そのトレンチ７を挟む両側のｐ型ボディ領域４とがなす角度は鈍角となるように、ドリフト層２表面に対して斜めになっていることで、空乏層ｃは、トレンチ７底部のエッジを覆うように延びる。このため、若干トレンチエッジが露呈する方向にｐ型ボディ領域４の下端（底部端）がずれていても、周辺に空乏層ｃが伸びることでトレンチ７底部のエッジは十分に覆われることになり、電界を緩和することができ耐圧が向上する。トレンチ７底部と両側のｐ型ボディ領域４とがなす角が鋭角の場合、トレンチ７がｐ型ボディ領域４に深く埋め込まれた形となり、ｐ型ボディ領域４とドリフト層２との接合部から生じる空乏層ｃにトレンチ７全体が覆われ、半導体装置のＯＮ時の抵抗が高くなってしまう。
ｐ型ボディ領域４は、先に述べたように、ゲート電極９の下端すなわちトレンチ７の底部端より上側へトレンチ７底部のゲート絶縁膜８の厚みに相当する位置付近から始まり、ｐ型高濃度ウェル領域６の底部へ向けて深くなるように形成されているとき最も良好な特徴を示す。ここでトレンチ７の底部端より上面側へトレンチ７底部のゲート絶縁膜８の厚みに相当する位置とは、必ずしもトレンチ７の下端より上面側へトレンチ７底部のゲート絶縁膜８の厚みに完全に一致する位置のみを指すものではなく、プロセス上の装置精度やイオン注入工程での界面のぼやけ等のばらつきにより変動しうる位置を示している。
ｐ型ボディ領域４の範囲を、イオン注入による不純物濃度が目的値の±５０％変化する範囲までと定義する。このとき、イオン注入での不純物濃度の分布によりｐ型ボディ領域４の境界は±３５ｎｍ程度変動する。そこで、イオン注入工程での装置精度等を考慮すると、トレンチ７の底部端から上面側へトレンチ７底部のゲート絶縁膜８の厚みに相当する位置とは、トレンチ７底部のゲート絶縁膜８の膜厚±５０ｎｍの範囲を示すものである。
たとえば、ｐ型ボディ領域４がトレンチ７の底部端から形成されている場合、ゲート電極９はｐ型ボディ領域４にゲート絶縁膜８の厚さに相当するだけ、埋まり込んだ状態となっている。トレンチ７内のゲート電極９からｐ型ボディ領域４に電圧を印加した場合、トレンチ７近傍のｐ型ボディ領域４にはチャネルが形成され、ＯＮ状態となる。しかし、トレンチ７の底部端付近のｐ型ボディ領域４はゲート電極９より深く形成されているのでチャネルが形成されにくく、電流経路が阻害され炭化珪素半導体装置のＯＮ時の抵抗がやや高くなる。
ｐ型ボディ領域４がトレンチ７底部端より上面側へトレンチ７底部のゲート絶縁膜８の厚みにちょうど一致する位置から形成されている場合、トレンチ７内のゲート電極９とｐ型ボディ領域４とは深さが同じになり、トレンチ７内のゲート電極９から電圧が印加された場合、ｐ型ボディ領域４全体にチャネルが形成され、電流経路が確保されるので炭化珪素半導体装置のＯＮ時の抵抗が非常に低くなる。また、ｐ型ボディ領域４とドリフト層２との接合部に生じる空乏層ｃにゲート絶縁膜８が保護され、電界を緩和することができるため炭化珪素半導体装置の耐圧を高くすることができる。
ｐ型ボディ領域４がトレンチ７の底部端より上面側へトレンチ７底部のゲート絶縁膜８の膜厚＋５０ｎｍ以上の位置から形成されている場合、ゲート電極９の下端がｐ型ボディ領域４の底部へはみ出した状態となるため、ｐ型ボディ領域４にはチャネルが形成され、炭化珪素半導体装置のＯＮ時の抵抗は低くなる。一方、ゲート電極９は深く形成されるので、ドレイン電極１１の電界が印加されやすく耐圧はやや低くなる。
逆にｐ型ボディ領域４がトレンチ７の底部端より上面側へトレンチ７底部のゲート絶縁膜８の膜厚−５０ｎｍ以下の位置から形成されている場合、耐圧は高くなるが、ゲート電圧が印加されにくくチャネルが形成されにくい領域ができ、炭化珪素半導体装置のＯＮ時の抵抗はやや高くなる。
つまり、トレンチ７の底部端より上面側へトレンチ７底部のゲート絶縁膜８の膜厚±５０ｎｍ以内の位置からｐ型ボディ領域４を形成すれば、トレンチ７の底部端より上面側へトレンチ７底部のゲート絶縁膜８の厚みにちょうど一致する位置からｐ型ボディ領域４を形成した場合に比べ特性は厳密にはやや低下するものの、従来の炭化珪素半導体装置と比較すればＯＮ時の抵抗は低く、耐圧の高い優れた特性の半導体装置を得ることができ、好適である。
以上より、ｐ型ボディ領域４は、ゲート電極９の下端すなわちトレンチ７の底部端より上面側にトレンチ７底部のゲート絶縁膜８の厚みに相当する位置から形成されることが必要である。ただし上述のように上面側へトレンチ７底部のゲート絶縁膜８の厚みに相当する位置とは、装置精度、イオン密度の分布等のばらつきにより変動する位置であり、変動の範囲がゲート絶縁膜８の膜厚±５０ｎｍの範囲であれば従来の半導体装置より良好な特性を示す。
＜炭化珪素半導体装置の製造方法＞
図３（ａ）〜（ｄ）に、本実施の形態の炭化珪素半導体装置の製造工程を示す。製造工程の順序は特に記載がない限り前後してもよい。また、ここでは、本発明の特徴であるｐ型ボディ領域４の製造方法を中心に述べる。
図３（ａ）に示すように、ｎ型炭化珪素基板１上に、ドリフト層２としてのｎ型炭化珪素層を、エピタキシャル成長法を用いて形成する。
図３（ｂ）に示すように、ドリフト層２の表面にｎ型ソース領域３、ｐ型ウェルコンタクト領域５、ｐ型高濃度ウェル領域６をイオン注入により形成する。このイオン注入工程において、ｎ型ソース領域３は、例えば濃度が約１×１０19／ｃｍ3のドナー不純物、ｐ型ウェルコンタクト領域５、ｐ型高濃度ウェル領域６にはそれぞれ濃度約１×１０20／ｃｍ3、約１×１０18／ｃｍ3のアクセプタ不純物を用いて形成できる。
本実施の形態においては、ドナー不純物は窒素、アクセプタ不純物はアルミニウムを用いたが、これらに限定するものではなく、ドナー不純物はリンなど、アクセプタ不純物はボロンなどを同様に用いることができる。またイオン注入の濃度も特に限定するものではなく、隣接する半導体層の特性に応じて種々のイオン注入濃度を用いることができる。
図３（ｃ）に示すように、ｎ型ソース領域３の中央部にスリット状の隙間を空けたシリコン酸化膜などの材料からなるマスク１５を形成し、トレンチ７を四フッ化炭素（ＣＦ4）、酸素（Ｏ2）、アルゴン（Ａｒ）の混合ガスを用いてドライエッチングにより形成する。このトレンチ７は、ｐ型高濃度ウェル領域６よりも浅く形成する。
図３（ｄ）に示すように、トレンチ７の内部から斜めイオン注入を行い、トレンチ７の底部から、ｐ型高濃度ウェル領域６の底部に向けて深くなるｐ型ボディ領域４を形成する。トレンチ７底面のドリフト層２にアクセプタ不純物がイオン注入され、ｐ型半導体になるとトレンチ７の底面付近での電子の流れが阻害され、半導体装置をＯＮとした時の抵抗が高くなってしまうという問題があるため、斜めイオン注入においてトレンチ７の底面にはイオンが注入されないよう注入角度を調整するなどの注意が必要である。
トレンチ７の内部からトレンチ７の側面方向に所望の角度で斜めイオン注入を行うと、近接するｐ型ボディ領域４の深さとトレンチ７の深さをほぼ同じにすることができ、後述する高耐圧化、高効率化のための構造を得る場合に有利である。
このトレンチ７の内部からのイオン注入工程において、トレンチ７の底部より上側の位置からｐ型ボディ領域４を、ｐ型高濃度ウェル領域６の底部に向けて深くなるように形成する。続いてトレンチ７の内壁部にゲート絶縁膜８を形成し、その内部にゲート電極９を形成した場合、ゲート電極９の底部端と隣接するｐ型ボディ領域４の底部端とは、ほぼ同じ深さとなる。
ゲート電極９に電圧を印加し、半導体装置をＯＮ状態とすると、トレンチ７近傍のｐ型ボディ領域４は、チャネルを形成し導通する。また半導体装置をＯＦＦ状態とすると、ゲート絶縁膜８は周辺のｐ型ボディ領域４とドリフト層２との間に形成される空乏層ｃによって、ゲート絶縁膜８の電界強度を緩和することができ、高い耐圧を示すことができる。
トレンチ７の底部端より上面側にトレンチ７底部のゲート絶縁膜８の膜厚に相当する位置からｐ型ボディ領域４を形成した場合、前述のように、製造装置の精度、イオン注入時の不純物の分布を考慮すると、トレンチ７の底部端より上面側にトレンチ７底部のゲート絶縁膜８の膜厚±５０ｎｍの位置からｐ型ボディ領域４は形成されていることになる。
この時、ちょうどゲート絶縁膜８の膜厚に相当する位置からｐ型ボディ領域４を形成した場合と比べ、半導体装置の特性はやや低くなるが、他の半導体装置と比較すると十分に高特性の炭化珪素半導体装置を得ることができる。また、上面側へトレンチ７底部のゲート絶縁膜８の膜厚±２０ｎｍの位置からｐ型ボディ領域４を形成することができれば、さらに優れた特性の炭化珪素半導体装置を得ることができる。
上記工程によれば、ドリフト層２に露出するトレンチ７の面積を小さくすることができ、近傍のｐ型ボディ領域４とドリフト層２との接合部分から生じる空乏層ｃが広く広がることができるため、トレンチ７内のゲート絶縁膜８での電界強度を緩和することができる。
このトレンチ７内部からの斜めイオン注入において、トレンチ７内部をマスク１５とは異なる埋め込み材料で埋め込み、埋め込み材料を介在させてイオン注入することもできる。埋め込み材料を介在させてイオン注入を行うとトレンチ７の底面部分では埋め込み材料にイオンが注入され、トレンチ７底面にはイオン注入がされにくくなるという特徴を有する。ここで埋め込み材料としては、イオン吸収体であればよく、マスク１５を構成するシリコン酸化膜とは異なる、レジストなどの樹脂材料あるいは他の無機材料を用いることも可能である。
この埋め込み材料を介在させてイオン注入を行う場合も、トレンチ７の底部より上側がｐ型ボディ領域４に接するように形成することが非常に好ましい。トレンチ７の底部端より上面側へトレンチ７底部のゲート絶縁膜８の膜厚±５０ｎｍの位置からｐ型ボディ領域４を形成しても良く、さらにゲート絶縁膜８の膜厚±２０ｎｍの位置とすることができればなお好適である。
トレンチ７内部から斜めイオン注入する場合も、トレンチ７に埋め込み材料を充填し、埋め込み材料を介在させて斜めイオン注入する場合もいずれも、アクセプタ不純物濃度は特に限定するものではないが、１×１０16／ｃｍ3〜１×１０18／ｃｍ3であることが好ましい。１×１０16／ｃｍ3未満ではｐ型ボディ領域４を形成するのに不十分であり、１×１０18／ｃｍ3を超えると周辺部への影響が大きく、目的とする半導体装置の特性を得ることができない。
この後、マスク１５および、埋め込み材料を用いた場合にはその埋め込み材料を除去し、トレンチ７内部にゲート絶縁膜８とゲート電極９を形成する。なお、トレンチ７底面と、トレンチ７底部からｐ型高濃度ウェル領域６の底部に向けて深くなるように形成された両側のｐ型ボディ領域４とのなす角は前述のように鈍角とすることが必要である。最後に、ｎ型ソース領域３とｐ型ウェルコンタクト領域５に接するようにソース電極１０を形成し、裏面にドレイン電極１１を形成することで、図１、２に示す炭化珪素半導体装置を得ることができる。
炭化珪素半導体装置の形成工程において、本実施の形態においては、マスク１５を用いてエッチングを行い、トレンチ７を形成した後にトレンチ７内部から、又はトレンチ７を埋め込み材料で埋め込み、この埋め込み材料を介在させた斜めイオン注入工程により、ｐ型ボディ領域４を形成した。しかし、以下に変形例を示すように、斜めイオン注入後にトレンチ７を形成するようにしてもよい。すなわち、まず図４（ａ）に示すように、トレンチ７の形成に先立ち、マスク１５の開口部を斜めイオン注入のマスクとして用い、徐々に深くなるようにｐ型ボディ領域４を形成する。そして、その後に図４（ｂ）に示すように、トレンチ７を、このマスク１５を用いたエッチングにより形成する。この時、ｐ型ボディ領域４を形成した後にトレンチ７を形成するため、ｐ型ボディ領域４が、トレンチ７の底面付近以外の側面を覆うように、トレンチ７の深さ、ｐ型ボディ領域４を形成する時の斜めイオン注入角度等を制御することが必要である。
本実施の形態においては、トレンチ７は、図１に示すように一定の間隔をあけてストライプ状となるように形成したが、その他の形状、例えばストライプのエッジがラウンド形状、すなわちストライプが曲率を有していてもよい。また終端領域１６のトレンチ７の底面もドリフト層２と接するように形成することが好ましいが、半導体装置の基板周縁部分は製造上のばらつき等が大きくなり、ｐ型ボディ領域４で覆われる場合もある。しかし、ｐ型ボディ領域４とドリフト領域２との界面は斜めになっているため、全体に示す割合は大きくないので、半導体装置のＯＮ時の抵抗は大きくは変化せず、問題とはならない。
＜炭化珪素半導体装置の特性＞
本実施の形態の炭化珪素半導体装置の構成を用いることで、トレンチ７内部から斜めイオン注入によりｐ型ボディ領域４を形成するため、トレンチ７の底面がｐ型ボディ領域４に覆われにくくなる。そのためトレンチ７の底部よりゲート絶縁膜８の膜厚±５０ｎｍだけ上面側へ移動した部分からｐ型高濃度ウェル領域６の底部に向けてｐ型ボディ領域４を形成することができ、トレンチ７側面のドリフト層２と接する面積を小さくすることができる。したがって、ドリフト層２とｐ型ボディ領域４との接合部に生じる空乏層ｃによりトレンチ７底部端のゲート絶縁膜８での電界強度を緩和することができ、炭化珪素半導体装置がＯＦＦ時には高い耐圧特性を得ることができる。
さらに、ｐ型ボディ領域４がトレンチ７の底部側面から横方向に深くなるように形成され、トレンチ７がｐ型ボディ領域４にほぼ埋め込まれた構造となっている。ｐ型ボディ領域４はトレンチ７の底面部分には形成されず広くドリフト層２と接しており、トレンチ７の底面近傍には電流経路が確保されている。炭化珪素半導体装置をＯＮとした時、ｐ型ボディ領域４とドリフト層２との接合部から生じる空乏層ｃによって妨げることがなく、トレンチ７側面にチャネルが生じ、炭化珪素半導体装置が良好なＯＮ抵抗を示す。
本実施の形態の炭化珪素半導体装置で見られるトレンチ７底面の電界強度の緩和効果を、従来の構造の炭化珪素半導体装置と比較する。比較対象としては、図５、６に各々断面図を示した構造Ａ、Ｂである。構造Ａ（図５）はｐ型高濃度ウェル領域６がトレンチ７よりも浅く、ｐ型ボディ領域４とｐ型高濃度ウェル領域６との底部端がほぼ一定の深さで形成された従来構造の炭化珪素半導体装置である。構造Ｂ（図６）は、構造Ａと比べｐ型高濃度ウェル領域６が深く、トレンチ７の深さと同等となるように形成し、ｐ型ボディ領域４の深さが、トレンチ７近傍からｐ型高濃度ウェル領域６までほぼ一定となっている。つまり、トレンチ７の底面だけでなく、トレンチ７の底部端の側面がドリフト層２と大きく接している炭化珪素半導体装置である。ｃは空乏層位置を示す。図５および図６に示す比較例の構造では空乏層ｃが延びてもトレンチ端を覆うことができない構造となっている。
なお本結果は、計算により得たものであり、耐圧６００Ｖ仕様の構造Ａの炭化珪素半導体装置を基準とした構造条件で計算されたものである。
本実施の形態の炭化珪素半導体装置と図５、６に示した構造Ａ、Ｂとの、トレンチ７底部のゲート絶縁膜８の電界強度とドレイン電圧の関係を図７に示す。図７に示す細かい点線は構造Ａ、粗い破線は構造Ｂ、直線は本実施の形態の炭化珪素半導体装置の特性を示している。
図７より、例えばドレイン電圧を６００Ｖ印加した場合、構造Ａではゲート絶縁膜８の電界強度が７．７ＭＶ／ｃｍと高いが、ｐ型高濃度ウェル領域６が深い構造Ｂでは５．６ＭＶ／ｃｍに低減され、さらに、ｐ型ボディ領域４をトレンチ７底部近傍からｐ型高濃度ウェル領域６へ徐々に深く形成し、トレンチ７のドリフト層２への露出が少ない本実施の形態の炭化珪素半導体装置では４．２ＭＶ／ｃｍとさらに低くすることができた。
これは、ｐ型高濃度ウェル領域６を深することで、ドレイン電極１１からの電界をｐ型高濃度ウェル領域６が引きつけ、さらに、トレンチ７のドリフト層２への露出を少なくすることで、ｐ型ボディ領域４とドリフト層２の接合部から広がる空乏層ｃによりトレンチ７の底部端がドレイン電極１１の電界から保護されたためと考えられる。
図８は、図７と同様に構造Ａ、Ｂおよび本実施の形態の炭化珪素半導体装置のドレイン電流とドレイン電圧の関係を示すもので、ゲート電圧は１５Ｖとしている。この傾きからＯＮ抵抗を求めると、構造Ａでは１．１５ｍΩｃｍ2、構造Ｂで１．２２ｍΩｃｍ2、本実施の形態の炭化珪素半導体装置で１．６７ｍΩｃｍ2であった。ｐ型高濃度ウェル領域６等の構造の違いは、電界強度に大きく影響したが、構造Ａと構造Ｂとの比較から炭化珪素半導体装置のＯＮ抵抗は炭化珪素半導体装置の構造が変化しても大きな変化は見られなかった。以上より、本実施の形態の炭化珪素半導体装置は構造Ａ、Ｂと比べると、ＯＮ抵抗は同等であるが、耐圧は大きく改善できていることがわかった。
このように本実施の形態の構造では、ｐ型高濃度ウェル領域６をトレンチ７よりも深く形成することで、ドレイン電極１１からの電界をｐ型高濃度ウェル領域６が引きつけるようにし、かつ、トレンチ７のドリフト層２への露出を少なくすることで、ｐ型ボディ領域４とドリフト層２の接合部から広がる空乏層ｃによりトレンチ７の底部端がドレイン電極１１の電界から保護されるため、高耐圧化と、オン抵抗の低減を図ることが可能となる。またトレンチ７底面と、トレンチ７の両側に設けられたｐ型ボディ領域４の底部端とのなす角が鈍角であるため、ｐ型ボディ領域４とドリフト層２の接合部から広がる空乏層ｃは、トレンチ７の底部端部分にも広がる。したがって、電界集中の起こり易いゲート電極９の下端近傍を良好に保護することができ、耐圧の向上をはかることができる。
実施の形態２.
＜炭化珪素半導体装置の構造＞
実施の形態２の炭化珪素半導体装置の断面図を図９に示す。本実施の形態の炭化珪素半導体装置の構造は、実施の形態１の炭化珪素半導体装置と比較すると、基本となる部分は同じであるが、実施の形態１の炭化珪素半導体装置では、ｐ型ボディ領域４のイオン濃度は全体で一定であったが、本実施の形態の炭化珪素半導体装置のｐ型ボディ領域４ではイオン注入量に分布があり、トレンチ７近傍ではイオン濃度が低く、ｐ型高濃度ウェル領域６に近くなるにつれてイオン濃度が高くなる点で異なっている。
＜炭化珪素半導体装置の製造方法＞
本実施の形態のｐ型ボディ領域４は、斜めイオン注入時にレトログレードの注入プロファイルを用いることでトレンチ７から遠ざかるに連れて不純物濃度を高くすることができる。レトログレードプロファイルは、不純物濃度が表面で低く、奥で高いような分布を作るものである。
本実施の形態の炭化珪素半導体装置は、実施の形態１と同様に、図３（ａ）〜（ｄ）に示した工程に従って形成される。ただし、図３（ｄ）に示す斜めイオン注入の工程において、高いドーズ量でｐ型高濃度ウェル領域６寄りの部分を一段階注入し、その後にトレンチ７寄りの部分を低いドーズ量でイオン注入する。あるいは、複数回のイオン注入でトレンチ７近傍からｐ型高濃度ウェル領域６近傍をイオン注入し、ｐ型高濃度ウェル領域６に近づくにつれてドーズ量を高くして注入する。この構成によって図９に示すような、トレンチ７寄りの部分からｐ型高濃度ウェル領域６寄りの部分へと徐々に不純物濃度が高くなり、ｐ型低濃度ボディ領域１３とｐ型高濃度ボディ領域１４とを有するｐ型ボディ領域４を形成することができる。
ここでｐ型低濃度ボディ領域１３とｐ型高濃度ボディ領域１４との間に明確な境界が存在し、その部分で急激に不純物濃度が変化しても良いし、明確な境界が存在せず、徐々に不純物濃度が変化しても良い。またｐ型低濃度ボディ領域１３とｐ型高濃度ボディ領域１４との間が複数の不純物濃度の異なる領域の連続であっても良い。具体的には、トレンチ７近傍のｐ型低濃度ボディ領域１３の不純物濃度は１ｘ１０16〜１×１０18／ｃｍ3程度であり、１段または複数段の不純物濃度の変化でｐ型高濃度ウェル領域６の付近に至り、ｐ型高濃度ウェル領域６と同程度の不純物濃度（本実施の形態の場合、１×１０18／ｃｍ3）とすることができる。
ｐ型ボディ領域４内のｐ型低濃度ボディ領域１３とｐ型高濃度ボディ領域１４の不純物濃度差は、５倍〜２００倍の範囲であることが好ましい。不純物濃度差が、これ以下の場合、不純物濃度差が小さすぎて、後述するパンチスルーを制御する効果はほとんどなく、不純物濃度差が２００倍より大きい場合、ドリフト層２との間の空乏層が大きくなりすぎ、半導体装置のＯＮ時の抵抗が高くなり半導体特性を低下させることになる。
＜炭化珪素半導体装置の特性＞
このようにｐ型ボディ領域４の一部に不純物濃度が高い領域を形成すると、ＯＦＦ時において高電圧を印加するとこの高不純物領域の空乏化を防ぎ、ｎ型ソース領域３とドリフト層２とのパンチスルー（導通）の発生を抑制することができる。一般的にパンチスルーの抑制には、ｐ型高濃度ウェル領域６とトレンチ７との間隔を小さくし、ｐ型ボディ領域４の空乏化を抑制してパンチスルーを防止するのが一般的である。しかしイオン注入工程のイオン注入方向の広がり、マスク１５の位置ずれなどにより、トレンチ７とｐ型高濃度ウェル領域６との間隔をあまり狭くすることができない場合があり、その場合、ｐ型ボディ領域４の一部に高不純物濃度の領域を形成することは有効である。
図１０に断面構造を示す炭化珪素半導体装置（構造Ｃ）と実施の形態２の炭化珪素半導体装置（図９）についてドレイン電圧とドレイン電流の関係を計算し図１１に示す。ここで、図１０に示す構造Ｃと、実施の形態２の炭化珪素半導体装置とは、基本的な構成は同じであるが、構造Ｃでは、ｐ型ボディ領域４内の不純物濃度が均一であり、実施の形態２では、ｐ型高濃度ウェル領域６へ向かうにつれ不純物濃度が高くなっている点が異なっている。
図１１において、ドレイン電流が急激に増加している部分のドレイン電圧がパンチスルー電圧を表している。構造Ｃの炭化珪素半導体装置では約４００Ｖ、実施の形態２の炭化珪素半導体装置では約１０００Ｖのパンチスルー電圧を示しており、ｐ型ボディ領域４がイオン濃度に分布を持ち、ｐ型高濃度ウェル領域６に近づくほど不純物イオンの密度が高くなる炭化珪素半導体装置（実施の形態２）では高い耐圧を示した。
以上より、ｐ型ボディ領域４のイオン注入にレトログレードの注入プロファイルを用いて斜め注入により作成した炭化珪素半導体装置では、ｐ型ボディ領域４のｐ型高濃度ウェル領域６近傍の不純物濃度が高く、パンチスルーの発生が抑制された。
なお、前記実施の形態２では、ｐ型ボディ領域４の不純物濃度が、トレンチ７側よりもｐ型高濃度ウェル領域６側で高くなるように、ｐ型低濃度ボディ領域１３とｐ型高濃度ボディ領域１４とで形成した。これに対し、トレンチ７からｐ型高濃度ウェル領域６に近づくにつれて次第に高くなるように変化するグレーディング層となっていてもよい。しかし、必ずしもグレーディング層で構成されていなくてもよく、ボディ領域の不純物濃度が、トレンチ７側よりｐ型高濃度ウェル領域６側で高くなっていればよい。
実施の形態３．
本実施の形態に係る炭化珪素半導体装置の断面図を図１２に示す。本実施の形態に係る炭化珪素半導体装置は、実施の形態１に記載の炭化珪素半導体装置と比較して、トレンチ７の底面に隣接するドリフト層２よりも不純物濃度が高い、ｎ型高濃度領域１２が形成されている点で異なっている。
炭化珪素半導体装置の製造方法も、実施の形態１の炭化珪素半導体装置と基本的には同じであるが、トレンチ７を形成した後、トレンチ７の内部へ表面から垂直方向にドナー不純物をイオン注入し、トレンチ７の底面に隣接して、ドリフト層２よりも不純物濃度が高いｎ型高濃度領域１２を形成している点で異なっている。
このトレンチ７の底面にｎ型高濃度領域１２を形成することによって、続く工程において、斜めイオン注入によってトレンチ７の側面にｐ型ボディ領域４を形成する際に、イオン注入の広がり、又は精度誤差によりトレンチ７の底部にアクセプタ不純物が注入されても、トレンチ７の底面近傍にはすでにｎ型高濃度領域１２が形成されているので、トレンチ７の底面近傍がｐ型領域となることはない。
トレンチ７の側面にはｐ型ボディ領域４が形成され、ｐ型ボディ領域４とドリフト層２との間には空乏層が形成されているので、トレンチ７の底面近傍へも空乏層は広がろうとするが、トレンチ７の底面近傍にｎ型高濃度領域１２を形成しておけば空乏層の広がりは制限される。したがって、炭化珪素半導体装置がＯＮとなった場合の電流経路を確保することができ、炭化珪素半導体装置のＯＮ時の抵抗を低くすることができる。
トレンチ７の底面に隣接して形成するｎ型高濃度領域１２は、その下に存在するドリフト層２よりも少なくともドナー不純物濃度が２倍〜１０倍高いことが必要である。さらに好ましくは、ドリフト層２よりも５倍高い不純物濃度とすることで、上記の効果を得ることができる。ｎ型高濃度領域１２の不純物濃度と、ドリフト層２のドナー不純物濃度との差が２倍未満の場合、トレンチ７の底面にｎ型高濃度領域１２を形成した効果が見られず、１０倍以上の場合、トレンチ７底面周辺の電界強度が高くなりすぎる恐れがある。
また、ｎ型高濃度領域１２の深さは、トレンチ７の底部とドレイン電極１１との電界強度を大きくしないように、できるだけ浅く、少なくとも０．５μｍ以下の深さとすることが必要であり、またｎ型高濃度領域１２としての効果を有するために、０．１μｍ以上の厚みを有することが必要である。０．１〜０．３μｍの範囲とした場合、電界強度の増加もわずかであり、耐圧特性を劣化させることもなく、優れた特性を得ることができる。
実施の形態４．
本実施の形態に係る炭化珪素半導体装置の上面図を図１３に示す。本実施の形態に係る炭化珪素半導体装置は、実施の形態１〜３に記載の炭化珪素半導体装置のようにストライプ状に配置されたトレンチ７と比較して、トレンチ７がｐ型ボディ領域４などの不純物層を囲むように格子状に配置されている点で異なっている。
図１３は炭化珪素半導体装置の表面構造を示しやすくするためにソース電極１０を省略した状態を示している。この図に示すような格子状の配置にする場合、それぞれのセルは整列されていなくてもよく、また、セルが多角形、あるいはセルの角が曲率をもっていてもよい。ｎ型ソース領域３とｐ型ウェルコンタクト領域５はアイランド状に形成され、この２領域の底部に、ｐ型ボディ領域４と、ｐ型高濃度ウェル領域６が形成されている。ｎ型ソース領域３の側面に接するようにトレンチ７が格子状に形成されている。パターン外周には終端領域１６が形成されている。図１３のＢ−Ｂ部分の断面は、図２、あるいは図１２に示されているものと同様である。
この構成は、以下の製造方法により形成できる。図１４（ａ）〜（ｃ）に、本実施の形態の炭化珪素半導体装置の製造工程を示す。ここでは、本実施の形態の特徴であるｐ型ボディ領域４の製造方法を中心に述べる。それ以外の工程については実施の形態１の製造工程と同様である。
まず、実施の形態１において図３（ａ）に示したように、ｎ型炭化珪素基板１上にｎ型炭化珪素層からなるドリフト層２が、エピタキシャル成長法を用いて形成される。
次いで、ドリフト層２表面に、レジストを用いてテーパ状断面をもつテーパ付マスク１７を形成する。そして、このテーパ付マスク１７を介して素子表面に対して垂直にイオン注入をすることで、図１４（ａ）に示すように、ｐ型ボディ領域４を形成する。この時、テーパ付マスク１７のテーパの角度θ１は、形成したいｐ型ボディ領域４の傾斜部の角度θ２と等しい。
そして、図１４（ｂ）に示すように、ドリフト層２の表面にｎ型ソース領域３、ｐ型ウェルコンタクト領域５、ｐ型高濃度ウェル領域６をイオン注入により形成する。
その後、図１４（ｃ）に示すように、ｐ型ボディ領域４を貫通するようにトレンチ７を形成することで、ｐ型ボディ領域４が、トレンチ７底部からｐ型高濃度ウェル領域６の底部に向けて深くなる構造を形成できる。ここで、不純物のイオン注入により形成するｎ型ソース領域３、ｐ型ボディ領域４、ｐ型ウェルコンタクト領域５、ｐ型高濃度ウェル領域６、およびトレンチ７の形成順序は前後しても良い。
最後に、トレンチ７内にゲート絶縁膜８、およびゲート電極９、ｎ型ソース領域３とｐ型ウェルコンタクト領域５に接するようにソース電極１０を形成し、裏面にドレイン電極１１を形成することで、図２、あるいは図１２に示す断面と、図１３に上面図を示す配置を有する炭化珪素半導体装置を得ることができる。
このような製造方法によれば、ｐ型ボディ領域４を形成する際、素子表面に対し垂直にイオン注入することが出来るので、素子横方向に沿ってはマスクのパターン配置通り、素子縦方向に沿ってはマスク断面の形状通りに不純物層を形成できる。即ち、素子の平面上の配置を任意に選択することが可能となる。
なお、素子横方向、素子縦方向、つまりＸ方向およびＹ方向の両方の断面で図１４に示すようなテーパ付きマスク１７を用いることにより、４方向をテーパ付き断面とするｐ型ボディ領域４を形成することが可能となる。
また、前記実施の形態１〜４では、ｎ型炭化珪素基板を用いた例について説明したが、ｐ型炭化珪素基板を用いてもよく、適宜選択可能である。
また、トレンチを形成する工程はドライエッチングによって行なったが、ドライエッチングに限定されることなく、ウエットエッチングとの併用であってもよい。
１ ｎ型炭化珪素基板、２ ドリフト層、３ ｎ型ソース領域、４ ｐ型ボディ領域、５ ｐ型ウェルコンタクト領域、６ ｐ型高濃度ウェル領域、７ トレンチ、８ ゲート絶縁膜、９ ゲート電極、１０ ソース電極、１１ ドレイン電極、１２ ｎ型高濃度領域、１３ ｐ型低濃度ボディ領域、１４ ｐ型高濃度ボディ領域、１５ マスク、１６ 終端領域、１７ テーパ付マスク。
上述した課題を解決し、目的を達成するために、本発明は、第１導電型の炭化珪素半導体基板上にエピタキシャル成長法により第１導電型の炭化珪素からなるドリフト層を形成する工程と、ドリフト層の表面にトレンチを形成する工程と、イオン注入によりトレンチと一定の間隔を空けて、トレンチより深い第２導電型の高濃度ウェル領域を形成する工程と、トレンチを埋め込み材料を用いて埋め込む工程と、埋め込み材料の埋め込まれたトレンチを介して斜めイオン注入により、トレンチの底部より上側の位置から第２導電型の高濃度ウェル領域の底部端に向けて深くなる第２導電型のボディ領域を形成する工程と、ボディ領域を形成した後に、埋め込み材料を溶解、除去する工程と、含むことを特徴とするものである。

Claims (15)

  1. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板の第１の面に形成され、前記炭化珪素半導体基板よりも低濃度の第１導電型の炭化珪素からなるドリフト層と、
    前記ドリフト層中に形成され、内部にゲート絶縁膜を介してゲート電極が形成されたトレンチと、
    前記トレンチと一定の間隔を隔てて形成され、前記トレンチよりも深く形成された第２導電型の炭化珪素からなる高濃度ウェル領域と、
    前記トレンチの底部側の前記ゲート電極端から前記トレンチを囲み前記高濃度ウェル領域の底部に向けて深くなるように形成された第２導電型の炭化珪素からなるボディ領域と、
    前記ボディ領域の上層部に形成され、前記トレンチの側面と当接するように形成された前記ドリフト層よりも高濃度の第１導電型の炭化珪素からなるソース領域とを有することを特徴とする炭化珪素半導体装置。
  2. 前記トレンチ底面と、前記トレンチの両側に設けられたボディ領域の底部端とでなす角が鈍角であることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記ボディ領域の不純物濃度が、前記トレンチ側より前記高濃度ウェル領域側で高くなることを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 前記ボディ領域は、不純物濃度が、前記高濃度ウェル領域に近づくにつれて、次第に高濃度となるように変化するグレーディング層を構成することを特徴とする請求項３に記載の炭化珪素半導体装置。
  5. 前記ドリフト層中の前記トレンチ底面に接する領域に、前記ドリフト層よりも不純物濃度が高い第１導電型の高濃度層が形成されていることを特徴とする請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
  6. 第１導電型の高濃度層の厚みは、０．１μｍ〜０．３μｍであることを特徴とする請求項５に記載の炭化珪素半導体装置。
  7. 第１導電型の高濃度層の不純物濃度が前記ドリフト層の２倍〜１０倍であることを特徴とする請求項５又は６に記載の炭化珪素半導体装置。
  8. 前記トレンチは所定の間隔でストライプ状に形成されていることを特徴とする請求項１〜７のいずれか１項に記載の炭化珪素半導体装置。
  9. 前記トレンチは所定の間隔で格子状に形成されていることを特徴とする請求項１〜７のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記トレンチ側面に接する前記ボディ領域の底部が、前記トレンチの底部より上面側へ前記トレンチ底部の前記ゲート絶縁膜の膜厚±５０ｎｍ以内に位置することを特徴とする請求項１〜９のいずれか１項に記載の炭化珪素半導体装置。
  11. 前記第１導電型の炭化珪素半導体基板はｎ型炭化珪素半導体基板であり、
    前記第２導電型の炭化珪素からなるボディ領域は、
    アクセプタ濃度が、１×１０16〜１×１０18／ｃｍ3のｐ型ボディ領域であることを特徴とする請求項１〜１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 第１導電型の炭化珪素半導体基板上にエピタキシャル成長法により第１導電型の炭化珪素からなるドリフト層を形成する工程と、
    前記ドリフト層の表面にトレンチを形成する工程と、
    イオン注入により前記トレンチと一定の間隔を空けて、前記トレンチより深い第２導電型の高濃度ウェル領域を形成する工程と、
    前記トレンチを介して斜めイオン注入により、前記トレンチの底部より上側の位置から前記第２導電型の高濃度ウェル領域の底部端に向けて深くなる第２導電型のボディ領域を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
  13. 前記ボディ領域を形成する工程に先立ち、
    前記トレンチを埋め込み材料を用いて埋め込む工程を含み、
    前記第２導電型のボディ領域を形成する工程は、
    前記埋め込み材料を介在させて斜めイオン注入を行い、前記トレンチの底部より上側の位置から前記第２導電型の高濃度ウェル領域の底部端に向けて深くなる第２導電型のボディ領域を形成する工程と、
    前記埋め込み材料を溶解、除去する工程と、を含むことを特徴とする請求項１２に記載の炭化珪素半導体装置の製造方法。
  14. 第１導電型の炭化珪素半導体基板上にドリフト層をエピタキシャル成長法により形成する工程と、
    前記ドリフト層の表面に第２導電型の高濃度ウェル領域を形成する工程と、
    前記ドリフト層の表面にトレンチを形成するためのレジストパターンを形成する工程と、
    前記レジストパターンをマスクに用いて、斜めイオン注入を行い、前記第２導電型の高濃度ウェル領域の底部端へ向けて深くなる第２導電型のボディ領域を形成する工程と、
    前記レジストパターンをマスクに用いて、底部部より上側の位置で前記第２導電型のボディ領域と接するトレンチをエッチング法により形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
  15. 第１導電型の炭化珪素半導体基板上にドリフト層をエピタキシャル成長法により形成する工程と、
    前記ドリフト層の表面に第２導電型の高濃度ウェル領域を形成する工程と、
    前記ドリフト層の表面に所望のテーパ角度を有するテーパ付マスクを形成する工程と、
    前記ドリフト層の表面に対して、前記テーパ付マスクの上から垂直にイオン注入を行い、前記第２導電型の高濃度ウェル領域の底部端へ向けて深くなる第２導電型のボディ領域を形成する工程と、
    前記ドリフト層の表面にエッチング法により、前記第２導電型の高濃度ウェル領域よりも浅く、底部部より上側の位置で前記第２導電型のボディ領域と接するトレンチを形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
JP2014541991A 2012-10-18 2013-09-05 炭化珪素半導体装置およびその製造方法 Active JP5791821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014541991A JP5791821B2 (ja) 2012-10-18 2013-09-05 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012231050 2012-10-18
JP2012231050 2012-10-18
PCT/JP2013/073977 WO2014061367A1 (ja) 2012-10-18 2013-09-05 炭化珪素半導体装置およびその製造方法
JP2014541991A JP5791821B2 (ja) 2012-10-18 2013-09-05 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP5791821B2 JP5791821B2 (ja) 2015-10-07
JPWO2014061367A1 true JPWO2014061367A1 (ja) 2016-09-05

Family

ID=50487944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014541991A Active JP5791821B2 (ja) 2012-10-18 2013-09-05 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9954072B2 (ja)
JP (1) JP5791821B2 (ja)
CN (1) CN104737296B (ja)
DE (1) DE112013005062B4 (ja)
WO (1) WO2014061367A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584857B2 (ja) 2015-08-11 2019-10-02 株式会社東芝 半導体装置
CN106653834A (zh) * 2015-09-22 2017-05-10 苏州东微半导体有限公司 一种半导体功率器件的制造方法
US10861931B2 (en) 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
CN106783956A (zh) * 2016-12-27 2017-05-31 西安电子科技大学 具有侧壁可变角度的沟槽场限环终端结构及制备方法
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
JP7201336B2 (ja) * 2017-05-17 2023-01-10 ローム株式会社 半導体装置
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
CN111937123A (zh) * 2018-03-26 2020-11-13 日产自动车株式会社 半导体装置及其制造方法
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021044517A (ja) 2019-09-13 2021-03-18 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7458217B2 (ja) * 2020-03-19 2024-03-29 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7417499B2 (ja) * 2020-09-14 2024-01-18 株式会社東芝 半導体装置の製造方法及び半導体装置
CN114496784B (zh) * 2022-04-18 2022-07-12 深圳芯能半导体技术有限公司 一种底部保护接地沟槽型碳化硅mosfet及其制备方法
CN114496785B (zh) * 2022-04-18 2022-08-02 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法
CN117637827A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置和半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354788A (ja) * 1998-06-12 1999-12-24 Nissan Motor Co Ltd 半導体装置およびその製造方法
WO2005088695A1 (en) * 2004-03-03 2005-09-22 Koninklijke Philips Electronics N.V. Trench field effect transistor and method of making it
WO2006134810A1 (ja) * 2005-06-14 2006-12-21 Rohm Co., Ltd. 半導体デバイス
JP2007513523A (ja) * 2003-12-02 2007-05-24 ビシェイ−シリコニクス クローズドセルトレンチｍｏｓ電界効果トランジスタ
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4521643B2 (ja) 1997-05-07 2010-08-11 シリコニックス・インコーポレイテッド 側壁スペーサを用いる高密度トレンチ形ｄｍｏｓの製造
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
JP3754266B2 (ja) 2000-03-29 2006-03-08 三洋電機株式会社 絶縁ゲート型半導体装置の製造方法
JP2002190595A (ja) 2000-12-21 2002-07-05 Denso Corp 半導体装置及びその製造方法
JP3964819B2 (ja) * 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
JP4992211B2 (ja) 2005-08-24 2012-08-08 サンケン電気株式会社 半導体素子の製造方法
JP2007110047A (ja) 2005-10-17 2007-04-26 Renesas Technology Corp 半導体装置の製造方法
JP2009033036A (ja) * 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
US8093653B2 (en) 2008-10-01 2012-01-10 Niko Semiconductor Co., Ltd. Trench metal oxide-semiconductor transistor and fabrication method thereof
JP5569162B2 (ja) * 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5498431B2 (ja) 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP6290526B2 (ja) * 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354788A (ja) * 1998-06-12 1999-12-24 Nissan Motor Co Ltd 半導体装置およびその製造方法
JP2007513523A (ja) * 2003-12-02 2007-05-24 ビシェイ−シリコニクス クローズドセルトレンチｍｏｓ電界効果トランジスタ
WO2005088695A1 (en) * 2004-03-03 2005-09-22 Koninklijke Philips Electronics N.V. Trench field effect transistor and method of making it
WO2006134810A1 (ja) * 2005-06-14 2006-12-21 Rohm Co., Ltd. 半導体デバイス
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150236119A1 (en) 2015-08-20
DE112013005062B4 (de) 2020-10-01
DE112013005062T5 (de) 2015-07-02
CN104737296A (zh) 2015-06-24
JP5791821B2 (ja) 2015-10-07
CN104737296B (zh) 2018-01-05
US9954072B2 (en) 2018-04-24
WO2014061367A1 (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
JP5791821B2 (ja) 炭化珪素半導体装置およびその製造方法
TWI631710B (zh) 超接合半導體裝置之製造方法
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
JP5342752B2 (ja) 半導体装置
JP2008227441A (ja) 半導体装置およびその製造方法
JP2008182054A (ja) 半導体装置
JP2006202837A (ja) 電力用半導体装置およびその製造方法
US9847414B2 (en) Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate
US9269805B2 (en) Method to manufacture short channel trench MOSFET
JP6903222B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2009200300A (ja) 半導体装置およびその製造方法
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
US20130248987A1 (en) Semiconductor device and method for manufacturing the same
JPWO2013161116A1 (ja) 半導体装置及びその製造方法
TWI544632B (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
JP6104743B2 (ja) ショットキーダイオードを内蔵するｆｅｔ
JP2011071232A (ja) 半導体装置およびその製造方法
JP2007027327A (ja) トレンチゲート型半導体装置、トレンチゲート型半導体装置の製造方法
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
JP2022020769A (ja) 半導体装置
JP4997715B2 (ja) 半導体装置およびその製造方法
TW201511135A (zh) 半導體裝置之製造方法
CN112701153B (zh) 具有注入拖尾补偿区的碳化硅器件
TW201601310A (zh) 半導體裝置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150804

R150 Certificate of patent or registration of utility model

Ref document number: 5791821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250