JP4992211B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4992211B2 JP4992211B2 JP2005243337A JP2005243337A JP4992211B2 JP 4992211 B2 JP4992211 B2 JP 4992211B2 JP 2005243337 A JP2005243337 A JP 2005243337A JP 2005243337 A JP2005243337 A JP 2005243337A JP 4992211 B2 JP4992211 B2 JP 4992211B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- mask
- semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- DLISVFCFLGSHAB-UHFFFAOYSA-N antimony arsenic Chemical compound [As].[Sb] DLISVFCFLGSHAB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、トレンチ構造を備える半導体素子の製造方法に関し、特にトレンチ構造を備える絶縁ゲート型電界効果トランジスタの製造方法に関する。
従来、セルの高集積化、耐圧性向上、オン抵抗の低減等を図るため、トレンチ構造を備える半導体素子が利用されている。
例えばトレンチ構造を備える絶縁ゲート型トランジスタは、半導体基板の上面に形成されたトレンチ（溝）にゲート絶縁膜を介して、ゲート電極として機能する導体膜が埋設されたゲート構造を備える。そして、半導体基板の上面側に設けられた半導体領域をソース領域、下面側に設けられた半導体領域をドレイン領域とし、ソース領域とドレイン領域との間に形成されたベース領域とを備える。ベース領域のうち、ゲート絶縁膜と接する領域は、ゲート電極に電圧が印加された際、チャネルとして機能する。
ところで、このような絶縁ゲート型トランジスタの動作電圧を下げるためには、ベース領域のチャネルが形成される領域の不純物濃度を低く形成することが好ましい。しかし、動作電圧を下げるためチャネルが形成される領域のみならずベース領域全体の不純物濃度を低下させると、アバランシェ耐量が低下し、好ましくない。
そこで、ゲート絶縁膜及びゲート電極を形成する前にトレンチ内に酸化膜を形成し、ベース領域内の不純物を酸化膜内に拡散させることにより、ベース領域のゲート絶縁膜近傍の領域の不純物濃度を低下させる技術が開発されている（例えば特許文献１）。
特開２０００−２２８５２０号公報
ところで、特許文献１に開示された半導体素子の製造方法では、酸化膜がトレンチの底面及び側面に形成される。従って、トレンチ底面に形成されたドレイン領域の不純物までもが酸化膜に吸収され、ドレイン領域の不純物濃度が低下し、耐圧性等が初期設計からずれる問題が生ずる。
また、特許文献１に開示された半導体素子の製造方法では、ベース領域のソース電極と接する領域が抵抗性接触となるよう別工程で不純物を拡散させ、高不純物濃度の領域を形成する必要があるため、製造工程が増加する問題がある。更に、不純物の酸化膜への吸収にばらつきがあると閾値電圧にばらつきが生ずる、ベース領域に拡散された不純物を酸化膜へ拡散させるため、トレンチ側面から深さ方向の不純物濃度の制御が困難である等の問題もある。
本発明は上記実情に鑑みてなされたものであって、良好な動作電圧及びアバランシェ耐量を備える半導体素子の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかる半導体素子の製造方法は、
第１導電型の第１半導体領域と、前記第１半導体領域の上面に形成された第２導電型の第２半導体領域とを備える半導体基体の一方の主面に、前記第２半導体領域から前記第１半導体領域まで延びるようにトレンチを形成するトレンチ形成工程と、
前記半導体基体の一方の主面及び前記トレンチの少なくとも底面を覆うようにマスクを形成するマスク形成工程と、
前記トレンチの開口部を介して前記トレンチの側面の前記マスクが形成されていない領域に、第１導電型の不純物を拡散させることにより、前記トレンチの側面の前記第２半導体領域に、該不純物を拡散させる前の前記第２半導体領域の不純物濃度と比較して低い不純物濃度を有する第２導電型の半導体領域を形成する不純物拡散工程と、
前記マスクを除去するマスク除去工程と、
前記トレンチの底面及び側面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜を介して前記トレンチを充填するようにゲート電極を形成するゲート電極形成工程と、から構成されることを特徴とする。
第１導電型の第１半導体領域と、前記第１半導体領域の上面に形成された第２導電型の第２半導体領域とを備える半導体基体の一方の主面に、前記第２半導体領域から前記第１半導体領域まで延びるようにトレンチを形成するトレンチ形成工程と、
前記半導体基体の一方の主面及び前記トレンチの少なくとも底面を覆うようにマスクを形成するマスク形成工程と、
前記トレンチの開口部を介して前記トレンチの側面の前記マスクが形成されていない領域に、第１導電型の不純物を拡散させることにより、前記トレンチの側面の前記第２半導体領域に、該不純物を拡散させる前の前記第２半導体領域の不純物濃度と比較して低い不純物濃度を有する第２導電型の半導体領域を形成する不純物拡散工程と、
前記マスクを除去するマスク除去工程と、
前記トレンチの底面及び側面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜を介して前記トレンチを充填するようにゲート電極を形成するゲート電極形成工程と、から構成されることを特徴とする。
前記マスク形成工程では、前記トレンチを介して露出する前記第１半導体領域を覆うように前記マスクを形成してもよい。
前記不純物拡散工程では、イオン注入法により不純物を拡散させてもよい。
本発明によれば、トレンチの少なくとも底面にマスクを形成した上で、トレンチの開口部を介してベース領域の導電型とは逆導電型の不純物をトレンチ表面に注入することにより、良好な動作電圧及びアバランシェ耐量を備える半導体素子の製造方法を提供することができる。
本発明の実施の形態に係る半導体素子及びその製造方法について図を用いて説明する。
本発明の実施の形態に係る半導体素子１０を図１に示す。本発明は半導体素子として絶縁ゲート型電界効果トランジスタを例に挙げて説明する。図１は、半導体素子１０の部分断面図である。
半導体素子１０は、図１に示すように半導体基体２０と、ゲート電極３１と、ゲート絶縁膜３２と、ソース電極３３と、層間絶縁膜３４と、ドレイン電極３５と、を備える。
半導体基体２０は、図１に示すようにドレイン領域２１と、ベース領域２２と、チャネル領域２３と、ソース領域２４と、トレンチ２５と、を備える。
ドレイン領域２１は、例えばリン又はアンチモン（ヒ素）等のＮ型（第１導電型）の不純物が拡散されたＮ型半導体領域から構成される。ドレイン領域２１の下面に、ドレイン電極３５が形成される。またドレイン領域２１の不純物濃度は、ゲート絶縁膜３２近傍の領域と、それ以外の領域とでほぼ同じに形成される。
ベース領域２２は、例えばボロン等のＰ型（第２導電型）の不純物が拡散されたＰ型半導体領域から構成され、ドレイン領域２１上に形成される。ベース領域２２の不純物濃度は、半導体素子１０のアバランシェ耐量を良好に得るため、チャネル領域２３の不純物濃度より高く形成される。またベース領域２２上にはソース電極３３が形成されており、ソース電極３３とほぼ同じ電圧がベース領域２２に印加される。
チャネル領域２３は、例えばボロン等のＰ型（第２導電型）の不純物が拡散されたＰ型半導体領域から構成される。チャネル領域２３は、ベース領域２２と、ゲート絶縁膜３２との間に形成され、チャネル領域２３の上面にはソース領域２４が形成され、チャネル領域の下面にはドレイン領域２１が形成される。また、ゲート電極３１に所定電圧が印加されると、チャネル領域２３のゲート絶縁膜３２近傍にチャネルが形成される。チャネル領域２３の不純物濃度は、閾値電圧を低くし、半導体素子１０の動作電圧を下げるため、ベース領域２２と比較し所定程度低く形成される。
ソース領域２４は、例えばリン等のＮ型（第１導電型）の不純物が拡散されたＮ型半導体領域から構成され、ベース領域２２及びチャネル領域２３の上面に形成される。また、ソース領域２４と接するようにソース電極３３が形成される。
トレンチ２５は、図１に示すように半導体基体２０の上主面に形成される。トレンチ２５の断面形状は図１に示すように略方形であり、ソース領域２４からドレイン領域２１まで延びるように形成される。また、トレンチ２５の表面にはゲート絶縁膜３２が形成されており、さらにゲート絶縁膜３２を介してトレンチ２５を充填するようにゲート電極３１が形成される。
ゲート電極３１は、ボロン、リン等が拡散され導電性の付与されたポリシリコン等から形成され、ゲート絶縁膜３２を介してトレンチ２５を充填するように形成される。また、ゲート電極３１の上面は半導体基体２０の上主面とほぼ等しくなるように形成される。なお、ゲート電極３１の上面は半導体基体２０の上主面から多少下に位置するように形成することも可能である。
ゲート絶縁膜３２は、絶縁体、例えばシリコン酸化膜から構成され、トレンチ２５の表面に形成される。ゲート絶縁膜３２は、所定の閾値電圧を維持できる厚みに形成される。また、ゲート絶縁膜３２は、ドレイン領域２１の不純物濃度に影響を与えない厚みに形成される。
ソース電極３３は、導電体、例えばアルミニウム（Ａｌ）等から形成される。また、ソース電極３３は、ソースコンタクト孔３４ａを介してソース領域２４と接し、且つ層間絶縁膜３４を覆うように形成される。なお、ソース電極３３は、ソース領域２４だけでなくベース領域２２を覆うように形成される。このようにソース電極３３をベース領域２２を覆うように形成することで、ベース領域２２にソース領域２４とほぼ同じ電圧を印加することができる。
層間絶縁膜３４は、絶縁体、例えばＮＳＧ（nondoped silicate glass ）、ＢＰＳＧ（boron phosphor silicate glass）等から構成され、ゲート電極３１とソース電極３３との間に形成され、両者を電気的に絶縁する。また、層間絶縁膜３４のソース電極３３に対応する領域には、ソースコンタクト孔３４ａが形成される。
ドレイン電極３５は、例えばアルミニウム（Ａｌ）等からなる金属多層膜等から構成され、半導体基体２０の下主面に形成される。
以上の構成を採る半導体素子１０は、ゲート絶縁膜３２と接する領域に不純物濃度の低いチャネル領域２３を備えることによって、閾値電圧を低くすることができ、半導体素子１０の動作電圧を下げることが可能となる。また、ベース領域２２の不純物濃度が高く保たれるため、半導体素子１０は良好なアバランシェ耐量を備える。
次に、本発明の実施の形態に係る半導体素子１０の製造方法を図を用いて説明する。なお、以下に記述する方法は一例であり、同様の結果物が得られるのであればこれに限られない。
まず、Ｎ型の半導体基板５１を用意する。次に半導体基板上５１の上主面に、熱拡散法、イオン注入法等によってＰ型の不純物を拡散させ、図２（ａ）に示すようにＰ型半導体領域５２を形成する。
次にフォトリソグラフィ等により、Ｐ型半導体領域５２上にレジストパターンを形成し、続いてリアクティブイオンエッチング（Reactive Ion Etching；ＲＩＥ）法等によって、図２（ｂ）に示すように、Ｐ型半導体領域５２からＮ型半導体基板５１まで延びるようにトレンチ２５を形成する。また、これによりドレイン領域２１が形成される。
次に、トレンチ２５の開口部２５ａを除くＰ型半導体領域５２上全体にマスク７１を形成する。また、トレンチ２５の少なくとも底面を覆うように、好ましくはトレンチ２５を介して露出するドレイン領域２５を覆うようにマスク７２を形成する。なお、マスク７１及びマスク７２は不純物の拡散を良好に防止できるものであればいずれを用いても良く、レジスト、絶縁物等を用いることができる。
次に、図３（ｄ）に示すように、トレンチ２５の開口部２５ａを介して、トレンチ２５の側面にＰ型半導体領域５２とは逆導電型であるＮ型不純物、例えばリン、ヒ素等を所定の深さまでイオン注入する。これによりＰ−型半導体領域５３が形成される。
次に、Ｐ型半導体領域５２上に形成されたマスク７１及びトレンチ内に形成されたマスク７２を除去する。
次に、Ｐ型半導体領域５２上にフォトリソグラフィ等により、ソース領域２４が形成される領域に対応した開口部を備えるレジストパターン（図示せず）を形成する。続いて、開口部を介しＮ型不純物をイオン注入法等で拡散させ、ソース領域２４を形成する。また、これによりベース領域２２が形成される。
次に、例えば熱酸化法等により、トレンチ２５の表面に所定の厚さを備えるゲート絶縁膜３２を形成する。
次に、ゲート絶縁膜３２が形成されたトレンチ２５を充填するように、例えば減圧ＣＶＤ（Chemical Vapor Deposition）法等によりポリシリコンを堆積させる。ポリシリコンは、トレンチ２５を充填し、更にベース領域２２の上面を覆うように形成した後、半導体基体２０の上主面とほぼ同じ位置までエッチバックする。続いてポリシリコン中に例えばリン、ボロン等を拡散させ、導電性を付与する。これにより図４（ｅ）に示すように、ゲート電極３１が形成される。
続いて、ゲート電極３１上に例えば減圧ＣＶＤ法等により層間絶縁膜３４を形成し、フォトリソグラフィ等によってソースコンタクト孔３４ａに対応する領域に開口部を備えるレジストパターン（図示せず）を形成する。レジストパターンをマスクとし、エッチングを行うことによりソースコンタクト孔３４ａを形成する。
次に、ソースコンタクト孔３４ａを充填し、更に層間絶縁膜３４を覆うように、スパッタ等によって例えばアルミニウム（Ａｌ）を堆積させ、ソース電極３３を形成する。
また、半導体基体２０の下主面にスパッタ等によって、例えばアルミニウム（Ａｌ）を堆積させ、ドレイン電極３５を形成する。
以上の工程から、半導体素子１０が製造される。
また、半導体基体２０の下主面にスパッタ等によって、例えばアルミニウム（Ａｌ）を堆積させ、ドレイン電極３５を形成する。
以上の工程から、半導体素子１０が製造される。
本実施の形態の半導体素子の製造方法によれば、トレンチ２５の少なくとも底面を覆うようにレジスト等からなるマスクを形成した上で、トレンチ２５の側面に斜め方向からベース領域２２とは逆導電型であるＮ型不純物を拡散させることによって、不純物濃度の低いチャネル領域２３を容易に形成することができる。結果として、閾値電圧を低くすることができ、半導体素子１０の動作電圧を低くすることができる。また、ベース領域２２の不純物濃度は、チャネル領域２３と比較して高く形成されるため、半導体素子１０は良好なアバランシェ耐量を備える。
また、本実施の形態の製造方法によれば、ドレイン領域２１はマスク７２によって覆われるため、チャネル領域２３を形成する際に不純物濃度が増加することはない。また、従来技術のようにトレンチと接するＮ型半導体領域の不純物濃度が低下することがなく、半導体素子１０の特性が初期設計からのずれが生ずることがない。また、本実施の形態の製造方法では、チャネル領域２３のみの不純物濃度を低下させるため、従来技術と異なり、ソース電極３３と接するベース領域２２を高濃度に形成する工程が不要となる。また、イオン注入法によってチャネル領域２３を形成するため、酸化膜への拡散の程度のばらつきによる閾値電圧のばらつきが生ずることもなく、更にトレンチ側面から深さ方向の不純物濃度を制御することも容易に行うことができる。
本発明は上述した実施の形態に限られず様々な修正及び応用が可能である。
例えば、上述した実施の形態では、半導体素子１０として絶縁ゲート型電界効果トランジスタを例に挙げて説明したがこれに限られず、絶縁ゲート型バイポーラトランジスタであってもよい。
例えば、上述した実施の形態では、半導体素子１０として絶縁ゲート型電界効果トランジスタを例に挙げて説明したがこれに限られず、絶縁ゲート型バイポーラトランジスタであってもよい。
また、上述した実施の形態では、溝及び第２の溝の開口部がテーパ状に形成されている場合を例に挙げて説明したが、テーパ状に形成されていなくともよい。しかし、ステップカバレージ（段差被覆性）を良好にするため開口部は面取りされていることが好ましい。
また、上述した実施の形態ではＮ型を第１導電型、Ｐ型を第２導電型として説明したが、これを逆としても良い。
１０ 半導体素子
２０ 半導体基体
２１ ドレイン領域
２２ ベース領域
２３ チャネル領域
２４ ソース領域
２５ トレンチ
３１ ゲート電極
３２ ゲート絶縁膜
３３ ソース電極
３４ 層間絶縁膜
３５ ドレイン電極
２０ 半導体基体
２１ ドレイン領域
２２ ベース領域
２３ チャネル領域
２４ ソース領域
２５ トレンチ
３１ ゲート電極
３２ ゲート絶縁膜
３３ ソース電極
３４ 層間絶縁膜
３５ ドレイン電極
Claims (3)
- 第１導電型の第１半導体領域と、前記第１半導体領域の上面に形成された第２導電型の第２半導体領域とを備える半導体基体の一方の主面に、前記第２半導体領域から前記第１半導体領域まで延びるようにトレンチを形成するトレンチ形成工程と、
前記半導体基体の一方の主面及び前記トレンチの少なくとも底面を覆うようにマスクを形成するマスク形成工程と、
前記トレンチの開口部を介して前記トレンチの側面の前記マスクが形成されていない領域に、第１導電型の不純物を拡散させることにより、前記トレンチの側面の前記第２半導体領域に、該不純物を拡散させる前の前記第２半導体領域の不純物濃度と比較して低い不純物濃度を有する第２導電型の半導体領域を形成する不純物拡散工程と、
前記マスクを除去するマスク除去工程と、
前記トレンチの底面及び側面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜を介して前記トレンチを充填するようにゲート電極を形成するゲート電極形成工程と、から構成されることを特徴とする半導体素子の製造方法。 - 前記マスク形成工程では、前記トレンチを介して露出する前記第１半導体領域を覆うように前記マスクを形成することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記不純物拡散工程では、イオン注入法により不純物を拡散させることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005243337A JP4992211B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005243337A JP4992211B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007059632A JP2007059632A (ja) | 2007-03-08 |
| JP4992211B2 true JP4992211B2 (ja) | 2012-08-08 |
Family
ID=37922855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005243337A Expired - Fee Related JP4992211B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4992211B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4564514B2 (ja) | 2007-05-18 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
| KR101862345B1 (ko) * | 2012-02-27 | 2018-07-05 | 삼성전자주식회사 | 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법 |
| JP2013219161A (ja) * | 2012-04-09 | 2013-10-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| CN104737296B (zh) | 2012-10-18 | 2018-01-05 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
| JP2018125441A (ja) * | 2017-02-01 | 2018-08-09 | 株式会社豊田中央研究所 | 窒化物半導体装置 |
| JP2020043309A (ja) * | 2018-09-13 | 2020-03-19 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291976A (ja) * | 1988-09-29 | 1990-03-30 | Oki Electric Ind Co Ltd | 縦型溝型ｍｏｓ ｆｅｔの製造方法 |
| JP3496509B2 (ja) * | 1998-03-18 | 2004-02-16 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2003008019A (ja) * | 2001-06-22 | 2003-01-10 | Hitachi Ltd | 半導体装置 |
-
2005
- 2005-08-24 JP JP2005243337A patent/JP4992211B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007059632A (ja) | 2007-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10446678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100400079B1 (ko) | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 | |
| US6872611B2 (en) | Method of manufacturing transistor | |
| KR100727452B1 (ko) | 자기-정렬 트렌치를 갖는 모스-게이트 디바이스의 성형방법 | |
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9722071B1 (en) | Trench power transistor | |
| JP6170812B2 (ja) | 半導体装置の製造方法 | |
| US20080150018A1 (en) | Semiconductor device | |
| KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2007110110A (ja) | トレンチトランジスタの形成方法及び該当するトレンチトランジスタ | |
| JP5198760B2 (ja) | 半導体装置及びその製造方法 | |
| JP4992211B2 (ja) | 半導体素子の製造方法 | |
| US8133788B2 (en) | Method of manufacturing semiconductor device | |
| JP7381335B2 (ja) | 半導体装置 | |
| JP2009246225A (ja) | 半導体装置 | |
| JP2008159916A (ja) | 半導体装置 | |
| KR20230098897A (ko) | 반도체 구조 및 제조 방법 | |
| CN113809162B (zh) | 功率元件 | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| CN213401190U (zh) | 一种半导体器件 | |
| JP5388495B2 (ja) | 半導体装置 | |
| US6974996B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5852327A (en) | Semiconductor device | |
| US20090078996A1 (en) | Semiconductor device | |
| JP5390758B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4992211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |