JP2007027327A - トレンチゲート型半導体装置、トレンチゲート型半導体装置の製造方法 - Google Patents
トレンチゲート型半導体装置、トレンチゲート型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007027327A JP2007027327A JP2005206039A JP2005206039A JP2007027327A JP 2007027327 A JP2007027327 A JP 2007027327A JP 2005206039 A JP2005206039 A JP 2005206039A JP 2005206039 A JP2005206039 A JP 2005206039A JP 2007027327 A JP2007027327 A JP 2007027327A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- gate electrode
- source layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims description 16
- 230000001133 acceleration Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 183
- 230000000052 comparative effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】トレンチゲート構造と、ゲート絶縁膜の一部を介してゲート電極に対向位置し、かつ上面を有するn型ソース層と、n型ソース層に隣接しかつゲート絶縁膜の別の一部を介してゲート電極に対向位置するp型ベース層と、p型ベース層に隣接しかつn型ソース層に接することなく、ゲート絶縁膜のさらに別の一部を介してゲート電極に対向位置するn型半導体層と、n型ソース層およびp型ベース層に接し、かつ該n型ソース層の上面と同一平面を構成する上面を有し、かつ該上面からの深さ方向にみた不純物濃度値のプロファイルが少なくとも2つのピークを有し、かつ該少なくとも2つのピークがn型ソース層の上面からの形成深さより浅い位置にあるp型コンタクト層とを具備する。
【選択図】図2
Description
Claims (5)
- トレンチ内に埋め込み形成されたゲート電極と、
前記ゲート電極を取り囲むゲート絶縁膜と、
前記ゲート絶縁膜の一部を介して前記ゲート電極に対向位置し、かつ上面を有するn型ソース層と、
前記n型ソース層に隣接しかつ前記ゲート絶縁膜の別の一部を介して前記ゲート電極に対向位置するp型ベース層と、
前記p型ベース層に隣接しかつ前記n型ソース層に接することなく、前記ゲート絶縁膜のさらに別の一部を介して前記ゲート電極に対向位置するn型半導体層と、
前記n型ソース層および前記p型ベース層に接し、かつ該n型ソース層の前記上面と同一平面を構成する上面を有し、かつ該上面からの深さ方向にみた不純物濃度値のプロファイルが少なくとも2つのピークを有し、かつ該少なくとも2つのピークが前記n型ソース層の前記上面からの形成深さより浅い位置にあるp型コンタクト層と
を具備することを特徴とするトレンチゲート型半導体装置。 - トレンチ内に埋め込み形成されたゲート電極と、
前記ゲート電極を取り囲むゲート絶縁膜と、
前記ゲート絶縁膜の一部を介して前記ゲート電極に対向位置し、かつ上面を有するn型ソース層と、
前記n型ソース層に隣接しかつ前記ゲート絶縁膜の別の一部を介して前記ゲート電極に対向位置するp型ベース層と、
前記p型ベース層に隣接しかつ前記n型ソース層に接することなく、前記ゲート絶縁膜のさらに別の一部を介して前記ゲート電極に対向位置するn型半導体層と、
前記n型ソース層および前記p型ベース層に接し、かつ該n型ソース層の前記上面と同一平面を構成する上面を有し、かつ該上面からの深さ方向にみた横断面の大きさの分布が少なくとも2つのピークを有し、かつ該少なくとも2つのピークが前記n型ソース層の前記上面からの形成深さより浅い位置にあるp型コンタクト層と
を具備することを特徴とするトレンチゲート型半導体装置。 - 前記ゲート電極が、互いに平行に位置する複数のトレンチ内に埋め込み形成され、
前記p型コンタクト層が、前記複数のトレンチの延長する方向に直交する方向のストライプ状であって前記ゲート電極の横切りで不連続にされた形状に形成されていること
を特徴とする請求項1または2記載のトレンチゲート型半導体装置。 - 前記p型コンタクト層の前記ストライプそれぞれの幅が、前記ゲート絶縁膜を介して前記ゲート電極に対向位置する前記p型ベース層の、前記n型ソース層に接する高さ位置から前記n型半導体層に接する高さ位置までの距離の2倍以下であることを特徴とする請求項3記載のトレンチゲート型半導体装置。
- 半導体領域にトレンチを形成する工程と、該形成されたトレンチ内にゲート電極を埋め込み形成する工程とを有するトレンチゲート型半導体装置の製造方法であって、
半導体基板上にn型半導体領域を形成する工程と、
前記形成されたn型半導体領域上にp型ベース層を形成する工程と、
前記形成されたp型ベース層上にn型ソース層を形成する工程と、
加速エネルギの異なる少なくとも2段階のイオン注入を行なって、前記形成されたn型ソース層を貫通して前記p型ベース層に達するようにp型コンタクト層を形成する工程と
を具備することを特徴とするトレンチゲート型半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206039A JP4928753B2 (ja) | 2005-07-14 | 2005-07-14 | トレンチゲート型半導体装置 |
US11/484,664 US7566933B2 (en) | 2005-07-14 | 2006-07-12 | Trench-gate semiconductor device and manufacturing method of trench-gate semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206039A JP4928753B2 (ja) | 2005-07-14 | 2005-07-14 | トレンチゲート型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027327A true JP2007027327A (ja) | 2007-02-01 |
JP4928753B2 JP4928753B2 (ja) | 2012-05-09 |
Family
ID=37693359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005206039A Active JP4928753B2 (ja) | 2005-07-14 | 2005-07-14 | トレンチゲート型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7566933B2 (ja) |
JP (1) | JP4928753B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042166A (ja) * | 2006-07-12 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 縦型ゲート半導体装置及びその製造方法 |
JP2010027719A (ja) * | 2008-07-16 | 2010-02-04 | Toshiba Corp | 電力用半導体装置 |
JP2011023675A (ja) * | 2009-07-21 | 2011-02-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2018195798A (ja) * | 2017-05-16 | 2018-12-06 | 富士電機株式会社 | 半導体装置 |
JP2022059082A (ja) * | 2017-05-16 | 2022-04-12 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160235881A1 (en) * | 2013-09-30 | 2016-08-18 | University Of Manitoba | Non-adherent hydrogel coating for wound dressings and methods for making the same |
JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
IT201600130185A1 (it) * | 2016-12-22 | 2018-06-22 | St Microelectronics Srl | Procedimento di fabbricazione di un dispositivo a semiconduttore integrante un transistore a conduzione verticale, e dispositivo a semiconduttore |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310727A (ja) * | 1993-04-27 | 1994-11-04 | Toshiba Corp | 半導体装置 |
US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
JPH11243196A (ja) * | 1997-11-14 | 1999-09-07 | Fairchild Semiconductor Corp | 電界効果トランジスタ及びその製造方法 |
JP2001203353A (ja) * | 2000-01-19 | 2001-07-27 | Nec Corp | 半導体装置の製造方法 |
JP2001521281A (ja) * | 1997-10-17 | 2001-11-06 | ハリス コーポレイション | 併合したスプリットウエル領域を有するパワー半導体装置の製造方法および当該方法にて製造した装置 |
JP2005057049A (ja) * | 2003-08-04 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448083A (en) * | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
JP3384198B2 (ja) * | 1995-07-21 | 2003-03-10 | 三菱電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
US7084456B2 (en) * | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
EP1835542A3 (en) * | 1999-09-30 | 2007-10-03 | Kabushiki Kaisha Toshiba | Semiconductor device with trench gate |
JP4004843B2 (ja) * | 2002-04-24 | 2007-11-07 | Necエレクトロニクス株式会社 | 縦型mosfetの製造方法 |
JP2005079448A (ja) | 2003-09-02 | 2005-03-24 | Toyota Industries Corp | 半導体装置 |
-
2005
- 2005-07-14 JP JP2005206039A patent/JP4928753B2/ja active Active
-
2006
- 2006-07-12 US US11/484,664 patent/US7566933B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06310727A (ja) * | 1993-04-27 | 1994-11-04 | Toshiba Corp | 半導体装置 |
US5930630A (en) * | 1997-07-23 | 1999-07-27 | Megamos Corporation | Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure |
JP2001521281A (ja) * | 1997-10-17 | 2001-11-06 | ハリス コーポレイション | 併合したスプリットウエル領域を有するパワー半導体装置の製造方法および当該方法にて製造した装置 |
JPH11243196A (ja) * | 1997-11-14 | 1999-09-07 | Fairchild Semiconductor Corp | 電界効果トランジスタ及びその製造方法 |
JP2001203353A (ja) * | 2000-01-19 | 2001-07-27 | Nec Corp | 半導体装置の製造方法 |
JP2005057049A (ja) * | 2003-08-04 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042166A (ja) * | 2006-07-12 | 2008-02-21 | Matsushita Electric Ind Co Ltd | 縦型ゲート半導体装置及びその製造方法 |
JP2010027719A (ja) * | 2008-07-16 | 2010-02-04 | Toshiba Corp | 電力用半導体装置 |
JP2011023675A (ja) * | 2009-07-21 | 2011-02-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2018195798A (ja) * | 2017-05-16 | 2018-12-06 | 富士電機株式会社 | 半導体装置 |
JP2022059082A (ja) * | 2017-05-16 | 2022-04-12 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070023793A1 (en) | 2007-02-01 |
US7566933B2 (en) | 2009-07-28 |
JP4928753B2 (ja) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4456013B2 (ja) | 半導体装置 | |
US8362552B2 (en) | MOSFET device with reduced breakdown voltage | |
JP4928753B2 (ja) | トレンチゲート型半導体装置 | |
WO2009119735A1 (ja) | 半導体装置およびその製造方法 | |
JP5791821B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2016125490A1 (ja) | 半導体装置及びその製造方法 | |
US20090140327A1 (en) | Semiconductor device and manufacturing method of the same | |
JP2008251620A (ja) | 半導体装置とその製造方法 | |
US9142627B2 (en) | Semiconductor device | |
US20060001110A1 (en) | Lateral trench MOSFET | |
EP2293336A1 (en) | Semiconductor device | |
JP2008124346A (ja) | 電力用半導体素子 | |
JP2007515079A (ja) | 従来の端子を備えた超接合装置の製造方法 | |
JP2009158681A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
JP5807597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
JP2005191268A (ja) | 半導体装置及びその製造方法 | |
JP2010219361A (ja) | 半導体装置及びその製造方法 | |
JP2006059940A (ja) | 半導体装置 | |
JP4760023B2 (ja) | 半導体装置 | |
US20130221498A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2009246225A (ja) | 半導体装置 | |
US8357952B2 (en) | Power semiconductor structure with field effect rectifier and fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4928753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |