JP2022020769A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2022020769A JP2022020769A JP2021182577A JP2021182577A JP2022020769A JP 2022020769 A JP2022020769 A JP 2022020769A JP 2021182577 A JP2021182577 A JP 2021182577A JP 2021182577 A JP2021182577 A JP 2021182577A JP 2022020769 A JP2022020769 A JP 2022020769A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- layer
- channel
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 239000012535 impurity Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 56
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 310
- 108091006146 Channels Proteins 0.000 description 185
- 150000002500 ions Chemical class 0.000 description 89
- 238000002347 injection Methods 0.000 description 45
- 239000007924 injection Substances 0.000 description 45
- 238000000034 method Methods 0.000 description 38
- 238000010586 diagram Methods 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000000137 annealing Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 240000004050 Pentaglottis sempervirens Species 0.000 description 4
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 238000004943 liquid phase epitaxy Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
<参考例に係る発明>
(参考例の背景技術)
MOSFETの一例として、たとえば、特許文献2の半導体装置が公知である。
(参考例が解決しようとする課題)
特許文献2では、ゲートトレンチの外部に露出したポリシリコンをエッチバックにより除去してゲート電極を形成した後、半導体基板に選択的に不純物イオンを注入し、熱処理することによりソース領域を形成している。
(参考例の実施形態)
以下では、参考例の実施の形態を、添付図面を参照して詳細に説明する。
(参考例の実施形態の開示から把握されるべき特徴)
たとえば、参考例の実施形態の開示からは、下記(1)~(14)の発明を把握することができる。
(1)ゲートトレンチが形成された第1導電型の半導体層と、
ゲート絶縁膜を挟んで前記半導体層に対向する電極であって、前記ゲートトレンチに充填されたトレンチ部と、当該トレンチ部の開口端側の端部から横方向に前記半導体層の表面に沿って引き出されたプレーナ部とを一体的に含むゲート電極と、
前記半導体層の前記表面および前記ゲートトレンチの前記側面の両方に露出するように前記半導体層の表面部に形成され、前記ゲートトレンチよりも浅い深さを有する第2導電型の層であって、前記ゲート電極の前記プレーナ部に対向する表面部と、前記ゲート電極の前記トレンチ部に対向する側面部とを含むチャネル層と、
前記半導体層の前記表面に露出するように前記チャネル層に形成され、前記チャネル層の前記表面部に対して前記ゲートトレンチの反対側で隣接する第1導電型のソース層とを含む、半導体装置。
(2)前記ソース層は、前記プレーナ部の端部の下方に所定量入り込んで前記プレーナ部の一部と重なり合うオーバーラップ部を有している、(1)に記載の半導体装置。
(3)前記ソース層の前記オーバーラップ部は、前記ソース層の残りの部分よりも浅い、(2)に記載の半導体装置。
(4)前記ソース層の深さは、前記ゲート絶縁膜の厚さの3倍以下である、(1)~(3)のいずれか一項に記載の半導体装置。
(5)前記ゲートトレンチは、前記半導体装置がオンしたときに前記ゲート電極からの電界により、前記半導体層に含まれる第1導電型キャリアの蓄積層がその側面に沿って形成され得るディープトレンチを含む、(1)~(4)のいずれか一項に記載の半導体装置。
(6)前記半導体層は、第1導電型の基板と、前記基板上に形成され、前記基板よりも不純物濃度が低いエピタキシャル層とを含み、
前記ディープトレンチは、前記エピタキシャル層を貫通して前記基板に達するトレンチを含む、(5)に記載の半導体装置。
(7)前記半導体層の厚さは、70μm~300μmである、(1)~(6)のいずれか一項に記載の半導体装置。
(8)前記ゲートトレンチの深さは、30μm~50μmである、(1)~(7)のいずれか一項に記載の半導体装置。
(9)前記ゲートトレンチは、ストライプ状に配列された単位セルを区画するように形成されている、(1)~(8)のいずれか一項に記載の半導体装置。
(10)前記ゲートトレンチは、行列状に配列された単位セルを区画するように形成されている、(1)~(8)のいずれか一項に記載の半導体装置。
(11)前記ゲートトレンチは、千鳥状に配列された単位セルを区画するように形成されている、(1)~(8)のいずれか一項に記載の半導体装置。
(12)第1導電型の半導体層に第2導電型イオンを注入することにより、前記半導体層の表面に露出するようにチャネル層を形成する工程と、
前記チャネル層を貫通するように前記半導体層を前記表面からエッチングすることにより、前記チャネル層の深さよりも深いゲートトレンチを形成する工程と、
前記ゲートトレンチの内面および前記半導体層の前記表面にゲート絶縁膜を形成する工程と、
前記ゲートトレンチが満たされ、前記半導体層の前記表面が覆われるまで、前記ゲート絶縁膜上に電極材料を堆積させる工程と、
前記電極材料の前記ゲートトレンチ外の部分をエッチングによりパターニングすることにより、前記ゲートトレンチに充填されたトレンチ部と、当該トレンチ部の開口端側の端部から横方向に前記半導体層の表面に沿って引き出されたプレーナ部とを一体的に含むゲート電極を形成する工程と、
前記チャネル層の前記プレーナ部の下方の部分が前記プレーナ部で覆われた状態で、前記半導体層の前記表面を介して前記チャネル層に第1導電型イオンを注入することにより、前記プレーナ部に対して自己整合的にソース層を形成する工程とを含む、半導体装置の製造方法。
(13)前記ソース層を形成する工程は、前記ソース層の一部が前記プレーナ部の端部の下方に所定量入り込んで、前記プレーナ部の一部と重なり合うオーバーラップ部が形成されるように、前記半導体層の前記表面に対して傾斜する注入角度で前記第1導電型イオンを斜め注入する工程を含む、(12)に記載の半導体装置の製造方法。
(14)前記ゲートトレンチを形成する工程が、前記半導体層に単位セルがストライプ状に配列されるようにストライプトレンチを形成する工程を含み、
前記第1導電型イオンを斜め注入する工程は、前記ストライプトレンチに対して幅方向一方側から前記第1導電型イオンを斜め注入する第1工程と、前記ストライプトレンチに対して前記第1工程の注入位置の反対側から、前記第1工程における前記第1導電型イオンの入射方向と交差する方向に前記第1導電型イオンを斜め注入する第2工程とを含む、(13)に記載の半導体装置の製造方法。
(上記把握されるべき特徴の効果)
(1)の半導体装置は、たとえば、(12)の半導体装置の製造方法により製造することができる。
2 単位セル
3 ゲートトレンチ
4 コンタクトトレンチ
5 Si基板
6 (Si基板の)表面
7 (Si基板の)裏面
8 Siエピタキシャル層
9 (Siエピタキシャル層の)表面
10 (Siエピタキシャル層の)裏面
11 (ゲートトレンチの)側面
12 (ゲートトレンチの)底面
13 ソース領域
14 チャネル領域
15 ドレイン領域
16 ゲート絶縁膜
17 ゲート電極
18 (コンタクトトレンチの)側面
19 (コンタクトトレンチの)底面
20 チャネルコンタクト領域
21 層間絶縁膜
22 コンタクトホール
23 チャネル部
24 凸部
25 頂部
26 SiO2膜
27 SiN膜
28 ハードマスク
29 界面
30 チャネル領域
31 凸部
32 頂部
33 頂部
41 MOSトランジスタ
42 単位セル
43 ゲートトレンチ
44 コンタクトトレンチ
45 基板
46 (基板の)表面
47 (基板の)裏面
48 エピタキシャル層
49 (エピタキシャル層の)表面
50 (エピタキシャル層の)裏面
51 (ゲートトレンチの)側面
52 (ゲートトレンチの)底面
53 ゲート絶縁膜
54 ゲート電極
55 (ゲート電極の)トレンチ部
56 (ゲート電極の)プレーナ部
57 チャネル層
58 ドレイン層
59 トレンチ角部
60 (チャネル層の)側面部
61 (チャネル層の)表面部
62 ソース層
63 オーバーラップ部
64 コンタクト部
65 (コンタクトトレンチの)側面
66 (コンタクトトレンチの)底面
67 チャネルコンタクト領域
68 層間絶縁膜
69 コンタクトホール
70 SiO2膜
71 SiN膜
72 ハードマスク
73 電極材料層
74 フォトレジスト
75 キャリア蓄積層
Claims (13)
- 第1面および第2面を有する半導体層と、
前記半導体層の前記第1面に形成された第1トレンチと、
前記半導体層の前記第1面に形成された第2トレンチと、
前記半導体層の前記第1面に形成された第1導電型の複数の第1領域であって、前記複数の第1領域の1つが前記第1トレンチの側面の第1部分を形成し、前記複数の第1領域の他の第1領域が前記第2トレンチの側面の第1部分を形成している複数の第1領域と、
前記複数の第1領域に対して前記半導体層の前記第2面側に形成され、前記第1トレンチの前記側面の第2部分および前記第2トレンチの前記側面の第2部分を形成する第2導電型の第2領域と、
前記第2領域の表面に形成された第2導電型のコンタクト領域と、
前記第2領域の下方に形成され、前記第1トレンチの底面および前記第2トレンチの底面を形成する第1導電型の第3領域と、
前記第1トレンチの内面に形成された第1絶縁膜と、
前記第2トレンチの内面に形成された第2絶縁膜と、
前記第1トレンチにおいて前記第1絶縁膜の内側に埋め込まれた第1電極と、
前記第2トレンチにおいて前記第2絶縁膜の内側に埋め込まれた第2電極とを含み、
前記第2領域は、相対的に前記半導体層の前記第1面側に形成された第1部分と、前記第2領域の前記第1部分の下側に形成され、前記第1トレンチの前記底面および前記第2トレンチの前記底面に対して前記半導体層の前記第2面側に位置する深さまで前記第2領域の前記第1部分から突出する第2部分とを一体的に含み、
前記第2領域の前記第2部分は、前記第3領域との間に前記半導体層の前記第1面に対して傾斜する境界部を形成しており、
前記第2領域の前記第2部分の深さのピークは、前記第1トレンチと前記第2トレンチとの間の中央部であり、かつ前記コンタクト領域の下方に位置しており、
前記第2領域の前記第2部分の前記深さのピークを形成する曲線の曲率の中心は、前記ピークに対して前記第1面側に位置している、半導体装置。 - 前記第1トレンチおよび前記第2トレンチを覆うように形成された絶縁層を含む、請求項1に記載の半導体装置。
- 前記絶縁層および前記半導体層を覆うように形成された出力電極を含む、請求項2に記載の半導体装置。
- 前記コンタクト領域に形成された高濃度不純物領域を含む、請求項1~3のいずれか一項に記載の半導体装置。
- 前記第2領域の前記第2部分は、前記コンタクト領域よりも大きな幅を有している、請求項1~4のいずれか一項に記載の半導体装置。
- 前記第2領域の不純物濃度は、前記コンタクト領域の濃度の1/100以下である、請求項1~5のいずれか一項に記載の半導体装置。
- 前記第2領域の前記第2部分の頂部は、前記コンタクト領域の直下に形成され、前記コンタクト領域の底部の幅方向中央部の下方位置に沿って形成されている、請求項1~6のいずれか一項に記載の半導体装置。
- 前記第2領域の前記第2部分の頂部は、前記コンタクト領域の直下に形成され、前記コンタクト領域の底部の幅方向端部の下方位置に沿って形成されている、請求項1~6のいずれか一項に記載の半導体装置。
- 前記半導体層は、Si基板と、前記Si基板上に形成され、前記Si基板よりも低い不純物濃度を有するSiエピタキシャル層とを含み、
前記第2領域の前記第2部分の前記頂部は、前記Si基板に接していない、請求項7または8に記載の半導体装置。 - 前記コンタクト領域が、ストライプ状に形成されており、
前記第2領域の前記第2部分は、前記ストライプ状のコンタクト領域に沿うストライプ状に形成されている、請求項1~9のいずれか一項に記載の半導体装置。 - 前記第1絶縁膜および前記第2絶縁膜は、酸化シリコン膜を含む、請求項1~10のいずれか一項に記載の半導体装置。
- 前記第3領域の一部は、前記第1トレンチの前記側面と前記境界部との間に位置している、請求項1~11のいずれか一項に記載の半導体装置。
- 前記第2領域の前記第1部分の不純物濃度は、1×1017~5×1017cm-3である、請求項1~12のいずれか一項に記載の半導体装置。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011183041 | 2011-08-24 | ||
JP2011183041 | 2011-08-24 | ||
JP2011211443 | 2011-09-27 | ||
JP2011211443 | 2011-09-27 | ||
JP2018021042A JP6524279B2 (ja) | 2011-08-24 | 2018-02-08 | 半導体装置およびその製造方法 |
JP2019086370A JP6976286B2 (ja) | 2011-08-24 | 2019-04-26 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019086370A Division JP6976286B2 (ja) | 2011-08-24 | 2019-04-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022020769A true JP2022020769A (ja) | 2022-02-01 |
Family
ID=62566395
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018021042A Active JP6524279B2 (ja) | 2011-08-24 | 2018-02-08 | 半導体装置およびその製造方法 |
JP2019086370A Active JP6976286B2 (ja) | 2011-08-24 | 2019-04-26 | 半導体装置 |
JP2021182577A Pending JP2022020769A (ja) | 2011-08-24 | 2021-11-09 | 半導体装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018021042A Active JP6524279B2 (ja) | 2011-08-24 | 2018-02-08 | 半導体装置およびその製造方法 |
JP2019086370A Active JP6976286B2 (ja) | 2011-08-24 | 2019-04-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6524279B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6290526B2 (ja) | 2011-08-24 | 2018-03-07 | ローム株式会社 | 半導体装置およびその製造方法 |
JP6524279B2 (ja) * | 2011-08-24 | 2019-06-05 | ローム株式会社 | 半導体装置およびその製造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11501459A (ja) * | 1995-08-21 | 1999-02-02 | シリコニックス・インコーポレイテッド | 高密度トレンチ形dmosトランジスタ素子 |
JP2001189456A (ja) * | 1999-10-18 | 2001-07-10 | Seiko Instruments Inc | 縦形mosトランジスタ及びその製造方法 |
JP2001339063A (ja) * | 2000-05-30 | 2001-12-07 | Denso Corp | 半導体装置およびその製造方法 |
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003529209A (ja) * | 2000-02-29 | 2003-09-30 | ゼネラル セミコンダクター,インク. | トレンチ二重拡散金属酸化膜半導体トランジスタ構造体 |
JP2004342863A (ja) * | 2003-05-16 | 2004-12-02 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JP2006352101A (ja) * | 2005-05-20 | 2006-12-28 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2008124309A (ja) * | 2006-11-14 | 2008-05-29 | Toyota Motor Corp | 半導体装置とその製造方法 |
US20100078714A1 (en) * | 2008-10-01 | 2010-04-01 | Niko Semiconductor Co., Ltd. | Trench metal oxide-semiconductor transistor and fabrication method thereof |
JP2010258386A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368220A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Ltd | 半導体装置及びこれを用いた電源システム |
JP2003318122A (ja) * | 2002-04-19 | 2003-11-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2008218711A (ja) * | 2007-03-05 | 2008-09-18 | Renesas Technology Corp | 半導体装置およびその製造方法、ならびに電源装置 |
JP4798119B2 (ja) * | 2007-11-06 | 2011-10-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5196980B2 (ja) * | 2007-12-10 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
JP2010062477A (ja) * | 2008-09-05 | 2010-03-18 | Rohm Co Ltd | トレンチ型半導体装置及びその製造方法 |
JP4791572B2 (ja) * | 2009-12-21 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6524279B2 (ja) * | 2011-08-24 | 2019-06-05 | ローム株式会社 | 半導体装置およびその製造方法 |
-
2018
- 2018-02-08 JP JP2018021042A patent/JP6524279B2/ja active Active
-
2019
- 2019-04-26 JP JP2019086370A patent/JP6976286B2/ja active Active
-
2021
- 2021-11-09 JP JP2021182577A patent/JP2022020769A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11501459A (ja) * | 1995-08-21 | 1999-02-02 | シリコニックス・インコーポレイテッド | 高密度トレンチ形dmosトランジスタ素子 |
JP2001189456A (ja) * | 1999-10-18 | 2001-07-10 | Seiko Instruments Inc | 縦形mosトランジスタ及びその製造方法 |
JP2003529209A (ja) * | 2000-02-29 | 2003-09-30 | ゼネラル セミコンダクター,インク. | トレンチ二重拡散金属酸化膜半導体トランジスタ構造体 |
JP2001339063A (ja) * | 2000-05-30 | 2001-12-07 | Denso Corp | 半導体装置およびその製造方法 |
JP2003092405A (ja) * | 2001-09-19 | 2003-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004342863A (ja) * | 2003-05-16 | 2004-12-02 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JP2006352101A (ja) * | 2005-05-20 | 2006-12-28 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2008124309A (ja) * | 2006-11-14 | 2008-05-29 | Toyota Motor Corp | 半導体装置とその製造方法 |
US20100078714A1 (en) * | 2008-10-01 | 2010-04-01 | Niko Semiconductor Co., Ltd. | Trench metal oxide-semiconductor transistor and fabrication method thereof |
JP2010258386A (ja) * | 2009-04-28 | 2010-11-11 | Fuji Electric Systems Co Ltd | 炭化珪素半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6976286B2 (ja) | 2021-12-08 |
JP2019145836A (ja) | 2019-08-29 |
JP6524279B2 (ja) | 2019-06-05 |
JP2018093217A (ja) | 2018-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11038050B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4960543B2 (ja) | 高密度mosゲート型パワーデバイス及びその製造方法 | |
JP5894383B2 (ja) | 半導体装置およびその製造方法 | |
US8187941B2 (en) | Method of manufacturing semiconductor device | |
US7790520B2 (en) | Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device | |
JPWO2014061367A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9847414B2 (en) | Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate | |
TW201421683A (zh) | 具有低米勒電容之金氧半場效電晶體元件及其製作方法 | |
JP2004335990A (ja) | Mis型半導体装置 | |
JP2006059940A (ja) | 半導体装置 | |
JP2022020769A (ja) | 半導体装置 | |
JP2024003235A (ja) | 半導体装置 | |
JP2009246225A (ja) | 半導体装置 | |
JP2004200441A (ja) | 半導体装置とその製造方法 | |
KR102578582B1 (ko) | 수평 확산 금속 산화물 반도체 소자 및 그 제조 방법 | |
JP2020096083A (ja) | トレンチゲート型のスイッチング素子の製造方法 | |
KR20150070554A (ko) | 전력 반도체 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231208 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231218 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20240301 |