JPWO2004100119A1 - 電流出力型半導体回路、表示駆動用ソースドライバ、表示装置、電流出力方法 - Google Patents

Abstract

電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができる、電流出力型半導体回路、表示用駆動装置、表示装置、電流出力方法を提供すること。 所定の電流を出力する第１の単位トランジスタを有して下位Ｎ（Ｎは自然数）ビットを出力する第１の電流源群２４１ａ、２４１ｂと、第１の単位トランジスタよりも大きい電流を出力する第２の単位トランジスタを有して上位Ｍ（Ｍは自然数、（Ｎ＋Ｍ）≧３）ビットを出力する第２の電流源群２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ、２４２ｅ、２４２ｆとを備える、電流出力型半導体回路。

Description

本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う駆動用半導体回路に関する。

有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。
一般的な有機発光素子の素子構造の断面図を図４に示す。有機層４２が陰極４１及び陽極４３により挟まれた構成となっている。これに直流電源４４を接続すると、陽極４３から正孔が、陰極４１から電子が有機層４２に注入される。注入された正孔及び電子は有機層４２内を電源４４により形成された電界により対極に移動する。移動途中において電子と正孔が有機層４２内で再結合し、励起子を生成する。励起子のエネルギーが失活する過程において発光が観測される。発光色は励起子の持つエネルギーにより異なり、およそ有機層４２の持つエネルギーバンドギャップの値に対応したエネルギーの波長を持つ光となる。
有機層内で発生した光を外部に取り出すため、電極のうち少なくとも一方は可視光領域で透明な材料が用いられる。陰極には、有機層への電子注入を容易にするため仕事関数の低い材料が用いられる。例えば、アルミニウム、マグネシウム、カルシウムなどである。耐久性、さらなる低仕事関数化のためにこれらの合金や、アルミリチウム合金といった材料が用いられることがある。
一方陽極は正孔注入の容易性からイオン化ポテンシャルの大きいものを用いる。また陰極が透明性を持たないため、こちらの電極に透明性材料を用いることが多い。そのため一般的には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、金、インジウム亜鉛酸化物（ＩＺＯ）などが用いられる。
近年では低分子材料を用いた有機発光素子において、発光効率を高めるため、有機層４２を複数の層で構成することがある。これにより、各層で、キャリア注入、発光領域へのキャリア移動、所望の波長を持つ光の発光の機能を分担することが可能となり、それぞれに効率のよい材料を用いることで、より効率の高い有機発光素子を作成することが可能となる。
このようにして形成された有機発光素子は、図５（ａ）に示すように輝度は電流に対して比例し、図５（ｂ）に示すように電圧に対しては非線形な関係となる。それゆえ階調制御を行うには、電流値により制御を行う方がよい。
アクティブマトリクス型の場合、電圧駆動方式と電流駆動方式の２通りがある。
電圧駆動方式は電圧出力型のソースドライバを用い、画素内部において電圧を電流に変換し、変換した電流を有機発光素子に供給する方法である。
この方法では画素毎に設けられたトランジスタにより電圧電流変換を行うことから、このトランジスタの特性ばらつきに応じて、出力電流にばらつきが発生し、輝度むらが生じる問題がある。
電流駆動方式は電流出力型のソースドライバを用い、画素内部では１水平走査期間出力された電流値を保持する機能のみを持たせ、ソースドライバと同じ電流値を有機発光素子に供給する方法である。
電流駆動方式の例を図６に示す。図６の方式は画素回路にカレントコピア方式を用いたものである。
図７に図６の画素６７の動作時の回路を示す。
画素が選択されたときには図７（ａ）に示すようにその行のゲート信号線６１ａはスイッチを導通状態とするように、６１ｂは非導痛状態となるようにゲートドライバ３５から信号が出力される。このときの画素回路の様子を図７（ａ）に示す。このときソースドライバ３６に引き込まれる電流であるソース信号線６０に流れる電流は点線７１で示した経路を流れる。よってトランジスタ６２にはソース信号線６０に流れる電流と同一電流が流れる。すると節点７２の電位はトランジスタ６２の電流電圧特性に応じた電位となる。
次に非選択状態となるとゲート信号線６１により図７（ｂ）に示すような回路となる。ＥＬ電源線６４から有機発光素子６３に７３で示す点線の経路で電流が流れる。この電流は節点７２の電位とトランジスタ６２の電流電圧特性により決まる。
図７（ａ）と（ｂ）において節点７２の電位は変化しない。従って同一トランジスタ６２に流れるドレイン電流は図７（ａ）と（ｂ）において同一となる。これによりソース信号線６０に流れる電流値と同じ値の電流が有機発光素子６３に流れる。トランジスタ６２の電流電圧特性にばらつきがあっても原理上電流７１と７３の値には影響がなく、トランジスタの特性ばらつきの影響のない均一な表示を実現できる。
従って、均一な表示を得るためには電流駆動方式を用いる必要があり、そのためにはソースドライバ３６は電流出力型のドライバＩＣでなければならない。
階調に応じた電流値を出力する電流ドライバＩＣの出力段の例を図１０に示す。表示階調データ５４に対し、デジタルアナログ変換部１０６によりアナログの電流出力を１０４より行う。アナログデジタル変換部は、複数個（少なくとも階調データ５４のビット数）の階調表示用電流源１０３とスイッチ１０８及び、１つあたりの階調表示用電流源１０３が流す電流値を規定する共通ゲート線１０７から構成される。
図１０では３ビットの入力１０５に対しアナログ電流を出力する。ビットの重みに応じた数の電流源１０３を電流出力１０４に接続するかをスイッチ１０８により選択することで、例えばデータ１の場合は、電流源１０３が１つ分の電流、データ７の場合は７つ分の電流といったように階調に応じた電流が出力できる。この構成をドライバの出力数に応じた数だけ１０６を並べることで電流出力型ドライバが実現可能である。トランジスタ１０３の温度特性を補償するため共通ゲート線１０７の電圧は分配用ミラートランジスタ１０２により決められる。トランジスタ１０２と電流源群１０３はカレントミラー構成となり、基準電流８９の値に応じて１階調あたりの電流が決められる。この構成により、階調により出力電流が変化し、かつ１階調あたりの電流は基準電流により決まる。
有機発光素子を用いた表示装置の例を図２１から図２３にしめす。図２１はテレビ（の斜視図（図２１（ａ）およびその構成ブロック（図２１（ｂ））、図２２はデジタルカメラもしくはデジタルビデオカメラ、図２３は携帯情報端末を示している。有機発光素子は応答速度が速いため動画を表示する機会の多いこれらの表示装置にふさわしい表示パネルである（たとえば、特開２００１−１４７６５９号公報参照）。
図１０に示すような電流ドライバでは、同一サイズのトランジスタ１０３を（階調数−１）個だけ並べ、入力データに対し、出力につながるトランジスタ１０３の個数を変化させることで電流出力を行っている。そのため、階調と出力電流は比例関係となる。これをそのまま出力すると、人間の視覚特性から全体に白っぽく見える。（低階調側が白っぽくなる）
一般的なディスプレイの駆動装置では各階調に応じた出力にガンマ補正をかけて出力される。液晶ディスプレイの場合では、電圧駆動であるため、各階調に対応した電圧値が必要である。（電圧の場合には電流のように階調分の足し算により表現することは不可能であるため、階調ごとに電圧が必要）そのため、各階調電圧の段階で、ガンマ補正に対応した電圧出力となるような電圧値に調整して出力されているため、６ビットドライバであってもガンマ補正済みであり、十分に階調表示が可能である。
一方電流ドライバでは同じ６ビットでもガンマ補正がかかっていないため、低階調部での刻みを細かくするためには、６ビットよりも細かな階調出力が要求される。これをフレーム間引き（ＦＲＣ）で行うとすると最低でも４フレーム間でのフレーム間引きが必要となり、有機発光素子の応答速度が速いこともありフリッカが発生する。そのため、細かな階調表現をＦＲＣなしで行う必要があり、例えば８ビット化する必要がある。
この問題は、階調と出力電流が比例する電流ドライバと、入力電流と輝度が比例する電流出力型表示素子を組み合わせた場合に特有な問題である。
ＦＲＣによるガンマ補正をなくすために、電流ドライバの出力を６ビットから８ビットに増加させ、ガンマ処理をソースドライバ入力前に行いガンマ処理した８ビット信号をソースドライバに入力する構成が考えられる。
電流ドライバの出力を６ビットから８ビットに拡張する方法としては、トランジスタ１０３の個数を２５５個用意する方法があるが、この方法の場合、従来（６３個のトランジスタ１０３）の方法に比べ、４倍のトランジスタ１０３が必要となりソースドライバの面積もこれに応じて増加する。出力段トランジスタの全チップ面積に占める割合は７割程度あることから、単純には６ビット時に比べ、約３倍の大きさとなる。コストの面において大きなインパクトがある。
また、近年携帯情報端末においても多色化が進み、６万５千色もしくは２２万色表示が主流となってきている。ドライバＩＣの入力信号がＲＧＢデジタルインターフェースの場合１６ビットもしくは１８ビット必要となる。従って１６から１８本の入力信号線数がデータの転送のみで必要となる。他にもシフトレジスタの動作用信号や、各種レジスタの設定などのために信号線が必要となる。
そのため配線数が多くなり、例えば図３のように、表示パネル３３に対し、コントロールＩＣ３１からソースドライバＩＣ３６間の配線が多くなる。そのため、フレキシブル基板３２が大きくなったり、多層基板を用いるなどコストが高くなる問題があった。

そこで、上記の課題を考慮し、本発明は、電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができる、電流出力型半導体回路、それを利用した表示駆動用ソースドライバ、表示装置、電流出力方法を提供することを目的とする。
また、本発明の別の目的は、配線数が少なくなる電流出力型半導体装置、それを利用した表示駆動用ソースドライバ、表示装置、信号入出力方法を提供することである。
上記課題を解決するために、第１の本発明は、所定の電流を出力する第１の単位トランジスタを有して下位Ｎ（Ｎは自然数）ビットを出力する第１の電流源群と、
前記所定の電流よりも大きい電流を出力する第２の単位トランジスタを有して上位Ｍ（Ｍは自然数、（Ｎ＋Ｍ）≧３）ビットを出力する第２の電流源群と、を備える、電流出力型半導体回路である。
第２の本発明は、前記第１の単位トランジスタが出力する電流は、前記第２の単位トランジスタが出力する電流の１／２^Ｎである、第１の本発明の電流出力型半導体回路である。
第３の本発明は、前記第１の単位トランジスタのチャネル長をＬ１とし、そのチャネル幅をＷ１とし、前記第２の単位トランジスタのチャネル長をＬ２とし、そのチャネル幅をＷ２とすると、Ｌ１×Ｗ１＜Ｌ２×Ｗ２である、第１の本発明の電流出力型半導体回路である。
第４の本発明は、前記Ｌ２×Ｗ２は、前記第２の単位トランジスタの出力電流のばらつきが、前記第１の単位トランジスタの出力電流のばらつきの許容値以下である値のうちの最大値である、第３の本発明の電流出力型半導体回路である。
第５の本発明は、前記Ｍは６であり、前記Ｎは２である、第１の本発明の電流出力型半導体回路である。
第６の本発明は、第１の本発明の電流出力型半導体回路を備える表示駆動用ソースドライバである。
第７の本発明は、第６の本発明の表示駆動用ソースドライバと、
前記ソースドライバに接続された電流駆動型画素と、を備える、表示装置である。
第８の本発明は、所定の電流を出力する第１の単位トランジスタを有する第１の電流源群から下位Ｎ（Ｎは自然数）ビットを出力する工程と、
前記所定の電流よりも大きい電流を出力する第２の単位トランジスタを有する第２の電流源群から上位Ｍ（Ｍは自然数、Ｎ＋Ｍ≧３）ビットを出力する工程と、を備える、電流出力方法である。
第９の本発明は、少なくとも駆動用電流信号を出力する駆動信号信号出力段を有するドライバと、
前記ドライバとは別に構成され、少なくとも映像信号および各種制御用のコマンドデータ信号を発生する制御回路とを備え、
前記映像信号と前記コマンドデータ信号は前記制御回路より同一信号線を介して、かつその電源のオンからオフの間にそれぞれの信号が互いに時間をずらして出力され、前記ドライバに入力される、電流出力型半導体装置である。
第１０の本発明は、少なくとも駆動用電流信号を出力する駆動信号信号出力段を有する駆動用のドライバと、
前記ドライバとは別に構成され、少なくとも映像信号および各種制御用のコマンドデータ信号を発生する制御回路とを備え、
前記映像信号は同一信号線を介して、３原色の各色に対応する映像信号毎に、その電源のオンからオフの間にそれぞれの信号が互いに時間をずらして出力され、前記ドライバに入力される、電流出力型半導体装置である。
第１１の本発明は、前記ドライバに入力する信号を、前記映像信号とコマンドデータ信号に分配する分配回路を備えている、第９または第１０の本発明の電流出力型半導体装置である。
第１２の本発明は、第９または第１０の本発明の電流出力型半導体装置を備える、表示装置駆動用ソースドライバである。
第１３の本発明は、第１２の本発明の表示装置駆動用ソースドライバを備える、表示装置である。
第１４の本発明は、少なくとも駆動用電流信号を駆動信号信号出力段を有するドライバから出力する工程と、
前記ドライバとは別に構成された制御回路から、少なくとも映像信号および各種制御用のコマンドデータ信号を発生する工程と、
前記映像信号と前記コマンドデータ信号とを前記制御回路から同一信号線を介して、かつ電源のオンからオフの間にそれぞれの信号を互いに時間をずらして、前記ドライバに入力する工程と、を備える、信号入出力方法である。
本発明の電流出力型半導体回路、表示用駆動装置、表示装置、電流出力方法によれば、電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができる。

図１は、本発明における電流出力型半導体回路の入力信号波形を示した図である。
図２は、ドット分の映像信号ごとにプリチャージを行うかどうか外部から選択できるようにしたときのドライバＩＣのブロック図である。
図３は、複数のソースドライバＩＣを用いた表示パネルを示した図である。
図４は、有機発光素子の構造を示した図である。
図５は、
（ａ）有機発光素子の電流−電圧−輝度特性を示した図である。
（ｂ）有機発光素子の電流−電圧−輝度特性を示した図である。
図６は、カレントコピア構成の画素回路を用いたアクティブマトリクス型表示装置の回路を示した図である。
図７は、
（ａ）カレントコピア回路の動作を示した図である。
（ｂ）カレントコピア回路の動作を示した図である。
図８は、定電流源回路の例を示した図である。
図９は、プリチャージパルス、プリチャージ判定信号と印加判定部出力の関係を示した図である。
図１０は、従来の電流出力型ドライバの各出力へ電流を出力するための回路を示した図である。
図１１は、図１０の階調表示用電流源１０３のトランジスタサイズと出力電流ばらつきの関係を示した図である。
図１２は、
（ａ）カレントコピア構成の画素回路において、画素にソース信号線電流が流れるときの等価回路を示した図である。
（ｂ）カレントコピア構成の画素回路において、画素にソース信号線電流が流れるときの等価回路を示した図である。
図１３は、１出力端子における電流出力とプリチャージ電圧印加部及び切り替えスイッチの関係を示した図である。
図１４は、
（ａ）各トランジスタ群を構成するトランジスタのチャネルサイズとばらつきの関係を示した図である。
（ｂ）各トランジスタ群を構成するトランジスタのチャネルサイズとばらつきの関係を示した図である。
図１５は、１水平走査期間内でのプリチャージ電圧を行う期間と階調データに基づく電流を出力する期間の関係を示した図である。
図１６は、差動入力が可能となるソースドライバの入力部の回路構成を示した図である。
図１７は、
（ａ）階調データとプリチャージ判定信号の関係を示した図である。
（ｂ）階調データとプリチャージ判定信号の関係を示した図である。
（ｃ）階調データとプリチャージ判定信号の関係を示した図である。
図１８は、入力シリアル電流を各信号に分配する回路を示した図である。
図１９は、図２５及び図１４（ａ）に示す出力段を用いたソースドライバにおける出力電流の隣接端子間のばらつきと階調の関係を示した図である。
図２０は、ｎ型トランジスタを用いた場合のカレントコピアを用いた画素回路を示した図である。
図２１は、
（ａ）本発明の実施の形態を用いた表示装置として、テレビに適用した場合を示した図である。
（ｂ）本発明の実施の形態を用いた表示装置として、テレビに適用した場合を示した図である。
図２２は、本発明の実施の形態を用いた表示装置として、デジタルカメラに適用した場合を示した図である。
図２３は、本発明の実施の形態を用いた表示装置として、携帯情報端末に適用した場合を示した図である。
図２４は、本発明の実施の形態を用いた半導体回路の電流出力部の概念を示した図である。
図２５は、図２４の構成において、電流源をトランジスタで構成した場合を示した図である。
図２６は、図２４もしくは図２５に示した電流出力部による入力信号の階調対出力電流の関係を示した図である。
図２７は、８ビットデータのうち下位１ビットをあるサイズのトランジスタ構成で出力し、残りの上位７ビット分を下位１ビットのトランジスタに比べてドレイン電流量の多くなるトランジスタを用意し、トランジスタの個数により階調表示を行う電流出力段を示した図である。
図２８は、色ごとにシリアルで高速にデータを入力することでソースドライバの入力信号線数を減らした場合のデータ転送時のタイムチャートを示した図である。
図２９は、色ごとにシリアルで高速にデータを入力することでソースドライバの入力信号線数を減らした場合のコマンド転送時のタイムチャートを示した図である。
図３０は、１水平走査期間における図２８及び図２９の転送順序を示した図である。
図３１は、図６もしくは図４４におけるＥＬ電源線の配線を示した図である。
図３２は、８ビット映像入力に対し、下位２ビットと上位６ビット間の電流の大小関係をトランジスタチャネル幅により調整し、各ビット内ではトランジスタの個数により電流を変化させた出力段の構成において、最上位ビットに対応する電流源にさらに電流源を追加できる構成を示した図である。
図３３は、階調１２７と階調１２８の電流差を示した図である。
図３４は、図２５の２５６階調表示のドライバにおけるトランジスタ２４１出力電流値の理論値からのずれの許容限と表示階調の関係を示した図である。
図３５は、図３９の出力段を持つソースドライバにおいて、階調反転を検出し補正を行う際の回路構成を示した図である。
図３６は、階調３と階調４の階調差を示した図である。
図３７は、階調１３１と階調１３２の階調差を示した図である。
図３８は、階調に応じた電流、階調に応じた電圧を１水平期間内でいずれか１つを選択し出力するか、時間的に順に出力するようにできるようにした場合の出力段の構成を示した図である。
図３９は、嵩上げ信号線を用いたときの最上位ビット電流源電流嵩上げ機能付きの電流出力段を示した図である。
図４０は、プリチャージ電源２４の電圧が複数あり、複数の電圧のどれを選択し出力し電流出力を行うか、電流出力のみを行うことが可能なソースドライバにおけるプリチャージパルス、プリチャージ判定信号とソース信号線の関係を示した図である。
図４１は、本発明におけるプリチャージ電圧を出力するかどうかを判定するフローチャートを示した図である。
図４２は、本発明のプリチャージ印加方式を実現するためのプリチャージ判定信号生成部を示した図である。
図４３は、階調反転が起こった場合に嵩上げ信号のレベルを変更することで階調反転をなくす機能を有するソースドライバの構成の一例を示した図である。
図４４は、カレントミラー形式の画素構成を用いた表示装置を示した図である。

符号の説明

１１ 映像データ
１２ データ線
１３ アドレス
１４ 振り分け後データ
１５ クロック
１６ スタートパルス
２０ 電子ボリューム制御信号
３１ コントロールＩＣ
３２ フレキシブル基板
３３ 表示パネル
３４ 表示領域
３５ ゲートドライバ
３６ 電流出力型ソースドライバＩＣ
３６ ソースドライバ
４１ 陰極
４２ 有機層
４３ 陽極
４４ 電源
５１ 出力イネーブル
５４ 階調データ
６５ 蓄積容量
８１ 抵抗
８２ 演算増幅器
８３ トランジスタ
８４ 抵抗
８５ 電圧調節部
８６ 電源線
８７ 切り替え手段（スイッチ）
８８ 制御データ
８９ 基準電流線
８９ 基準電流線
１０２ 分配用ミラートランジスタ
１０３ 階調表示用電流源
１０４ 電流出力
１０６ デジタルアナログ変換部
１０７ 共通ゲート線
１０８ スイッチ
１８１ クロックＢ
２０３ ＥＬ電源線
２０４ａ ゲート信号線１
２０４ｂ ゲート信号線２
２１４ 映像信号
２１５ 筐体
２２１ 本体
２２２ 撮影部
２２３ シャッタスイッチ
２２４ ファインダー
２２５ 表示パネル
２３１ アンテナ
２３２ キー
２３３ 筐体
２３４ 表示パネル
２４１ トランジスタ
３１１ 基板
３１３ ＥＬ電源線
３８８ プリチャージ電圧信号

（実施の形態１）
以下、本発明の実施の形態１の電流出力型半導体回路の構成および動作を図を用いて説明する。
本発明の電流出力型半導体回路では、追加する２ビット分に関しては、従来の６ビット分の下位側に追加する。そのためこれまでの６ビット出力に用いた階調表示用電流源１０３の電流値の４分の１を出力する電流源を用意し、これを３つ追加することで２５６階調出力を行う。図２４に８ビット出力を行う電流出力段の概念図を示す。
８ビット化により増加するトランジスタ数は３個であるため、上位側に追加するのに比べ回路規模の増加が小さい構成が実現可能である。
白表示（最高階調表示）での電流値の調整は“Ｉ”の値を調整すれば良く、この“Ｉ”の値は図８の構成の基準電流８９を制御すれば変化できるため、アプリケーションに応じて制御データ８８を入力することで実現する。
図２４の構成をトランジスタで実現したときの例を図２５に示す。上位６ビット分のトランジスタ２５２は、本発明の第１の単位トランジスタに一例として対応し、下位２ビット分のトランジスタ２５１は、本発明の第２の単位トランジスタに一例として対応する。トランジスタ群２４１ａ、２４１ｂは、本発明の第１の電流源群に一例として対応し、トランジスタ群２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ、２４２ｅ、２４２ｆは、本発明の第２の電流源群に一例として対応する。入力映像信号データＤ［７：０］に対して、Ｄ［０］とＤ［１］間、Ｄ［２］からＤ［７］間では、ビット毎の重みを出力に接続されるトランジスタの個数を変化することで表現し、下位２ビットと上位４ビット間の重み付けはトランジスタのチャネル幅によりきめた。トランジスタ２５１と２５２では、２５２の方がチャネル幅がおよそ４倍となるように設計する。ただし、チャネル幅の比と出力電流の比がぴったり一致するわけではないため、３．３倍から４倍の間でシミュレーションやＴＥＧトランジスタ実測データを元に、トランジスタのチャネル幅の割合を決定することでより階調性の高い出力段を構成できる。
出力電流は各ビットに接続された電流源トランジスタの数により決まり、１つのトランジスタに流れる電流量を個数分積み重ねるような形で、出力電流を変化させる。図２４及び図２５の８ビット出力の場合、階調と出力電流特性は図２６のようになる。（なお紙面の関係上、下位６４階調のみを図示）上位６ビットのトランジスタ２５２により２６２の領域で示される電流が出力され、下位２ビットのトランジスタ２５１により２６１の領域で示される電流が出力される。２６２の電流はトランジスタの個数の違いにより電流値を変えているため、刻み幅のばらつきは１％以下にできる。出力電流の大部分は２６２の部分であるため、２６１の部分の電流に多少ばらつきが生じても階調のリニアリティに影響を与えない。また２６１の刻み幅が所定の値に比べ増減しても、４階調に１回のみ刻み幅が異なる部分がでるだけで、２６２と２６１の出力電流に対する割合を考慮すると実用上は問題ない。２６２の電流割合が小さくなる低階調領域では、人間の目の特性上輝度差を認識しにくく、刻み幅のばらつきは更に目立たなくなるため、問題ない。
上位６ビット分のトランジスタ２５２による隣接端子間の出力ばらつきは６ビットドライバのものと同一のものを用いていることから、ばらつきは２．５％以内となり、出力電流ばらつきによる縦筋は発生しないことを確認済みである。
一方新たに足した２ビット分のトランジスタについては、チャネル幅を単純に４分の１にしただけでは、トランジスタのチャネル面積が小さくなることから、ばらつきが増加し、２．５％を超える。（隣接端子間の出力電流ばらつきはトランジスタ面積の平方根に反比例する）
図１９に図２５の出力段の構成における階調と隣接間電流ばらつきの関係を示す。単純に下位２ビット分のトランジスタ２５１のサイズを小さくした場合には、実線１９１及び破線１９２で示す階調とばらつきの関係となり、階調３以下でばらつきが２．５％を超える問題がある。単純にチャネル幅を４分の１にした場合でのばらつきと階調の関係を図１４（ｂ）に示す。階調１から３ではばらつきが２．５％を超えるため、許容できない。
そこで、本発明では階調１から３の出力に寄与する３つのトランジスタ２５１のみ（トランジスタチャネル幅）／（トランジスタチャネル長）の値を維持し、出力電流は変化させずに、チャネル幅とチャネル長を大きくしてチャネル面積を大きくすることでばらつきを低減させる。図１４（ａ）に例を示す。この場合ではチャネル長、チャネル幅共に２倍とし、チャネル面積を４倍とすることで全ての階調でばらつきを２．５％以内とした。
なお本例では、理論上の数値を述べており、実際にはトランジスタ群２４１ａ及びトランジスタ群２４１ｂのチャネル幅はこの値よりも大きくなる。大きくなる方向に作成するため、出力電流のばらつきに対しマージンを持つ方向に進むため、理論値でまず計算設計し、最後に実測データに基づいて変更すればよい。
この方法によるチップ面積の増加は全体の７割に対し１．０５倍であることから、全体としては１．０４倍程度の増加となるため、増加率が少なくかつ、ばらつきが見えない表示が可能となる。また階調とばらつきの関係も図１９に示す１９１と１９３の実線で示した関係となり全階調でばらつき２．５％を実現した。
更に、トランジスタ群２４１とトランジスタ群２４２のトランジスタ群はそれぞれ異なるサイズで形成されているため、シミュレーションと実測値とのずれからトランジスタ群２４２の電流出力に対し、トランジスタ群２４１の電流出力が大きくなったり、小さくなったりする。
トランジスタ群２４１の電流出力がトランジスタ群２４２の出力電流に対して小さくできたとしても出力が０であったり、負の電流が流れるわけでもないため階調反転は起こらないため、問題はない。
一方で、トランジスタ群２４１の電流出力がトランジスタ群２４２の出力電流に対して大きくなった場合にはトランジスタ群２４１のトランジスタが出力に寄与する階調と寄与しない階調が隣接する階調間で階調反転が起こる可能性がある。例えば階調３と４の間や、１２７と１２８の間である。
階調３と４の間では、図３６に示すように３３％の輝度差がある。出力ばらつきは図１４に示すように２．５％程度であるから、仮に階調差が小さくなる方向にばらつきが発生したとしても３０％の差はある。従って、シミュレーション値に比べ、実際のトランジスタ群２４１の電流出力が３０％大きくなっても問題はない。
階調１２７と１２８の間では、図３３に示すように０．７９％の階調差となる。階調１２７のうち１２４階調分と、階調１２８は同一サイズのトランジスタ２４２により出力されるため、ばらつきは隣接間ばらつきと同様に０．５％程度である。そのため階調差は最小で０．２９％になる可能性がある。トランジスタ群２４１のトランジスタによる電流が大きくなっても、全体として０．２９％までに抑えられればよい。トランジスタ群２４１のトランジスタの電流は最大でも１２．３％までであれば階調反転することはない。
階調１２８を超える場合、例えば階調１３１と１３２間では、図３７に示すように、階調差は０．７５％であるが、いずれもトランジスタ群２４２ｆの電流出力を持ち、異なるのはトランジスタ群２４２ａ、トランジスタ群２４１ａ、トランジスタ群２４１ｂの３つである。トランジスタ群２４２ｆに比べ、トランジスタ群２４２ａの電流は３２分の１であり、トランジスタのばらつきによる電流値の変化は１２８階調以下の場合に比べ小さくなる。この場合０．０８％小さくなる可能性があり、その結果トランジスタにばらつきがあったとしても０．６７％の輝度差となる。１２７と１２８間に比べ輝度差が大きくなること、トランジスタ群２４１の電流出力の占める割合が小さくなることから少なくとも１２７と１２８間に比べてトランジスタ群２４１のトランジスタの電流が大きくなっても問題はない。
トランジスタ群２４１のトランジスタの電流量がシミュレーション値（理論値）よりも大きくなっても階調反転が起きない範囲と、表示階調との関係を図３４に示す。
図３４によると、最も理論値からのずれを許さないのが、１２７と１２８階調間で、この場合に１２．３％である。少なくとも理論値と実際の値が１２％ずれなければ、階調反転がおきずに電流出力が実現できる。
図２４及び図２５の構成における８ビットドライバにおいて、下位２ビット（トランジスタ群２４１で出力）と上位６ビット（トランジスタ群２４２で出力）のトランジスタサイズを変えたとしても、階調反転なく表示することが可能となる。
最も階調反転が起きやすいのは階調１２７と階調１２８の間であるため、この２階調間で階調反転が発生した場合でもリペアにより階調反転をなくす回路を組み込んだ電流出力段２３の１出力の回路構成を図３２に示す。
図２５の構成に比べ、１２８階調以上での電流増加用トランジスタ３２２と切り替え部３２１が加えられたことが特徴である。
切り替え部３２１の端子３２３は３つありそれぞれ、電流増加用トランジスタ３２２、グランド電位、電流源２４２ｆに接続されている。
切り替え部３２１では通常は、３２３ａと３２３ｂが接続され、３２３ｃは未設続状態となっている。そのため、電流増加用トランジスタ３２２は電流出力には影響しない。階調反転がない場合にはこの状態で出荷する。
一方で、トランジスタ群２４１の電流が多くなった場合に階調反転が起こった場合には、１２８階調以上の電流を増加させて、階調反転を防止するため、レーザーなどによって切り替え部３２１の接続を変更し、端子３２３ａと３２３ｃを接続させる。
これにより、１２８階調以上の電流が増加し、階調反転を防止できる。
電流増加用トランジスタ３２２の電流はトランジスタ群２４１ａの電流の１０％程度の電流を出力するようなものとする。トランジスタ群２４１の電流が１２．３％を超えると１２７と１２８階調間で反転が起こるためそれを救済するには１０％程度としておく。トランジスタ群２４１の電流が２２％ずれると、１２７と１２８階調間での階調反転を防止できないが、この場合には、すでに６３と６４階調間でも階調反転がおこる。６３と６４階調間での補正はこの回路では不可能であるため、２２％のずれを考慮する必要がない。
そのため本発明では最も階調反転が起きやすい階調間のみの階調反転のみを救済できるようにする構成としたため、電流増加用トランジスタ３２２の電流はトランジスタ群２４１ａの電流の１０％程度のものでよい。
この電流増加用トランジスタ３２２による隣接間ばらつきへの影響は、１２８階調の電流に対し、３２２の出力電流は１２８０分の１であることから、全体の０．０８％であるため無視できる。トランジスタ群２４１ａやトランジスタ群２４１ａの４分の１程度の大きさで作っても問題ない。
各出力に切り替え部３２１を設けたことで階調反転の可能性が小さいドライバＩＣが実現した。これにより、レーザー加工などにより不良品を良品にすることができ歩留まりがあがることが期待できる。
しかし、１出力毎にレーザー加工を行うとなると、加工に時間がかかることによる作業工数の増大、コストの増加を招くこととなり、歩留まりの上昇の効果ほど値段が下がらない可能性がある。
そこで、図３９に示すように電流増加用トランジスタ３２２と電流源２４２ｆの接続を切り替え手段３９１を介して行い、嵩上げ信号３９２により切り替え手段３９１を制御することで外部コマンド入力により嵩上げ信号３９２を用いて１２８階調目の電流を容易に嵩上げできる構成を考えた。
嵩上げ信号６１２は出力ごとに設定できればよいが、この場合信号線ごとの嵩上げ信号６１２の値を保持するラッチが必要である。各ラッチへの信号の分配は映像信号を分配するために用いるシフトレジスタを共用すれば１ビットの信号入力３９２により可能である。しかしラッチを信号線分設けるため回路規模が大きくなる問題がある。ラッチ部２２が保持すべきデータのビット数が各ソース線で１ビット増加する。回路規模が大きくなっても良い場合もしくは微細プロセスを用いて、全体に占めるラッチ部の面積が小さい場合には出力毎に嵩上げ信号を制御して嵩上げするしないを決めてもよいが、階調反転が起きる場合には、シミュレーション値と実測値がかけ離れた場合に発生することから、基本的には全ての端子共通で、電流増加用トランジスタ３２２の要不要の判定がなされるはずである。
そこで嵩上げ信号線３９２は１つのソースドライバ内において全て共通の１本の信号線とし、この信号線の制御によって、全ての出力で１２８階調以上の電流を増加させるかどうかを決める。
この信号線は例えば、通常はローレベルとし、切り替え部３９１が非導通状態として置くが、レーザー加工で、嵩上げ信号線３９２をハイレベルに切り替えることで、全出力一括で制御するようにすれば、短期間でリペアを実施できる。図４３に示すような回路４３１を形成すれば実現可能である。
更に、ソースドライバＩＣ３６内部にＲＯＭ３５１を構成できる場合には、外部制御信号により、ＲＯＭ３５１の値を書き込み、階調反転が起きたＩＣではＲＯＭ３５１には嵩上げ信号線３９２をハイレベルにするように、階調反転が起きないＩＣではＲＯＭ３５１には嵩上げ信号線３９２をローレベルにするように書き込みを行うようにすればよい。
例えば図３５のように、ＲＯＭ３５１にはＰＣなど３５２からの信号を検査時に入力できるようにして、出力電流測定手段３５３の電流値により階調反転が起きているかどうかをＰＣなど３５２で検出し、階調反転が起きたときにＲＯＭ３５１にはハイレベルの信号を書き込むようにする。階調反転が起きない場合にはＲＯＭ３５１にはローレベルの信号を書き込む。これにより、自動的に階調反転を補正するかどうかを判定でき、人手を介さずに、不良品をレスキューできるようになり、高速にかつ、安価にＩＣを提供できるようになった。
以上の説明においては、ソースドライバは８ビットとして説明を行ったが、８ビットでなくても本発明を実現できる。また、下位２ビットと上位６ビットの組み合わせ以外でも図２７に示すように、下位１ビットと上位７ビットの組み合わせでも実現可能である。下位Ｎビットをあるトランジスタサイズで形成し、上位Ｍビットを別のトランジスタサイズで形成することで、（Ｎ＋Ｍ）（≧３）ビット出力の電流ドライバを実現できる。この場合、下位Ｎビットのトランジスタは上位Ｍビットのトランジスタの電流出力の１／２^Ｎの電流を出力すれば最もよい。しかし、階調を表現することができれば、下位Ｎビットのトランジスタよりも上位Ｍビットのトランジスタの電流出力が大きければよいという場合も考えられる。
ＮとＭの関係は、Ｎ≦Ｍであることが好ましい。Ｎが大きくなるにつれてＮビットに対応するトランジスタの電流出力割合が大きくなるため、Ｎビットに対応するトランジスタの電流値の理論値からのずれの影響が大きくなる。例えば８ビットドライバの時には、Ｎ＝２、Ｍ＝６のときでは、１２．３％までずれを許容できるが、Ｎ＝３、Ｍ＝５のときでは５．２６％、Ｎ＝４、Ｍ＝４では２．４６％までしかずれを許容できない。２．４６％となると、隣接間ばらつきと同一レベルであり、この程度が理論値と実測値のずれを制御できる最小値である。
それゆえ、８ビットドライバではＮ＝４が最大値となる。
一般的に（Ｎ＋Ｍ）ビットドライバにおいても、下位トランジスタ（Ｎビット分）の理論値からのずれの影響を少なくするため、Ｎ≦Ｍである必要がある。またＮ≦Ｍであっても、隣接階調間の階調性を良くするためには、Ｎ≦４であることが好ましい。
なお本発明では表示素子として、有機発光素子で説明を行ったが、無機エレクトロルミネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。
ガンマ補正をかけた８ビットの信号を入力し、ソースドライバＩＣ３６を利用して表示を行うと、ＦＲＣを用いずともガンマ補正のかかった表示を実現することが可能となる。そのためより低階調側の表示がしやすくなり（ＦＲＣによるフリッカの影響がなくなる）表示品位の高い表示装置が実現できる。
図２１から図２３に示すような表示装置に必要不可欠なドライバＩＣ３６である。
ここまでは画素６７の用いられるトランジスタがｐ型のトランジスタの時の例を示したが、ｎ型トランジスタを用いても同様に実現可能である。
図２０はカレントミラー型の画素構成をｎ型トラシジスタで形成したときの１画素分の回路である。電流が流れる向きが逆になり、それに伴って電源電圧が変わる。従ってソース信号線２０５を流れる電流はソースドライバＩＣ３６から画素６７に向かって流れる必要がある。出力段の構成はドライバＩＣ外部に電流を吐き出すようｐ型トランジスタのカレントミラー構成となる。基準電流の向きも同様に反転する必要がある。
このように画素に用いるトランジスタがｐ、ｎ両方において適用することが可能である。
（実施の形態２）
本発明の実施の形態２の電流出力型半導体装置における電流出力型ソースドライバＩＣ３６の構成を図２に示す。出力数は単に１出力あたりに必要なシフトレジスタ２１及びラッチ部２２、電流出力段２３、プリチャージ電圧印加判定部５６、電流出力／プリチャージ電圧選択部２５の数を出力数の増減におうじて、増減させることで実現可能であるため、任意の出力数に対応可能である。（ただし、出力数が増加するとチップサイズが大きくなりすぎることと、汎用性がなくなるため６００程度くらいが実用上最大である）
本発明のドライバＩＣ３６の映像信号は制御ＩＣ２８から信号線１２及び１３により入力される。これを分配部２７により映像信号及び各種設定信号を振り分け、映像信号のみをシフトレジスタ部２１に入力する。シフトレジスタ部２１及び２つのラッチ部２２により各出力端子に分配する。分配された映像信号は電流出力段２３に入力される。電流出力段２３では、映像信号と基準電流生成部２６により生成された基準電流から、階調に応じた電流値を出力する。ラッチ部のうちプリチャージ判定信号データは、プリチャージ電圧印加判定部５６に入力される。一方プリチャージ電圧印加判定部５６では、ラッチ部２２によりラッチされたプリチャージ判定信号と、プリチャージパルスにより、プリチャージ電源２４から供給される電圧を出力５３に出力するかどうかのスイッチを制御する信号を生成する。これによりプリチャージ電圧印加判定部５６の出力信号に応じてドライバＩＣ３６の外部に階調に応じた電流を出すか、プリチャージ電源２４から供給される電圧を供給するか選択する電流出力／プリチャージ電圧選択部２５を介してドライバＩＣ３６外部に電流もしくは電圧が出力される。
プリチャージ電源２４から出力される電圧は、表示パネルに黒を表示するために必要な電圧値となる。このプリチャージ電圧を印加する方法はアクティブマトリクス型表示装置に電流出力に応じて階調表示を行うためのドライバＩＣ３６特有の構成である。
例えば図６に示す画素構成のアクティブマトリクス型表示装置において、ソース信号線からある画素に所定電流値を書き込む場合について考える。プリチャージを行わない場合、つまりプリチャージ回路がない場合、ソースドライバＩＣ３６の出力段から画素までの電流経路に関係する回路を抜き出した回路は図１２（ａ）のようになる。
階調に応じた電流ＩがドライバＩＣ３６内から、電流源１２２という形で引き込み電流として流れる。この電流はソース信号線６０を通じて、画素６７内部に取り込まれる。取り込まれた電流は駆動トランジスタ６２を流れる。つまり、選択された画素６７においてＥＬ電源線６４から駆動トランジスタ６２、ソース信号線６０を介して、ソースドライバＩＣ３６に電流Ｉが流れる。
映像信号が変化して電流源１２２の電流値が変化すると、駆動トランジスタ６２及びソース信号線６０に流れる電流も変化する。そのときソース信号線の電圧は駆動トランジスタ６２の電流−電圧特性に応じて変化する。駆動トランジスタ６２の電流電圧特性が図１２（ｂ）である場合、例えば電流源１２２が流す電流値がＩ２からＩ１に変化したとすると、ソース信号線の電圧はＶ２からＶ１に変化することになる。この電圧の変化は電流源１２２の電流によっておこる。
ソース信号線６０には浮遊容量１２１が存在する。Ｖ２からＶ１までソース信号線電圧を変化させるにはこの浮遊容量の電荷を引き抜く必要がある。この引き抜きにかかる時間ΔＴは、ΔＱ（浮遊容量の電荷）＝Ｉ（ソース信号線に流れる電流）×ΔＴ＝Ｃ（浮遊容量値）×ΔＶとなる。ここでΔＶ（白表示時から黒表示時間の信号線振幅）は５［Ｖ］、Ｃ＝１０ｐＦ、Ｉ＝１０ｎＡとすると、ΔＴ＝５０ミリ秒必要となる。これはＱＣＩＦ＋サイズ（画素数１７６×２２０）を６０Ｈｚのフレーム周波数で駆動させるときの、１水平走査期間（７５μ秒）よりもながくなるため、仮に、白表示画素の下の画素に黒表示を行おうとすると、ソース信号線電流が変化途中に画素に電流を書き込むためのスイッチトランジスタ６６ａ、６６ｂが閉じてしまうため、中間調が画素にメモリーされることにより白と黒の中間の輝度で画素が光ってしまうことを意味する。
階調が低くなるほどＩの値が小さくなるため、浮遊容量１２１の電荷を引き抜きにくくなるため、所定輝度に変化する前の信号が画素内部に書き込まれてしまうという問題は、低階調表示ほど顕著に現れる。極端にいうと黒表示時は電流源１２２の電流は０であり、電流を流さずに浮遊容量１２１の電荷を引き抜くことは不可能である。
そこで、電流源１２２にくらべてインピーダンスの低い電圧源を用意し、必要に応じてソース信号線６０に印加する構成をとることにした。この電圧源が図２のプリチャージ電源２４に相当し、印加できるための機構が２５である。
１つのソース信号線６０に対する概略回路を図１３に示す。プリチャージ電源２４から供給される電圧をソース信号線６０に印加することで、浮遊容量１２１の電荷を充放電できるようにした。プリチャージ電源２４から供給される電圧は、図１２（ｂ）の特性に応じて各階調電流に対応した電圧を供給できるようにしてもよいが、電圧発生回路にもデータ５４に応じたデジタルアナログ変換部が必要となるため回路規模が大きくなる。小型のパネル（９インチ以下）では、浮遊容量１２１の容量値が１０〜１５ｐＦであることや、画素数が少ないため、垂直走査期間が比較的長く取れることから、実用上はプリチャージ電源２４で発生する電圧は最も電流値の書き込みが難しい黒階調に対応した電圧のみ発生することが費用（チップ面積）対効果の面で十分であるといえる。（なお大型、高精細パネルにおいては、あとで説明する図３８に示すように、デジタルアナログ変換部を用いたドライバＩＣも考えられる。）
小型パネルにおいてはプリチャージ電源２４から発生する電圧は１つでよく、データによって、電圧を出力するかどうかの判定を行い、スイッチ１３１の制御さえすればよくなる。つまり、ある映像信号に対応する電流出力を行う前に、電圧源２４を印加するかどうかを判別する１ビットの信号線（プリチャージ判定信号）を用意する。
図１３の回路構成における電圧印加判定動作を図９に示す。プリチャージ判定信号５５により、電圧を印加するかどうかを判定する。この例では、“Ｈ”レベルでは電圧印加あり、“Ｌ”レベルを電圧印加なしとしている。
画素回路６７内部の駆動トランジスタ６２のゲート電圧がプリチャージ電源２４の出力電圧と同じになる時間は、ソース信号線６０の配線容量及び配線抵抗の積で表される時定数で決まる。プリチャージ電源２４出力のバッファサイズ及びパネルサイズにもよるが、１〜５μ秒程度で変化可能である。
電圧により階調表示を行うと、駆動トランジスタ６２の電流−電圧特性のばらつきにより、同一電圧を各画素に供給できたとしても、ＥＬ素子６３に流れる電流が異なり、輝度むらが発生するので、駆動トランジスタ６２のばらつきを補正するために、１〜５μ秒で所定電圧にした後、電流出力を行うようにする。
そのための電圧出力と電流出力の切り替えをプリチャージパルスを用いて行う。プリチャージパルス及びプリチャージ判定信号５５が同時に“Ｈ”の時のみプリチャージ電源２４の電圧を出力し、それ以外の場合では電流出力を行うことで、電圧印加が不要な場合には電流出力を、電圧印加が必要な場合でも電圧印加後電流によりばらつき補正を行うことができるようになる。
プリチャージ電源２４を制御するスイッチ１３１については以上の動作を行うが、電流出力制御部１３３によるスイッチ１３２の動作は図１５のように、電流出力期間１５２ではオンである必要があるが、電圧出力期間においてはオンであってもオフであっても良い。
オフであればプリチャージ電源２４の出力がそのままソースドライバから出力されるので問題ない。一方でオンであってもデジタルアナログ変換部１０６による電流出力先１０４の電圧は負荷によって決まるため、プリチャージ電源２４が出力されていれば、ソース信号線６０の電圧はプリチャージ電源２４と同一電圧となる。そのためスイッチ１３２はどの状態にあっても良い。
そのため、スイッチ１３２及び電流出力制御部１３３はなくても構わない。ただし実際には、プリチャージ電源２４の出力にオペアンプが用いられるとすると、オペアンプから階調表示用電流源１０３に電流が引き込まれるようになり、オペアンプの電流出力能力を高める必要がある。そのため、オペアンプの能力を高めることができない場合には、スイッチ１３２を設け、スイッチ１３１と逆の動作をさせるようにして、オペアンプの電流出力能力不足を補う構成とすることが多い。
スイッチ１３２の有無は、ドライバ設計時のオペアンプの設計次第で決まるものである。オペアンプを小さくする場合にはスイッチ１３２を設け、オペアンプもしくはプリチャージ電源２４がソースドライバ３６外部から供給され、十分に電流出力能力のある電源を用いている場合には、ソースドライバの回路規模を小さくするためにスイッチ１３２と電流出力制御部１３３をなくす構成とすることがある。
プリチャージ電源２４から出力される電圧値が、黒階調時の電流に対応した電圧（以降黒電圧という）のみとしたことから、例えば、階調データ５４が連続した複数の水平走査期間にわたって白の階調を表示するとした場合、ソース信号線は黒、白、黒、白状態を繰り返すことになる。もし、プリチャージを行わない場合、白状態が連続して発生することになる。つまりプリチャージを行うことによりかえって、信号線の変化を激しくすることになる上、白表示時の電流によっては、白になりきらず書き込み電流不足を生じるおそれがある。
そこで、プリチャージ判定信号を用いて、電流が比較的たくさん流れる階調ではプリチャージを行わず、黒階調付近の所定電流に変化しにくい階調のみプリチャージ電源２４のアシストを受けるようにすればよい。例えば階調０（黒）の時のみプリチャージ電圧を入れる期間があり、その他の階調表示時にはプリチャージ電圧を入れないようにすることが最も効果がある。最低階調時の輝度を低くすることでコントラストも上昇し、より美しい絵が表示可能となる。
例えば、図１７（ａ）に示すように、階調データ５４が０の時にのみプリチャージ判定信号５５をたてることで、階調０時のみプリチャージを行うことができる。
また、階調データ５４が０、１の時にプリチャージ判定信号５５をたてれば、階調０、１の時にプリチャージを行うことができる（図１７（ｂ））。
ところで、全画面が黒表示といったソース信号線の変化がないパターンにおいては、１フレームのはじめのみプリチャージ電圧を印加すれば、あとは黒電流のみでも十分所定の階調が流れる。
つまり同じ黒表示時においても、前の水平走査期間でソース信号線に流した電流値によって、電流のみで所定電流値まで変化する時間が異なり、変化量が大きくなるほど、変化に時間がかかる。例えば白表示後の黒表示をするには時間がかかるが、黒表示後に黒表示を行う場合では信号線は駆動トランジスタ６２のばらつき分のみの変化となるため変化に要する時間は短い。
そこで、階調データ５４に同期して、プリチャージ電圧を印加するかどうかを判定する信号（プリチャージ判定信号５５）を色ごとに導入することで、任意の階調で、もしくは同一階調でもプリチャージありなしを選択できるような構成を導入することも可能である。
階調データ５４に対し、プリチャージ判定信号５５を付加する。これに伴い、ラッチ部２２もプリチャージ判定信号をラッチする必要があるため、映像信号ビット数＋１ビットのラッチ部を持つようにする。
図１７（ｃ）では階調０のときでかつ、前期間での階調が０でないときにプリチャージを入れた場合（階調０の時にプリチャージするが、連続する場合には階調０でもプリチャージを行わない）を示している。
この方法では、前の方法と異なり同一階調でも、１水平走査期間前のソース信号線の状態に応じてプリチャージをしたりしなかったりを選択できる利点がある。
なお、このプリチャージ判定信号は制御ＩＣ２８から供給される。制御ＩＣ２８のコマンド操作により図１７（ａ）から（ｃ）に示したようにプリチャージ判定信号５５のパターンを変更させて出力することができる。
ソース信号線の容量や、１水平走査期間の長さに応じて、ソースドライバＩＣ３６外部から柔軟にプリチャージの設定を変更させることが可能であり、汎用性がますという利点がある。
プリチャージ判定信号５５を制御ＩＣ２２で発生させる方法について説明する。入力映像信号に対し、プリチャージをするかどうかの判定を行い、その結果をプリチャージ判定信号５５として制御ＩＣ２２からソースドライバへ出力する。
プリチャージをするかどうかの判定に対し、ソース信号線の電流変化量と、ソース信号線に流れる電流値が所定電流値にまで変化するかどうかに影響するという観点から、１行前の状態による判別、当該行の表示階調による判別、を行う。
例えばソース信号線の状態が、白、黒、黒となる場合には白から黒になるときには変化量が大きく時間がかかるが、黒から黒へのように複数の行にわたり同一階調を表示する場合、同一階調を表示する行に対応する期間でソース信号線電流の変化は、ばらつきを補償する分のみであるため変化量が小さい。
このことを利用して、１行前のデータを参照し１行前のデータと当該データの階調差が大きい場合にのみプリチャージ電圧から電圧出力を行うようにする。前の例では、白から黒に変化する場合にプリチャージを行い、黒から黒への変化時にはプリチャージを行わないようにする。黒から黒へのばらつき補正に必要な変化の時間がプリチャージを行わない分長くすることが可能であり、より補正の精度を高めることが可能となった。これにより１行前の階調と当該行の階調データが同一であるときにはプリチャージをしないということが好ましいことがわかる。
更に、プリチャージをするための電圧は黒状態に対応する電圧のみであることから、１行前の状態に比べ、当該行の輝度が高い場合には、黒状態にせず、所定の電流のみで階調表示を行えばよい。従って、１行前の階調に比べ当該行階調が高い場合には、プリチャージをしないことが好ましいことがわかる。
さらに当該画素が中間調以上の場合は電流量が多いため、所定電流まで変化することが容易となるため、１行前の画素によらずプリチャージは不要となる。ただし、解像度が高い場合や、中間調でも電流量が少ない場合、パネルサイズが大きいなど変化しにくい場合は、１行前の画素が中間調以下の場合にプリチャージを行っても良い。
一般に電流値の変化は、黒から白状態の変化に比べ、白から黒状態に変化する方が難しい。これは、前にも説明したとおり、これから表示する表示階調に応じた電流により１行前のソース信号線の状態から所望のソース信号線の状態まで変化させなければならず、電流値が小さい低階調部ほど変化が難しくなる。更に変化量が多い場合には変化しきる前に、水平走査期間が終わってしまう。そこで変化に時間がかかる、変化量が大きくかつ当該階調が低階調の場合、つまり１行前の画素の階調が中間調以上であるときに、当該画素の輝度が中間調以下となる場合にプリチャージを行うようにすることが効果的である。
１行前が中間調以下であれば、当該画素の輝度が中間調以下の場合でも変化量が少ない分、所定階調を表示できる。
これにより、当該画素の輝度がある階調より大きい場合では、プリチャージを行わず、ある階調以下の場合では、１行前の階調により、１行前のデータに応じて、１行前のデータよりも大きい場合にはプリチャージを行わず、１行前のデータよりも小さい場合にはプリチャージを行うようにする。１行前のデータと同一の場合には当該行の階調によらずプリチャージを行わないとする。
なお１行前データが存在しない１行目のデータに関しては、１行目でのデータを画素に書き込む直前の状態、つまり垂直ブランキング期間でのソース信号線の状態が重要となる。
１フレーム間の中にどの行も選択されない垂直ブランキング期間が一般的に存在する。このときソース信号線はスイッチングトランジスタによりどの画素からも切り離され、電流の流れる経路がなくなる。ソースドライバＩＣの電流出力段が図１３のように構成された場合、垂直ブランキング期間では電流出力１０４の先にはソース信号線しか接続されておらず、階調表示用電流源１０３が電流をソース信号線から引き込もうとしても、電流経路がないため引き込めない。
階調表示用電流源１０３はそのため無理にでも電流を引き込もうとして電流源１０３を構成するトランジスタのドレイン電圧を低下させる。ソース信号線の電位も同時に低下する。
垂直ブランキング期間が終了し、１行目の画素に電流を供給しようとするときにはソース信号線電位の低下が大きくなり、通常の白表示時に比べてもソース信号線電位が低下する。（ここでソース信号線の電位は白表示時が最低で、黒表示時が最高電位となる。図６の画素構成としたとき）そのため、階調に対応した電流値になるまでソース信号線の電位を変化させることが他の行に比べて難しくなる。（必要な変化幅が大きい）
ソース信号線電位の低下が大きい場合、白表示時に比べて更に電位が低下し、１行目に白表示を行う場合でも変化に時間がかかる場合、所定輝度に比べて高い輝度で表示が行われてしまう。垂直ブランキング期間終了後すぐに走査を行う行に関しては表示階調によらず、プリチャージ電圧を出力することが望ましい。
そこで本発明では垂直同期信号を利用して、垂直ブランキング期間の次の行に相当するデータに対応したプリチャージ判定信号では強制的にプリチャージを行うような信号として、１行目の輝度が他行の輝度と異なる問題を解決した。
なお、ソース信号線の電位低下を少しでも和らげる方法として、垂直ブランキング期間においては階調データ５４に黒表示データを入力し、スイッチ１０８を非導通状態とすることでソース信号線電位の低下を抑えてもよい。また、電流出力１０４とソース信号線の間にスイッチを設け、垂直ブランキング期間ではそのスイッチを非導通状態とするようにしてもよい。このスイッチは電流電圧選択部３８５と兼用にしてもよく、スイッチの状態が３値とれるようにして、電流出力、電圧出力、ソース信号線と切り離すというようにすれば、スイッチの構成数を減らすことが可能である。
所定の階調が書き込みにくい現象、特に黒が中間調表示となる現象については、表示画像の平均輝度、点灯率に影響する。点灯率が高い場合には全体的に輝度が高くなっており、少数の黒表示画素が、中間調表示となっていても、視認できない。一方で、点灯率が低い場合にはほとんどの画素の輝度が低く設定されておりこの輝度が正常に表示できない場合には、ほぼ全面の輝度が変化することから、本来の映像からかけ離れた表示となり、表示品位に大きな影響を及ぼす。
そこで、表示品位への影響が少ない点灯率が高い表示では、電流駆動による均一な表示を優先するためにプリチャージをせずに、黒表示輝度の上昇が目立つ点灯率が低い表示においてプリチャージをするような設定ができるようにする。
パネルの点灯率は１フレーム間全ての輝度データを加算することにより算出可能である。この方法で得た点灯率の値により、点灯率が高い場合プリチャージを行わない、点灯率が低い場合にはこれまでの判定結果に基づいてプリチャージを行うようにすることで、低階調表示の画素の輝度を忠実に表示できるようにできる。
以上に示したプリチャージの方法を行うためのフローチャートを図４１に示す。
映像信号と強制プリチャージ信号から強制プリチャージ信号が有効の場合、映像信号によらずプリチャージ電圧を出力する。出力される電圧値は電圧数が複数ある場合には映像信号に応じて変化させてもよい。ここで１行目に対応する映像信号が入力されているときのみ強制プリチャージ信号を有効にすると、１行目のデータは映像信号によらずプリチャージを行い、垂直ブランキング期間にソース信号線電圧が低下することによる電流が所定値まで変化しにくくなる現象を回避することが可能となる。
強制プリチャージ信号が無効の場合、次に入力映像信号の階調を判定する（４１２）。小型パネルや解像度の低いパネルでは電流量が低階調部に比べて多い高階調領域では、所定期間（１水平走査期間）内で電流のみで所定電流値まで変化させることが可能である。そこで４１２において所定電流を書き込むことが可能な階調においてはプリチャージを行わず、電流だけでは所定電流とならない階調ではプリチャージを行うような判定を行う。
次にプリチャージが必要な特定階調以下の場合は４１３に進む。（ここで特定階調については表示パネルにより異なるため外部コマンドにより特定階調を設定できることが好ましい）１行前の映像信号の状態によりプリチャージするしないを判定する。１行前のデータよりも今の映像信号データの方が高階調の場合にはプリチャージにより黒にすると、かえって信号線の変化が大きくなるため、プリチャージをしないようにする。また同様に１行前と同じ階調である場合にでも同様にプリチャージをしないようにする。
これまでの判定ですべてプリチャージを行うと判定した場合について、次に点灯率を参照し、点灯率が高い場合には判定結果によらずプリチャージしないようにする。点灯率が低い場合には判定通りにプリチャージを行う。
なお本説明では４１１から４１４のすべての過程を順に通してプリチャージをするかどうかを判定したが、必ずしも全ての過程がなくてもよい。
なおプリチャージ電源２４の出力が複数ある場合には、スイッチ１３１は複数存在し、印加判定部の出力もプリチャージ電源２４の（電圧出力数＋１）通り考えられる。出力が（電圧出力数＋１）通りあることから、プリチャージ判定信号５５も１ビットではなく、Ｎビット（２^Ｎ≧（電圧出力数＋１）、Ｎは自然数）にする必要がある。ラッチ部２２のビット数もそれに応じて変更することで対応可能である。図４０に２ビットのプリチャージ判定信号５５での例を示す。プリチャージ電源２４の電圧値が３つある場合であり、プリチャージ判定信号が両方とも０のときには電流のみを出力し、全て１の時には、第１の電圧を出力する期間を持ち、５５ａのみ１の時には、第２の電圧を出力する期間を持ち、５５ｂのみ１の時には第３の電圧を出力する期間を持つようにすると、階調に応じてプリチャージ判定信号５５を制御することで、適切なプリチャージ電圧を印加することが可能となる。
本発明によるプリチャージの方法を実現する回路ブロックを図４２に示す。映像信号４１０に対し各ブロックによる判定の結果としてプリチャージするかどうかの判定信号が４１７に出力される。映像信号４１０とほぼ同一タイミングで出力される判定信号４１７により、ソースドライバ側でプリチャージを行うかどうかが決まる。シリアルパラレル変換部４２７は必ず必要というわけではなく、図２の３６で構成されたソースドライバＩＣと組み合わせて実現する際に、ソースドライバ３６の入力インターフェースにあわせるために必要なものである。
映像信号４１０はプリチャージ判定部（４２１）及び記憶手段（４２２）に入力される。
強制プリチャージは図４１の４１１に示すように、映像信号４１０によらず、強制プリチャージ信号４１６が入力されたときにプリチャージを行う、となるため全てのプリチャージ判定ブロックの最終段に、判定結果をマスクする形で挿入すればよい。そのため図４２ではプリチャージフラグ生成部４０８は最終段に構成されている。プリチャージ判定信号４１７は“Ｈ”レベルにてプリチャージをするとするのであれば、このブロックは論理和のみで構成すると所望の動作を実現できる。
１行前のデータが、今のデータよりも小さい場合にはプリチャージを行わないことから、まず１行前と当該行のデータを比較する。そのための回路として、記憶手段４２２と１行前データ比較部４００がある。記憶手段４２２は、ソースドライバ３６の出力数分のデータを保持できる容量を持ち、映像信号を１水平走査期間の間保持することで、１行前のデータを持っておく。この記憶手段４２２の出力と、映像信号４１０を比較することにより、１行前と当該行のデータを比較し、比較結果を次のプリチャージ判定部に入力する。比較結果は、プリチャージするもしくはしないを表す１ビットで出力される。
また電流のみで書き込みが可能な高階調データである場合にはプリチャージを行なわないことから、映像信号４１０を参照し、プリチャージ印加階調判定信号４２９で設定された階調より大きいか、以下かを判別しプリチャージを行うかどうかの信号を出力する。
さらに点灯率により判定を行う。点灯率で判定部４０９により、計算された点灯率データ４２０及び点灯率設定信号４１８から、点灯率設定信号４１８により決められた点灯率を超えた場合にはプリチャージを行うという信号を出力する。
１行前データ比較部及びプリチャージ判定部及び点灯率で判定部の出力と強制プリチャージ信号４１６が入力されるプリチャージフラグ生成部４０８では、強制プリチャージ信号４１６によりプリチャージを行うときには他の信号によらず、プリチャージする信号を４１７に出力する。それ以外の場合では、１行前データ比較部及びプリチャージ判定部及び点灯率で判定部の出力が全てプリチャージするとなったときのみプリチャージするように出力を行う。
これにより映像信号４１０に対応したプリチャージフラグ４１７は図４１のフローに従って判定された結果に対応した出力を行うことになる。
シリアルパラレル変換部４２７は図３のソースドライバ３６の入力インターフェースにあわせるために必要なのであり、各色の映像信号及びプリチャージ出力４１７（色ごとにある）がパラレル転送される場合には不要である。（そのままソースドライバへ出力する）
なお図２の構成では制御ＩＣ２８とソースドライバ３６が別のチップで構成された例を示しているが、同一チップで構成した一体型のチップでも構わない。この場合、図４１や図４２の構成はソースドライバ３６に内蔵される。
プリチャージ電源２４の出力電圧値は電子ボリュームなどで制御できることが好ましい。所定電流を流すためのプリチャージの電圧はＥＬ電源線６４の電圧を基準に決められるためである。図１２においてソース信号線６０に電流Ｉ２を流そうとするとトランジスタ６２のドレイン電流−ドレインゲート間電圧の関係（図１２（ｂ））からソース信号線６０の電位は（ＥＬ電源線６４の電圧）−Ｖ２となる。
一方でＥＬ電源線６４は図３１に示す表示パネルにおいて配線３１３、３１４で各画素に供給されている。全ての画素が白表示の時には最大電流が３１３に流れ、黒表示の時には最小電流が３１３に流れる。このとき３１３の配線抵抗により白表示時には３１５と３１６の点で電位が異なる。一方で黒表示時には３１５と３１６ではほぼ等しい電位となる。つまり白表示時と黒表示時でＥＬ電源線６４の電位がＥＬ電源線３１３の電圧降下により異なる。つまり同じＩ２の電流を流すにしても、ＥＬ電源線３１３の電圧降下量の違いによってソース信号線６０の電圧が異なる。そのため３１３の電圧降下量によってプリチャージ電源２４の電圧値を変化させなければ、ソース信号線の電流が変化しその結果輝度が変化するという問題が発生する。
ＥＬ電源線６４の電圧が異なればソース信号線６０に印加する電圧も異ならせる必要がある。１フレーム内での点灯率データを用いて電圧を変更するようにすればよい。点灯率が高いときはＥＬ電源線３１３に流れる電流が多くなるため、電圧降下が大きくプリチャージ電源２４の電圧値を低くするように電子ボリュームを制御する。一方で点灯率が低いときはＥＬ電源線３１３の電圧降下が小さいため電子ボリュームによりプリチャージ電源２４の電圧値を高くするようにすることでＥＬ電源線３１３の配線抵抗が原因となる輝度ムラをなくすことが可能となる。
一方大型パネルにおいては、所定値まで電流を書き込みすることが困難になるため、特に低階調ではほぼ階調ごとに電圧値を用意して、書き込みを改善する必要がある。更に電圧値を多くするにはプリチャージ用電源２４を多くする方法もあるが、電圧数だけスイッチ１３１も必要となる。特にスイッチは各ソースラインに電源数だけ必要となるため、大きな面積をしめることになる。
電源数（２^Ｎ−１個）に対し、Ｎビットのプリチャージ判定信号５５が必要となり、Ｎビットの信号から（２^Ｎ−１）個のスイッチを制御するためのデコード部が各ソース信号線の印加判定部３９に必要となるため、このデコード部の回路規模がＮの上昇に伴い増大し、チップ面積が大きくなってしまうことも問題である。
これは、各ソースラインにおいてデジタルデータ（階調データ）をアナログ値（プリチャージ電圧）に変換するため、ソースライン毎にデジタルアナログ変換部が必要になるために、出力電圧数が増えるほど回路規模が大きくなる。
そこで図３８に示すようにデジタルアナログ変換部３８１は、半導体回路で１つのみ用意し、シリアル転送されてきたデータをアナログ電圧に変換し、その後、各ソース信号線に分配するようにする。そのためにデジタルアナログ変換部の出力３８２を分配部及びホールド部３８３に入力し各ソース信号線に、階調データに基づいたアナログ電圧を分配し供給する。
一方階調に応じた電流を出力する方法は図２と同様に、階調データ３８６をシフトレジスタ及びラッチ部３８４で各ソース線に分配し、各ソース線にある電流出力段２３により階調に応じた電流を出力するようにしている。
電流もしくは電圧のいずれかを出力するかを決める部分として電流電圧選択部３８５をソース信号線への出力の直前に配置した。プリチャージ判定信号３８０、プリチャージ電圧印加判定部５６とプリチャージパルス５２により、電流電圧選択部３８５を切り替え、電流を出力するか、電圧出力後電流を出力するかのいずれかを決める。プリチャージ電圧印加判定部５６は、電圧出力を行う期間を設けるかどうか決めるもので、プリチャージパルス５２は電圧出力を行う場合に電圧出力を行う期間を決めるものである。
これにより、デジタルアナログ変換部３８１が階調数に応じたアナログ出力段階数を持てば、階調に応じた電圧を出力することが可能となり、ある行が選択されている期間（水平走査期間に相当する）において、まず電圧によりほぼ所定の値までソース信号線電流を変化させ、その後、各画素のトランジスタのばらつきによる電流値のずれを電流出力により補正するということが可能となる。
電流により所定電流値にまで変化させるには、特に低階調部において水平走査期間以上の時間がかかることが多いが、電圧により変化させる方法はほぼ１μ秒で変化を完了させることが可能な上、電流による補正はわずかであるため、電圧印加後電流を流す方法では水平走査期間内に所定電流まで電流を変化させることが容易となる利点がある。
例えば２５６階調表示が可能な駆動用半導体回路において、上位１２８階調では電流のみで十分所定の電流値に変化できるなら、電圧を出力するのは下位１２８階調分でよい。従ってデジタルアナログ変換部３８１は７ビットの分解能であればよく、１２８種の電圧が出力できればよい。階調データ３８６が上位１２８階調のうちの１つであるときには、電圧出力を行わないように、プリチャージ判定信号３８０を入力する。これにより電流電圧選択部３８５は必ず電流のみを出力するようになる。デジタルアナログ変換部３８１の出力信号は駆動用半導体回路の外部に出力されないため、どのような値であっても良い。最も簡単な方法としては入力階調データ３８６の上位１ビットを無視して、下位７ビットの値に対応した電圧を出力しておいてよい。
階調データ３８６が０から１２７階調の間である場合には、プリチャージ判定信号３８０により、電流電圧選択部３８５を制御して、デジタルアナログ変換部３８１からのアナログ電圧を駆動用半導体回路外部に出力する期間を設ける。
これによりデジタルアナログ変換部の分解能を小さくした回路が形成できる。またソース信号線の電圧は一般に図６のようなｐ型トランジスタを用いたカレントコピアや図４４のようなカレントミラーの画素構成の場合、黒表示時が最も電圧が高く、白表示になるに従って電圧が低下していく。黒から白の範囲での電圧変化幅に比べ、黒から中間調の範囲での電圧変化幅の方が小さくなる。従って、０から１２７階調の時のみ電圧を出力するような構成とした場合は、出力電圧のダイナミックレンジを小さくすることが可能となる。
また本発明のソースドライバＩＣ３６では電圧印加後、電流出力し、駆動トランジスタのばらつきを補正する動作を行うため、出力される電圧値は、ほぼ目標の電流値となる値を印加すれば良く、精度は要求されない。これによりデジタルアナログ変換部３８１の電圧出力の出力偏差の値は液晶パネルに比べ大きくて良いため、その分回路規模を小さくすることも可能である。
一般にソースドライバＩＣを使うパネルのサイズの違い（ソース線の浮遊容量が異なる）や、走査方向の画素数の違い（水平走査期間が異なる）により、電流変化のしやすさが異なる。
本構成のドライバＩＣを用いるとプリチャージパルス５２をソースドライバＩＣ外部から入力するようにすれば、プリチャージ判定信号３８０及び階調データ３８６は図２に示すように、外部信号入力となることからパネルにあわせて、電流のみもしくは、電圧と電流の両方を利用して階調表示を行う階調範囲を任意に設定できるという利点がある。階調範囲の設定は図２のように外部に形成された制御ＩＣで制御することができる。また制御ＩＣの動作をコマンド入力により変化させられる場合は、コマンド入力により調整可能となる。なお、制御ＩＣは図２のようにソースドライバＩＣの外部に構成される場合の他、液晶用ソースドライバの一部に見られるように、ソースドライバＩＣと制御ＩＣを同一チップに一体化して形成しても構わない。このときは一体化されたＩＣのコマンド入力により階調範囲を調整できるようにしておけばよい。
以上の発明により、低階調部において、ソース信号線に流れる電流が小さいことから所定時間（水平走査期間）内に電流が所定値に変化できないために、白表示を行った次の行の画素の輝度が所定値よりも高くなるという問題をプリチャージ電圧入力により解決した。
図８は基準電流発生回路を示した図である。基準電流は図１０で示した出力段の構成において、１階調あたりの電流値（基準電流８９）を規定するものである。
図８において基準電流８９は節点８０の電位と、抵抗素子８１の抵抗値により決まる。
さらに節点８０の電位は電圧調節部８５により、制御データ８８により変化させることが可能である。
電流出力を行うための階調表示用電流源１０３のトランジスタサイズによっては端子ごとの出力電流ばらつきが発生する。トランジスタサイズ（チャネル面積）と出力電流ばらつきの関係を図１１に示す。基準電流のばらつきを考慮に入れ、チップ内、チップ間の隣接端子間のばらつきを２．５％以内にする必要があることから図１１における出力電流のばらつき（出力段での電流ばらつき）は２．５％以下にすることが望ましく、１０３のトランジスタサイズは１６０平方ミクロン以上あることがよい。
さて、有機発光素子を用いた表示パネルでは、点灯画素にのみ電流がながれ、非点灯画素には電流が流れない。従って全画面白表示時に最大、全画面黒表示時に最小電流が流れる。
表示パネルに電流を供給する電源回路は、最大電流が流せるような容量を持たせる必要がでてくる。しかし、最大電流を流すような画面表示となることはきわめて少ない。このきわめて少ない機会しか発生しない最大電流のために、大きな容量の電源回路を設けることは無駄が大きい。また消費電力を下げるためにも最大電流をなるべく小さくする必要がある。
そこで、最大電流を下げる方法として、白表示画素が全体の６割以上ある場合、全画素の輝度を２〜３％程度低下させる。これによると、最大電流が２〜３％低下し、ピーク時の電力が下がる。
この方法を実現させるには、１階調あたりの電流を決める基準電流生成部２６から発生する基準電流８９の値を２〜３％程度変化させれば実現できる。
そのために、表示パターンに応じて制御データ８８の値を変え節点８０の電圧を変えることで、基準電流８９を変える。
このように、表示パターンに応じて制御データの値を変えるには表示パターンを判別し、判別結果により制御データを変えるという制御をする必要がある。そのためこの判別は通常制御ＩＣ２８により行われる。
このため、制御ＩＣ２８からソースドライバＩＣ３６へ入力される信号線の数は映像信号線の他、電子ボリュームの制御データ線数だけある。そのため両ＩＣの入出力端子が増加する。電子ボリュームの制御が６ビット、映像信号線が１８ビット（各色６ビット）の場合、２４本端子が必要となる。
さらにプリチャージ電源２４が内蔵されているため、プリチャージ電源２４の出力電圧を設定するレジスタが存在する。プリチャージ電圧は表示パネルのＴＦＴ特性及び、有機発光素子のしきい値電圧により決まるため、異なるパネル毎に異なる電圧値を設定する必要があり、少なくとも１回外部から設定する必要がある。１回の設定のために外部入力端子を設けるのは非効率である。
入出力信号線数を減らすことはチップ面積縮小、外部の配線引き回しの簡略化に有効である。
そこで本発明では、データ線とアドレス線を制御ＩＣとソースドライバＩＣ間に接続し、映像信号と各種設定用信号（以下この信号をコマンドデータ信号、またコマンドデータ信号が印加されている期間をコマンド期間と表記する）を高速にシリアル転送させるようにして信号線数を減らすことにした。映像信号も、赤緑青の３源色をシリアル転送する。図１にデータ線とアドレス線のタイミングチャートを示す。スタートパルス１６が入力された後、１行分の画素データがデータ線１２より転送される。その後各種制御用のデータが転送される。例えば電子ボリュームの設定値などである。データ線１２に流れているデータが何であるか判別するために、アドレス１３がデータ線１２のデータに同期して転送される。この例では、アドレス線１３のデータが０のとき赤色データ、１のとき緑色データ、２のとき青色データとなる。４以上の値は各種設定用信号すなわちコマンドデータである。
シリアル転送されてきたデータを分配するため分配部２７のブロック図を図１８に示す。分配部は映像信号では２段の、その他のコマンドデータ信号では１段のレジスタもしくはラッチ回路で構成される。
１段目のレジスタもしくはラッチ回路１８２により、必要なデータのみを取り込み、映像信号１１ａ、１１ｂ、１１ｃに対しては、次のシフトレジスタ部２１のキャリーパルスが長くできるよう３色の信号のタイミングを調整している。これにより図１に示すような映像データ１１が取り出される。このデータがシフトレジスタ部２１により各出力に分配される。
また、信号線数を減らす第２の例を図２８から図３０に示す。
この例では色ごとに信号線を用意し、各色のデータをシリアル転送する方法である。各ドットに対応した映像信号を順に転送し、ブランキング期間を利用してコマンドデータ信号を送るようにしている。１水平走査期間での転送の関係を図３０に示す。映像信号転送期間３０１とコマンドデータ信号転送期間３０２の識別は、データコマンドフラグ２８２により行っている。１画素分データ２８１の先頭の１つのデータをこのデータコマンドフラグ２８２にあて（この例では赤データのうちの１つを使用）、ハイレベルであればこのデータは映像信号、ローレベルであればコマンドと判定し、判別を行う。このデータコマンドフラグ２８２は、１画素分データ２８１のどの部分にあってもよいが、先頭にある方が、入力されるデータが、コマンドデータか否かをはじめに判別できるため処理がしやすい。
この例では１画素分データ２８１が６回のデータ転送からなっており、プリチャージ判定信号５５が３ビットと、映像信号が８ビットの１１ビットの信号を２本の信号線により６倍速で転送するものである。図２８に内訳を示す。はじめにプリチャージ判定信号５５群２８３を送信し、映像信号群２８４を送信する。なおこの順番に制約はない。赤データ、緑データ、青データとも同一回路構成にするためには、はじめの１ビット分のデータはあけて、プリチャージ判定信号５５、映像信号群２８４を転送することが好ましい。映像信号はシリアル転送されるため、シリアルパラレル変換部を介し、パラレル変換後シフトレジスタへ入力される。赤データのパラレル変換後の出力タイミングを２８６に示す。
２８５で表させる期間は、ブランクデータとしてもよい。この例ではシリアル伝送で送られてきたゲート信号線をソースドライバに入力し、ソースドライバ内部にてパラレル変換し、ゲートドライバへの信号供給を行う構成となっているため、２８５の期間にゲート信号線の信号を入れるようにしている。（有機発光素子を用いた表示装置において、ゲートドライバは、所定の画素に所定電流を流すための画素選択用ゲートドライバと、画素に記憶された電流を流し続けるためのＥＬ点灯用ゲートドライバの２つが必要で、それぞれにクロック、スタートパルス、スキャン方向制御、出力イネーブル端子が必要となると、全部で８信号線必要となり、１本のゲート信号線で６つと、２８５の２つの区間で信号線を送ると、１画素タイミングでゲートドライバの波形制御が可能となる。より細かい制御が可能。これを実現するにはゲート信号線シリアル転送用の他に２８５の区間が必要である）
一方コマンドデータ信号送信時のデータ転送の例を図２９に示す。１コマンドあたりのビット数は６ビット程度あれば足ることが多いため、この例では赤緑青データ全てをまとめて６ビットの信号ととらえ、データコマンド識別信号２８２の後の５回分のデータをコマンドとして取り込むようにしている。ブランキング期間であってもゲートドライバの動作は必要であるため、ゲート線及び２８５の区間では、フラグ２８２の値によらず、ゲートドライバ用の信号が入力される。
データコマンドフラグ２８２と同一タイミングである信号のうち、ゲートドライバ用の信号が入力される区間以外に３ビット分の空きデータがある。この部分はビット長が短いコマンドにあててもよいが、５つ以上のコマンドを設定する必要があるときに、コマンドアドレスとして用いる。図２９では１０個以下のコマンド受付を行うソースドライバを例として、２９２に示す１ビットのコマンドアドレスを用意している。２８２、２９２の値に応じ、更新するコマンドレジスタを変更する。データが１回で転送されることから、シリアルパラレル変換部は不要で、直接内部レジスタ入力（プリチャージ電源２４を決める電子ボリューム入力など）を更新すればよい。
図２８から図３０に示した入力インターフェースにより、映像信号とプリチャージ判定信号を多重に伝送しかつ、コマンドデータ信号入力を映像信号非送信期間に行うことで、コマンド数が１０、コマンドビット長が６ビットの場合で、従来の９３本の入力線数から、６本の信号線数まで削減が可能となった。
信号線数と、転送レートは任意に設定でき、信号線数は、最小は各色１ビットから、最大では、各色の１画素ごとに必要な信号ビット数／２まで設定できる。信号線数が減るとクロック周波数が増加し、外部の配線引き回しが難しくなることから、実用上は、データ転送レートが１００ＭＨｚ以下の信号線数とすることが好ましい。本発明ではＥＭＩを低減するため、クロックのみ半分の周波数とし、両エッジでデータ取り込みを行うようにしている。
なお、入力信号としては、ＣＭＯＳレベルの信号でなくても、差動伝送によって送信しても良い。差動伝送とすると、一般的に信号線振幅が下がるためＥＭＩが低下するという効果がある。
高速転送を行うクロック及びデータ線に関して、図１６のような入力形式として、２本の入力信号線（１６１及び１６２）の差分からロジック信号１６４を取り出すようなＲＳＤＳ形式で送信を行っても良い。１６５及び１６６は電流送信された信号を電圧値に換えるための抵抗素子である。この抵抗素子の値は送信側の仕様に合わせて決定される。この入力端子を図１及び図２８の信号線全てに組み込むことで、伝送形式を差動伝送とし、ＥＭＩの少ないドライバを実現した。
これにより入力信号線数の少ないソースドライバＩＣ３６が実現できた。
以上の説明においてはモノクロ出力のドライバとして説明を行ったが、マルチカラー出力のドライバにも適用可能である。表示色数倍同一回路を用意すればよい。例えば、赤、緑、青の３色出力の場合、３つの同一回路を同一ＩＣ内にいれ、それぞれを赤用、緑用、青用として使用すればよい。
以上の発明においてトランジスタはＭＯＳトランジスタとして説明を行ったがＭＩＳトランジスタやバイポーラトランジスタでも同様に適用可能である。
またトランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でも本発明を適用可能である。

本発明にかかる電流出力型半導体回路、電流出力方法によれば、電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができ、例えば表示用駆動装置、表示装置として有用である。

Claims (8)

1. 所定の電流を出力する第１の単位トランジスタを有して下位Ｎ（Ｎは自然数）ビットを出力する第１の電流源群と、
   前記所定の電流よりも大きい電流を出力する第２の単位トランジスタを有して上位Ｍ（Ｍは自然数、（Ｎ＋Ｍ）≧３）ビットを出力する第２の電流源群と、を備える、電流出力型半導体回路。
2. 前記第１の単位トランジスタが出力する電流は、前記第２の単位トランジスタが出力する電流の実質上１／２^Ｎである、請求の範囲第１項に記載の電流出力型半導体回路。
3. 前記第１の単位トランジスタのチャネル長をＬ１とし、そのチャネル幅をＷ１とし、前記第２の単位トランジスタのチャネル長をＬ２とし、そのチャネル幅をＷ２とすると、Ｌ１×Ｗ１＜Ｌ２×Ｗ２である、請求の範囲第１項に記載の電流出力型半導体回路。
4. 前記Ｌ２×Ｗ２は、前記第２の単位トランジスタの出力電流のばらつきが、前記第１の単位トランジスタの出力電流のばらつきの許容値以下である値のうちの最大値である、請求の範囲第３項に記載の電流出力型半導体回路。
5. 前記Ｍは６であり、前記Ｎは２である、請求の範囲第１項に記載の電流出力型半導体回路。
6. 請求の範囲第１項に記載の電流出力型半導体回路を備える表示駆動用ソースドライバ。
7. 請求の範囲第６項に記載の表示駆動用ソースドライバと、
   前記ソースドライバに接続された電流駆動型画素と、を備える、表示装置。
8. 所定の電流を出力する第１の単位トランジスタを有する第１の電流源群から下位Ｎ（Ｎは自然数）ビットを出力する工程と、
   前記所定の電流よりも大きい電流を出力する第２の単位トランジスタを有する第２の電流源群から上位Ｍ（Ｍは自然数、Ｎ＋Ｍ≧３）ビットを出力する工程と、を備える、電流出力方法。

Images