JP2009276744A - Ｅｌ表示装置 - Google Patents

Ｅｌ表示装置 Download PDF

Info

Publication number
JP2009276744A
JP2009276744A JP2009011791A JP2009011791A JP2009276744A JP 2009276744 A JP2009276744 A JP 2009276744A JP 2009011791 A JP2009011791 A JP 2009011791A JP 2009011791 A JP2009011791 A JP 2009011791A JP 2009276744 A JP2009276744 A JP 2009276744A
Authority
JP
Japan
Prior art keywords
voltage
transistor
gate
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009011791A
Other languages
English (en)
Other versions
JP2009276744A5 (ja
Inventor
Hiroshi Takahara
博司 高原
Hitoshi Tsuge
仁志 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2009011791A priority Critical patent/JP2009276744A/ja
Priority to US12/361,069 priority patent/US20090201231A1/en
Priority to KR1020090011434A priority patent/KR101033365B1/ko
Publication of JP2009276744A publication Critical patent/JP2009276744A/ja
Publication of JP2009276744A5 publication Critical patent/JP2009276744A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】十分なオフセットキャンセル期間を確保して、駆動トランジスタの特性バラツキを補償し、特性表示ムラのない画像表示を実現できるＥＬ表示装置を提供する。
【解決手段】画素１６には、映像信号電圧Ｖｓｉｇを保持するコンデンサ１９ｂが形成されている。スイッチトランジスタ１１ｃがオンすると、映像信号電圧Ｖｓｉｇにより、駆動トランジスタ１１ａがオフセットキャンセル動作を行うと共に、映像信号電圧Ｖｓｉｇがコンデンサ１９ｂに書き込まれ、画素１６の選択期間が終了し、スイッチトランジスタ１１ｃがオフした後、コンデンサ１９ｂに保持された映像信号電圧Ｖｓｉｇにより、オフセットキャンセル動作が継続する。
【選択図】 図１

Description

本発明は、有機又は無機エレクトロルミネッセンス（ＥＬ）素子などを用いるＥＬ表示パネル（表示装置）などの自発光表示パネル（表示装置）を用いた、ＥＬ表示装置（有機発光表示装置）に関するものである。また、映像信号電圧（映像信号データ）Ｖｓｉｇを画素に所定期間保持するコンデンサ（容量、付加コンデンサ）を有する表示パネル、表示装置に関するものである。
電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料あるいは無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。ＥＬ表示装置は、各画素に発光素子を有する自発光型である。ＥＬ表示装置は、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。
有機ＥＬ（ＰＬＥＤ、ＯＬＥＤ、ＯＥＬ）パネルは、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ、ＦＥＴ、ＭＯＳトランジスタ）によって制御するものである（特許文献１，２参照）。
特開２００３−２５５８５６公報 特開２００３−２７１０９５公報
有機ＥＬ表示パネルは、低温あるいは高温ポリシリコンからなるトランジスタアレイを用いてパネルを構成する。しかし、有機ＥＬ素子は、ポリシリコントランジスタアレイのトランジスタ特性にバラツキがあると、表示ムラが発生する。
ＥＬ素子１５に電流を供給する駆動トランジスタ１１ａに特性バラツキがあると、変換される電流信号にもバラツキが発生する。通常、トランジスタ１１ａは５０％以上の特性バラツキがある。そのために、駆動トランジスタの特性バラツキが表示ムラとして表示され、画像表示品位を低下させていた。
そこで本発明は、十分なオフセットキャンセル期間を確保して、駆動トランジスタの特性バラツキを補償し、特性表示ムラのない画像表示を実現できるＥＬ表示装置を提供する。
本発明は、ＥＬ素子を有する画素がマトリックス状に複数配置された表示画面を有するＥＬ表示装置であって、映像信号電圧を出力するソースドライバ回路と、前記表示画面の中の画素を選択するゲートドライバ回路と、前記映像信号電圧を保持する第１のコンデンサと、前記画素の前記ＥＬ素子に電流を供給する駆動トランジスタと、を有し、前記映像信号電圧を前記駆動トランジスタに印加して所定動作を行うと共に、前記第１のコンデンサに前記映像信号電圧を書込み、前記第１のコンデンサに保持された前記映像信号電圧により、オフセットキャンセル動作を行う、ことを特徴とするＥＬ表示装置である。
また、本発明は、ＥＬ素子を有する画素がマトリックス状に複数配置された表示画面を有するＥＬ表示装置であって、映像信号電圧を出力するソースドライバ回路と、前記表示画面の中の画素を選択するゲートドライバ回路と、信号電圧を保持する第１のコンデンサと、前記画素の前記ＥＬ素子に電流を供給する駆動トランジスタと、を有し、前記信号電圧を前記駆動トランジスタを介して前記画素に印加して所定動作を行うと共に、前記第１のコンデンサに前記信号電圧を書込み、前記信号電圧の印加を停止した後、前記第１のコンデンサに書き込まれた前記信号電圧により、前記所定動作を継続する、ことを特徴とするＥＬ表示装置である。
本発明によれば、十分なオフセットキャンセル期間を確保できるので、良好に駆動トランジスタをオフセットキャンセルすることができる。したがって、駆動トランジスタの特性バラツキを補償し、特性表示ムラのない画像表示を実現できる。
ＥＬ表示装置の画素の構成図である。 ＥＬ表示装置の駆動方法の説明図である。 ＥＬ表示装置の説明図である。 ＥＬ表示装置の画素の構成図である。 ＥＬ表示装置の画素の構成図である。 ＥＬ表示装置の説明図である。 ＥＬ表示装置を用いた機器の説明図である。 ＥＬ表示装置を用いた機器の説明図である。 ＥＬ表示装置を用いた機器の説明図である。 ＥＬ表示装置の画素の構成図である。 ＥＬ表示装置の画素の構成図である。 ＥＬ表示装置の駆動方法の説明図である。 ＥＬ表示装置の駆動方法の説明図である。 ソース信号線から画素に映像信号を取り込む構成図である。 図１４のゲートドライバ回路１２ａの動作を示した説明図である。 本実施例のＥＬ表示装置の説明図である。 図１６のゲートドライバ回路１２の動作を示した図である。 図１６のゲートドライバ回路１２の動作を示した図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の電源回路の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置のソースドライバ回路の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置のソースドライバ回路の説明図である。 本実施例のＥＬ表示装置のソースドライバ回路の説明図である。 本実施例のＥＬ表示装置のソースドライバ回路の説明図である。 本実施例のＥＬ表示装置のソースドライバ回路の説明図である。 本実施例のＥＬ表示装置のソースドライバ回路の説明図である。 本実施例のＥＬ表示装置のソースドライバ回路の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。 本実施例のＥＬ表示装置の駆動方法の説明図である。
本発明の実施例のＥＬ表示装置は、各画素にオフセットキャンセル動作に使用する所定電圧を保持するコンデンサ（オフセットキャンセルコンデンサ）を具備する。オフセットキャンセルコンデンサは、画素が選択された時に、画素に印加された映像信号などの所定電圧を保持する。駆動トランジスタ画素が非選択となった後も、オフセットキャンセルコンデンサに保持された所定電圧を用いて、駆動トランジスタにオフセットキャンセル動作を継続される。駆動トランジスタ
従来の画素構成では、画素が選択された時にオフセットキャンセル動作を実施していた。したがって、オフセットキャンセル動作は画素行の選択期間以内に限られるため、十分なオフセットキャンセル動作時間を確保できず、十分にオフセットキャンセルを実現することができなかった。
本実施例によれば、オフセットキャンセル動作を継続させるオフセットキャンセルコンデンサを各画素に有しているため、画素が非選択状態であっても、オフセットキャンセル動作を継続できる。したがって、駆動トランジスタ十分にオフセットキャンセル期間を確保できるので、駆動トランジスタ駆動トランジスタ１１ａの特性バラツキを補償し、特性表示ムラのない画像表示を実現できる。
本発明の実施例１について説明する。
なお、各図面のおいて説明に必要にない箇所、部分は省略している。したがって、各図面で図示していなくとも、他の図面に図示した事項が適用あるいは組み合わせることができる。また、各図面には拡大あるいは縮小した箇所、部分がある。また、実施例１〜実施例７は相互に組み合わせることができることは言うまでもない。
図１は、実施例１のＥＬ表示装置の画素構成である。また、図３は、画素１６がマトリックス状に配置された表示領域３１に、ゲートドライバ回路１２及びソースドライバＩＣ１４が接続された構成図である。
図３に示すように、ゲートドライバ回路１２には、クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）などは、アップダウン信号（ＵＰ）が印加される。クロック信号（ＣＬＫ）は、水平同期信号（ＨＤ）に同期している。また、必要に応じて、ＥＬ表示装置内に内蔵する発振モジュールでクロック信号（ＣＬＫ）を発生させる。スタート信号（ＳＴ２）を制御することにより、Ｄｕｔｙ駆動を実現できる。
クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）、アップダウン信号（ＵＰ）などゲートドライバ回路１２に印加する信号は、ソースドライバＩＣ１４で発生し、アレイ基板に形成したレベルシフタ回路でレベルシフトしてゲートドライバ回路１２に印加される。ゲートドライバ回路１２で使用するクロック信号などは、ソースドライバＩＣ１４から供給する。
レベルシフトする電圧（例えば、ＶＧＨ、ＶＧＬ）は、ソースドライバＩＣ１４で発生し、各信号（ＣＬＫ、ＵＤ，ＳＴなど）ソースドライバＩＣ１４内に内蔵されたレベルシフト回路でレベルシフトしてゲートドライバ回路１２に印加してもよい。
レベルシフト回路は、ソースドライバＩＣ１４から出力されるロジックレベル電圧（例えば、３Ｖ）をゲートドライバ回路１２で使用する電圧（例えば、ＶＧＨ、ＶＧＬ電圧）に変換するものである。レベルシフト回路は、ゲートドライバ回路１２内又はゲートドライバ回路１２の入力段あるいはソースドライバＩＣ１４の出力段に形成又は配置される。
クロック信号（ＣＬＫ）は、選択する画素行を順次移動させるための信号である。スタートパルス信号（ＳＴ）は、選択する画素行を指定するための信号である。スタートパルス信号（ＳＴ）はクロック信号（ＣＬＫ）により、ゲートドライバ回路１２のシフトレジスタ回路内を移動する。アップダウン信号（ＵＤ）は、画面の上下反転切換信号である。シフトレジスタ回路内のスタートパルス位置にしたがって、ゲート信号線１７が選択される（ゲート信号線１７にオン電圧（ＶＧＬ）が印加される）。
本発明の実施例１は、画素１６のトランジスタ１１をＰチャンネルトランジスタで形成し、ゲートドライバ回路１２をＰチャンネルトランジスタで形成する。画素１６のトランジスタ１１とゲートドライバ回路１２の両方をＰチャンネルトランジスタで形成することにより、ＥＬ表示パネルの製造コストは低コストにできる。
ソースドライバＩＣ１４としては、映像信号を電圧信号として出力するもの、映像信号を電流信号として出力するものが例示される。本明細書では、説明を容易にするため、ソースドライバＩＣ１４は、電圧信号を出力するものをして説明をする。また、図２、図１１１は本実施例のＥＬ表示装置の駆動方法の説明図である。
本実施例の表示パネルは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）色の画素がマトリックス状に配置されている。また、ＲＧＢに加えて、Ｗ（白）色の画素を配置してもよい。白色発光の画素を形成することにより、表示画像の高い輝度が実現できる。したがって、輝き感のある画像表示実現できる。特にＷ（白）画素を有するパネル構成は、図８４、図９９などのｄｕｔｙ駆動方式、最大使用階調表示駆動方式と組み合わせることが好ましい。
また、白色の画素を表示領域の全面に形成し、カラーフィルターで、ＲＧＢ画素をマトリックス状に形成してもよい。
Ｒ、Ｇ、Ｂの画素開口率（あるいは画素電極面積）は、異ならせてもよい。開口率を異ならせることにより、各ＲＧＢのＥＬ素子１５に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、ＲＧＢのＥＬ素子１５の劣化速度を同一にすることができる。ＲＧＢの劣化速度を同一にすれば、長期間、ＥＬ表示装置を使用しても、ＥＬ表示装置の表示画面のホワイトバランスずれが発生しない。

また、隣接した画素行で、３原色の配置が異なるように配置することが好ましい。例えば、偶数行目が、左からＲ、Ｇ、Ｂの配置であれば、奇数行目はＢ、Ｇ、Ｒの配置とする。このように配置することにより、少ない画素数でも、画像の斜め方向の解像度が改善される。また、画素をデルタ配置にしてもよい。 外光又は、ＥＬ表示パネルなどから放射される光（ＥＬ素子１５から出射される光）が、ソースドライバＩＣ（ソースドライバ回路）１４に照射されると、ホトコンダクタ現象（ホトコン）により誤動作を引き起こす。この課題に対応するため、ソースドライバＩＣチップの下又は、ソースドライバ回路１４の下層に遮光膜を形成する。つまり、ソースドライバＩＣとアレイ基板間に、遮光物を形成または配置する。遮光膜は、パネル基板の表面に金属薄膜、有機材料あるいは無機材料などからなる光吸収膜として形成する。好ましくは、遮光膜は、ＥＬ素子１５に電流を供給するアノード配線、カソード配線を使用する（ソースドライバＩＣチップ下に形成する）。遮光膜をアノード配線、カソード配線で形成すれば電流（電圧）供給配線と遮光膜とを兼用することができる。したがって、遮光膜形成が容易であり、低コスト化できる。この構成は、ソースドライバ回路１４がＩＣチップの場合に限定されるものではない。ソースドライバ回路１４が、低温ポリシリコン、高温ポリシリコンもしくは固相成長により形成された半導体膜（ＣＧＳ）、アモルファスシリコン技術を用いた場合にも適用される。つまり、このソースドライバ回路１４の裏面あるいは下層に遮光膜を形成する。
以上のように、本実施例のＥＬ表示装置において、ソースドライバ回路１４は、半導体ＩＣ（ＩＣ ｃｈｉｐ）であり、前記ソースドライ回路１４は、前記表示画面が形成された基板に実装されており、前記ソースドライバ回路の下で、かつ前記基板上に、遮光膜が形成されていることを１つの特徴とするものである。 ソースドライバＩＣ１４には、ゲートドライバ回路１２で使用する電圧ＶＧＨ、ＶＧＬを発生させるチャージポンプ回路を構成しておくことが好ましい。電圧ＶＧＨは、トランジスタ１１をオフさせる電圧であり、電圧ＶＧＬはトランジスタ１１をオンさせる電圧である。但し、このオン／オフ電圧は、トランジスタ１１がＰチャンネルトランジスタの場合であり、トランジスタ１１がＮチャンネルの場合は、電圧ＶＧＨは、トランジスタ１１をオンさせる電圧であり、電圧ＶＧＬはトランジスタ１１をオフさせる電圧となる。また、ＶＧＨ、ＶＧＬはゲートドライバ回路１２の電源電圧である。
図３において、ゲートドライバ回路１２ａは、ＶＧＨ１、ＶＧＬ１電圧を印加し、ゲートドライバ回路１２ａは、ＶＧＨ２、ＶＧＬ２電圧を印加する。スイッチトランジスタ１１が、Ｐチャンネルトランジスタの場合は、ＶＧＬ１とＶＧＬ２を異ならせる。ＶＧＨ１とＶＧＨ２とは、共通の電圧にする（ＶＧＨ１＝ＶＧＨ２）。スイッチトランジスタ１１が、Ｎチャンネルトランジスタの場合は、ＶＧＨ１とＶＧＨ２を異ならせる。ＶＧＬ１とＶＧＬ２とは、共通の電圧にする（ＶＧＬ１＝ＶＧＬ２）。
図１の画素構成であれば、スイッチトランジスタ１１ｄのオン電圧（ＶＧＬ）は、スイッチトランジスタ１１ｃのオン電圧（ＶＧＬ）よりも高くする。もしくは、スイッチトランジスタ１１ｄのオフ電圧（ＶＧＨ）−オン電圧（ＶＧＬ）の電位差は、スイッチトランジスタ１１ｃのオフ電圧（ＶＧＨ）−オン電圧（ＶＧＬ）の電位差よりも小さくする。スイッチトランジスタ１１ｄのオン抵抗を比較的高くし、ＥＬ素子１５の端子間（アノード−カソード）電圧の変化を駆動トランジスタ１１ａにチャンネル間電圧に影響を与えないようにするためである。また、スイッチトランジスタ１１ｂのオフリーク電流の低減にも効果がある。スイッチトランジスタ１１ｃは、十分にオンさせてオン抵抗を低下させることが望ましい。
例えば、オフ電圧（ＶＧＨ１＝ＶＧＨ２）＝６．０（Ｖ）とすれば、スイッチトランジスタ１１ｃのオン電圧（ＶＧＬ１）＝−４．０（Ｖ）、スイッチトランジスタ１１ｄのオン電圧（ＶＧＬ２）＝−２．０（Ｖ）に設定する。オフ電圧スイッチトランジスタ１１ｃのオフ電圧（ＶＧＨ１）＝６．０（Ｖ）、スイッチトランジスタ１１ｄのオフ電圧（ＶＧＨ２）＝５．５（Ｖ）とすれば、スイッチトランジスタ１１ｃのオフ電圧（ＶＧＨ１）−オン電圧（ＶＧＬ１）＝−１０．０（Ｖ）、スイッチトランジスタ１１ｄのオフ電圧（ＶＧＨ２）−オン電圧（ＶＧＬ２）＝−８．０（Ｖ）に設定する。また、スイッチトランジスタ１１ｃのオフ電圧（ＶＧＨ１）−オン電圧（ＶＧＬ１）は、スイッチトランジスタ１１ｄのオフ電圧（ＶＧＨ２）−オン電圧（ＶＧＬ２）よりも１Ｖ以上４Ｖ以下の電位差あるように設定する。以上の事項は本発明の他の実施例においても同様である。
本実施例は、トランジスタ１１を基本的にはＰチャンネルとして説明するがこれに限定するものではない。例えば、駆動トランジスタ１１ａをＰチャンネルトランジスタとし、他のスイッチトランジスタはＮチャンネルトランジスタとしてもよい。スイッチトランジスタ１１のオフリーク電流が低減し、良好なコントラストを実現できる。
例えば、図１１２に図示するように、駆動トランジスタ１１ａをＮチャンネルトランジスタで形成してもよい。また、スイッチトランジスタ１１ｃ、スイッチトランジスタ１１ｂをＮチャンネルトランジスタで形成してもよい。 また、図１などにおいて、スイッチトランジスタ１１ｂ、１１ｆ、１１ｃはトランジスタの複数のチャンネルが直列に接続された構成（マルチゲート構造：ディアルゲート、トリプルゲートなど）にすることが好ましい。特に、映像信号電圧Ｖｓｉｇを画素１６に印加するスイッチトランジスタ１１ｃ、リセット電圧Ｖｒｓｔを印加するスイッチトランジスタ１１ｆ、駆動トランジスタ１１ａのゲート端子と他の端子間を短絡状態にするスイッチトランジスタ１１ｂはマルチゲート構成にすることが好ましい。また、スイッチトランジスタ１１ｂ、１１ｆ、１１ｃは、Ｎチャンネルトランジスタで構成することによりオフリーク電流が低減し、好ましい。
ここでｄｕｔｙ駆動（黒挿入駆動）について説明を行っておく。
図１などの本発明の実施例において、トランジスタ１１ｅ、トランジスタ１１ｄの少なくとも一方をオン／オフ制御することにより、図１２（ｂ）に図示するようなｄｕｔｙ駆動を実現できる。図１２において、１２１はプログラム画素行（映像信号を書き込んでいる画素行）であり、１２３は非表示領域（トランジスタ１１ｅとトランジスタ１１ｄのうち、少なくとも一方をオフさせることにより、非表示（ＥＬ素子１５に電流が流れていない、又は流れても小さい状態）とした画素行又は画素行の群）である。１２２は表示領域（トランジスタ１１ｅとトランジスタ１１ｄの両方をオンさせ、ＥＬ素子１５に電流が供給されている画素行又は画素行の群である。非表示領域１２３及び表示領域１２２はフレーム周期又は水平同期信号に同期して、表示画面３１の上下方向に走査される。
図１３（ａ）の表示では、１つの表示領域１２２が画面の上から下方向に移動する。フレームレートが低いと、表示領域１２２が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
この課題に対しては、図１２（ｂ）（ｃ）に図示するように、表示領域１２２を複数に分割するとよい。分割された表示領域１２２は等しく（等分に）する必要はない。例えば、表示領域を４つの領域に分割し、分割された表示領域１２２ａが面積１で、分割された表示領域１２２ｂが面積２で、分割された表示領域１２２ｃが面積１で、分割された表示領域１２２ｄが面積４でもよい。
数フレーム（フィールド）での表示領域１２２の面積が平均して目標の大きさになるように制御してもよいことは言うまでもない。例えば、表示画面３１に占める表示領域１２２の面積を１／１０にするとした時、１フレーム（フィールド）目は表示領域１２２の面積を１／１０とし、２フレーム（フィールド）目は表示領域１２２の面積を１／２０とし、３フレーム（フィールド）目は表示領域１２２の面積を１／２０とし、４フレーム（フィールド）目は表示領域１２２の面積を１／５とし、以上の４フレーム（フィールド）で所定の表示面積（表示輝度）の１／１０を得る駆動方法が例示される。
また、Ｒ、Ｇ、Ｂのそれぞれが、数フレーム（フィールド）でＬの期間の平均が等しくなるように駆動してもよい。しかし、前記数フレーム（フィールド）は４フレーム（フィールド）以下にすることが好ましい。表示画像によってはフリッカが発生する場合があるからである。
なお、本実施例での１フレームあるいは１フィールドとは、画素１６の画像書き換え周期又は表示画面３１が上から下まで（下から上まで）走査される周期と同義あるは類似の意味と考えてもよい。
また、Ｒ、Ｇ、Ｂで、数フレーム（フィールド）でＬの期間の平均を異ならせ、適度なホワイトバランスがとれるように駆動してもよい。この駆動方法は、ＲＧＢの発光効率が異なるときに特に有効である。また、ＲＧＢで分割数Ｋ（表示領域１２２を複数に分割する数）を異ならせても良い。特にＧでは視覚的にめだつため、Ｇでは分割数をＲＢに対して多くすることが有効である。
なお、以上の実施例では理解を容易にするために表示領域１２２の面積を分割するとして説明している。しかし、面積を分割するとは、期間（時間）を分割することである。したがって、図１ではトランジスタ１１ｄのオン期間を分割することになるから、面積を分割することは、期間（時間）を分割することと同義あるいは類似である。
以上のように、表示領域１２２を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。また、画像表示のフレームレートを低減することができ、低消費電力化を実現できる。例えば、非点灯領域１２３を一括にした場合は、フレームレート４５Ｈｚ以下になるとフリッカが発生する。しかし、非点灯領域１２３を６分割以上とした場合は、２０Ｈｚ以下までフリッカが発生しない。
図１３（ａ）は図１３のように表示領域１２２が連続している場合の明るさ調整方式である。図１３（ａ１）の表示画面３１の表示輝度が最も明るい。図１３（ａ２）の表示画面３１の表示輝度が次に明るく、図１３（ａ３）の表示画面３１の表示輝度が最も暗い。図１３（ａ１）から図１３（ａ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。この際、図１のＶｄｄ電圧（アノード電圧など）は変化させる必要がない。また、ソースドライバ回路１４が出力するプログラム電流あるいはプログラム電圧の大きさも変化させる必要がない。つまり、電源電圧を変化させず、また、映像信号を変化させずに表示画面３１の輝度変化を実施できる。
また、図１３（ａ１）から図１３（ａ３）への変化の際、画面のガンマ特性は全く変化しない。したがって、表示画面３１の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本実施例の効果のある特徴である。
従来の画面の輝度調整では、表示画面３１の輝度が低い時は、階調性能が低下する。つまり、高輝度表示の時は６４階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない。これに比較して、本実施例の駆動方法では、画面の表示輝度に依存せず、最高の６４階調表示を実現できる。
図１３（ｂ）は、図１２で説明したように表示領域１２２が分散している場合の明るさ調整方式である。図１３（ｂ１）の表示画面３１の表示輝度が最も明るい。図１３（ｂ２）の表示画面３１の表示輝度が次に明るく、図１３（ｂ３）の表示画面３１の表示輝度が最も暗い。図１３（ｂ１）から図１３（ｂ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。図１３（ｂ）のように表示領域１２２を分散させれば、低フレームレートでもフリッカが発生しない。
さらに、低フレームレートでも、フリッカが発生しないようにするには、図１３（ｃ）のように表示領域１２２を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図１３（ａ）の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図１３（ｃ）の駆動方法が適している。図１３（ａ）から図１３（ｃ）の駆動方法の切り替えも、シフトレジスタ６１の制御により容易に実現できる。
図１３は非表示領域１２３が等間隔で構成されているが、これに限定するものではない。表示画面３１の１／２の面積が連続して表示領域１２２とし、残りの面積５０が図１３（ｃ１）のように等間隔に表示領域１２２と非表示領域１２３が繰り返すように駆動してもよいことは言うまでもない。
また、図８３に図示した回路構成を用いて、ＥＬ表示装置に入力される映像信号を加算あるいは重み付け処理を行うことが好ましい。図８３の回路構成を用いることにより、表示画面に流れる電流を求め、又は予測し、前記求めた電流などにより画像画面に黒帯状の非点灯領域を発生させ、この黒帯状の非点灯領域の大きさを変化させる。又は、黒帯状の非点灯領域の幅は一定にし、映像信号の振幅を変化させることにより、表示画面に流れる電流の大きさが一定以上にならないように制御する。また、この制御により、電源回路から表示画面に流れる電流を一定以下となるようにすることができ、ＥＬ表示装置の発熱を抑制できる。また、図９８、図９９に図示して説明を行っているように、電源回路（電源ＩＣ）が出力する電圧を可変することにより、ＥＬ表示装置の発熱を抑制できる。また、本発明の画素構成を用いることにより、さらに良好な画像表示を実現できることは言うまでもない。
点灯率制御駆動（ｄｕｔｙ駆動）、ピーク電流抑制駆動、最大表示階調数制御駆動（図１２、図１３、図８４、図９８、図９９、図１３０など）により、高画質化、電流抑制を実現できる。なお、各スイッチトランジスタ１の動作に対応させて各ゲート信号線１７のオン／オフ電圧を印加する制御タイミングを制御する。ゲートドライバ回路１２の制御は図３のように、ソースドライバＩＣ１４からの信号をレベルシフト回路３２でレベルシフトさせて印加することにより実現する。
本明細書において、点灯率に応じてｄｕｔｙ比などを変化させるとして説明する。しかし、点灯率とは、一定の意味ではない。例えば、低点灯率とは、画面３１に流れる電流が小さいことを意味しているが、画像を構成する低階調表示の画素が多いことも意味する。つまり、画面３１を構成する映像は、暗い画素（低階調の画素）が多い。
したがって、低点灯率とは、画面を構成する映像データのヒストグラム処理をした時、低階調の映像データが多い状態と言い換えることができる。高点灯率とは、画面３１に流れる電流が大きいことを意味しているが、画像を構成する高階調表示の画素が多いことも意味する。つまり、画面３１を構成する映像は、明るい画素（高階調の画素）が多い。高点灯率とは、画面を構成する映像データのヒストグラム処理をした時、高階調の映像データが多い状態と言い換えることができる。つまり、点灯率に対応して制御するとは、画素の階調分布状態あるいはヒストグラム分布に対応して制御することと同義あるいは類似の状態を意味することがある。
以上のことから、点灯率にもとづいて制御するとは、場合に応じて画像の階調分布状態（低点灯率＝低階調表示の画素が多い。高点灯率＝高階調表示の画素が多い。）にもとづいて制御すると言い換えることができる。
また、通常表示状態では、ｄｕｔｙ比１／１で駆動し、所定の高点灯率以上で段階的にあるいはスムーズにｄｕｔｙ比を低下させるとは、低階調あるいは高階調の画素数が一定の範囲以内の時に、ｄｕｔｙ比１／１で駆動し、高階調の画素数が一定の以上数となった時に、段階的にあるいはスムーズにｄｕｔｙ比を低下させることと同一あるいは類似の動作もしくは制御である。
ｄｕｔｙ比制御は、点灯率が１／１０以上１／１の範囲で実施する。ｄｕｔｙ比１／１で、白ラスター表示であれば、点灯率１００％である（最大の白ラスター表示時）。黒ラスターであれば、点灯率０％である（完全黒ラスター表示時）。
点灯率とは、パネルのアノード又はカソードに流れる最大電流に対する割合でもある（但し、ｄｕｔｙ比は１／１とする）。例えば、カソードに流れる最大電流を１００ｍＡとすれば、ｄｕｔｙ比１／１において、３０ｍＡの電流が流れていれば点灯率は３０／１００＝３０％（０．３）である。
カソードに流れる最大電流を１００ｍＡとし、この時、映像データの総和の最大値とすれば、点灯率５０％とは、カソード（アノード）に流れる電流は、最大電流の５０％である。また、点灯率２０％とは、カソードに流れる電流は、最大電流の２０％である。今後は、主として点灯率の用語を用いる。 点灯率は、パネルのアノード又はカソードに流れる最大電流に対する割合であるとしたが、パネルの全ＥＬ素子に流れる最大電流の割合とも言い換えることができることは言うまでもない。
本明細書では、点灯率と断り無く記載する時は、ｄｕｔｙ比１／１としている。もし、ｄｕｔｙ比１／３で、２０ｍＡの電流が流れていれば、点灯率は（２０ｍＡ・３）／１００ｍＡ＝６０％（０．６）である。つまり、点灯率が１００％でも、ｄｕｔｙ比が１／２であれば、アノード（カソード）端子に流れる電流は最大の電流値の１／２である。点灯率５０％、アノード電流が２０ｍＡ、ｄｕｔｙ比１／１であれば、ｄｕｔｙ比１／２になれば、アノード電流は１０ｍＡとなる。アノード電流が１００ｍＡ、点灯率４０％、ｄｕｔｙ比１／１であれば、アノード電流が２００ｍＡに変化したとすると、点灯率は８０％に変化したことを意味する。
以上のように、点灯率は、１画面を構成する映像データの大きさに対する割合、ＥＬ表示パネルの消費電流（電力）あるいはその割合を示している。
一例として点灯率（点灯率）は、映像データの和から求める（図８３）。つまり、映像データから算出する。入力映像信号がＹ、Ｕ、Ｖの場合は、Ｙ（輝度）信号から求めても良い。しかし、ＥＬ表示パネルの場合は、Ｒ、Ｇ、Ｂで発光効率が異なるため、Ｙ信号から求めた値が消費電力にならない。したがって、Ｙ、Ｕ、Ｖ信号の場合も、一度Ｒ、Ｇ、Ｂ信号に変換し、Ｒ、Ｇ、Ｂに応じて電流に換算する係数をかけて、消費電流（消費電力）を求めることが好ましい。しかし、簡易的にＹ信号から消費電流を求めることは回路処理が容易になることも考慮してもよい（図８２、図８３などを参照のこと）。なお、点灯率は、カソード（アノード）に流れる電流を測定し、測定した電流から求めても良い。
点灯率は、パネルに流れる電流で換算する。なぜなら、ＥＬ表示パネルでは青（Ｂ）の発光効率が悪いため、Ｂが多い、海の表示などが表示されると、消費電力が一気に増加するからである。また、データ和とは単純な映像データの加算値ではなく、映像データを消費電流に換算したものとしている。したがって、点灯率も最大電流に対する各画像の使用電流から求められたものである。また、データ和は加算して求めることだけを意味するものではない。入力される映像データをＲＧＢで重み付けし、加算する方式が例示される。また、画像の特徴を示すデータ抽出して、抽出したデータを処理して求めても良い。また、入力された映像データをヒストグラム処理を行い、ヒストグラム処理の特定範囲（たとえば、平均値を中心として１σの範囲）のデータを抽出してデータ和を求めても良い。つまり、データ和は処理を行ったデータの集合あるいは処理を行った結果である。
また、入力される映像データは、ＥＬ表示装置に入力される映像データを意味するが、ＥＬ表示装置の画素に入力される映像データを意味することもある。つまり、ソースドライバＩＣ１４から出力された映像データである。
点灯率にあわせてＥＬ表示装置で表示する階調数を変化させることが好ましい。例えば、点灯率が５０％以上では、フル階調の１／２の範囲（１０２４階調の場合は、５１２階調）で、画像を表示し、５０％以下では、フル階調の範囲で画像を表示する。この実施例は、図９８、図９９、図１３０などを用いて説明を行っている。
なお、点灯率とは、ｄｕｔｙ駆動などピーク電流を抑制しないノーマルの駆動方式において、最大階調での白ラスター表示を１００％とした割合である。したがって、黒ラスター表示では点灯率は０％である。
図８３は本実施例の駆動回路のブロック図である。以下、本実施例の駆動回路について説明をする。図８３では、外部からＹ／ＵＶ映像信号と、コンポジット（ＣＯＭＰ）映像信号が入力できるように構成されている。どちらに映像信号を入力するかは、スイッチ回路８３１により選択される。
スイッチ回路８３１で選択された映像信号は、デコーダ及びＡ／Ｄ回路によりデコード及びＡＤ変換され、デジタルのＲＧＢ画像データに変換される。ＲＧＢ画像データは各８ビットである。また、ＲＧＢ画像データはガンマ回路８３４でガンマ処理される。同時に輝度（Ｙ）信号が求められる。ガンマ処理により、ＲＧＢ画像データは各１０ビットの画像データに変換される。
ガンマ処理後、画像データはＦＲＣ処理又は誤差拡散処理が処理回路８３５で行われる。ＦＲＣ処理又は誤差拡散処理によりＲＧＢ画像データは６ビットに変換される。この画像データはＡＩ処理回路８３６でＡＩ処理（最適化画像表示処理）データ、ｄｕｔｙ駆動のための点灯率演算、最大表示階調数演算などが実施される。また、動画検出回路８３７で動画検出が行われる。動画検出処理の結果に基づいて、図１３などで説明した、表示領域１２２、非表示領域１２３の分割駆動が実施される。また、カラーマネージメント回路８３８でカラーマネージメント処理が行われる。
ＡＩ処理回路８３６、動画検出回路８３７、カラーマネージメント回路８３８の処理結果は演算回路８３９に送られ、演算処理回路８３９でｄｕｔｙ比制御、基準電流制御データに変換され、変換された結果が、ソースドライバ回路１４及びゲートドライバ回路１２に制御データとして送出される。
ｄｕｔｙ比制御データはゲートドライバ回路１２ｂに送られ、ｄｕｔｙ比制御が実施される。使用階調制御データはソースドライバＩＣ１４に送られ、使用階調数制御が実施される。一方、基準電流制御データはソースドライバ回路１４に送られ、基準電流制御が実施される。ガンマ補正され、フレームレートコントロール（ＦＲＣ）又は誤差拡散処理された画像データもソースドライバ回路１４に送られる。
ＥＬ表示パネルは、黒表示は、ＥＬ素子１５に流れる電流が０の状態である。したがって、本実施例のｄｕｔｙ比駆動のように画面３１に非表示領域１２３を発生させても、黒表示の輝度は０である。非表示領域１２３の面積を大きくすると白表示輝度は低下する。しかし、黒表示の輝度が０であるから、コントラストは無限大である。したがって、ｄｕｔｙ比駆動は、ＥＬ表示パネルに最適な駆動方法である。以上のことは、基準電流制御においても同様である。基準電流の大きさを変化させても、黒表示の輝度は０である。基準電流を大きくすると白表示輝度は増加する。したがって、基準電流制御においても良好な画像表示を実現できる。
ｄｕｔｙ比制御は、全階調範囲で階調数が保持される。また、全階調範囲でホワイトバランスが維持される。また、ｄｕｔｙ比制御により画面３１の輝度変化は１０倍近く変化させることができる。
表示画面の輝度はｄｕｔｙ比あるいはｄｕｔｙ比の逆数と線形の関係になるから、表示画面の明るさ制御も容易である。
基準電流制御は、画面輝度３１を高くするときに、基準電流量を大きくするものである。したがって、画面３１が高いときにしか、ＥＬ素子１５に流れる電流は大きくならない。そのため、ＥＬ素子１５が劣化しにくい。
本実施例では、基準電流制御とｄｕｔｙ比制御の両方を用いる。画面３１が白ラスター表示に近い時には、基準電流は一定値に固定し、ｄｕｔｙ比のみを制御して表示輝度などを変化させる。画面３１に黒ラスター表示に近い時は、ｄｕｔｙ比は一定値に固定し、基準電流のみを制御させて表示輝度などを変化させる。
なお、ｄｕｔｙ比の最大はｄｕｔｙ比１／１とし、最小はｄｕｔｙ比１／１６以内にすることが好ましい。さらに好ましくは、ｄｕｔｙ比１／１０以内にするとよい。フリッカの発生を抑制できるからである。基準電流の変化範囲は、４倍以内にすることが好ましい。さらに好ましくは２．５倍以内にする。
なお、データ和は消費電流で算定するか、輝度で算定するかはどちらでもよい。ここでは説明を容易にするため、輝度（画像データ）の加算であるとして説明をする。一般的に輝度（画像データ）の加算の方式が処理は容易であり、コントローラＩＣのハード規模も小さくできる。また、ｄｕｔｙ比制御によるフリッカの発生もなく、ダイナミックレンジを広く取れることから好ましい。
以上の事項は、図７８、図７９、図８４、図９８、図９９、図１０１、図１１１、図１１２、図１３０などの実施例にも適用できることは言うまでもない。また、前記実施例と組み合わせて実施できることも言うまでもない。
図１において、画素１６は、２つのコンデンサ１９ａ、１９ｂと５つのスイッチトランジスタ（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）と１つの駆動トランジスタ１１ａで構成される。トランジスタ１１ｂは、トランジスタ１１ａをダイオード接続（Diode-connected）させて、しきい値（閾値）電圧を補償するためのしきい値電圧補償用のスイッチトランジスタである。トランジスタ１１ｆは、保持用コンデンサ１９ａを初期化させるために、リセット電圧Ｖｒｓｔを印加するための初期化用のスイッチトランジスタである。トランジスタ１１ｄは、ＥＬ素子１５の発光を制御するためのトランジスタである。
スイッチトランジスタ１１ｂ、１１ｆはオフリークと小さくする必要があるため、ディアルゲート以上の複数ゲート構成（マルチゲート構造）にする。但し、スイッチトランジスタ１１ｂ、１１ｆのオフ特性が十分である場合は、シングルゲート構成であってもよい。また、スイッチトランジスタ１１ｃもマルチゲート構造を採用することが好ましい。
コンデンサ１９ａは、駆動トランジスタ１１ａのゲート端子の電位を保持する保持用のコンデンサ（以後、保持用コンデンサ１９ａと呼ぶ）である。基本的には、駆動トランジスタ１１ａの特性バラツキをオフセットキャンセルした電圧が保持される。
スイッチトランジスタ１１ｃのゲート端子は、ゲート信号線１７ａに接続される。スイッチトランジスタ１１ｃのソース端子は、ソース信号線１８に接続される。スイッチトランジスタ１１ｃは、ゲートドライバ回路１２ａからの選択信号によりオン／オフ制御される。
駆動トランジスタ１１ａのソース端子は、スイッチトランジスタ１１ｃのドレイン端子と接続される。しきい値電圧補償用のスイッチトランジスタ１１ｂのソース端子又はドレイン端子と、保持用コンデンサ１９ａの第１の端子が接続される。駆動トランジスタしきい値電圧補償用のスイッチトランジスタ１１ｂがオン（クローズ）することにより、駆動トランジスタ１１ａのゲート端子には、オフセットキャンセル電圧が保持される。
しきい値電圧補償用のスイッチトランジスタ１１ｂは、前記駆動トランジスタ１１ａのゲート端子とドレイン端子との間に接続され、ゲート信号線１７ｃに印加されるスキャン信号に応答して駆動トランジスタ１１ａのゲート端子とドレイン端子間を短絡し、駆動トランジスタ１１ａをダイオード接続状態にする。したがって、前記スキャン信号によって駆動トランジスタ１１ａは、ダイオードのような状態になり、駆動トランジスタ１１ａのゲート端子に電圧Ｖｓｉｇ−Ｖｔｈ［Ｖ］が印加され、この電圧が、前記駆動トランジスタ１１ａのゲート電圧となる。
なお、電圧Ｖｓｉｇは、ソースドライバＩＣ１４がソース信号線１８に出力した映像信号である。また、Ｖｔｈでは、駆動トランジスタ１１ａにしきい値電圧である。また、Ｖｔｈは駆動トランジスタ１１ａのオフセットキャンセル電圧である。Ｖｔｈは、駆動トランジスタ１１ａの特性によって、個々にバラツキがある。
初期化用のスイッチトランジスタ１１ｆは、リセット電圧ラインＶｒｓｔと保持用コンデンサ１９ａの第１の端子との間に接続され、ゲート信号線１７ｄのスキャン信号に応答して、リセット電圧Ｖｒｓｔが、駆動トランジスタ１１ａのゲート端子および保持用コンデンサ１１ａに印加される。したがって、保持用コンデンサ１９ａに充填された電荷は放電さえる。また、駆動トランジスタ１１ａのゲート端子に所定電圧（初期化電圧Ｖｒｓｔ）が印加される。
なお、図１などの本実施例の画素構成では、駆動トランジスタ１１ａのゲート端子に直流的にＶｒｓｔ電圧、Ｖｓｉｇ電圧を印加するように図示している。しかし、本実施例はこれに限定するものではなく、交流的にＶｒｓｔ電圧、Ｖｓｉｇ電圧を印加してもよい。具体的には、駆動トランジスタ１１ａのゲート端子にコンデンサを配置し、直流成分を遮断して、Ｖｒｓｔ電圧、Ｖｓｉｇ電圧を、駆動トランジスタ１１ａのゲート端子に印加する構成を採用してもよい。
また、図１などの本発明の実施例において、オフセットキャンセルコンデンサ１１ｂの一方の端子をアノード電圧Ｖｄｄに接続するとしたが、これに限定するものではなく、所定の一定電圧に保持されるように構成すればよいことは言うまでもない。一定電圧とは、ＶＧＨ電圧、ＶＧＬ電圧などが例示される。したがって、スイッチトランジスタ１１ｅの一方の端子をＶｄｄ電圧に接続（図１の接続と同一）し、オフセットキャンセルコンデンサ１１ｂの一方の端子をＶＧＨ電圧などに接続してもよい（Ｖｄｄ電圧からＶＧＨ電圧に変更）。
スイッチトランジスタ１１ｅは、アノード電圧Ｖｄｄ配線またはＶｄｄ電極と駆動トランジスタ１１ａのソース端子との間に接続される。スイッチトランジスタは、スイッチトランジスタのゲート端子に接続されたゲート信号線１７ｂに印加されたオンオフ電圧により制御される。スイッチトランジスタ１１ｅは、ＥＬ素子１５を発光させる時は、オンとなり、アノード電圧Ｖｄｄを前記駆動トランジスタ１１ａのソース端子に印加する。
スイッチトランジスタ１１ｄは、駆動トランジスタ１１ａのドレイン端子とＥＬ素子１５のアノード端子間に接続（配置）され、スイッチトランジスタ１１ｄのゲート端子に接続されたゲート信号線１７ｂに印加されたオンオフ信号（発光制御信号）により制御される。スイッチトランジスタ１１ｄは、発光制御信号に応答して前記駆動トランジスタ１１ａで生成される前記駆動電流を前記ＥＬ素子１５に伝達する。つまり、スイッチトランジスタ１１ｄは、ＥＬ素子１５に流れる電流経路の電流をオンオフ制御する。
保持用コンデンサ１９ａは、アノード電圧Ｖｄｄ配線（電極）と駆動トランジスタ１１ａのゲート端子との間に接続され、アノード電圧Ｖｄｄと前記駆動トランジスタ１１ａのゲート端子に印加される電圧Ｖｓｉｇ−Ｖｔｈ［Ｖ］に該当する電荷を１フレームの間は保持する。
なお、ゲート信号線１７に印加される電圧は、オフ電圧（ＶＧＨ）とオン電圧（ＶＧＬ）であり、ＶＧＨ電圧の印加により、スイッチトランジスタ１１（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）がオフし、ＶＧＬ電圧の印加により、スイッチトランジスタ１１（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）がオンする。但し、スイッチトランジスタが、Ｐチャンネルトランジスタの場合である。
図３に図示するように、ＶＧＬ電圧は、ゲートドライバ回路１２ａでは、ＶＧＬ１とし、ゲートドライバ回路１２ｂでは、ＶＧＬ２としている。つまり、ゲートドライバ回路１２ａと１２ｂでは、オン電圧を異ならせている。
したがって、ゲート信号線１７ａ、ゲート信号線１７ｃに印加されるオン電圧はＶＧＬ１であり、ゲート信号線１７ｂ、ゲート信号線１７ｄに印加されるオン電圧はＶＧＬ２である。また、｜ＶＧＬ１｜＞｜ＶＧＬ２｜なる関係となるように設定されている。なお、ゲート信号線１７ａに印加されるＶＧＨとゲート信号線１７ｄに印加されるＶＧＨとは一致させてもよい。つまり、ゲートドライバ回路１２ａのオフ電圧ＶＧＨ１とゲートドライバ回路１２ｂのＶＧＨ２は同一にしてもよい。
なお、本発明の実施例において、駆動トランジスタ１１ａはＰチャンネルトランジスタたがこれに限定するものでなく、Ｎチャンネルトランジスタであってもよい。この場合は、オン電圧がＶＧＨとなり、オフ電圧がＶＧＬとなる。
また、駆動トランジスタ１１ａのソース端子はアノード電圧Ｖｄｄと接続されているとして説明するが、これに限定するものではない。例えば、カソード電圧Ｖｓｓあるいはグランド電圧ＧＮＤに接続されていてもよい。また、コンデンサ１８は、トランジスタ１１のゲート絶縁膜容量によるコンデンサで代用してもよい。
ゲートドライバ回路１２ａには、ゲート信号線１７ａを選択するスタートパルスＳＴ１、ゲート信号線１７ｃを選択するスタートパルスＳＴ２、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。ＵＤは、ゲートドライバ回路１２ａ内のスタートパルスの上下シフトレジスタ方向を切り替える信号である。
ゲートドライバ回路１２ｂには、ゲート信号線１７ｂを選択するスタートパルスＳＴ３、ゲート信号線１７ｄを選択するスタートパルスＳＴ４、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。
なお、必要に応じて、ゲートドライバ回路１２には、イネーブル制御端子を付加することが好ましい。ゲートドライバ回路１２内には、シフトレジスタ回路が形成されており、スタートパルスをクロック信号（ＣＬＫ）に同期して順次シフトさせ、選択するゲート信号線１７位置を変化させる。
図２は、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄに印加される駆動電圧、ソース信号線１８の映像信号電圧、ＥＬ素子１５の発光状態を示す。
また、図２は、各動作でのスイッチトランジスタの動作状態（オン／オフ状態）、電流あるいは電圧の印加状態を示す。
なお、図２では、説明を容易にするため、オフ電圧をＶＧＨとし、オン電圧をＶＧＬとする。また、ソース信号線１８に印加される電圧Ｖｓｉｇの範囲は、グランド電圧（ＧＮＤ）＝０Ｖとし、アノード電圧Ｖｄｄ以下としている。具体的には、映像信号電圧Ｖｓｉｇは、０．２Ｖ〜５．０Ｖの範囲である。
なお、１Ｈとは１水平走査期間である。また、図２は模式的なものであり、１Ｈを数Ｈと置き換えてもよく、１Ｈは１Ｈより短い期間と置き換えてもよい。
図１１１は図１の画素の動作を説明するための説明図である。図１１１において、説明を容易にするため各スイッチトランジスタはスイッチとして図示している。
ＶＧＨ電圧は、アノードＶｄｄ電圧よりも０．５Ｖ以上３．０Ｖ以下の高い電圧に設定される。例えば、アノード電圧Ｖｄｄが５Ｖであれば、ＶＧＨ電圧は、５．５Ｖ以上８Ｖ以下の電圧値に設定される。
画素１６には、１ｔからａｔの期間に、ゲート信号線１７ｄにオン電圧が印加される。図１１１（ａ）が対応する。オン電圧（ＶＧＬ）の印加により、トランジスタ１１ｆがオンし、リセット電圧Ｖｒｓｔが駆動トランジスタ１１ａのゲート端子にリセット電圧Ｖｒｓｔが印加される（ａ点）。
リセット電圧Ｖｒｓｔの印加により、駆動トランジスタ１１ａは、リセット状態になる。リセット状態とは、駆動トランジスタ１１ａを初期化された状態、駆動トランジスタ１１ａのゲート端子に所定電圧（初期化電圧）が印加された状態、駆動トランジスタ１１ａが所定状態にされた状態などである。
なお、リセット電圧Ｖｒｓｔは、ＧＮＤ電圧以下−５（Ｖ）以上の電圧に設定すべきである。例えば、リセット電圧Ｖｒｓｔは、−２．５Ｖに設定する。リセット電圧Ｖｒｓｔは、ＶＧＬ１電圧以上で、ＧＮＤ電圧以下の値に設定することが好ましい。さらに好ましくは、映像信号電圧Ｖｓｉｇの最低電圧−１．０Ｖ以下、スイッチトランジスタ１１ｃのオン電圧（ＶＧＬ）＋１．０以上の値に設定することが好ましい。
また、リセット電圧Ｖｒｓｔは、映像信号電圧Ｖｓｉｇに対応して変化させてもよい。例えば、映像信号の階調番号に対応させてリセット電圧Ｖｒｓｔを変化させる。また、リセット電圧Ｖｒｓｔは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像信号電圧で変化させてもよい。ＲＧＢで映像信号の振幅が異なるからである。この場合は、階調番号に対応せず、各ＲＧＢで固定のリセット電圧Ｖｒｓｔを設定してもよい。また、リセット電圧Ｖｒｓｔは、表示画面で消費される電流に対応させて変化させてもよい。表示する画像の輝度に対応させて、リセット電圧Ｖｒｓｔを変化させてもよい。
ゲート信号線１７ｃは、リセット電圧Ｖｒｓｔの印加後（ａｔ）、オン電圧が印加される。オン電圧（ＶＧＬ）を印加する期間は、１Ｈ以上としているが、これに限定するものではなく、１Ｈ以下の期間であってもよい。少なくともゲート信号線１７ｃにオン電圧（ＶＧＬ）を印加する期間は、ゲート信号線１７ａにオン電圧（ＶＧＬ）を印加する期間よりも長くする。または、オーバーラップさせる。なお、リセット電圧Ｖｒｓｔの印加時間は、２μｓｅｃ以上の時間を確保することが好ましい。
ゲート信号線１７ａオン電圧（ＶＧＬ）を印加することにより、スイッチトランジスタ１１ｃがオンし、ソース信号線１８に印加したＶｓｉｇがオフセットキャンセル用コンデンサ１９ａ印加される。ａ点に印加されて映像信号Ｖｓｉｇは、スイッチトランジスタ１１ｂがオンしている期間保持される。
なお、図２に図示するゲート信号線１７ａの斜線部は、オン電圧（ＶＧＬ）を印加してもオフ電圧（ＶＧＨ）を印加してもよい。
スイッチトランジスタ１１ｃがオンすることにより、映像信号電圧Ｖｓｉｇがオフセットキャンセルコンデンサ１１ｂに印加され、オフセットキャンセルコンデンサ１１ｂに映像信号電圧Ｖｓｉｇが充電される。
ゲート信号線１７ａにオン電圧（ＶＧＬ）が印加されることにより、映像信号電圧Ｖｓｉｇを画素に印加するスイッチトランジスタ１１ｃがオンする（図２の１ｔ〜２ｔあるいは、ａｔ〜２ｔ）。この状態を図１１１（ｂ）に図示する。図１１１（ｂ）では、スイッチトランジスタ１１ｄ、１１ｅ、１１ｆはオフ状態（オープン状態）である。また、スイッチトランジスタ１１ｃ、１１ｂはオン状態（クローズ状態）である。
スイッチトランジスタ１１ｂがオンすることにより、ソース信号線１８から、駆動トランジスタ１１ａ及びトランジスタ１１ｂのチャンネル間に電流経路が発生し、オフセットキャンセル電流Ｉｃ１が流れる。
電流Ｉｃ１は最初、比較的大きな電流が流れ、オフセットキャンセル動作が終局に近づくにしたがって、小さくなる。基本的には、オフセットキャンセルが完了するとＩｃ１＝０となる。オフセットキャンセルが動作により、キャンセル電圧がコンデンサ１１ａに保持される。
映像信号電圧Ｖｓｉｇの印加により、駆動トランジスタ１１ａは、映像信号電圧Ｖｓｉｇが印加された状態で、駆動トランジスタ１１ａのチャンネルに電流が流れないように、ゲート端子であるｂ点の電位を変化させる（オフセットキャンセル動作）。変化後の電圧が、保持用コンデンサ１９ａに保持される。この動作により、駆動トランジスタ１１ａは、オフセットキャンセル状態に近い状態までオフセットキャンセルされる。オフセットキャンセル用コンデンサ１９ｂには、映像信号電圧Ｖｓｉｇが充電される。
図２の１ｔ〜２ｔ期間で完全なオフセットキャンセルが実施できることが理想である。しかし、高精細の表示パネルでは、１画素行を選択する時間が短く、十分なオフセットキャンセル動作を実現できない。オフセットキャンセルが十分でないと、駆動トランジスタ１１ａの特性バラツキが残り、階調表示により画面３１に輝度ムラが発生する。
本実施例はこの課題を解決することを１つの目的としている。
図２の２ｔ〜３ｔは、オフセットキャンセル動作の継続期間である。図２では、２ｔ〜３ｔの期間が対応する。また、図１１１（ｃ）が対応する。
図１１１（ｃ）では、スイッチトランジスタ１１ｅ、１１ｄ、１１ｆ、１１ｃがオフ状態（オープン状態）であり、スイッチトランジスタ１１ｂがオン状態（クローズ状態）である。この場合は、オフセットキャンセル電流Ｉｃ２が流れる。オフセットキャンセル電流Ｉｃ２は、オフセットキャンセルの終局状態での電流であるから非常に小さい。したがって、オフセットキャンセルコンデンサ１９ｂの容量は小さくても良い。
なお、図２の実施例では、オフセットキャンセル動作を継続する期間を２ｔ〜３ｔ期間としているが、本実施例はこれに限定するものではない。オフセットキャンセルを継続する期間は、それぞれのパネルに対応させて可変あるいは設定する。本実施例は、オフセットキャンセル期間を少なくとも１Ｈ（１画素行選択期間）以上の期間を行うものである。オフセットキャンセル期間は、２０μ秒以上設定することが好ましい。
図２において、１ｔ〜２ｔの期間に映像信号電圧Ｖｓｉｇが画素１６に保持される。それ以降の期間は、スイッチトランジスタ１１ｃがオフ状態であるため、ソース信号線１８に印加された映像信号電圧Ｖｓｉｇが変化しても、該当画素１６に映像信号電圧Ｖｓｉｇが書き込まれることはない。
以上のオフセットキャンセルの動作後、ゲート信号線１７ｂにオン電圧が印加され、スイッチトランジスタ１１ｅがオンし、アノードＶｄｄ電圧が駆動トランジスタ１１ａのソース端子に供給される（図１１１（ｄ）の状態）。また、スイッチトランジスタ１１ｄがオンし、駆動トランジスタ１１ａからＥＬ素子１５の駆動用電流がＥＬ素子１５に供給される。ＥＬ素子１５は、印加された電流により発光する。
図２では、期間３ｔ〜４ｔの期間にゲート信号線１７ｂにオン電圧（ＶＧＬ）を印加して、スイッチトランジスタ１１ｂをオンさせてＥＬ素子１５に発光電流を供給する。また、期間４ｔ〜５ｔでは、ゲート信号線１７ｂにオフ電圧（ＶＧＨ）を印加し、スイッチトランジスタ１１ｄをオフし、ＥＬ素子１５を非発光状態にする。このようにゲート信号線１７ｂにオン／オフ電圧を印加し、流れる電流を制御することにより、図７８、図７９、図８４の駆動方法を実現する。
以上のようにゲート信号線１７ｂには、オン電圧又はオフ電圧が印加され、オン／オフ電圧に同期してＥＬ素子１５に電流が供給される。このオン／オフ電圧の印加状態に同期してＥＬ素子は発光又は消灯する。
ＥＬ素子１５が発光又は消灯している動作時（電圧プログラム時以外の期間、３ｔ〜の期間）では、トランジスタ１１ｂはオープン状態である。この時、トランジスタ１１ａのソース端子は、ＥＬ素子１５が発光しているときは、アノード電圧Ｖｄｄ（トランジスタ１１ｅのチャンネル電圧降下は無視する）が印加されている。ＥＬ素子１５が消灯時は、トランジスタ１１ｅ及びトランジスタ１１ｄをオープン状態にされる。このＥＬ素子１５が消灯時は、駆動トランジスタ１１ａのソース端子は、オフセットキャンセル用コンデンサ１９ａにより、アノード電位Ｖｄｄに保持されている。したがって、トランジスタ１１ａの電位安定度がよい。もちろん、ＥＬ素子１５の点灯及び消灯は、トランジスタ１１ｄをｄｕｔｙ制御（トランジスタ１１ｄなどをオン／オフさせて、表示画面３１に帯状の非表示領域を発生し、非表示領域を表示画面３１の上下方向に、フレーム周期あるいはフィールド周期に同期して画像表示させる）してもよい。
図８９は、図１１１（ｂ）（ｃ）の状態を更に詳しく記載したものである。図１１１（ｂ）は、図８９（ａ）が対応し、図１１１（ｃ）は、図８９（ｂ）が対応する。
図８９（ａ）では出力アンプ８９１から出力された映像信号電圧Ｖｓｉｇがスイッチトランジスタ１１ｃを介してオフセットキャンセルコンデンサ１９ｂに一方の端子に印加され、同時に、駆動トランジスタ１１ａのチャンネルにオフセットキャンセル電流Ｉｃ１が流れる。
画素１６の選択期間の経過後、図８９（ｂ）の状態となり、スイッチトランジスタ１１ｃがオープン状態となる。図８９（ｂ）の状態では、オフセットキャンセルコンデンサ１９ｂに保持された映像信号電圧Ｖｓｉｇが電流の供給元となり、継続してオフセットキャンセル電流Ｉｃ２が流れる。図８９（ｂ）でオフセットキャンセル電流Ｉｃ２がほぼ０となり、オフセットキャンセル動作が完了する。したがって、理想的なオフセットキャンセル動作を実現できる。
出力アンプ８９１の駆動能力（電流出力能力）は、複数の段階で変更できるように構成する。出力アンプ８９１はソースドライバＩＣ１４の出力段に形成される。出力アンプ８９１の駆動能力は、コマンドで変更できるように構成される。
図８８は、駆動トランジスタ１１ａのチャンネルに流れる電流（チャンネル電流Ｉｃと呼ぶ）を図示したものである。図８８では、理想的にオフセットキャンセルされた状態での駆動トランジスタ１１ａのゲート端子電圧をＶｃとしている。不十分なオフセットキャンセル電圧はＶｂとし、オフセットキャンセル動作の開始電圧は、リセット電圧Ｖｒｓｔとしている。図８８に図示するように、ａｔ〜２ｔの期間において、最初は大きなキャンセル電流Ｉｃ１（開始電流はＩａとしている）が流れ、キャンセル電流Ｉｃ１は急激に現状する。２ｔでは、キャンセル電流Ｉｃ１＝Ｉｂとしている。このＩｂの時はまだ、電流が流れる状態あるから、オフセットキャンセルは不十分な状態である。
その後（２ｔ〜３ｔ：図８９（ｂ））も、オフセットキャンセル状態は継続し、オフセットキャンセル電流Ｉｃ２は減少し、ｔ３でオフセットキャンセル電流Ｉｃ２は０状態となる。
ここで、保持用コンデンサ１９ａの容量をＣｓ（ｐＦ）とし、オフセットキャンセルコンデンサ１９ｂの容量をＣｏ（ｐＦ）とすると、図８５の関係がある。
図８５において、横軸は、オフセットキャンセルコンデンサ１９ｂの容量Ｃｏ（ｐＦ）と保持用コンデンサ１９ａの容量Ｃｓ（ｐＦ）との比率（Ｃｏ／Ｃｓ）を示している。縦軸は、理想的なオフセットキャンセル状態からのずれを示している。ずれとは、理想的な駆動トランジスタ１９ａのゲート端子電圧に対する電圧差を比率で示したものである。例えば、完全にオフセットキャンセル状態に到達した駆動トランジスタ１１ａのゲート端子電圧を１．０Ｖとしたとき、誤差（乖離量）１０％とは、１．０（Ｖ）・（１−０．１）＝０．９（Ｖ）である。誤差２％とは、１．０（Ｖ）・（１−０．０２）＝０．９８（Ｖ）である。Ｃｏ／Ｃｓが０．５より小さい範囲では、目標値からの誤差が２％以上と大きい。そのため、オフセットキャンセル状態は悪い。また、Ｃｏ／Ｃｓの値が小さくなるほど、急激に目標値からの誤差が大きくなる。
Ｃｏ／Ｃｓが０．５以上の範囲では、目標値からの誤差が２％以下と小さい。また、Ｃｏの値を大きくしても、目標値からのずれ量の低減割合は小さい。Ｃｏの値を大きくすることはオフセットキャンセルコンデンサの容量を大きくする必要がある。コンデンサの容量を大きくするとは、画素の構成上、困難である場合が多い（高精細パネルでは画素には大きなコンデンサは形成できない）。一方で、保持用コンデンサ１９ａは少なくとも１フレーム期間（又は１フィールド期間、なお、本明細書では１フレーム期間と１フィールド期間とは同義として取り扱う）の間、電荷を保持しておく必要がある。そのため、比較的大きな容量でかつ一定以上の容量が必要である。
以上ことから、Ｃｏ／Ｃｓは、０．２５以上となるようにする。つまり、Ｃｏ：Ｃｓ＝１：４以上となるように、Ｃｏ容量を形成する。また、Ｃｓのサイズ又はＣｏに対するＣｓの比率の観点から、Ｃｏ／Ｃｓ＝１．０以下とすることが好ましい。つまり、Ｃｏ：Ｃｓ＝１：１以下となるように、Ｃｏ容量を形成する。
図１０は、図１の変形例である。オフセットキャンセル用コンデンサ１９ａの一端子は、ゲート信号線１７ａに接続されている。ゲート信号線１７ａには、オン電圧（ＶＧＬ）又はオフ電圧（ＶＧＨ）が印加されるが、映像信号電圧を画素１６に書き込んだ後（電圧プログラム時以降）以外の期間は、オフ電圧（ＶＧＨ）が印加されている。したがって、オフセットキャンセル用コンデンサ１９ａは一定の電荷を保持して安定である。他の構成は図１で説明したのと同様であるので説明を省略する。
なお、図１０において、オフセットキャンセル用コンデンサ１９ａの一端子は、ゲート信号線１７ｂと接続するとしたが、これに限定するものではない。例えば、図１１に図示するように、ゲート信号線１７ｄと接続してもよい。図１１の構成では、ゲート信号線１７ｄには、リセット電圧Ｖｒｓｔを印加するときだけ、オン電圧（ＶＧＬ）が印加される。しかし、他の期間には、オフ電圧（ＶＧＨ）が印加される。オフ電圧（ＶＧＨ）が印加される。したがって、オフセットキャンセル用コンデンサ１９ａは一定の電荷を保持して安定状態を維持される。
図１１は、図１の変形例である。オフセットキャンセル用コンデンサ１９ａの一端子は、ゲート信号線１７ｂに接続されている。ゲート信号線１７ｂには、オン電圧（ＶＧＬ）又はオフ電圧（ＶＧＨ）が印加される。しかし、映像信号電圧を画素１６に書込み時（電圧プログラム時）の期間は、オフ電圧（ＶＧＨ）が印加される。したがって、オフセットキャンセル用コンデンサ１９ａは一定の電荷を保持して安定状態を維持されている。
ＥＬ表示装置のゲートドライバ回路１２について説明する。
図３に示すように、表示画面３１の左端にゲートドライバ回路１２ａを設け、右端にゲートドライバ回路１２ｂを設けている。なお、ゲートドライバ回路１２は、表示パネルの空き領域に形成すればよい。
ゲートドライバ回路１２ａは、ゲート信号線１７ａを制御し、ゲートドライバ回路１２ｂはゲート信号線１７ｂを制御する。ゲートドライバ回路１２ａ、１２ｂには、ゲート信号線１７のオン電圧（ＶＧＬ）と、ゲート信号線１７のオフ電圧（ＶＧＨ）が供給されている。オフ電圧（ＶＧＨ）は、アノード電圧Ｖｄｄ以上又は近傍の電圧である。オン電圧（ＶＧＬ）は、カソード電圧Ｖｓｓ又はグランド電圧（ＧＮＤ）近傍の電圧である。なお、近傍の電圧とは、３Ｖの範囲の電圧である。
本実施例では、トランジスタ３１のオフ電圧をＶＧＨとし、オン電圧をＶＧＬとして説明するがこれに限定するものではない。オン電圧（ＶＧＬ）とオフ電圧（ＶＧＨ）の極性は、駆動トランジスタ３１ａのチャンネルの種類（Ｐチャンネル又はＮチャンネル）に対応して設定する。また、図３１に示すように、ゲートドライバ回路１２の電圧の１つ又は複数をＧＮＤ電圧としてもよい。図３１では、ゲートドライバ回路１２ｂは、ＶＧＨ電圧と、ＶＧＬ＝ＧＮＤ電圧で動作しており、ゲートドライバ回路１２ａは、ＶＧＨ電圧とＶＧＬ１電圧で動作している。
本実施例では、駆動トランジスタ３１ａはＰチャンネルトランジスタとしている。この場合は、オン電圧をＶＧＬとし、オフ電圧をＶＧＨとする。駆動トランジスタ３１ａがＮチャンネルトランジスタの場合は、オン電圧をＶＧＨとし、オフ電圧をＶＧＬとする。なお、図２に適合するように、ＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２を内蔵させてもよい。ＥＬ表示装置を駆動する電源（回路）ＩＣからのＯＮ１コマンドで、ソースドライバ回路１４のアナログ電圧ＡＶｄｄとゲートドライバ回路１２の電圧ＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２を同時に起動し、ＯＮ２でアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを起動させる。
図４は、図１の変形例である。図１と図４の差異は、コンデンサ１１ｃが追加形成された点である。コンデンサ１１ｃは、ゲート信号線１７ａに印加された電圧の変化（ＶＧＬ→ＶＧＨ）により、突き抜け電圧が発生しより良好な黒表示（高コントラスト表示）を実現することを１つの目的とする。ＶＧＬ→ＶＧＨの動作とは、画素１６に映像信号を書き込み保持させる動作である。つまり、スイッチトランジスタ１１ｃの制御動作である。
前記コンデンサ１９ｃは、第１の電極が現在ゲート信号線１７ａ及びトランジスタ１１ｃのゲート端子に接続され、第２の電極が前記保持用コンデンサ１９ａ及び駆動トランジスタ１１ａのゲート端子に共通接続されている。
なお、駆動トランジスタ１１ａがＮチャンネルトランジスタの場合は、ゲート信号線１７ａに印加する電圧（映像信号を画素に書き込み、保持させる動作時に使用する電圧）をＶＧＬ→ＶＧＨとなるように画素１６を構成する。
ゲート信号線に印加するオフ電圧をＶＧＨ、オン電圧をＶＧＬとすると、ゲート信号線１７ａに印加する電圧を、ＶＧＬからＶＧＨに変化させると、駆動トランジスタ１１ａのゲート電圧は、前記保持用コンデンサ１９ａと補助コンデンサ１９ｃのカップリングによる補正電圧だけ上昇するようになる。したがって、駆動トランジスタ１１ａのゲート端子の電圧が、アノードＶｄｄ電圧側にシフトし、良好な黒表示を実現できる。
図５は、図１又は図４の変形例である。図５の構成も本実施例のＥＬ表示装置に用いることができる。図５において、画素１６は、２つのコンデンサ１９ａ、１９ｂと５つのスイッチトランジスタ（１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ）と１つの駆動トランジスタ１１ａで構成される。トランジスタ１１ｂは、トランジスタ１１ａをダイオード接続（Diode-connected）させて、しきい値電圧を補償するためのしきい値電圧補償用のスイッチトランジスタである。トランジスタ１１ｆは、保持用コンデンサ１９ａを初期化させるためリセット電圧Ｖｒｓｔを印加するための初期化用のスイッチトランジスタである。そして、トランジスタ１１ｄは、ＥＬ素子１５の発光を制御するためのトランジスタである。
スイッチトランジスタ１１ｃは、ゲート信号線１７ａにゲート端子が接続され、ソース信号線１８にソース端子が接続され、ゲートドライバ回路１２ａからの選択信号によりオン／オフ制御される。
ゲート信号線１７ａからゲート信号線１７ａ１とゲート信号線１７ａ２が分岐されており、ゲート信号線１７ａ１には、インバータ回路５１が配置されている。したがって、ゲート信号線１７ａ１とゲート信号線１７ａ２には、ＶＧＨとＶＧＬが反転して電圧が印加される。
また、ソース信号線１８ａとソース信号線１８ｂを有しており、上下方向に隣接した画素１６（１６ａ、１６ｂ）は異なるソース信号線１８に接続されている。図５の実施例では、画素１６ｂはソース信号線１８ｂに接続されており、画素１６ａはソース信号線１８ａと接続されている。
図６は、図５の画素構成において、ゲート信号線１７及びソース信号線１８との接続状態を示している。図５、図６のように構成することにより、リセット電圧Ｖｒｓｔを印加するためのスイッチトランジスタ１１ｆを制御するゲート信号線と、映像信号を印加するためのスイッチトランジスタ１１ｃを制御するゲート信号線とを共通にすることができる。そのため、ゲート信号線１７数を削減でき、画素１６の開口率を向上できる。
また、複数画素行を同時にオフセットキャンセル状態にすることができ、良好なオフセットキャンセルを実現できる。
図８６は図１のオフセットキャンセルコンデンサ１９ｂを有する構成にコンデンサ１１ｃを付加した構成である。図８６において、コンデンサ１９ｃは、スイッチトランジスタ１１ｃのゲート端子（ゲート信号線１７ａ）とコンデンサ１９ｂの一端子（スイッチトランジスタ１１ｃのドレイン端子）に接続されている。
コンデンサ１９ｃはゲート信号線１７ａの変動により、端子電位が変化する。ゲート信号線１７ａは、画素１６が選択されたときには、オン電圧（ＶＧＬ）が印加され、選択されないときにはオフ電圧（ＶＧＨ）が印加される。つまり、画素１６が選択状態から非選択状態に変化するとコンデンサ１９ｃのａ１電圧は、ＶＧＬ→ＶＧＨに変化する。したがって、ａ１電圧の電圧変化は、ａ２電圧の変化に影響する。ａ２電圧は、ａ１電圧の変化をコンデンサ１９ｃとコンデンサ１９ｃで分圧されたものとなる。一方で、ａ点（ａ２電圧）は、画素が選択されたときは、映像信号電圧Ｖｓｉｇが印加されている。ａ２電圧がＶＧＬ→ＶＧＨに変化すると、（ＶＧＨ−ＶＧＬ）電圧が分圧されて、映像信号電圧Ｖｓｉｇに重畳される。したがって、ａ点の電位は、映像信号電圧Ｖｓｉｇよりも高くなる。
ａ２点の電位を映像信号電圧Ｖｓｉｇよりも高くすることは、図１１１（ｃ）のオフセットキャンセル動作を良好な状態にすることができる。通常、オフセットキャンセルコンデンサ１９ｂの容量は小さい。したがって、オフセットキャンセル電流Ｉｃ２が大きいと、オフセットキャンセルコンデンサ１９ｂの端子電位が急速に低下してしまい、オフセットキャンセル動作の継続能力が低下する。
図８６の構成では、映像信号電圧Ｖｓｉｇよりも高い電圧をａ点に保持できるので、オフセットキャンセル電圧を高めに設定でき、良好なオフセットキャンセル動作を実現できる。
図８６の構成において、オフセットキャンセルコンデンサ１９ｂの動作、機能、効果などは図１で説明したので省略する。
図８７は図１の変更例である。図８７において画素１６ａのスイッチトランジスタ１１ｃをオン／オフさせるゲート信号線１７ｄ１は、次段の画素１６ｂのスイッチトランジスタ１１ｆをオン／オフさせるゲート信号線１７ｄ１と共通に結線されている。
したがって、ゲート信号線１７ｄ１にオン電圧を印加すると、リセット電圧Ｖｒｓｔを印加するスイッチトランジスタ１１ｆがオンして、画素１６ｂの駆動トランジスタ１１ａにリセット電圧Ｖｒｓｔを印加する。同時に、前段の画素１６ａのスイッチトランジスタ１１ｃがオンして映像信号電圧Ｖｓｉｇを画素１６ａに書込み、オフセットキャンセル動作を開始する。なお、画素１６ａは１Ｈ後には、図１１１（ｃ）動作となる。
つまり、ゲート信号線１７ｄを順次選択することにより、リセット電圧Ｖｒｓｔを印加する動作と、その他の画素行（基本的には前段の画素行）に映像信号電圧Ｖｓｉｇを印加する動作とを同時に実現できる。したがって、ゲートドライバ回路１２の構成を簡略化でき、狭額縁のＥＬ表示装置を実現できる。
図８７では、各画素行のゲート信号線１７ｄは、前段の画素行のゲート信号線１７ｄと接続されているとしたが、これに限定するものではない。例えば、ゲート信号線１７ｄは、複数以上の前又は後の画素行と接続させてもよい。
図８７の構成において、複数の画素行のゲート信号線１７ｄが共通に接続され、ゲート信号線１７ｄが接続された画素行が前段又は後段の画素行と共通に接続されている点以外の構成あるいは動作は、図１などで説明を行っているので説明を省略する。以上の事項は、本明細書の他の実施例にも適用されることは言うまでもない。
図９０は本発明の他の実施例である。図１との差異は、スイッチトランジスタ１１ｄ、スイッチトランジスタ１１ｆがない点である。他の構成は図１と同様である。以上のように本実施例の技術的思想は多種多様な画素構成に対しても適用される。
図９１は、図９０の実施例に対して、コンデンサ１９ｂの接続位置を異ならせている。図９１では、コンデンサ１９ｂの一端子は、スイッチトランジスタ１１ｃのドレイン端子と接続され、他の端子は、ゲート信号線１７ａと接続されている。ゲート信号線１７ａの電位は、画素１６が選択されている時以外は、オフ電圧（ＶＧＨ）が印加されている。したがって、画素１６の選択時以外は、安定した電位に保持されているので、良好に映像信号電圧Ｖｓｉｇを保持することができる。他の構成あるいは動作は、図１、図９０と同様であるので説明を省略する。
図１などの構成では、コンデンサ１９ｂの一方の端子は、アノード電圧Ｖｄｄに接続した。しかし、本実施例はこれに限定するものではない。所定期間の間に安定した電位に保持できるものであれば、どんな電位でもよい。図９２の実施例は、コンデンサ１９ｂの一方の端子をカソード電圧Ｖｓｓとなるように接続をしている。他の構成あるいは動作は、図１、図９０と同様であるので説明を省略する。
図９３の構成は、図１の構成に加えて、スイッチトランジスタ１１ｇを付加した構成である。スイッチトランジスタ１１ｇのゲート端子はゲート信号線１７ｇに接続されている。したがって、ゲート信号線１７ｃにオン電圧（ＶＧＬ）を印加することにより、ＥＬ素子１５のアノード端子に、リセット電圧Ｖｒｓｔを印加することができる。他の構成あるいは動作は、図１、図９０と同様であるので説明を省略する。
図９４の構成は、図９３に対してコンデンサ１９ｂの接続位置を変化させたものである。コンデンサ１９ｂの一方の端子は、スイッチトランジスタ１１ｃのドレイン端子と接続され、他の端子は、駆動トランジスタ１１ａのゲート端子と接続される。駆動トランジスタ１１ａのゲート端子もオフセット電圧あるいは映像信号電圧Ｖｓｉｇが印加され、１フレーム期間の間、電位が維持される。したがって、コンデンサ１９ｂの保持電圧として用いることができる。他の構成あるいは動作は、図１、図９０と同様であるので説明を省略する。
なお、以上の事項は、本明細書の他の実施例、他の構成に適用される。また、他の実施例、他の構成と組み合わせることができる。
本発明の実施例２について説明する。
図１１４は、実施例２のおけるＥＬ表示装置の全体構成を示すブロック図である。
本実施例は、ＥＬ素子１５がマトリックス状に配置された表示画面３１とこれを駆動する駆動回路とからなる。すなわち、図１１４に示すように、ＥＬ表示装置は、表示画面３１とこれを駆動するソースドライバ回路（ＩＣ）１８と、ゲート端子ゲートドライバ回路１２、１２ｃとからなる。
図１１４のゲートドライバ回路１２は、図１１３のゲートドライバ回路１２ａ、１２ｂが組み合わせたものである。
表示画面３１は、行状のゲート信号線１７と、列状のソース信号線１８と、両者が交差する部分に配された行列状の画素１６と、各画素１６の各列に対応して形成されたアノード電源配線１１３１を備えている。つまり、アノード電源配線１１３１は画素列に平行に形成されている。また、キャンセル電圧Ｖｒを供給するキャンセル電圧配線１１３２も画素列に平行に形成されている。すなわち、ソース信号線１８に平行に形成されている。
図１１３は、図１１４に示したＥＬ表示装置に含まれる画素１６の具体的な構成及び結線関係を示す回路図である。
図１１３に示すように、画素１６は、ＥＬ素子１５などで代表されるＥＬ素子１５と、スイッチトランジスタ１１ｂ、１１ｃ、１１ｅと、駆動トランジスタ１１ａと、コンデンサ１９ａとを含む。
スイッチトランジスタ１１ｂは、そのゲート端子ｄがゲート信号線１７ａに接続され、ドレイン端子ｄがソース信号線１８に接続され、ソース端子が駆動トランジスタ１１ａのゲート端子ｇに接続されている。
駆動トランジスタ１１ａは、そのドレイン端子ｄがアノード電源配線１１３１に接続され、ソース端子ｓがＥＬ素子１５のアノード端子に接続されている。
ＥＬ素子１５のカソードは、接地電極（ＧＮＤ）又はカソード電極（電圧）Ｖｓｓに接続している。なお、この接地電極又はカソード電極（電圧）Ｖｓｓは全ての画素１６に対して共通に配線されている。
コンデンサ１９ａは、駆動トランジスタ１１ａのソース端子ｓとゲート端子ｇの間に接続されている。
係る構成において、スイッチトランジスタ１１ｂは、ゲート信号線１７から供給された制御信号に応じて導通し、ソース信号線１８から供給された信号電位をサンプリングしてコンデンサ１９ａに保持する。
駆動トランジスタ１１ａは、スイッチトランジスタ１１ｅがオンすることにより、アノード電源配線１１３１から電流の供給を受け、コンデンサ１９ａに保持された信号電位に応じて駆動電流をＥＬ素子１５に流す。
ゲートドライバ回路１２について説明する。ゲートドライバ回路１２ａは、各ゲート信号線１７ａに順次制御信号（オン電圧又はオフ電圧）を供給して画素１６を行単位で線順次走査する。
ゲートドライバ回路１２ｂは、線順次操作（画素行を順番に選択する動作）に同期して、駆動トランジスタ１１ａのドレイン端子ｄにキャンセル電圧Ｖｒを印加するトランジスタ１１ｃを制御する。すなわち、ゲートドライバ回路１２ｂは、ゲート信号線１７ｂにオフ電圧又はオフ電圧を順次印加する。
ゲートドライバ回路１２ｃは、この線順次走査に合わせて、駆動トランジスタ１１ａのドレイン端子ｄにアノード電圧Ｖｄｄ（もしくはカソード電圧Ｖｓｓ）を印加するトランジスタ１１ｅを制御する。すなわち、ゲートドライバ回路１２ｃは、ゲート信号線１７ｃにオフ電圧又はオフ電圧を順次印加する。
なお、ゲートドライバ回路１２ａ、１２ｂ、１２ｃは３つのドライバから構成されるものに限定されるものではなく、図１１４に示すように、１２ａ、１２ｃで１つのゲートドライバ回路１２に構成してもよい。
また、各ゲートドライバ回路１２がゲート信号線１７に出力する電圧（オフ電圧又はオフ電圧）は異なる値とすることが好ましい。図１１４の実施例では、ゲートドライバ回路１２とゲートドライバ回路１２ｃのオン電圧（ＶＧＨ）は同一であるが、オフ電圧（ＶＧＬ）は、ゲートドライバ回路１２は、ＶＧＬ１とし、ゲートドライバ回路１２ｃは、ＶＧＬ２として異なっている。すなわち、｜ＶＧＬ１｜＜｜ＶＧＬ２｜となるようにしている。なお、ＶＧＬ１、ＶＧＬ２は負電圧であるため、絶対値の記号｜｜で表示している。Ｖｒ＜Ｖｄｄなる関係があり、駆動トランジスタ１１ａに十分にＶｒ電圧を印加できるように構成している。
ゲートドライバ回路１２には、ゲート信号線１７ａを選択するスタートパルスＳＴ１、ゲート信号線１７ｂを選択するスタートパルスＳＴ２、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。ＵＤは、ゲートドライバ回路１２内のスタートパルスの上下シフトレジスタ方向を切り替える信号である。また、図１１５のように構成してもよい。
ゲートドライバ回路１２ｃには、ゲート信号線１７ｃを選択するスタートパルスＳＴ３、スタートパルスを順次シフトするクロック信号（ＣＬＫ）が印加される。
なお、必要に応じて、ゲートドライバ回路１２には、イネーブル制御端子を付加することが好ましい。ゲートドライバ回路１２内には、シフトレジスタ回路が形成されており、スタートパルスをクロック信号（ＣＬＫ）に同期して順次シフトさせ、選択するゲート信号線１７の位置を変化させる。
駆動トランジスタ１１ａのドレイン端子ｄに印加する、第１電位（キャンセル電圧）とアノード電圧Ｖｄｄの切り替えは、スイッチトランジスタ１１ｃとスイッチトランジスタ１１ｅで実現する。スイッチトランジスタ１１ｃとスイッチトランジスタ１１ｅとは、排他的動作する。
したがって、スイッチトランジスタ１１ｃがオンしているときは、スイッチトランジスタ１１ｅはオフに制御され、スイッチトランジスタ１１ｃがオフしているときは、スイッチトランジスタ１１ｅはオンに制御される。
スイッチトランジスタ１１ｃは、順次操作され、スイッチトランジスタ１１ｅは、ＥＬ素子１５に電流を供給する時を主にオン状態とされる。
また、スイッチトランジスタ１１ｅをオン／オフ制御することにより、図７８、図７９、図８４、図９８で説明するｄｕｔｙ駆動を実現することができる。また、図９９で説明の駆動方式とも組み合わせることができる。
以上の事項は、図１などの実施例と同様である。なお、図１などで説明した実施例１の記載事項は、実施例２、実施例３にも適用できることは言うまでもない。本明細書に記載した実施例は相互に組み合わせることができる。
ＥＬ素子１５の点灯及び消灯は、スイッチトランジスタ１１ｅをｄｕｔｙ駆動する。このｄｕｔｙ駆動は、表示画面３１に非表示領域１２３を発生（又は、表示領域１２２を発生）させて、ＥＬ素子１５に流れる電流を抑制するために行う。スイッチトランジスタ１１ｅ、スイッチトランジスタ１１ｄなどをオン／オフさせて、表示画面３１に帯状の非表示領域１２３を発生し、この非表示領域１２３を画面３１の上下方向に、フレーム周期（フィールド周期）に同期して画像表示させる。
ソース信号線１８に信号電圧を供給するソースドライバ回路１８は、スイッチトランジスタ１１ｂが導通した後で、ソース信号線１８に基準電位Ｖ０を供給している間に、駆動トランジスタ１１ａのドレイン端子ｄに印加する電圧を第１電位（キャンセル電圧）と第２電位（アノード電圧Ｖｄｄ）との間で切換え、駆動トランジスタ１１ａのしきい値電圧Ｖｔｈに相当する電圧をコンデンサ１９ａに保持しておく。
以上に記載してしきい値電圧補正機能により、各画素１６の駆動トランジスタ１１ａの特性バラツキの影響をキャンセルすることができる。
図１１３に示した画素１６は、上記したしきい値電圧補正機能に加え、移動度補正機能を備えている。
ソースドライバ回路１８は、スイッチトランジスタ１１ｂが導通した後、第１のタイミングでソース信号線１８を基準電位Ｖ０から信号電位に切り換える。また、スイッチトランジスタ１１ｃ及び１１ｅを制御し、第１のタイミングの後、第２のタイミングでゲート信号線１７ａに対するオン電圧を解除してスイッチトランジスタ１１ｂを非導通状態とする。第１及び第２のタイミングの間の期間を適切に設定することで、コンデンサ１９ａに信号電位を保持する際、駆動トランジスタ１１ａの移動度μに対する補正を信号電位に加える。
この場合、ゲートドライバ回路は、ソースドライバ回路１８が供給する映像信号とゲートドライバ回路１２ｂ、１２ｃが供給する制御信号との相対的な位相差を調整して、第１及び第２のタイミングの間の期間（移動度補正期間）を最適化することができる。
また、ソースドライバ回路１８は、基準電位から信号電位に切り換える映像信号の立ち上がりに傾斜をつけて、第１及び第２のタイミングの間の移動度補正期間を信号電位に自動的に追従させることもできる。
図１１３に示した画素１６はさらにブートストラップ機能も備えている。ゲートドライバ回路１２ｂ及び１２ｃは、コンデンサ１９ａに信号電位が保持された段階でゲート信号線１７ｂにオフ電圧を印加し、ゲート信号線１７ｃにオン電圧を印加することにより、駆動トランジスタ１１ａのドレイン端子ｄの電位をＶｒからＶｄｄ電圧に変化させる。また、スイッチトランジスタ１１ｂを非導通状態にして駆動トランジスタ１１ａのゲート端子ｇをソース信号線１８から電気的に切り離す。この動作により、駆動トランジスタ１１ａのソース電位Ｖｓの変動にゲート電位Ｖｇが連動しゲート端子ｇとソース端子ｓ間の電圧Ｖｇｓを一定に維持することができる。
図１１５は、図１１３に示した画素１６の動作説明に供するタイミングチャートである。時間軸を共通にして、ゲート信号線１７ａ、１７ｂ、１７ｃの電位変化、ソース信号線１８の電位変化、ＥＬ素子１５の発光状態と模式的に示している。
このタイミングチャートは、画素１６の動作の変化に合わせて期間をＢ〜Ｇのように便宜的に区切ってある。
発光期間ＢではＥＬ素子１５が発光状態にある。この後、線順次走査の新しいフィールドに入って、最初の期間Ｃで、スイッチトランジスタ１１ｂがオンし、駆動トランジスタ１１ａのゲート電位Ｖｇが初期化される。
次に、期間Ｄに進み、スイッチトランジスタ１１ｃがオンして駆動トランジスタ１１ａのドレイン端子ｄにキャンセル電圧Ｖｒが印加され、駆動トランジスタ１１ａのソース電位Ｖｓも初期化される。このように駆動トランジスタ１１ａのゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで、しきい値電圧補正動作の準備が完了する。Ｖｒ電圧は、ＥＬ素子１５がオンせず（電流が流れない）、駆動トランジスタ１１ａがオフとなる電圧である。
次に、しきい値補正期間Ｅで実際にしきい値電圧補正動作が行われ、駆動トランジスタ１１ａのゲート端子ｇとドレイン端子ｄとの間にしきい値電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動トランジスタ１１ａのゲート端子ｇとドレイン端子ｄとの間に接続されたコンデンサ１９ａに書き込まれることになる。
次に、サンプリング期間／移動度補正期間Ｆに進み、映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形でコンデンサ１９ａに書き込まれると共に、移動度補正用の電圧ΔＶがコンデンサ１９ａに保持された電圧から差し引かれる。
次に、発光期間Ｇに進み、信号電圧Ｖｉｎに応じた輝度でＥＬ素子１５が発光する。そのときに信号電圧Ｖｉｎはしきい値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、ＥＬ素子１５の発光輝度は駆動トランジスタ１１ａのしきい値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。
なお、発光期間Ｇの最初でブートストラップ動作が行われ、駆動トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動トランジスタ１１ａのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
図１１６〜図１２１を参照して、図１１３に示した画素１６の動作を詳細に説明する。なお、図１１６〜図１２１の図番は、図１１５に示したタイミングチャートの各期間Ｂ〜Ｇにそれぞれ対応している。また、理解を容易にするため、図１１６〜図１２１は、説明の都合上、ＥＬ素子１５の容量成分をコンデンサ１９ｂとして図示してある。 図１１６に示すように、発光期間Ｂでは、スイッチトランジスタ１１ｅがオンし、スイッチトランジスタ１１ｃがオフに制御されることにより、駆動トランジスタ１１ａのドレイン端子ｄの電位がアノード電圧Ｖｄｄにあり、駆動トランジスタ１１ａが駆動電流ＩｄｓをＥＬ素子１５に供給している。
図示する様に、駆動電流Ｉｄｓはアノード電圧Ｖｄｄから駆動トランジスタ１１ａを介してＥＬ素子１５を通り、共通接地電極（ＧＮＤなど）又はカソード電極（電圧）Ｖｓｓに流れ込んでいる。
次に、期間Ｃに入ると、図１１７に示すように、ゲート信号線１７ａの電位がアノード電圧Ｖｄｄ側（オン電圧が印加される）に変化することでスイッチトランジスタ１１ｂがオン状態となり、駆動トランジスタ１１ａのゲート電位Ｖｇはソース信号線１８の基準電位Ｖ０に初期化（リセット）される。
次に、期間Ｄに進むと、図１１８に示すように、駆動トランジスタ１１ａのドレイン端子ｄの電位がアノード電圧Ｖｄｄからソース信号線１８の基準電位Ｖ０より十分低いキャンセル電圧Ｖｒに変化する。
これにより駆動トランジスタ１１ａのソース電位Ｖｓがソース信号線１８の基準電位Ｖ０より十分低いキャンセル電圧Ｖｒに初期化（リセット又はキャンセル）される。
具体的には、駆動トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１１ａのしきい値電圧Ｖｔｈより大きくなるように、駆動トランジスタ１１ａのドレイン端子ｄに低キャンセル電圧Ｖｒを設定する。
次に、しきい値補正期間Ｅに進むと、図１１９に示すように、駆動トランジスタ１１ａのドレイン端子ｄの電位が低キャンセル電圧Ｖｒからアノード電圧Ｖｄｄに変化し、駆動トランジスタ１１ａのソース電位Ｖｓが上昇を開始する。
やがて、駆動トランジスタ１１ａのゲート端子−ソース端子間電圧Ｖｇｓがしきい値電圧Ｖｔｈとなったところで電流はカットオフする（流れなくなる）。このようにして駆動トランジスタ１１ａのしきい値電圧Ｖｔｈに相当する電圧がコンデンサ１９ａに書き込まれる。これがしきい値電圧補正動作である。このとき電流が専らコンデンサ１９ａ側に流れ、ＥＬ素子１５側には流れないようにするため、ＥＬ素子１５がカットオフとなるように共通接地電極又はカソード電極（電圧）Ｖｓｓの電位を設定しておく。
次に、サンプリング期間／移動度補正期間Ｆに進むと、図１２０に示すように、第１のタイミングでソース信号線１８の電位が基準電位Ｖ０から信号電位Ｖｉｎに変化し、駆動トランジスタ１１ａのゲート電位ＶｇはＶｉｎとなる。
このときＥＬ素子１５は始めカットオフ状態（ハイインピーダンス状態）にあるため駆動トランジスタ１１ａのドレイン電流ＩｄｓはＥＬ素子１５のコンデンサ１９（寄生容量）１９ｂに流れ込む。
これによりＥＬ素子１５のコンデンサ１９（寄生容量）１９ｂは充電を開始する。よって駆動トランジスタ１１ａのソース電位Ｖｓは上昇を開始し、第２のタイミングで駆動トランジスタ１１ａのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行える。またＶｉｎを一定とした場合、駆動トランジスタ１１ａの移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素１６毎の移動度μのばらつきを取り除くことが可能である。
最後に、発光期間Ｇになると、図１２１に示すように、ゲート信号線１７が低電位側に変化し、スイッチトランジスタ１１ｂはオフ状態となる。これにより駆動トランジスタ１１ａのゲート端子ｇはソース信号線１８から切り離される。同時にドレイン電流ＩｄｓがＥＬ素子１５を流れ始める。これによりＥＬ素子１５のアノード電位は駆動電流Ｉｄｓに応じて上昇する。
ＥＬ素子１５のアノード電位の上昇は、すなわち駆動トランジスタ１１ａのソース電位Ｖｓの上昇に他ならない。駆動トランジスタ１１ａのソース電位Ｖｓが上昇すると、コンデンサ１９ａのブートストラップ動作により、駆動トランジスタ１１ａのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ１１ａのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
図１２２は、図１１３の変更例である。
ＥＬ素子１５のアノード端子と駆動トランジスタ１１ａのドレイン端子ｄ間に、第４のスイッチトランジスタ１１ｄを形成している。スイッチトランジスタ１１ｄは、ゲート信号線１７ｄに接続され、また、ゲート信号線１７ｄは、ゲートドライバ回路１２ｄからオン／オフ電圧が印加される。
図１２０などでは、駆動トランジスタ１１ａのモビリティバラツキを補正できることを説明した。つまり、図１２０は、スイッチトランジスタ１１ａを、短期間、スイッチトランジスタ１１ｅをオンした方法である。
短時間とは、０．０５μ秒以上５μ秒以下の時間である。前記短時間は、画素に印加する映像信号電圧Ｖｓｉｇに対応させて変化させることが好ましい。また、点灯率に対応させて変化させることが好ましい。この変化は、線形、非線形に対応させることを含むほか、ステップ状（例えば、点灯率５０％以上では、短時間とは０．１μ秒、点灯率５０％未満では、２μ秒）に対応させてもよい。
図１１５に図示するように、点灯率に相関させて、ｄｕｔｙ比を制御あるいは変化させてことが好ましい。ピーク電流を抑制し、消費電力を平均化することができるからである。点灯率が高いときは、ｄｕｔｙ比を低下（小さく）する。したがって、ピーク電流を抑制できる。また、最大使用階調数制御を実施する。以上の事項は、図７８、図７９、図８３、図８４、図９８、図９９、図１３０などを用いて説明を行っている。
１水平走査期間（１Ｈ）に対するオン時間比率（％）（以下、オン比率と呼ぶ）は、図１２０の期間である。オン時間とは、スイッチトランジスタ１１ｂ、１１ｅのオン時間（クローズ時間）を意味する。１Ｈが、２０μ秒とすれば、１０％とは、２μ秒となる。
オン比率が長いほど、駆動トランジスタ１１ａのモビリティの補正効果が高くなる。しかし、コンデンサ１９の電荷が放電され、駆動トランジスタ１１ａのゲート端子電位が高く（アノード電圧側）の変化し、ＥＬ素子１５に流れる電流が変化してしまう。
オフセットキャンセル駆動では、黒の階調（低階調）は、オフセットキャンセルされ、駆動トランジスタ１１ａの特性バラツキは目立ちにくい。しかし、白の階調（高階調）では、オフセットキャンセル点から離れているため、駆動トランジスタ１１ａの特性ばらつきが目立ちやすい。この駆動トランジスタ１１ａの特性バラツキはモビリティによるものである。
点灯率が低い場合は、低階調表示の画素が多い。点灯率が高い場合は、高階調表示の画素が多い。したがって、オン比率は、図１１５の下図の点線で示すように実施することが好ましい。つまり、低点灯率では、オン比率は０とし、高点灯率になるにしたがって、オン比率を大きくする。
しかし、点灯率が低い時は、低階調表示の画素が多いというのは、統計的なものであり、実際と異なることがある。また、点灯率が高い場合は、高調表示の画素が多いというのも統計的なものである。実際には表示パターン、映像信号の種類により異なる。したがって、表示パターン、入力される映像信号の種類（ＰＣ映像、ＡＶ映像など）などにより、オン比率を可変できるように構成しておくことが好ましい。
図１１３、図１２３に図示するように、その他、ゲート信号線１７ａとトランジスタ１１ａのゲート（Ｇ）端子間に積極的にコンデンサＣｘを形成し、突き抜け電圧を増加させる構成も有効である。このコンデンサＣｘの容量は正規のコンデンサ１９ａの容量の１／１０以上１／２以下にすることが好ましい。さらには１／８以上１／３以下とすることが好ましい。
突き抜け電圧発生用のコンデンサＣｘの容量（容量をＣｂ（ｐＦ）とする）は、電荷保持用のコンデンサ１９ａの容量（容量とＣａ（ｐＦ）とする）と、トランジスタ１１ａの白ピーク電流時（画像表示で表示最大輝度の白ラスター時）のゲート（Ｇ）端子電圧Ｖｗ（Ｖ）を黒表示での電流を流す（基本的には電流は０である。つまり、画像表示で黒表示としている時）時のゲート（Ｇ）端子電圧Ｖｂ（Ｖ）が関連する。これらの関係は、
Ｃａ／（２００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（８Ｃｂ）
の条件を満足させることが好ましい。なお、｜Ｖｗ−Ｖｂ｜とは、駆動トランジスタの白表示時の端子電圧（Ｖ）と黒表示時の端子電圧（Ｖ）との差の絶対値である（つまり、変化する電圧幅）。
さらに好ましくは、
Ｃａ／（１００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ／（１０Ｃｂ）
の条件を満足させることが好ましい。
トランジスタ１１ｂはＰチャンネルにし、このＰチャンネルは少なくともダブルゲート以上にする。このましくは、トリプルゲート以上にする。さらに好ましくは、４ゲート以上にする。そして、トランジスタ１１ｂのソース−ゲート（ＳＤもしくはゲート−ドレイン（ＧＤ））容量（トランジスタがオンしているときの容量）の１倍以上１０倍以下のコンデンサを並列に形成又は配置することが好ましい。
なお、以上の事項は、図１１３、図１２３の画素構成だけでなく、他の画素構成でも有効である。スイッチトランジスタ１１ｂがオフするときに、駆動トランジスタ１１ａに電流が流れないようにシフトするように、コンデンサＣｘを配置する。なお、スイッチングトランジスタ１１ｂのＮチャンネルはダプルゲート以上とする。リーク対策のためである。
図１１３では、駆動トランジスタ１１ａは、Ｎチャンネルトランジスタであり、映像信号を画素に印加するスイッチトランジスタ１１ｂもＮチャンネルトランジスタである。スイッチトランジスタ１１ｂを制御するゲート信号線１７ａは、画素１６の選択時は、高い電圧（ＶＧＨ）が印加され、非選択となる場合は、低い電圧（ＶＧＬ）が印加される。
画素１６が選択状態から非選択状態になる時は、ゲート信号線１７ａに電気的に接続されたコンデンサＣｘの一端子はＶＧＨ電圧からＶＧＬ電圧に変化する。コンデンサＣｘはＶＧＨ電圧からＶＧＬ電圧への変化をつき抜け電圧として他のコンデンサＣｘ端子（駆動トランジスタ１１ａのゲート端子に接続されている）伝達する。したがって、ＶＧＨからＶＧＬ電圧の変化に比例した電圧が、駆動トランジスタ１１ａのゲート端子に印加され、駆動トランジスタ１１ａのゲート端子電圧を低下させる。したがって、駆動トランジスタ１１ａは電流を流しにくい方向に動作する。この動作により、より黒表示レベルが改善され、良好なコントラストを実現できる。
同様に、図１２３では、駆動トランジスタ１１ａは、Ｐチャンネルトランジスタであり、映像信号を画素に印加するスイッチトランジスタ１１ｂもＰチャンネルトランジスタである。つまり、駆動トランジスタ１１ａとスイッチトランジスタ１１ｂとは同極性のチャンネルトランジスタで構成されている。スイッチトランジスタ１１ｂを制御するゲート信号線１７ａは、画素１６の選択時は、低い電圧（ＶＧＬ）が印加され、非選択となる場合は、高い電圧（ＶＧＨ）が印加される。
したがって、画素１６が選択状態から非選択状態になる時は、ゲート信号線１７ａに電気的に接続されたコンデンサＣｘの一端子はＶＧＬ電圧からＶＧＨ電圧に変化する。コンデンサＣｘはＶＧＬ電圧からＶＧＨ電圧への変化をつき抜け電圧として他のコンデンサＣｘ端子（駆動トランジスタ１１ａのゲート端子に接続されている）伝達する。そのため、ＶＧＬからＶＧＨ電圧の変化に比例した電圧が、駆動トランジスタ１１ａのゲート端子に印加され、駆動トランジスタ１１ａのゲート端子電圧を高い電圧の方向にシフトさせる。したがって、駆動トランジスタ１１ａは電流を流しにくい方向に動作する。この動作により、より黒表示レベルが改善され、良好なコントラストを実現できる。
また、突き抜け電圧用のコンデンサＣｘは、画素が変調するＲ、Ｇ、Ｂで大きさ（容量）を変化させることが好ましい。Ｒ、Ｇ、Ｂの各ＥＬ素子１５の駆動電流が異なるためである。また、ＥＬ素子１５のカットオフ電圧が異なるためである。そのため、ＥＬ素子１５の駆動トランジスタ１１ａのゲート（Ｇ）端子にプログラムする電圧（電流）が異なるからである。例えば、Ｒの画素のコンデンサＣｘＲを０．０２ｐＦとした場合、他の色（Ｇ、Ｂの画素）のコンデンサＣｘＧ、ＣｘＢを０．０２５ｐＦとする。また、Ｒの画素のコンデンサＣｘＲを０．０２ｐＦとした場合、Ｇの画素のコンデンサＣｘＧと０．０３ｐＦとし、Ｂの画素のコンデンサＣｘＢを０．０２５ｐＦとするなどである。このように、Ｒ、Ｇ、Ｂの画素ごとにコンデンサＣｘの容量を変化させることのよりオフセットの駆動電流をＲＧＢごとに調整することができる。したがって、各ＲＧＢの黒表示レベルを最適値にすることができる。
以上の事項は、図１などの実施例１、実施例３などの画素構成にも適用される。本明細書に記載した実施例は相互に組み合わせることができる。
以上は、突き抜け電圧発生用のコンデンサＣｘの容量を変化させるとしたが、突き抜け電圧は、保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサＣｘとの容量の相対的なものである。したがって、コンデンサＣｘをＲ、Ｇ、Ｂの画素で変化することに限定するものではない。つまり、保持用コンデンサ１９ａの容量を変化させてもよい。
例えば、Ｒの画素のコンデンサ１１ａＲを１．０ｐＦとした場合、Ｇの画素のコンデンサ１１ａＧと１．２ｐＦとし、Ｂの画素のコンデンサ１１ａＢを０．９ｐＦとするなどである。この時、突き抜け用コンデンサＣｘの容量は、Ｒ、Ｇ、Ｂで共通の値とする。したがって、本実施例は、保持用のコンデンサ１９ａと突き抜け電圧発生用のコンデンサＣｘとの容量比を、Ｒ、Ｇ、Ｂの画素のうち、少なくとも１つを他と異ならせたものである。なお、保持用のコンデンサ１９ａの容量と突き抜け電圧発生用のコンデンサＣｘとの容量との両方をＲ、Ｇ、Ｂ画素で変化させてもよい。
また、画面３１の左右で突き抜け電圧用のコンデンサＣｘの容量を変化させてもよい。
以上の事項は、図１などの実施例１、実施例３〜７などの画素構成、表示パネル（表示装置）あるいは駆動方法にも適用される。本明細書に記載した実施例は相互に組み合わせることができる。
ゲートドライバ回路１２に近い位置にある画素１６は信号供給側に配置されているので、ゲート信号の立ち上がりが速い（スルーレートが高いからである）ため、突き抜け電圧が大きくなる。ゲート信号線１７端に配置（形成）されている画素は、信号波形が鈍っている（ゲート信号線１７には容量があるためである）。ゲート信号の立ち上がりが遅い（スルーレートが遅い）ため、突き抜け電圧が小さくなるためである。したがって、ゲートドライバ回路１２との接続側に近い画素１６の突き抜け電圧用コンデンサＣｘを小さくする。また、ゲート信号線１７端はコンデンサＣｘを大きくする。例えば、画面の左右でコンデンサの容量は１０％程度変化させる。
同様に、画面３１の上下で突き抜け電圧用のコンデンサＣｘの容量を変化させてもよい。画面３１には、コンデンサＣａと映像信号の書込みタイミングの問題から、輝度傾斜が発生するからである。コンデンサＣｘの値をまた、ソース信号線１８に沿って変化させる。例えば、画面の上下でコンデンサＣｘの容量は１０％程度変化させる。
発生する突き抜け電圧は、保持用コンデンサ１９ａと突き抜け電圧発生用のコンデンサＣｘの容量比で決定される。したがって、画面の左右で突き抜け電圧発生用のコンデンサＣｘの大きさを変化させるとしたが、これに限定するものではない。突き抜け電圧発生用のコンデンサＣｘは画面の左右で一定にし、電荷保持用のコンデンサ１９ａの容量を画面の左右で変化させてもよい。また、突き抜け電圧発生用のコンデンサＣｘと、電荷保持用のコンデンサ１９ａ容量の両方を画面の左右で変化させてもよいことは言うまでもない。以上の事項は、画面３１の上下方向に関しても同様である。
図１の構成あるいは方式は、映像信号電圧Ｖｓｉｇを画素に形成されたオフセットキャンセルコンデンサ１９ｂに保持するものであった。オフセットキャンセルコンデンサ１９ｂに映像信号電圧Ｖｓｉｇを保持することにより、画素１６の選択後もオフセットキャンセル動作を継続し、良好なオフセットキャンセルを実現できる。
図９５は、図１１３、図１２３などで説明した本実施例の画素構成あるいはＥＬ表示装置にコンデンサ１９ｂを付加した構成である。コンデンサ１９ｂは、映像信号電圧Ｖｓｉｇを保持するものではなく、キャンセル電圧Ｖｒを保持する。
図１１８に図示するように、キャンセル電圧Ｖｒを短時間の間、駆動トランジスタ１１ａのソース端子（もしくはドレイン端子）に印加する。しかし、短時間のため、十分にキャンセル動作を実施できない場合がある。
図９５のように、キャンセル電圧Ｖｒを保持するコンデンサ１９ｂを画素１６に形成すれば、スイッチトランジスタ１１ｃをオフした後も、コンデンサ１９ｂに保持したキャンセル電圧Ｖｒを用いて、キャンセル動作を継続できる。したがって、キャンセル動作を複数水平走査期間に渡り、実施することができる。
以上のように、本実施例は、所定の種類の電圧（映像信号電圧Ｖｓｉｇ、キャンセル電圧Ｖｒなど）を画素１６に印加し、前記所定の種類の電圧の印加が完了後も、所定の種類の電圧をコンデンサ１９ｂに保持し、保持した電圧により所定動作（オフセットキャンセル動作、キャンセル動作など）を継続するものである。また、所定動作の継続できる構造又は構成である。
なお、本発明の実施例において、所定の種類の電圧（映像信号電圧Ｖｓｉｇ、キャンセル電圧Ｖｒなど）を保持するコンデンサ１９ｂを画素１６に形成するとしたが、これに限定するものではない。例えば、ダイオードを画素に形成し、ダイオードの接合容量に前記所定の種類の電圧を保持してもよい。また、画素にトランジスタ素子を形成し、トランジスタの寄生容量（ゲート容量など）に前記所定の種類の電圧を保持してもよい。
また、所定の種類の電圧（映像信号電圧Ｖｓｉｇ、キャンセル電圧Ｖｒなど）を保持するコンデンサ１９ｂを画素１６に形成するとしたが、これに限定するものではない。例えば、図１２４〜図１２６に図示するように、複数の画素１６を共通（画素行、画素列）にして、１つのコンデンサ１９ｂを配置してもよい。
図１２４は、１画素行に１つのコンデンサ１９ｂを形成し、コンデンサ１９ｂにキャンセル電圧Ｖｒを保持させる構成である。図１２５は、１画素行に１つのコンデンサ１９ｂを形成し、コンデンサ１９ｂに映像信号電圧Ｖｓｉｇを保持させる構成である。映像信号電圧Ｖｓｉｇが画素行あるいは画素列に共通の信号である場合に有効である。図１２６は、１画素行に１つのコンデンサ１９ｂを形成し、コンデンサ１９ｂにリセット電圧Ｖｒｓｔを保持させる構成である。
また、図１２４〜図１２６の構成において、各画素にリセット電圧Ｖｒｓｔあるいは、キャンセル電圧Ｖｒを印加するスイッチトランジスタ（１１ｃあるいは１１ｆ）を配置しているが、これに限定するものではない。例えば、ＲＧＢの画素を１組として、スイッチトランジスタ（１１ｃあるいは１１ｆ）を配置してもよい。また、画素行あるいは画素列ことに、スイッチトランジスタ（１１ｃあるいは１１ｆ）を配置してもよい。
アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓなどの電圧を発生させる電源回路（電源ＩＣ）を外部に配置する場合は、この電源回路（電源ＩＣ）をオン／オフ制御させるオン／オフ信号をソースドライバＩＣ１４から発生（指示）させることが好ましい。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓは、ＶＧＨ、ＶＧＬ電圧の印加（供給）後に、パネル３４に印加（供給）する。
以上の事項は、本明細書の他の実施例にも適用されることは言うまでもない。
図１２７に図示するように、キャンセル電圧Ｖｒを印加する配線及びスイッチトランジスタ１１ｃを複数の画素（例えば、ＲＧＢの画素を１組として）に１つ形成又は設けてもよい。また、コンデンサ１９ｂは、ＲＧＢで異ならせても良い。ＲＧＢでコンデンサ１９ｂの容量を異ならせることにより、オフセットキャンセル動作、リセット動作、キャンセル動作などが、ＲＧＢの特性にあわせて最適に設定できるからである。
図１２８に図示するように、キャンセル電圧Ｖｒを印加する配線及びスイッチトランジスタ１１ｃ、コンデンサ１９ｂを複数の画素（例えば、ＲＧＢの画素を１組として）に１つ形成又は設けてもよい。画素構成が簡略化され、画素１６の開口率を向上できる。以上の事項は、本明細書の他の実施例にも適用されることは言うまでもない。
コンデンサ１９ｂの容量は、表示画面３１の部分で異ならせてもよい。例えば、画面の左右と中央部で、コンデンサ１９ｂの容量を異ならせる。画面の部分にあわせて、オフセットキャンセル動作、リセット動作、キャンセル動作などが、最適に設定できるからである。以上の事項は、保持用のコンデンサ１９ａにも適用できる。画面の部分にあわせて、映像信号電圧Ｖｓｉｇの書込み、オフセットキャンセル動作などが、最適に設定できるからである。
以上の事項は、本明細書の他の実施例においても適用されることは言うまでもない。また、他の実施例と組み合わせることができることは言うまでない。したがって、他の実施例において、図面の作図、説明を容易にするために、複数の構成、実施の組み合わせは省略している。 以上の事項は、図１、図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４〜図１２８などのＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２、図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。
本発明の実施例３について説明する。なお、今までに説明した構成、方式は、以下に説明する構成あるいは方式に、適用あるいは組み合わせることができることは言うまでもない。
図１４は、本実施例におけるＥＬ表示パネルの１列分の回路を示したものである。ここでソース信号線１８は切り替え手段１４１を介して、１列に対して２本のソース信号線１８ａと１８ｂが存在し、偶数行と奇数行の画素で接続されるソース信号線が異なる構成となっていることが特徴である（図６なども参照のこと）。
各画素１６の構成は、例えば、図１、図４、図１０、図２５、図２９、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図８７、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２２、図１２４〜図１２８などの回路で構成されている。つまり、以下の実施例は、本明細書の他の実施例に適用することができる。また、相互に組み合わせることができる。
ゲートドライバ回路１２ａは、シフトレジスタ構成となっており、クロックごとにパルスが１段ずつシフトされる。ゲート信号線１７に対する接続を、図１４のように行うことで、図１５に示すような信号波形を実現することができる。
シフトクロックの周期を１水平走査期間（１Ｈ）に設定し、１水平走査期間のみパルスが出力されるようなスタートパルスが入力される。これで各行１水平走査期間ずつずれたタイミングで１水平走査期間の間パルスが発生する回路が実現できる。
シフトレジスタの各段出力を図１４のようにゲート信号線１７に取り込み、切り替え手段１４１を図１５に示すように動作させることで、始めの１水平走査期間（１Ｈ）では、１行目の画素１６ａの駆動トランジスタ１１ａのゲート電圧をＶｒｓｔ電源により、初期化する。同時にソース信号線から所定の階調に対応する１行目の画素に対応する信号電圧が切り替え手段１４１を介してソース信号線１８ｂに充電される。ソース信号線１８ａには充電されない。切り替え手段１４１でソースドライバ出力から切り離されている。
次の１水平走査期間においては切り替え手段１４１を動作させ、ソース信号線１８ａを充電するようにする。このときソース信号線１８ｂは、ソースドライバ出力から切り離されているために、ソース信号線の浮遊容量１４２ｂにより１行目の画素に対応する信号電圧が充電されたままである。そこで、ゲート信号線１７ａ及びゲート信号線１７ｃを走査し、画素１６ａのトランジスタ１１ｃ、１１ｂを導通状態とし、画素の駆動トランジスタ１１ａに階調信号の書き込みと、特性バラツキのキャンセル動作を実施する。同時に２行目の画素に対応して、画素１６ｂに対応する階調信号電圧がソース信号線１８ａに充電され、駆動トランジスタ１１ａのゲート端子がＶｒｓｔ電源により初期化される。
浮遊容量１４２は、ゲート信号線１７とソース信号線１８の交差部に生じる容量、ソース信号線１８と画素電極との結合容量などで構成される。図１４などにおいて、コンデンサ１４２は浮遊容量として説明するがこれに限定されるものではない。ソース信号線１８を一方の電極としてコンデンサを形成してもよい。
ソース信号線１８ａとソース信号線１８ｂを水平走査期間ごとに切り替えて利用することで、ソース信号線に印加させる階調信号が２水平走査期間保持されるため、画素回路１６に信号を書き込む時間を長くすることができるようになる。
図１などの画素回路の構成では、駆動トランジスタ１１ａに階調信号を書き込みながら、特性バラツキをキャンセルする動作を行う。特性バラツキをキャンセルする動作は、トランジスタ１１ｆ、１１ｄ、１１ｅがオフでトランジスタ１１ｂがオン状態のときに行われ、駆動トランジスタ１１ａのドレイン電流が０になるように、駆動トランジスタ１１ａのゲート電位が変化することで、特性バラツキのキャンセルを行っている。
駆動トランジスタ１１ａのゲート電位を変化させているのは、ドレイン電流による電荷であり、最終状態が０もしくは限りなく小さい電流（ピコアンペアオーダー）であることから、ゲート電位を支えている保持用コンデンサ１９ａの電荷の充放電に時間がかかる。そのため、キャンセル動作には時間がかかることがわかる。
１水平走査期間（１Ｈ）が長い場合には、１水平走査期間内にキャンセル動作を完了させることができる。しかし、垂直ライン数が多く、１水平走査期間が４０μ秒よりも短い場合には、キャンセル動作が最後まで行われず、特性補償が不完全となり、その結果、特性ばらつきに応じたムラが発生する問題がある。
そこで、キャンセル時間を１水平走査期間以上に拡大する方法として、図１６に示すようにゲートドライバ回路１２ａを更に２本のゲートドライバ回路１２ａ１、ゲートドライバ回路１２ａ２で構成する。駆動トランジスタ１１ａの初期化を、対応する映像信号が入力される１水平走査期間前にあらかじめ実施する。また、ソース信号線１８ａもしくは１８ｂに映像信号が入力される水平走査期間から駆動トランジスタ１１ａに階調電圧の書き込み及び特性キャンセル動作を行うようにする。切り替え部１４１の動作により、２水平走査期間の間映像信号が保持されるため、階調電圧の書き込み及び特性キャンセル動作を２水平走査期間中実施することが可能となる。
これを実現するために、図１７に示すように、シフトレジスタ１２ａ２のスタートパルス１７２ｂを入力する。各行のトランジスタ１７ａ及び１７ｃが２水平走査期間オンされる。オンされるタイミングはソース信号線１８及び１８ａ、１８ｂの映像信号に同期して実施される。映像信号が偶数行と奇数行で２つのソース信号線１８ａ及び１８ｃに振り分けられることで周波数が半分となり、書き込み時間を２倍にすることができる。
なお、イネーブル信号１７３については、パルス伝播の際の波形なまりによる複数の行の画素で同時選択されることを防止するための信号であり、同時選択が起きない場合や、同時選択でも問題なく動作する場合には、不要である。イネーブル信号１７３がなくても本実施例を実施することができる。例えば図２１のように、特性キャンセルを行うための信号を生成するゲートドライバ回路１２ａ２のイネーブル信号を削除した場合の入力波形及び動作を示す。
図１７の波形によれば、２水平走査期間の間、駆動トランジスタ１１ａの特性補正動作が可能であるが、あらかじめ映像信号が入力される１水平走査期間前に駆動トランジスタ１１ａを初期化するための動作が必要であり、１水平走査期間前にあらかじめ動作させることが必要である。したがって、先頭行が検知できない場合には、あらかじめ初期化ができなくなる恐れがある。
そこで、図１８に示すように、初期化動作を、１行目の映像信号入力時と同時に実施する信号パターンを発明した。初期化動作時には、特性補正動作ができないため、２水平走査期間（２Ｈ）の間で、初期化後特性補正動作を行う。
図１８の構成では、２水平走査期間のうちの始めの水平走査期間の前半に初期化動作を行い、残りの半分と次の水平走査期間で画素への信号書き込みと特性補償動作を実施する。ゲートドライバがシフトレジスタ構成である場合には、水平走査期間とシフトクロックが一致する場合には、イネーブル信号でパルス幅をカットする方法により、水平走査期間の前半と後半で異なるスイッチの動作を実現する。
ゲート信号線１７ｄがローレベルの時が、駆動トランジスタ１１ａの初期化期間となり、ゲート信号線１７ａ及び１７ｃがローレベルのときに、駆動トランジスタ１１ａの特性キャンセルと、画素に階調を書き込む期間となる。
１７ａ及び１７ｃのローレベル期間が１水平走査期間より長く設定できるため、水平走査期間が３０μ秒であっても、従来比１．５倍の期間が取れることから４５μ秒のキャンセル期間がとれ、駆動トランジスタの特性ばらつきを補正することが可能となる。初期化動作自体は、２〜１０μ秒程度で完了するため、最大２水平走査期間から２〜１０μ秒を引いた時間までキャンセル期間を拡大することができる。
ゲートドライバ回路１２ａのシフトレジスタが１系統でかつキャンセル期間を１水平走査期間以上に拡大する方法を図１９及び図２０に示す。
例えば、２水平走査期間の間キャンセルする場合には、２水平走査期間ゲート信号線１７ａ及び１７ｃが導通状態にある必要がある。そこでゲートドライバ回路１２ａのスタートパルスを２水平走査期間の長さだけ入力する。これにより、キャンセル及び階調書き込み時間を２水平走査期間に設定できる。同様に初期化を実施するためのゲート信号線１７ｄ用のパルスを生成する必要がある。
また、図１、図２５に示すような画素回路構成であることから、ゲート信号線１７ｄと駆動トランジスタ１１ａ、スイッチトランジスタ１１ｃを同時に導通状態としてはならないため（異なる電圧がショートする）、初期化用のパルスは、同一行の画素に対するキャンセル及び階調書き込み用のパルスと重ならないようにする必要がある。
具体的には、２水平走査期間前のパルスを初期化用のパルスとして利用すればよい。図１９に示すように、シフトレジスタに対して、ゲート信号線１７ｄと共通の出力をキャンセル及び階調信号書き込み用ゲート信号線を用いる場合には、２行分後段（つまり２水平走査期間後）の信号を利用すると、同一画素１６ａに対して、図２０に示すように、２０１、２０２の２水平走査期間で初期化を実施する。また、２０３、２０４の２水平走査期間で駆動トランジスタ１１ａの特性キャンセル及び階調信号書き込みを実施している。１６ｂ、１６ｃの画素においても同様に１水平走査期間ずつ遅れたタイミングで実施している。
この方法は、２水平走査期間のキャンセルばかりでなく、３水平走査期間以上、必要な場合でも実施が可能である。１列分の画素に対応するソース信号線の数を必要とする水平走査期間の数（整数）分を用意し、ゲートドライバ回路１２ａのスタートパルスのパルス幅を必要な水平走査期間数入力する。初期化に対応するゲート信号を取り出すシフトレジスタの段から必要な水平走査期間数分後段のシフトレジスタから特性キャンセル及び階調信号書き込み用のゲート信号をとりだして、同一行の画素に入力すれば実現が可能である。
映像信号が、対応する行の画素に書き込まれるようにするため、スタートパルスは、映像信号に対してあらかじめ入力する必要がある。少なくともキャンセルを行う水平走査期間の長さ分だけ早く入力が必要である。図２０においても２水平走査期間早く、入力している。
ソースドライバのコスト削減のために、１出力から時系列に複数の画素に対応する電圧を出力する選択駆動方式を採用することがある。選択駆動方式がない場合に比べて、当該画素に対応する映像信号が入力されるタイミングが表示色によって異なるようになる。
例えば、赤緑青の３画素分を１出力で行う３選択駆動の場合においては、図２２に示すように、赤（Ｒ）色に対して、緑（Ｇ）及び青（Ｂ）は水平走査期間の始めではなく、途中で信号が変化していることがわかる。ゲート信号線１７ａ及び１７ｃを２２１の波形により入力すると緑及び青色の画素については、１行前の映像信号が画素に書き込まれ、ソース信号線の変化により当該行の映像信号が書き込まれるようになる。
液晶などでは、書き込み時の最終電圧（ゲート信号線がオフになる瞬間の電圧）が１フレーム間画素に保持され、所定輝度で表示されるため問題がない。本実施例における画素構成を持つ有機ＥＬ表示パネルにおいては、映像信号を駆動トランジスタ１１ａに書き込む際に駆動トランジスタ１１ａの特性バラツキを補正する動作を行っている。
補正に要する時間を短縮するため、書き込みを行う前に、初期化動作を行い、駆動トランジスタ１１ａのゲート端子に低い電圧（白表示時よりもさらに駆動トランジスタ１１ａが電流を流す電圧）にあらかじめ初期化を行っている。
初期化の電圧は低いほど特性補正が高速化される。選択駆動時に１行前の電圧が少しでも印加されると、駆動トランジスタ１１ａのゲート電圧が１行前の電圧に変化してしまい、１行前の電圧が印加された状態で、当該行の映像信号による階調信号の書き込みとトランジスタばらつき特性補正を行うこととなり、初期化を行う効果がなくなってしまう。これは３選択駆動でなくても、２選択以上の信号線選択駆動を実施する際に共通の課題である。
本実施例では、選択駆動を行う際に、同一水平走査期間で書き込みを行う信号線の電圧がすべて確定した後に特性キャンセル動作を行うようにした。
図２３、図２４及び図２６に実施例の１つを示す。ここで選択駆動は赤緑青の３つの信号線を順に選択する３選択駆動方式としている。２選択や、４選択以上でも同様に実現できる。
キャンセル時間を確保するために、各列に対して２本の信号線を用意し、偶数行と奇数行で異なるソース信号線を利用している。図２３ではゲートドライバ回路１２ａをシフトレジスタ回路１系統で実施する構成を示している。図２３のゲートドライバ回路１２ａを用いた場合の信号入力と、信号線選択回路２３２の動作を図２６に示す。１水平走査期間内で赤（Ｒ）、緑（Ｇ）、青（Ｂ）に信号線を切り替えている。また１水平走査期間ごとに奇数行用のソース線１８ｂ、偶数行用のソース線１８ａを切り替えて選択を行っている。
この方式では、初期化のタイミングと当該行の映像信号線の書き込みが同一で、画素内部への映像信号の書き込みは、次の水平走査期間にて実施されている。したがって、駆動トランジスタ１１ａへの信号線書き込み及び特性ばらつき補正の実施中に映像信号が変わることはなく、選択駆動時でもこれまで同様の駆動が実施可能である。
１画素分に注目したタイミングチャートを図２４に示す。ここではこれまで記載していなかった、ゲート信号線１７ｂについても記載を行っている。ゲート信号線１７ｂについては、初期化期間及び特性キャンセル、階調信号を駆動トランジスタに書き込みを行っている期間では必ず、接続されるスイッチが非導通状態である必要がある。しかし、その他の期間では、導通、非導通状態いずれであってもかまわない。これは本実施例のほかの実施の形態でも同様である。図２４では、導通非導通を繰り返し実施している例を示している。
ソース信号線１８は３選択駆動対応用に１水平走査期間の間に３画素分の信号を送っている。信号線選択回路により奇数行目の青画素に対応するソース信号線１８ｂＢの電圧変化は２４１に示す波形のようになる。
１行目に対応する階調信号の変化は２４２のタイミングで変化する。このときゲート信号線１７ｂがオフ状態となっており、駆動トランジスタ１１ａのゲート端子に１行前の映像信号が書き込まれることが無いようになっている。ゲート信号線１７ａについては、図２３のゲートドライバ回路１２の構成によればオフとなっているが、オン状態であってもかまわない。ゲートドライバ回路１２の構成を変更してオンとしてもよい。駆動トランジスタ１１ａのソース端子に１行前の電圧が印加されるが、初期化されているゲート端子には印加されることが無いためである。
時間２ｔ以降でゲート信号線１７ｃ、１７ａが導通状態となり、駆動トランジスタ１１ａに階調電圧及び特性キャンセル動作が行われる。このとき、ソース信号線１８ｂＢは図２６でもあったように、信号線選択回路２３２により各ソース信号線から切り離された状態となる。
ソース信号線の浮遊容量２３３により、ソースドライバから書き込まれた電圧が２水平走査期間の間保持される。保持された電圧値が画素に書き込まれ、所定電圧が書き込まれている。時間２ｔ〜３ｔの間で、駆動トランジスタ１１ａのゲート電圧は書き込まれるソース電圧（Ｖｓｉｇ）からしきい値電圧（Ｖｔｈ）分低下した電位に徐々に変化し、（Ｖｓｉｇ−Ｖｔｈ）となる。時間３ｔで所定電圧に書き込まれた後、ゲート信号１７ｂを導通状態にすることで所定電流がＥＬ素子１５に流れ、発光する。
図２７はゲートドライバ回路１２ａをシフトレジスタ２系統で構成した場合の図である。これによればスタートパルスの個別設定にて、ゲート信号線１７ｄに対してゲート信号線１７ａ及び１７ｃのパルス幅を異ならせて設定することが可能である。
図２８にゲートドライバ回路１２ａ１及び１２ａ２の入力波形と、各ゲート信号線波形を示す。初期化用の信号を生成するゲートドライバ回路１２ａ１について、初期化を行うためのパルスを生成する。初期化に要する時間はＶｒｓｔを発生する電源能力によるが１０μ秒程度で初期化が完了する。ゲート信号線１７ｄがオン状態となるのは短い時間で実施している。
時間がかかる特性キャンセル期間と初期化期間は同時に実施することができないため、２水平走査期間内で初期化〜特性キャンセル、階調信号書き込みを実施するためには、初期化を短くすることが重要であるためである。
図２７、図３７の実施例では、１水平走査期間に２画素行を選択する方式であるが、本実施例はこれに限定するものではない。３画素行以上を同時に選択してもよい。３画素行以上を同時に選択する場合は、ソース信号線１８の本数も増加させる。基本的には、１水平走査期間に同時に選択する画素行分の数量のソース信号線１８を形成する。
また、同時に選択する画素行は、隣接していることに限定されない。２画素行単位でもよい。一例として、第１水平走査期間に、第１番目の画素行と第３番目の画素行を選択し、第２水平走査期間に、第２番目の画素行と第４番目の画素行を選択する駆動方式が例示される。
また、同時に選択する画素行は、映像信号電圧Ｖｓｉｇの書込みタイミングをずられてもよい。例えば、第１番目の画素行と第２番目の画素行を選択する場合、第１番目の画素行を選択した後、５μ秒後に第２番目の画素行を選択してもよい。選択タイミングを異ならせることにより、突入電流などを抑制することができる。また、選択回路１０４１を形成し、選択回路１０４１とタイミング調整を実施してもよい。
図２８では赤色にソース出力が選択された期間のみで実施しているが、赤と緑色の選択期間もしくは赤色の選択期間の一部などであってもよい。最も当該行の映像信号が書き込まれるのが遅い青色のソース信号線１８ａＢもしくは１８ｂＢにおいては青色の選択期間になるまで当該画素に対応する電圧がソース信号線１８ａＢもしくは１８ｂＢに印加されていないため、特性キャンセル期間に移行することができない。
特性キャンセルができないことから、赤緑選択期間は初期化期間としても問題が無い。特性キャンセル及び階調信号書き込みであるが、ゲートドライバ回路１２ａ２のシフトレジスタ回路により２水平走査期間選択できるパルスを生成し、初期化期間もしくは映像信号が書き込まれていない期間を除くように、奇数行偶数行別にイネーブル期間を設けるイネーブル信号を有する。
１行目の特性キャンセル及び階調信号書き込み期間は２８１で示される期間となる。２８１の期間の始めは、青画素書き込み終了後となっているが、青画素が信号線選択回路で選択され所定電圧にソース信号線１８ａＢもしくは１８ｂＢが変化した後であれば、ゲート信号線１７ａ及び１７ｃをローレベルにしてもよい。２８１の期間の終わりは、次に同一のソース信号線に異なる行の画素に対応する電圧が印加される前に設定すればよい。信号線選択速度が速い場合には、書き込み終了後〜次の水平走査期間の最後まで特性キャンセル期間を設定することができ、駆動トランジスタ１１ａのしきい値電圧補正能力が高い表示が実現可能である。
なお、ゲート信号線１７ａについては、２水平走査期間すべてにおいてローレベルとしてもよい。トランジスタ１１ｃが導通状態となっても、駆動トランジスタ１１ａのゲート電圧には影響がないためである。この場合、ゲート信号線１７ｃ用にはイネーブル信号を介してシフトレジスタ出力が入力され、ゲート信号線１７ａ用にはイネーブル信号を介さずもしくは、別途のイネーブル信号を介してシフトレジスタ出力が入力される構成となる。
これまでは画素回路１６に用いられるトランジスタはＰチャンネルトランジスタで説明を行ってきたが、図２９に示すＮチャンネルトランジスタで構成してもよい。以上の事項は本実施例の他の画素構成においても同様である。
有機ＥＬ素子１５については、アノードとカソードの向きが逆でかつ、Ｖｓｓ電位＞Ｖｄｄ電位という構成であってもよい。図２９ではコンデンサ１９ｂが形成されているが、コンデンサ１９ｂがなくても本実施例を同様に実施することが可能である。以上の事項は本実施例の他の画素構成においても同様である。
なお、図２９と図４とを比較すると、図４は、突き抜けコンデンサ１９ｃがゲート信号線１７ａと駆動トランジスタ１１ａのゲート端子間に配置されているのに対して、図２９では、突き抜けコンデンサ１９ｃがゲート信号線１７ｃと駆動トランジスタ１１ａのゲート端子間に配置されている。
コンデンサ１９ｂが形成されていると、次に画素に映像信号が書き込まれるまでの１フレーム間電圧が保持されるため、ａ点の電位が保持される。あるいは、次にトランジスタ１１ｃがオンし映像信号が画素１６に書き込まれる時までａ点に印加された（書き込まれた）電圧が保持される。
保持された電位を元にトランジスタ１１ｂを導通状態とすれば階調信号に応じた信号で、駆動トランジスタ１１ａの特性バラツキをキャンセルすることが可能である。これが図３０に示すキャンセル期間３０２となる。
このキャンセル期間（オフセットキャンセル期間）は水平走査期間の長さによらずゲートドライバ回路１２の構成によって任意に設定することが可能である。映像信号の書き込みと駆動トランジスタ１１ａの初期化は、キャンセル期間３０２の前に実施される（期間３０１）。トランジスタ１１ｆと１１ｃのみ導通状態である。これでＶｒｓｔ電源により駆動トランジスタ１１ａのゲート電位を初期化し、同時にソース信号線１８からコンデンサ１９ｂに所定電圧の書き込みを行っている。
コンデンサ１９ｂに所定階調電圧を保持することから、ソース信号線１８は１本で、１水平走査期間のみトランジスタ１１ｃをオンさせるだけでよい。ソース信号線１８を２本用意する方法でソース信号線１８の浮遊容量とコンデンサ１９ｂの両方で階調電圧を保持する方法をとってもよい。この場合、コンデンサ１９ｂは小さくすることができる。
オフセットキャンセルが完了したら、ＥＬ素子１５に電流を印加して所定輝度による発光を得る。この期間が発光期間３０４である。このときトランジスタ１１ｄと１１ｅが導通状態となりＥＬ素子１５に電流を供給する。
前後にある非発光期間３０３は、黒挿入を行い動画視認性向上等の効果を得る際に挿入される期間である。黒挿入はｄｕｔｙ駆動であり、図１２、図１３、図８４、図９８、図９９などを用いて説明を行っている。このときは少なくともトランジスタ１１ｄもしくは１１ｅのいずれか一方が非導通状態になっている。また、常時点灯状態にして黒挿入を行わない場合には、期間３０３はなくても差し支えない。
なお、本実施例における切り替え部１４１及び信号線選択回路２３２は必ずしもアレイ基板上に形成する必要が無く、ソースドライバＩＣに内蔵される構成であってもよい。
本実施例において、同一列に形成された画素に接続されるソース信号線は２本である例で説明をおこなったが、３本以上の複数のソース信号線であっても同様に実施が可能である。一般にＮ本のソース信号線を用意し、Ｎ画素おきにソース信号線を接続すれば、Ｎ水平走査期間の間ソース信号線は階調電圧を保持することが可能となり、特性キャンセル期間を長く取ることができる。キャンセル期間を確保することにより、より駆動トランジスタ１１ａの特性に近づいたゲート電圧を画素回路で保持することができるようになり、表示ムラが改善する。また、複数の画素行を同時に選択してもよい。
Ｎ本のソース信号線について、少なくとも隣接画素間で異なるソース信号線に画素回路を接続しておけば、２水平走査期間の間ソース信号線に階調信号が保持されることから、同様に特性キャンセル期間を拡大することができ、表示ムラが少ないＥＬ表示装置を得ることができる。
図３１は、駆動トランジスタ１１ａのゲート端子の電圧を初期化するための電源（リセット電圧Ｖｒｓｔ）を、電圧源から電流源に変更した回路である。図３２に図３１の回路構成におけるゲート信号線の波形を示す。図３１の回路構成において、１画素での動作は、１フレームの間に、書き込み期間３２１、発光期間３２４、非発光期間３２３に分けられる。非発光期間３２３は、黒挿入（ｄｕｔｙ駆動：間欠表示駆動）を行って動作視認性を向上させる場合などに用いられる。本発明の実施例においては、非発光期間３２３は、あってもなくてもよい。特性バラツキの補償能力向上を同様に実現できる。
書き込み期間３２１において、トランジスタ１１ｂ、１１ｃ、１１ｆが導通状態となる。これによりソース信号線１８の電圧が駆動トランジスタ１１ａのソース端子に印加される。駆動トランジスタ１１ａのゲートとドレイン端子はトランジスタ１１ｂにより同電位となり、電流源３１２により供給される電流が駆動トランジスタ１１ａのドレイン電流となるようなゲート、ドレイン電圧となる。
したがって、書き込み期間３２１において、トランジスタ１１ａのゲート電圧は、ソース信号線１８の電圧が映像信号電圧Ｖｓｉｇであったとすると、（Ｖｓｉｇ−Ｖｔ１）となる。ここでＶｔ１は、駆動トランジスタ１１ａに電流源３１２の電流（Ｉｒｓｔ）を流したときのソースドレイン間電圧であり、駆動トランジスタ１１ａの特性により異なる電圧値となる。
リセット電流Ｉｒｓｔが駆動トランジスタ１１ａつまりＥＬ素子１５に流れるときには、特性バラツキを補正した電圧が駆動トランジスタ１１ａのゲート端子に印加され、表示ムラのないＥＬ表示装置が実現できる。
従来の構成においては、Ｉｒｓｔ＝０つまり黒表示時に完全に特性ばらつきを補正し、電流が増加するにつれ、補正ができない移動度ばらつきに起因する電流ばらつきが発生し、高階調ほど表示ムラが発生しやすい状況であった。
表示ムラは輝度が低いほど視認しにくく、中間調〜高階調では視認しやすい性質があり、階調０に相当する電流で特性補正を行うよりも、視認しやすい中間〜高階調での補正が望ましい。初期化用の電流源の出力電流Ｉｒｓｔの電流値を中間〜高階調に設定すれば、視認されやすい階調での表示ムラを優先してなくせる。また、視認しにくい階調では、移動度ばらつきがおこる構成であっても見えにくいことを利用し、全階調領域における表示ムラレベルの向上を実現できる。本実施例は、駆動トランジスタの特性バラツキのキャンセル動作中に電流Ｉｒｓｔを流し、特性キャンセルがもっともよく行われる電流領域を変更させることができるようにしたことが特徴である。
図３３の回路は、図３１の構成に対して、さらに初期化用の電圧源（リセット電圧Ｖｒｓｔを出力）３３１及び電圧源３３１と電流源３１２の切り替えを行う切り替え部３３３を有することが特徴である。これは、電流源３１２によりトランジスタ１１ａの電圧を変化させる場合に、１フレーム前に黒表示をした画素であると、駆動トランジスタ１１ａに流れる電流がＩｒｓｔに変化するまでに時間がかかる。そのため、書き込み期間３２１内に駆動トランジスタ１１ａのゲート電圧がＶｓｉｇ−Ｖｔ１になりにくい問題を解消するためである。
駆動トランジスタ１１ａのドレイン電流が多いほど、書き込み期間３２１における駆動トランジスタ１１ａのゲート電圧を変化させやすい。電流が多く流れるほど、保持用コンデンサ１９ａの電荷の充放電速度が速くなるため、ゲート電圧が変化しやすくなる。
そこで、ゲート電圧の変化速度向上を目的として、電圧源３３１を用意し、書き込み期間３２１の初期に、電流源３１２に変わり、低電圧（白表示ほど低電圧の図３３の回路構成の場合）の電圧を駆動トランジスタ１１ａに供給することで、書き込み期間３２１の初期に駆動トランジスタ１１ａのドレイン電流が多くなるようにして、残りの期間での、リセット電流源３１２によるキャンセル動作を高速化するようにした。
図３４に図３３の回路構成におけるゲート信号及び切り替え手段の動作を示した。書き込み期間３２１のうち電圧源が供給される期間３４１において、駆動トランジスタ１１ａのゲート電圧はＶｒｓｔとなる。
リセット電圧Ｖｒｓｔは低い電圧であるほど、切り替え手段３３３により電流源３１２に切り替えた際のゲート電圧の変化を高速化させるが、低下くしすぎると、所定階調とのゲート電位の差が大きくなりすぎ、所定値まで電圧が変化しきれない可能性がある。
したがって、リセット電圧Ｖｒｓｔは、（白表示時の電圧）〜（白表示時の電圧−５（Ｖ））程度が好ましい。続く３４２の期間において、電流源３１２と書き込まれるソース信号線電圧Ｖｓｉｇに基づいてゲート電圧がＶｓｉｇ−Ｖｔ１に変化する。
この時、図３２の構成に比べて、トランジスタ１１ａのドレイン電流が多く、蓄積コンデンサ１９の電荷の充放電速度が高速化されることから、Ｖｓｉｇ−Ｖｔ１までに変化する速度は、電圧印加期間３４１を含めても高速化され、より短時間での特性補正が可能となる。
図３５はゲート信号線をトランジスタ１１ｅと１１ｄで個別制御にした回路構成を示している。１画素において、１フレームは、リセット期間３６１、映像信号書き込みと特性キャンセル期間３６２、非発光期間３６３、発光期間３６４からなる。
駆動トランジスタ１１ａの初期化（リセット）を行う電源が、電圧源３３１、電流源３１２の２つがあり、電圧源３３１が印加されるリセット期間を３６５、電流源３１２が印加されるリセット期間を３６６とする。
なお、リセット期間３６１は電流源３１２から出力される電流を元に駆動トランジスタ１１ａを初期化し、かつ同一列で同一のリセット線３１１を利用して画素にリセット電圧及び電流を書き込むことから、１水平走査期間以内で実施する必要がある。
映像信号書き込みと特性キャンセル期間３６２は、同一列で同一のソース信号線１８から映像信号に対応する電圧が供給されることから、１水平走査期間以内で実施する必要がある。リセット及び特性キャンセルに時間がかからない場合においては、リセット期間３６１と映像信号書き込みと特性キャンセル期間３６２を１水平走査期間内に実施してもよい。
本実施例の方式においては、駆動トランジスタ１１ａのゲート電圧の初期化を、電圧源３３１ばかりでなく、電流源３１２を用いて実施することが特徴である。
図３６に示すようにリセット期間３６１のうちの期間３６５において、従来と同様に電圧源３３１により駆動トランジスタ１１ａのゲート電圧をＶｒｓｔに初期化する。このときゲート信号線１７ｅ及び１７ｃによりトランジスタ１１ｅ及び１１ｂについては、オンでもオフでも構わない。しかし、Ｖｄｄ電源からＶｒｓｔ電源に駆動トランジスタ１１ａの特性により貫通電流が流れることを防止する観点から少なくとも一方のトランジスタについてはオフにすることが好ましい。
本実施例ではリセット期間３６１の間にさらに期間３６６を設け、切り替え手段３３３の接続を切り替え、電流源３１２により駆動トランジスタ１１ａの初期化を行う。電流源３１２の電流が駆動トランジスタ１１ａのドレイン電流となるように、トランジスタ１１ｆ、１１ｂ、１１ｅをオン状態とする。
電流源３１２の電流値は、期間３６６において、駆動トランジスタ１１ａのゲート電圧が電圧源３３１のＶｒｓｔ付近になるような電圧に設定することが好ましい。駆動用トランジス１１ａの特性バラツキがあるため、ＥＬ表示装置に形成された画素の平均電圧がＶｒｓｔであってもよい。期間３６６により駆動トランジスタ１１ａのゲート電圧はＶｒｓｔ＋ΔＶ１に変化する。ここでΔＶ１は電流源３１２の電流（Ｉｒｓｔ）を流したときのゲート電圧ばらつきに相当する。
映像信号書き込みと特性キャンセル期間３６２においてソース信号線１８から映像信号が入力され、トランジスタ１１ｂがオン状態であり、トランジスタ１１ｆがオフ状態であることで、駆動トランジスタ１１ａのゲート電圧は映像信号電圧をＶｓｉｇとするとＶｓｉｇ−Ｖｔｈ（Ｖｔｈはしきい値（閾値）電圧）となるまで変化する。Ｖｓｉｇ−Ｖｔｈとなるのは、特性キャンセル期間が十分長い時間である場合であって、１水平走査期間で３６２の期間を終わらせる必要があることから、特性キャンセル期間は４０μ秒程度しか取れない。
そのためゲート電圧は期間３６６が存在しない図４１の構成であれば、（Ｖｓｉｇ−Ｖｔｈ−ΔＶ２）までしか変化できない。ΔＶ２分の電位変化が不足となる。そのためΔＶ２に相当する分だけたくさん駆動トランジスタ１１ａのドレイン電流ΔＩ２が流れる。ΔＩ２は、駆動トランジスタ１１ａの特性バラツキによってばらつく。この影響でＥＬ素子１５に流れる電流にバラツキが発生し、表示ムラが発生する。
期間３６６が存在すると、期間３６１の終わりの電位がΔＶ１だけずれるため、期間３６２の終了時のゲート電圧は（Ｖｓｉｇ−Ｖｔｈ−ΔＶ２＋ΔＶ１）となる。電流源により一定電流を印加した結果トランジスタ１１ａのゲート電圧がΔＶ１だけずれていることから、ΔＶ２に対するΔＩ２が大きい駆動トランジスタ１１ａの場合（よく電流を流すトランジスタ）には、ΔＶ１は大きくなり、ΔＶ２に対するΔＩ２が小さい駆動トランジスタ１１ａの場合には、ΔＶ１は小さくなる（負の値を含む）。
表示ムラにおいてたくさん電流が流れる画素（ΔＶ２に対するΔＩ２が大きい）では、ΔＶ１が大きくなり、ゲート電圧が上昇する。少ない電流の画素ではΔＶ１が小さくなることからゲート電圧が下降する。電流が流れやすい画素では１１ａのゲート電圧が上昇し電流が流れに食うなり、電流が流れにくい画素ではゲート電圧が低下することで電流が流れるようになることから、画素ごとの電流量の差が小さくなる方向となり、表示ムラを改善することが可能となる。
図４０に異なる電流−電圧特性を持つ駆動トランジスタ１１ａに対する、リセット期間３６１を電圧源のみで実現した場合（ａ）と、電流源を用いて実現した場合（ｂ）の映像信号書き込みと特性キャンセル期間３６２終了後の電流値の違いを示す。
図４０（ａ）では電圧源のみで駆動トランジスタ１１ａの初期化を行っているため、４０１と４０２の特性を示す２つの画素の駆動トランジスタ１１ａにおいて、ゲート電圧がＶｒｓｔとなるが、そのときの電流値はＩｒｓｔ１、Ｉｒｓｔ２と異なる値となる。
４０１の特性では点４０３ａ、４０２の特性では点４０３ｂである。次に映像信号書き込みと特性キャンセル期間３６２において、駆動トランジスタ１１ａのソース電位に映像信号が書き込まれ、ゲート電位はしきい値キャンセル動作によりソース電位からしきい値電圧分下がった点まで変化しようとする。一例として変化に要する時間は１００μ秒程度かかる、したがって、１水平走査期間では、十分にキャンセル電圧４０６にまで変化せず、４０５に示す点までの変化となる。
電圧変化量は流れる電流と浮遊容量により決められ、電圧変化量ΔＶ＝ｉ・Ｔ／Ｃ（ここで、ｉ：流れる電流、Ｔ：キャンセル期間３６２の長さ、Ｃ：浮遊容量）であらわされ、４０３ａ点の方が、４０３ｂ点に比べて電流が多いことから、曲線４０１で示されるトランジスタの方は電位変化量が大きく、Ｖ２まで電圧が変化する。
曲線４０２では、点４０３ｂでの電流が少ないため変化量が少なくなり、Ｖ１までしか電圧が変化しない。点４０５ａ及び４０５ｂでのドレイン電流がＩ２とＩ１で異なり、この差が表示ムラとして視認される可能性がある。
一方で電流源を用いてリセットを実施した場合には、図４０（ｂ）に示すように、リセット期間３６１の終了時には、ドレイン電流がＩｒｓｔ、ゲート電圧が曲線４０１と４０２で異なり、Ｖｒｓｔ１、Ｖｒｓｔ２となる。（点４０４ａ、４０４ｂ）次に映像信号書き込みと特性キャンセル期間３６２においてキャンセルを行うと、流れる電流はＩｒｓｔと同じで、浮遊容量にばらつきがなく、キャンセル時間は同一パネルであることから同一に設定できるため、ΔＶは曲線４０１、４０２とも同一となり、それぞれ同一電位だけシフトしたＶ１及びＶ２の電圧となる。（点４０５ｃ、４０５ｄ）このときのドレイン電流はいずれもＩ１となり、駆動トランジスタ１１ａの特性に違いがあったとしても特性キャンセル期間３６２終了後の書き込まれた電流値が同一となり、表示ムラがなくなる構成を実現できる。
リセット期間で、一定電流により駆動トランジスタ１１ａのゲート電圧を個別に設定することで、キャンセル期間が短いことにより駆動トランジスタ１１ａのゲート電圧が完全に特性キャンセルされた電圧とずれたとしても、電流ばらつきが小さい構成を実現することができる。
期間３６５はなく、期間３６６の電流源のみでのリセットをおこなってもよいが、電流源３１２によりＶｒｓｔ電圧付近までゲート電圧を変化させるのに時間がかかることから、あらかじめ電圧源３３１によりＶｒｓｔ付近まで電圧を変化させてから電流源３１２によるリセットを行うことが好ましい。リセット期間３６１が長く、電流源３１２のみでＶｒｓｔ＋ΔＶ１まで電圧が変化できるのであれば、電圧源３３１、切り替え手段３３３、期間３６５はなくてもよい。
図３５の画素回路構成のＥＬ表示装置は、同一列の画素に対して複数のソース信号線を用意し、ソース信号線方向に隣接する画素で、異なるソース信号線から映像信号を書き込むようにすることで、書き込み時間を長くする構成と組み合わせて実施することも可能である。例えば、２本のソース信号線を用意した場合の回路を図３７に示す。
ソース信号線１８を２本用意すれば、図１４、図１６、図１９などで説明したように、ソース信号線１８に印加される階調信号は２水平走査期間ごとに変化することから、映像信号書き込みと特性キャンセル期間３６２を最大２水平走査期間まで拡大させることが可能となる。例えば、図３８に示すような駆動波形を実現することができる。期間３６２が拡大することで駆動トランジスタ１１ａのゲート電圧を変化させる時間を長く取ることができ、誤差ΔＶ２の絶対値を小さくすることができ、より正確にキャンセルを行うことが可能となる。
図３７の構成でリセット線３１１は１列分の画素に１本であるが、ソース信号線１８と同様に複数本（例えば２本）を形成すれば、リセット期間３６１についても最大２水平走査期間に拡大することができ、リセット電圧もより駆動トランジスタ１１ａの特性に応じた電圧にすることが可能となる。
図３７の構成や、図３５の構成において、リセット線３１１に切り替え手段３３３を介して電流源３１２、電圧源３３１が接続されているが、電圧源３１１がなくても、１水平走査期間以内に、電流源３１２によって、所定の初期化電位になるまで、駆動トランジスタ１１ａのゲート電圧を変化させることができれば、電流源のみでリセット期間３６１を構成することができる。この時、図３９に示すような１フレーム期間の動作となる。
駆動トランジスタ１１ａのゲート電圧はＶｒｓｔ＋ΔＶ１に収束する。電圧源３３１を併用した場合でも図３６、図３８に示すようにＶｒｓｔ＋ΔＶ１と同一値であり、初期化の効果はかわらず同等であるため、電流源のみの構成でもよい。
以上のように、図４０などでも説明したように、駆動トランジスタ１１ａがＰチャンネルトランジスタの場合、ゲート端子電圧が高くなるほどチャンネルを流れる電流が減少する。図４９ではその関係を図示している。図４９は、横軸を駆動トランジスタ１１ａのゲート端子電圧を示す。右側が正である。上のグラフの縦軸は、駆動トランジスタ１１ａのチャンネル間（ソース−ドレイン端子間）に流れる電流を示す。上が正である。下のグラフの縦軸は、経過時間を示す。上が正である。
上図において、リセット電圧Ｖｒａが駆動トランジスタ１１ａに印加され、トランジスタ１１ｂがクローズしてオフセット動作が開始すると、駆動トランジスタ１１ａのドレイン電流は低下していく。リセット電圧Ｖｅａが印加された最初に流れる電流は、Ｉｉａであるが、時間の経過と共に電流が減少し、ある設定階調（第１階調と呼ぶ）の電圧Ｖｅａで流れる電流はＩｅａ、他のある設定階調（第２階調と呼ぶ）の電圧Ｖｅｃで流れる電流はＩｅｃとする。
下図は、ゲート端子電圧と、経過時間を示す。リセット電圧ＶｒａからＶｅａまでに必要とする時間は、ｔａである。しかし、リセット電圧ＶｒａからＶｅｃまでに達するのに必要な電圧は、一点破線で示すように非常に時間がかかる。したがって、駆動トランジスタ１１ａのゲート端子電圧がＶｅｃになるまでには非常に長いオフセット時間を必要とする。
リセット電圧ＶｒｓｔがＶｒｂであれば、下図の点線のカーブでゲート電圧は変化する。チェンネルに流れる電流はＩｒｂから時間経過と共に低下する。ゲート端子電圧が、Ｖｅａに到達する時間は、ｔｂであり、Ｖｅｃに到達する時間は、ｔｃである。
リセット電圧Ｖｒｓｔ＝Ｖｒｂであれば、経過時間ｔｃで、ゲート端子電圧Ｖｅｃとなり、電流はＩｅｃとなる。したがって、下図の実線のように、電流Ｉｅｃに達する時間は、非常に長時間となることはなく、比較的短時間に目標値Ｉｅｃに到達する。
図４９の関係から、第１階調と第２階調で、リセット電圧Ｖｒｓｔを可変することにより、規定の経過時間（オフセットキャンセル時間）に、目標値の電流がＥＬ素子１５に流れるように設定することができる。
図５０に図示するように、階調電圧（駆動トランジスタ１１ａに印加する電圧）とリセット電圧Ｖｒｓｔと適正な関係がある。
図５０は、横軸は電圧（駆動トランジスタ１１ａに印加する電圧）であり、縦軸は、階調番号である。図５０では、駆動トランジスタ１１ａとＰチャンネルトランジスタとしている。したがって、階調が大きい方が、駆動トランジスタ１１ａのゲート端子電圧が低く、階調が小さい方が、駆動トランジスタ１１ａのゲート端子電圧は高い（アノード電圧に近い）。
図５０では、駆動電圧（階調電圧、プログラム電圧）を点線で示す。リセット電圧Ｖｒｓｔは、階調電圧に対して一定値以下の電圧をリセット電圧として印加すればよい。実線にリセット電圧１として、図示している。階調１０２３では、リセット電圧Ｖｒｓｔは−２Ｖであり、階調５１１では、リセット電圧Ｖｒｓｔは約１．３Ｖである。
以上のリセット電圧１は、階調電圧（駆動電圧）に対して、一定電圧を下となる電圧印加する場合であるが、これに限定するものではない。例えば、図５０の一点鎖線（リセット電圧２）のように階調に対して直線であってもよい。その他、リセット電圧は、階調に対して非線形であってもよいし、ステップ状であってもよい。
また、図５１に図示するように、階調に対してリセット電圧（実線）を非線形の関係にしてもよい。階調が大きいほど、リセット電圧を低くし、階調が小さいほど、駆動電圧とリセット電圧Ｖｒｓｔとの差を小さくしてもよい。
図５１にように、リセット電圧Ｖｒｓｔを設定するのは、高階調の領域では、オフセット時に駆動トランジスタ１１ａのチャンネルが大きく、リセット電圧Ｖｒｓｔと駆動電圧との絶対電圧が大きくても、十分にオフセットキャンセルできるからである。また、オフセット電圧に十分収束しなくとも階調表示に問題がないからである。
一方、図５１にように、リセット電圧Ｖｒｓｔを設定するのは、高階調の領域では、オフセット時に駆動トランジスタ１１ａのチャンネルが大きく、リセット電圧Ｖｒｓｔと駆動電圧との絶対電圧が大きくても、十分にオフセットキャンセルできるからである。また、オフセット電圧に十分収束しなくとも階調表示に問題がないからである。
低階調の領域では、オフセット時に駆動トランジスタ１１ａのチャンネルが小さく、リセット電圧Ｖｒｓｔと駆動電圧との絶対電圧を小さくしなくては、オフセットキャンセルが十分できないからである。
以上のように、本実施例は、階調電圧に対応させてリセット電圧Ｖｒｓｔを変化させるのが本実施例の１つの技術的思想である。つまり、映像信号電圧に対応させてリセット電圧Ｖｒｓｔを変化させるのが本実施例の技術的思想である。対応させてリセット電圧Ｖｒｓｔを変化させるとは、少なくとも任意の第１の階調と任意の第２の階調とで、リセット電圧Ｖｒｓｔを変化あるいは異ならせることである。図４２などで説明する駆動方式は、以上の効果、方式を適用したものある。
以下、図４２を参照しながら、本発明の他の実施例ついて説明する。図４２の駆動トランジスタ１１ａと駆動トランジスタ１１ａのソース端子間にコンデンサ１９ｂが配置又は形成されていることである。コンデンサ１９ｂは、リセット電圧Ｖｒｓｔが印加される配線とソース信号線１７からの映像信号Ｖｓｉｇが印加される配線とに接続される。又は形成される。コンデンサ１９ｂの容量は、保持用コンデンサ１９ａの容量の５０％以上１５０％以下に形成される。
以下の説明では、理解を容易にするため、保持用コンデンサ１９ａの容量がコンデンサ１９ｂに比較して非常に大きいとし、コンデンサ１９ｂのａ端子の電圧の変化が、ｂ端子にそのまま変化するとして説明をする（現実の構成ではないが、理解を容易にするためである）。例えば、ａ点の電位が、５Ｖから３Ｖに変化すると、ｂ点の電位が５−３＝２Ｖ変化するものとする。
コンデンサ１９ｂの機能は、リセット電圧Ｖｒｓｔの電位を映像信号電圧Ｖｓｉｇで変動させる機能を有する。したがって、コンデンサ１９ｂの配置位置（形成位置）は、一端子にリセット電圧Ｖｒｓｔが印加される配線あるいはリセット電圧Ｖｒｓｔが伝達される配線接続され、他方が、映像信号電圧Ｖｓｉｇがいんかされる配線あるいは映像信号電圧Ｖｓｉｇが伝達される配線に接続され、かつ、コンデンサ１９ｂに前記映像信号電圧Ｖｓｉｇとリセット電圧Ｖｒｓｔが印加されることにより、その相互作用により発生した電圧を駆動トランジスタ１１ａのゲート端子に印加あるいは保持される電圧又は電位に作用するものである。
図４３は、図４２の画素構成の動作を説明するための説明図である。図４２などにおいて、電流経路は、点線で示しており、各スイッチトランジスタ１１は、スイッチで図示している。スイッチがオープンの時、トランジスタ１１がオフ状態を示し、スイッチがクローズの時、トランジスタ１１がオン状態を示す。また、図４４は、図４３の動作をタイミングチャートに図示したものである。但し、本明細書において、タイミングチャートは模式的に図示している。このことは本発明の他の実施例においても同様である。
図４３（ａ）はＥＬ素子１５に電流が供給され、ＥＬ素子１５が発光（点灯）している状態である。
図４３（ｂ）からが電圧プログラム（画素１６のＥＬ素子１５に流れる電流を書き換える動作あるいは期間）の動作である。まず、スイッチトランジスタ１１ｆがオンすることにより、リセット電圧Ｖｒｓｔが駆動トランジスタ１１ａのゲート端子に印加される。リセット電圧Ｖｒｓｔは、−２Ｖ以上３Ｖ以下の電圧であることが好ましい。
スイッチトランジスタ１１ｆがオンすることにより、図４４の１ｔからａｔ期間にリセット電圧Ｖｒｓｔが印加される。リセット電圧Ｖｒｓｔが印加されている期間は、スイッチトランジスタ１１ｂ、１１ｅ、１１ｃ、１１ｄはオフ状態である。
次に図４３（ｃ）に示すように、スイッチトランジスタ１１ｃをオンさせる。スイッチトランジスタ１１ｃのオンにより、図４２のａ点に映像信号電圧Ｖｓｉｇが印加される。一例として、映像信号電圧Ｖｓｉｇは、０Ｖ以上５Ｖ以下の電圧である。映像信号電圧Ｖｓｉｇは、映像信号により変化する。
以上の動作より、図４２のｂ点にリセット電圧Ｖｒｓｔが印加され、次に、ａ点に映像信号電圧Ｖｓｉｇが印加される。Ｖｓｉｇ電圧は、理想的には保持用コンデンサ１９ａと１９ｂで分圧される。分圧される割合は、保持用コンデンサ１９ａとコンデンサ１９ｂの容量比で決まる。
説明を容易にするため、リセット電圧Ｖｒｓｔを−１Ｖとし、映像信号電圧の１Ｖ又は４Ｖとする。また、１Ｖは、ＥＬ素子１５に最大の電流（白表示電流）を流す電圧と仮定し、４Ｖは、ＥＬ素子１５に電流を流さない電流（黒表示電流）であると仮定する。また、アノード電圧Ｖｄｄは、５Ｖであるとする。
今、映像信号電圧Ｖｓｉｇを１Ｖとすると、図４３（ｂ）では、ａ点に１Ｖが印加され、ｂ点には−１Ｖが印加されている。ａ点に１Ｖが印加される以前は、図４３（ａ）の状態であるから、ａ点には、５Ｖが印加されている。
以上の状態で、ａ点に印加される電圧が、Ｖｓｉｇ電圧により、５Ｖから１Ｖに変化する。ａ点の電位が５Ｖから１Ｖに変化することにより（電圧変化５−１＝４Ｖ）、ｂ点の電位も４Ｖ変化する（保持用コンデンサ１９ａの容量が、コンデンサ１９ｂの容量に比較して非常に大きいとする）。したがって、ｂ点の電位は、−１Ｖから−５Ｖ（−１Ｖ＋（−４）Ｖ）に変化する。以上の動作により、映像信号電圧Ｖｓｉｇが１Ｖの時は、駆動トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−５Ｖとなる。
映像信号電圧Ｖｓｉｇを４Ｖとすると、図４３（ｂ）では、ａ点に４Ｖが印加され、ｂ点には−１Ｖが印加されている。ａ点に４Ｖが印加される以前は、図４３（ａ）の状態であるから、ａ点には、５Ｖが印加されている。
以上の状態で、ａ点に印加される電圧が、Ｖｓｉｇ電圧により、５Ｖから４Ｖに変化する。ａ点の電位が５Ｖから４Ｖに変化することにより（電圧変化５−４＝１Ｖ）、ｂ点の電位も１Ｖ変化する（保持用コンデンサ１９ａの容量が、コンデンサ１９ｂの容量に比較して非常に大きいとする）。したがって、ｂ点の電位は、−１Ｖから−２Ｖ（−１Ｖ＋（−１）Ｖ）に変化する。以上の動作により、映像信号電圧Ｖｓｉｇが４Ｖの時は、駆動トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−２Ｖとなる。
映像信号電圧Ｖｓｉｇが１Ｖの時は、駆動トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−５Ｖとなる。したがって、映像信号電圧Ｖｓｉｇとリセット電圧Ｖｒｓｔとの電位差は、１−（−５）＝６Ｖである。
映像信号電圧Ｖｓｉｇが４Ｖの時は、駆動トランジスタ１１ａのゲート端子電圧（ｂ点）の電位は、−２Ｖとなる。したがって、映像信号電圧Ｖｓｉｇとリセット電圧Ｖｒｓｔとの電位差は、４−（−２）＝６Ｖである。
つまり、映像信号電圧Ｖｓｉｇ＝１Ｖでは、リセット電圧Ｖｒｓｔ＝−５Ｖからオフセットキャンセル動作が開始する（図４３（ｄ））。映像信号電圧Ｖｓｉｇ＝４Ｖでは、リセット電圧Ｖｒｓｔ＝−２Ｖからオフセットキャンセル動作が開始する（図４３（ｄ））。
以上のことから、図４２の実施例では、映像信号に対応してリセット電圧Ｖｒｓｔが変化する。したがって、図５０で説明した、映像信号電圧（駆動電圧）とリセット電圧１の関係が実現できていることになる。
図４３（ｃ）が上記の映像信号電圧Ｖｓｉｇで、オフセットキャンセルを開始するリセット電圧Ｖｒｓｔが決定される（設定される）。映像信号電圧Ｖｓｉｇの大きさに対応して初期（図４３（ｂ））に印加したリセット電圧Ｖｒｓｔが、変化するからである（図５０）。
以上の実施例では、理解を容易にするため、あるいは説明を容易にするため、保持用コンデンサ１９ａの容量がコンデンサ１９ｂの容量に比較して十分大きく、図４２のａ点に印加された電位が、ｂ点に反映される、もしくは図４２のｂ点に印加された電位が、ａ点に反映されることを前提として説明している。
しかし、実際には、ｂ点に反映される（変化する）電圧は、保持用コンデンサ１９ａ、１９ｂの容量、駆動トランジスタ１１ａの寄生容量、他のスイッチング用トランジスタ１１の寄生容量及びゲート信号線１７などの突き抜け電圧などにより変化する。
したがって、本実施例はこれらの影響を考慮してコンデンサ１９の容量、各スイッチング用トランジスタ１１の動作を決定する。これらの事項などは本実施例の技術的思想を逸脱するものではない。なお、コンデンサ１９ｂと１９ａの容量又は容量比をｂ点に設定する設定電圧に対応して決定する。
例えば、コンデンサ１９には、絶縁膜の特性などにより、容量Ｃを印加電圧に対して非線形性を持たせることができる。したがって、適正にあるいは考慮してコンデンサ１９などを形成することにより、図４２の構成と駆動方式であっても、図５１のように、駆動電圧Ｖｓｉｇに対してリセット電圧Ｖｒｓｔを変化（非線形）にすることが可能である。
また、図４２（ｂ）のリセット電圧Ｖｒｓｔを印加する際、スイッチトランジスタ１１ｅをオフした状態で、リセット電圧Ｖｒｓｔを印加すれば、ａ点の電位が変化する。次の図４２（ｃ）で、映像信号電圧Ｖｓｉｇを印加すれば、ａ点が変化した後を基準にしてｂ点の電位が変化する。
以上のように、各トランジスタ１１の制御タイミングを各状態に設定あるいは変更することにより多種多様な方式、ａ点ｂ点などの電位制御を実現できる。
図４３（ｃ）を実施している期間が、図４４のａｔ〜ｂｔ期間である。リセット電圧Ｖｒｓｔを映像信号電圧Ｖｓｉｇの関係で変化する。
図４３（ｄ）がオフセットキャンセル期間である。スイッチトランジスタ１１ｅ、１１ｄ、１１ｆがオープンに制御され、スイッチトランジスタ１１ｃ、１１ｂがクローズに制御される。以上のスイッチトランジスタ１１の設定により、映像信号電圧Ｖｓｉｇが駆動トランジスタ１１ａのチャンネル間を介して、駆動トランジスタ１１ａのゲート端子に印加される。映像信号電圧Ｖｓｉｇに対する電流（ドレイン電流）は、図４９に図示するように、リセット電圧Ｖｒｓｔを印加後、非線形カーブで低下する。１Ｈ以内（１水平走査期間、図４４のｂｔ〜２ｔ）の間、オフセットキャンセルされる。
図４３（ｅ）がＥＬ素子１５の発光期間である（図４４の２ｔ〜４ｔ、５ｔ〜）。スイッチトランジスタ１１ｃ、１１ｂ、１１ｆがオフ（オープン）され、スイッチトランジスタ１１ｅ、１１ｄがオン（クローズ）される。ＥＬ素子１５には、アノード電圧源Ｖｄｄから、スイッチトランジスタ１１ｅ、駆動トランジスタ１１ａ、スイッチトランジスタ１１ｄを介してＥＬ素子１５に電流が供給される。
図４３（ｆ）の表示期間の動作であるが、ＥＬ素子１５の消灯期間である（図４４の４ｔ〜５ｔ）。スイッチトランジスタ１１ｄ又は１１ｅのうち、少なくとも一方をオン／オフ制御することにより、図１２、図１３、図８４、図９８、図９９などで説明する画像表示を実現できる（黒挿入駆動、ｄｕｔｙ駆動）。
表示期間は、図４３（ｅ）、図４３（ｆ）の駆動方法を実施する。スイッチトランジスタ１１ｄ又は１１ｅのうち、表示する画像が動画あるいは静止画あるいは中間動画の種類を自動判別し、少なくとも一方をオン／オフする期間、タイミングを制御することにより、動画／静止画に対応する適切な画像表示を実現できる。
図４５は、図４３で説明した本実施例の駆動方法の他の実施例である。図４５の駆動方法では、図４３（ｄ）の期間が２つの期間（図４５（ｄ１）（ｄ２））に分かれる。
図４５の駆動方法は、駆動トランジスタ１１ａのモビリティバラツキを補正するものである。図４３の駆動方法は、Ｖｔバラツキのみを主として補正する駆動方法である。
図４５（ｄ）の期間では、スイッチトランジスタ１１ｅがオフ状態である（図４５（ｄ１）と同一）が、図４５（ｄ２）は、スイッチトランジスタ１１ｅをオン状態にしている。したがって、図４５（ｄ２）に図示するように、点線の経路で電流が流れる。
図４３（ｅ）では、スイッチトランジスタ１１ｅはオンであるが、スイッチトランジスタ１１ｂがオフである。つまり、図４５（ｄ２）は、図４３（ｅ）期間前に、スイッチトランジスタ１１ｂをオンした状態で、短期間、スイッチトランジスタ１１ｅをオンさせた駆動方法である。もしくは、スイッチトランジスタ１１ｅをオンする際、短時間の間、スイッチトランジスタ１１ｂのオン状態を継続する駆動方式である。
短時間とは、０．０５μ秒以上５μ秒以下の時間である。前記短時間は、画素に印加する映像信号電圧Ｖｓｉｇに対応させて変化させることが好ましい。また、点灯率に対応させて変化させることが好ましい。この変化は、線形、非線形に対応させることを含むほか、ステップ状（例えば、点灯率５０％以上では、短時間とは０．１μ秒、点灯率５０％未満では、２μ秒）に対応させてもよい。
スイッチトランジスタ１１ｂのオン抵抗を高くすることにより、図４５（ｄ２）の期間を長くでき、モビリティ補正を安定に実施できるようになる。オン抵抗を高くするには、オン電圧（ＶＧＬ）を高くすればよい。好ましくは、パネル個々に調整できるように構成しておく。調整は、図６０などで説明する電源回路１２を用いることにより容易に実現できる。オン抵抗を調整する、あるいは設定することにより、図４５（ｄ２）の時間を一定時間に固定できるようになる。以上の事項は、図４８の実施例においても同様である。
図７８、図７９、図９８、図９９に図示するように、点灯率に相関させて、ｄｕｔｙ比を制御あるいは変化させてことが好ましい。ピーク電流を抑制し、消費電力を平均化することができるからである。点灯率が高いときは、ｄｕｔｙ比を低下（小さく）する。したがって、ピーク電流を抑制できる。
１水平走査期間（１Ｈ）に対するオン時間比率（％）（以下、オン比率と呼ぶ）は、図４５（ｄ２）の期間である。オン時間とは、スイッチトランジスタ１１ｂのオン時間（クローズ時間）を意味する。１Ｈが、２０μ秒とすれば、１０％とは、２μ秒となる。
オン比率が長いほど、駆動トランジスタ１１ａのモビリティの補正効果が高くなる。しかし、コンデンサ１９の電荷が放電され、駆動トランジスタ１１ａのゲート端子電位が高く（アノード電圧側）の変化し、ＥＬ素子１５に流れる電流が変化してしまう。
オン比率が短いほど、駆動トランジスタ１１ａのモビリティの補正効果が低くなる。しかし、コンデンサ１９の電荷は保持され、駆動トランジスタ１１ａのゲート端子電位もオフセットキャンセル後（図４５（ｄ１））の状態から変化しない。
オフセットキャンセル駆動では、黒の階調（低階調）は、オフセットキャンセルされ、駆動トランジスタ１１ａの特性バラツキは目立ちにくい。しかし、白の階調（高階調）では、オフセットキャンセル点から離れているため、駆動トランジスタ１１ａの特性ばらつきが目立ちやすい。この特性バラツキはモビリティによるものである。モビリティの補正は、図４５（ｄ２）を実施することにより、補正される。
以上のことから、低階調領域では、あまり図４５（ｄ２）の実施する必要はない、しかし、高階調領域では、図４５（ｄ２）の実施することにより、駆動トランジスタ１１ａの特性バラツキを補正できる。図４５（ｄ２）の特性ばらつきの補正効果は、オン比率を変化させることにより変化する。オン比率が長いほど、高階調の補正効果が高い。短いほど、高階調の補正効果は小さくなる。低階調では、図４５（ｄ２）の実施はあまり必要ではない。
点灯率が低い場合は、低階調表示の画素が多い。点灯率が高い場合は、高階調表示の画素が多い。したがって、オン比率は、図７８の下図の点線で示すように実施することが好ましい。つまり、低点灯率では、オン比率は０（図４５（ｄ２）は実施しない）とし、高点灯率になるにしたがって、オン比率を大きくする。すまり、図４５（ｄ２）の実施期間が長くなる。
しかし、点灯率が低い時は、低階調表示の画素が多いというのは、統計的なものであり、実際と異なることがある。また、点灯率が高い場合は、高調表示の画素が多いというのも統計的なものである。実際には表示パターン、映像信号の種類により異なる。したがって、表示パターン、入力される映像信号の種類（ＰＣ映像、ＡＶ映像など）などにより、オン比率を可変できるように構成しておくことが好ましい。
図７８の下図の実線はその実施例である。点灯率が２０％の時を、オン比率最大とし、点灯率が高くとも低くともオン比率を低下させている。
なお、図７８の実施例において、オン比率と点灯率の関係で説明したがこれに限定するものではない。オン比率は、比率ではなく、時間（例えば、２μ秒など）の指定としてもよい。また、点灯率は、各階調のヒストグラムに置き換えてもよい。あるいは点灯率は消費電力に置き換えても良い。また、表示領域３１に流れる電流に置き換えても良い。
図７９に図示するように、使用階調数を点灯率に相関させて変化させてもよい。図７９において、ソースドライバＩＣ１４はＲＧＢ１０ｂｉｔ（１０２４階調）である。使用する階調数を点灯率に対応させて変化させている。例えば、使用階調が１０２４とは、１階調目から１０２４階調目まで使用して画像を表示できることを意味し、使用階調２５６とは、１階調目から２５６階調目まで使用して画像を表示できることを意味する（２５７階調目から１０２４階調目までは使用できない。なお、図９９も参照のこと）。
使用階調数は、ＥＬ素子１５に流す電流に影響する。使用階調数が１０２４で、１０２４階調を使用すると最大電流をＥＬ素子１５に流すことができる。使用階調が５２５階調では、最大階調の５２５を指定しても、１０２４階調の１／２の輝度しか得られない（但し、理解を容易にするため、ガンマカーブがリニアとしている）。
図７９の実線の実施例では、点灯率２５％以下で、１０２４階調までの階調を使用して画像を表示することができる。点灯率１００％では、２５６階調までしか使用して画像を表示できない。点灯率２５％以上１００％以下は１０２４階調から２５６階調までの範囲で、かつ点灯率に比例して階調表示を実現できる。
点灯率に対応した使用階調数は、点灯率を求め、入力された映像信号を点灯率あるいはこれに類するデータで乗算して求める。
図７８において、変化点であるａ点は可変できるように構成しておくことが好ましい。可変点は、ＥＥＰＲＯＭに格納できるように構成する。また、ｂ点についても同様である。また、図７９のｄ点及びｅ点に関しても同様である。また、各直線及び曲線は、多数の折れ点ポイントを設けてもよいことは言うまでもない。
以上の実施例では、説明を容易にするため映像信号のガンマカーブは直線であるとして説明あるいは図示した。しかし、実際にはガンマカーブは、２乗あるいは２．２乗カーブあるいはこの近傍のカーブである。
例えば、１０２４階調目を１．０の明るさとし、ガンマが２乗特性カーブであれば、０．７５の明るさは８８７階調目、０．５０の明るさは７２４階調目、０．２５の明るさは５１２階調目である。ガンマが２．２乗特性カーブであれば、０．７５の明るさは８９８階調目、０．５０の明るさは７４７階調目、０．２５の明るさは５４５階調目である。したがって、実際には、以上の明るさ（輝度、照度）を基準として制御する階調あるいは設定する階調を決定すべきである。
この短時間を調整することあるいは設定することにより、駆動トランジスタ１１ａのモビリティばらつきを一定量、補償できる。短時間は、パネルの駆動トランジスタ１１ａの特性に適合させて設定することが好ましい。
本発明の表示パネルでは、ＥＬ素子１５の電流経路に流れる電流を制御するスイッチトランジスタ１１ｄ、ソースドライバＩＣ１４が出力する映像信号電圧Ｖｓｉｇ、リセット電圧Ｖｒｓｔの大きさ、図１０８、図１０９のガンマ回路、キャンセル電圧Ｖｒの大きさ／印加時間を制御あるいは設定することにより、前述の点灯率制御、ｄｕｔｙ制御、最大使用階調数制御を容易に実現することができる。また、その実現の際、図６１などの電源回路による各電圧の制御あるいは可変、図９８、図９９の温度あるいは外光あるいは点灯率に対応したカソード（アノード）電圧制御あるいは可変と組み合わせることにより更に特徴ある効果を発揮することができる。
図４３、図４５の実施例では、オフセットキャンセル期間は、図４４のｂｔ〜２ｔの１Ｈ以下の期間としたが、本実施例はこれに限定するものではない。図４３（ｄ）において、スイッチトランジスタ１１ｃをオフし、スイッチトランジスタ１１ｂをオン状態（他のスイッチトランジスタ１１ｅ、１１ｆ、１１ｄはオフ）にして、１Ｈ期間以上（図４４の２ｔ以降の期間）保持してもよい。スイッチトランジスタ１１ｃをオフしてもａ点に映像信号電圧Ｖｓｉｇが保持されているため、オフセットキャンセル状態が持続するからである。したがって、オフセットキャンセル時間が不足することはなくなる。以上の図４３（ｄ）において、スイッチトランジスタ１１ｃをオフし、スイッチトランジスタ１１ｂをオン状態（他のスイッチトランジスタ１１ｅ、１１ｆ、１１ｄはオフ）にする状態の期間は、画素１６に印加する映像信号電圧Ｖｓｉｇの大きさに対応して変化させることが好ましい。
他の構成は、図１などと同様であるので説明を省略する。なお、図４２の構成においても、ソースドライバＩＣ１４の出力端に３選択回路を配置してもよいことは言うまでもない。
以上の事項は本発明の他の実施例においても同様である。
図４６は、図４２の変更例である。図４２との際は、図１と同様にコンデンサ１１ｃが付加された点である。基本的には、コンデンサ１１ｃの機能は、図１の機能及び仕様と同様である。
図４７は、図４６の画素構成の動作を説明するための説明図である。図４７などにおいても図４３を同様に、電流経路は、点線で示しており、各スイッチトランジスタ１１は、スイッチで図示している。スイッチがオープンの時、トランジスタ１１がオフ状態を示し、スイッチがクローズの時、トランジスタ１１がオン状態を示す。
図４７（ａ）はＥＬ素子１５に電流が供給され、ＥＬ素子１５が発光（点灯）している状態である。
図４７（ｂ）では、スイッチトランジスタ１１ｆがオンすることにより、リセット電圧Ｖｒｓｔが駆動トランジスタ１１ａのゲート端子に印加される。リセット電圧Ｖｒｓｔは、−２Ｖ以上３Ｖ以下の電圧であることが好ましい。
スイッチトランジスタ１１ｆがオンすることにより、駆動トランジスタ１１ａのゲート端子にリセット電圧Ｖｒｓｔが印加される。リセット電圧Ｖｒｓｔが印加されている期間は、スイッチトランジスタ１１ｂ、１１ｅ、１１ｃ、１１ｄはオフ状態である。
次に図４７（ｃ）に示すように、スイッチトランジスタ１１ｃをオンさせる。スイッチトランジスタ１１ｃのオンにより、図４２のａ点に映像信号電圧Ｖｓｉｇが印加される。
以上の動作より、図４２のｂ点にリセット電圧Ｖｒｓｔが印加され、次に、ａ点に映像信号電圧Ｖｓｉｇが印加される。Ｖｓｉｇ電圧は、理想的には保持用コンデンサ１９ａと１９ｂで分圧される。分圧される割合は、保持用コンデンサ１９ａとコンデンサ１９ｂの容量比で決まる。
図４７（ｃ）の動作は、図４３（ｃ）の動作と同一である。また、図４７（ｄ）の動作は、図４３（ｄ）の動作と同様である。
図４３の実施例との差異は、図４７（ｅ）の動作である。つまり、コンデンサ１９ｃの一端子（図４６のａ点）に印加された電圧により、スイッチトランジスタ１１ｃがオフした後も、映像信号電圧Ｖｓｉｇが駆動トランジスタ１１ａに供給され、オフセットキャンセル期間が持続する点である。したがって、コンデンサ１９ｃの効果によりソースドライバＩＣ１４からの映像信号電圧Ｖｓｉｇの供給の有無にかかわらず、オフセットキャンセル期間が持続する。なお、図４７（ｆ）は、図４３（ｅ）と同一の動作である。
図４６の実施例において、実際には、ｂ点に反映される（変化する）電圧は、コンデンサ１９ａ、１９ｂの容量、駆動トランジスタ１１ａの寄生容量、他のスイッチング用トランジスタ１１の寄生容量及びゲート信号線１７などの突き抜け電圧などにより変化する。したがって、本実施例はこれらの影響を考慮してコンデンサ１９の容量、各スイッチング用トランジスタ１１の動作を決定する。これらの事項などは本実施例の技術的思想を逸脱するものではない。なお、コンデンサ１９ｂと１９ａの容量又は容量比をｂ点に設定する設定電圧に対応して決定する。この点も図４２の実施例と同様である。また、図５１のように、駆動電圧Ｖｓｉｇに対してリセット電圧Ｖｒｓｔを変化（非線形）にすることが可能である。
図４８は、図４６の実施例に対して、図４５で説明した本実施例の駆動方法の他の実施例である。図４８の駆動方法では、図４７（ｅ）の期間が２つの期間（図４５（ｅ１）（ｅ２））に分かれる。
図４８（ｅ２）は、図４８（ｆ）期間前に、スイッチトランジスタ１１ｂをオンした状態で、短期間、スイッチトランジスタ１１ｅをオンさせた駆動方法である。もしくは、スイッチトランジスタ１１ｅをオンする際、短時間の間、スイッチトランジスタ１１ｂのオン状態を継続する駆動方式である。この点も図４５の実施例と同様である。
他の構成は、図１などと同様であるので説明を省略する。なお、図４２の構成においても、ソースドライバＩＣ１４の出力端に３選択回路を配置してもよいことは言うまでもない。以上の事項は本発明の他の実施例においても同様である。
図４２などの実施例は、映像信号電圧Ｖｓｉｇからリセット電圧Ｖｒｓｔを発生し、あるいは映像信号電圧Ｖｓｉｇに相関するリセット電圧Ｖｒｓｔを発生し、駆動トランジスタ１１ａに印加するものであった。
図５２は、本発明の他の実施例である。図５２の実施例は、映像信号から、ソースドライバＩＣ１４でリセット電圧Ｖｒｓｔを発生するものである。図５２において、スイッチ回路４３１は、ソースドライバＩＣ１４ｂで発生したリセット電圧Ｖｒｓｔと、ソースドライバＩＣ１４ａで発生した映像信号電圧Ｖｓｉｇを選択するスイッチ回路である。
ソースドライバＩＣ１４ａ及びソースドライバＩＣ１４ｂの両方に共通の映像信号データ（階調データ）が印加される。ソースドライバＩＣ１４ａは映像信号データを映像信号電圧Ｖｓｉｇに変換し、スイッチ回路４３１のａ端子に印加する。ソースドライバＩＣ１４ｂは映像信号データをリセット電圧Ｖｒｓｔに変換し、スイッチ回路４３１のｂ端子に印加する。ソースドライバＩＣ１４ｂが入力された映像信号データをルックアップテーブルでデータ変換する。
ルックアップテーブル回路の変換データは、ＥＥＰＲＯＭ７５３に格納される。格納するデータは、このましくは、パネル特性を測定し（図７５、図７６、図７７を参照）、パネル特性バラツキ、特性を反映した結果でＥＥＰＲＯＭ７５３データを作成する。スイッチＳ１〜Ｓｎは、１Ｈに一回ずつａ端子とｂ端子を選択する。
図５３は、図５２の画素構成の動作を説明するための説明図である。図５２などにおいて、電流経路は、点線で示しており、各スイッチトランジスタ１１は、スイッチで図示している。スイッチがオープンの時、トランジスタ１１がオフ状態を示し、スイッチがクローズの時、トランジスタ１１がオン状態を示す。
図５３（ａ）はＥＬ素子１５に電流が供給され、ＥＬ素子１５が発光（点灯）している状態である。アノード電極Ｖｄｄからスイッチトランジスタ１１ｅを介して駆動トランジスタ１１ａにアノード電圧が印加され、駆動トランジスタ１１ａに、コンデンサ１９ａ及び１９ｂで保持されたゲート端子電位にしたがって、ＥＬ素子１５に電流を供給する。
図５３（ｂ）からが電圧プログラム（画素１６のＥＬ素子１５に流れる電流を書き換える動作あるいは期間）の動作である。スイッチトランジスタ１１ｆがオンすることにより、リセット電圧Ｖｒｓｔが駆動トランジスタ１１ａのゲート端子に印加される。つまり、駆動トランジスタ１１ａのゲート端子には、映像信号電圧Ｖｓｉｇに基づいたリセット電圧Ｖｒｓｔが書き込まれる。
リセット電圧Ｖｒｓｔは、−５Ｖ以上−１Ｖ以下の電圧であることが好ましい。リセット電圧Ｖｒｓｔ＜初期電圧Ｖｉの関係を満足させる。さらに好ましくは、リセット電圧Ｖｒｓｔ＋１．５＜初期電圧Ｖｉの関係を満足させる。以上の関係を満足させるのは、駆動トランジスタ１１ａのゲート端子に初期電圧Ｖｉを書き込めるようにするためである。つまり、駆動トランジスタ１１ａのゲート端子に印加したリセット電圧Ｖｒｓｔが書き込まれている時、駆動トランジスタ１１ａのソース端子に印加した初期電圧Ｖｉを駆動トランジスタ１１ａのチャンネルを介してゲート端子に書き込めるようにするためである。
スイッチトランジスタ１１ｆがオンすることにより、リセット電圧Ｖｒｓｔが駆動トランジスタ１１ａのゲート端子に印加される。リセット電圧Ｖｒｓｔが印加されている期間は、スイッチトランジスタ１１ｂ、１１ｅ、１１ｃ、１１ｄはオフ状態である。
次に図５３（ｃ）に示すように、スイッチトランジスタ１１ｃ、１１ｂをオンさせる。同時に、ソースドライバＩＣ１４ｂから初期電圧Ｖｉを出力する。この時の動作は、図１の画素構成の動作と同一である。
図５３（ｃ）では、切り替え回路４３１はｂ端子を選択する。したがって、ソースドライバＩＣ１４ｂから出力された初期電圧Ｖｉの印加により、電流がスイッチトランジスタ１１ｃ、駆動トランジスタ１１ａ、スイッチトランジスタ１１ｂを介して、駆動トランジスタ１１ａのゲート端子に向かって流れる。
切り替え回路４３１がｂ端子を選択している期間は、１Ｈの１／２０以上１／４以下に設定される。つまり、１Ｈ（１水平走査期間）が、２０μ秒の場合は、１μ秒〜５μ秒である。１Ｈの他の期間において、切り替え回路４３１はａ端子を選択される。ａ端子が選択されている期間は、ソース信号線１８に映像信号電圧が印加される。
図５３（ｄ）に示すように、残りの１Ｈ期間では、ソース信号線１８には、映像信号電圧Ｖｓｉｇが印加される。スイッチトランジスタ１１ｅ、１１ｄ、１１ｆがオープンに制御され、スイッチトランジスタ１１ｃ、１１ｂがクローズに制御される。以上のスイッチトランジスタ１１の設定により、映像信号電圧Ｖｓｉｇが駆動トランジスタ１１ａのチャンネル間を介して、駆動トランジスタ１１ａのゲート端子に印加される。映像信号電圧Ｖｓｉｇに対する電流（ドレイン電流）は、図４９に図示するように、リセット電圧Ｖｒｓｔを印加後、非線形カーブで低下する。１Ｈ以内（１水平走査期間、図５４のｂｔ〜２ｔ）の間、オフセットキャンセルされる。
図５３（ｅ）では、画素１６のコンデンサ１９ｃで保持させた映像信号電圧Ｖｓｉｇで、オフセットキャンセル期間が持続する。以上の事項は図１、図２でも説明を行っている。
図５３（ｆ）がＥＬ素子１５の発光期間である。スイッチトランジスタ１１ｃ、１１ｂ、１１ｆがオフ（オープン）され、スイッチトランジスタ１１ｅ、１１ｄがオン（クローズ）される。ＥＬ素子１５には、アノード電圧源Ｖｄｄから、スイッチトランジスタ１１ｅ、駆動トランジスタ１１ａ、スイッチトランジスタ１１ｄを介してＥＬ素子１５に電流が供給される。
スイッチトランジスタ１１ｄ又は１１ｅのうち、少なくとも一方をオン／オフ制御することにより、図１２、図１３、図９８、図９９などの画像表示を実現できる。ｄｕｔｙ駆動、ピーク電流抑制駆動により、高画質化、電流抑制を実現できる。なお、各スイッチトランジスタ１の動作に対応させて各ゲート信号線１７のオン／オフ電圧を印加する制御タイミングを制御する。
図４５と同様に、図５３（ｆ）の期間が２つの期間（図４５（ｄ１）（ｄ２））に分かれさせることにより、駆動トランジスタ１１ａのモビリティバラツキを補正することができる。この事項は、図４５で説明しているので説明を省略する。
なお、以上の他の動作は、基本的には、図１の動作と同様であるので説明を省略する。
図５４は、図５３の変形例である。図５４では、映像信号データからソースドライバＩＣ１４ｂでリセット電圧Ｖｒｓｔを発生させていた。
図５４は、アレイ基板のレベルシフト回路５４１は、一定の電圧をシフトする機能を有する。例えば、レベルシフト回路５４１の電圧シフトが４Ｖであり、ソースドライバＩＣ１４ａが出力する映像信号電圧が２Ｖであれば、駆動トランジスタ１１ａのゲート端子に印加される電圧（リセット電圧Ｖｒｓｔ）＝２−４＝−２Ｖである。ソースドライバＩＣ１４ａが出力する映像信号電圧が５Ｖであれば、駆動トランジスタ１１ａのゲート端子に印加される電圧（リセット電圧Ｖｒｓｔ）＝５−４＝１Ｖである。
したがって、図５４の実施例では、図５３（ｂ）の動作は不要である。また、図５３（ｃ）の動作時に、レベルシフト回路５４１の出力電圧がリセット電圧Ｖｒｓｔとして駆動トランジスタ１１ａに印加される。リセット電圧Ｖｒｓｔは、スイッチトランジスタ１１ｆがオンすることにより、駆動トランジスタ１１ａに印加される。
図５５は本実施例のＥＬ表示装置の他の実施例である。図５５の実施例では、ソースドライバＩＣ１４Ｖは映像信号として映像信号電圧を出力し、ソースドライバＩＣ１４Ｉは映像信号として映像信号電流を出力する。なお、説明を容易にするため、ソースドライバＩＣ１４ＶとソースドライバＩＣ１４Ｉには、同一の映像階調信号が入力されるものとする。また、同一の映像階調信号が入力された場合、ソースドライバＩＣ１４Ｖが出力し画素１６に電圧プログラムを行い、前記画素１６のＥＬ素子１５に流す電流と、ソースドライバＩＣ１４Ｉが出力し画素１６に電流プログラムを行い、前記画素１６のＥＬ素子１５に流す電流とが、理想的には一致するものとする。
また、ソースドライバＩＣ１４Ｖが出力する電圧により、画素１６の駆動トランジスタ１１ａがオフセットキャンセル動作はするが、電圧補正はできても、モビリティ補正はできないものとする。また、ソースドライバＩＣ１４Ｉは、モビリティが補正できるものとする。
図５５の特徴は、ソースドライバＩＣ１４Ｖが出力する映像信号電圧で電圧プログラムを行い、ソースドライバＩＣ１４Ｉが出力する映像信号電流でモビリティを補正することである。
映像信号電圧Ｖｓｉｇはソース信号線１８Ｖに印加され、スイッチトランジスタ１１ｃがオンすることにより画素１６に印加される。また、映像信号電圧Ｉｓｉｇはソース信号線１８Ｉに印加され、スイッチトランジスタ１１ｇがオンすることにより画素１６に印加される。
図５６は図５５の画素構成を説明する説明図である。図５６などにおいて、電流経路及び信号経路は、点線で示しており、各スイッチトランジスタ１１は、スイッチで図示している。スイッチがオープンの時、トランジスタ１１がオフ状態を示し、スイッチがクローズの時、トランジスタ１１がオン状態を示す。
図５６（ａ）はＥＬ素子１５に電流が供給され、ＥＬ素子１５が発光（点灯）している状態である。
図５６（ｂ）からが電圧プログラム（画素１６のＥＬ素子１５に流れる電流を書き換える動作あるいは期間）の動作である。まず、スイッチトランジスタ１１ｆがオンすることにより、リセット電圧Ｖｒｓｔが駆動トランジスタ１１ａのゲート端子に印加される。リセット電圧Ｖｒｓｔは、−２Ｖ以上３Ｖ以下の電圧であることが好ましい。
スイッチトランジスタ１１ｆがオンすることにより、駆動トランジスタ１１ａのゲート端子にリセット電圧Ｖｒｓｔが印加される。リセット電圧Ｖｒｓｔが印加されている期間は、スイッチトランジスタ１１ｂ、１１ｅ、１１ｃ、１１ｄはオフ状態である。
次に図５６（ｃ）に示すように、スイッチトランジスタ１１ｃをオンさせる。スイッチトランジスタ１１ｃのオンにより、映像信号電圧Ｖｓｉｇが印加される。一例として、映像信号電圧Ｖｓｉｇは、０Ｖ以上５Ｖ以下の電圧である。映像信号電圧Ｖｓｉｇは、映像信号により変化する。
以上の動作より、図５６の駆動トランジスタ１１ａのゲート端子にリセット電圧Ｖｒｓｔが印加され、次に、映像信号電圧Ｖｓｉｇが印加される。以上の動作は、図１、図４２、図５２などの画素構成の動作と同一である。又は、類似である。
図４３（ｄ）がソースドライバＩＣ１４Ｉからの映像信号電流Ｉｓｉｇによるモビリティの補正期間である。スイッチトランジスタ１１ｇがオンし、スイッチトランジスタ１１ｃがオフすることによりＶｓｉｇ信号が遮断され、Ｉｓｉｇ信号が画素１６に印加される。
Ｉｓｉｇは、アノード電圧Ｖｄｄ及び駆動トランジスタ１１ａのチャンネルを経由して図の点線のように流れる。このＩｓｉｇにより電流プログラムが実現すると共に、モビリティずれが補正される。
図５６（ｅ）がＥＬ素子１５の発光期間である。スイッチトランジスタ１１ｃ、１１ｂ、１１ｆがオフ（オープン）され、スイッチトランジスタ１１ｅ、１１ｄがオン（クローズ）される。ＥＬ素子１５には、アノード電圧源Ｖｄｄから、スイッチトランジスタ１１ｅ、駆動トランジスタ１１ａ、スイッチトランジスタ１１ｄを介してＥＬ素子１５に電流が供給される。
スイッチトランジスタ１１ｄ又は１１ｅのうち、少なくとも一方をオン／オフ制御することにより、図１２、図１３の画像表示を実現できる（ｄｕｔｙ駆動）。ｄｕｔｙ駆動、ピーク電流抑制駆動により、高画質化、電流抑制を実現できる。
なお、各スイッチトランジスタ１の動作に対応させて各ゲート信号線１７のオン／オフ電圧を印加する制御タイミングを制御する。ゲートドライバ回路１２の制御は図３のように、ソースドライバＩＣ１４からの信号をレベルシフト回路３２でレベルシフトさせて印加することにより実現する。
図５５の実施例では、電圧信号Ｖｓｉｇを発生するソースドライバＩＣ１４Ｖ、電流信号Ｉｓｉｇを発生するソースドライバＩＣ１４Ｉを具備し、また、Ｖｓｉｇ信号を伝達するソース信号線１８Ｖ、Ｉｓｉｇ信号を伝達するソース信号線１８Ｉを具備するものであった。
図５８の実施例は、ソースドライバＩＣ１４ａにソースドライバＩＣ１４ＶとソースドライバＩＣ１４Ｉの両方の機能を有している。また、ソース信号線１８は１種類である。
ソースドライバＩＣ１４ａは、図５７で図示するように、１Ｈの前半の１／２Ｈ期間にＶｓｉｇ信号を発生すると共に、ソース信号線１８にＶｓｉｇ信号を印加し、スイッチトランジスタ１１ｃをオンさせて図５６（ｃ）の動作を実現する。また、ソースドライバＩＣ１４ａは、図５７で図示するように、１Ｈの後半の１／２Ｈ期間にＶｓｉｇ信号を発生すると共に、ソース信号線１８にＩｓｉｇ信号を印加し、スイッチトランジスタ１１ｇをオンさせて図５６（ｄ）の動作を実現する。
図５９は、図５８の変形例である。図５９では、コンデンサ１９ｂが各画素１６に形成されている。コンデンサ１９ｂの構成あるいは機能及び動作は、図４、図５で説明をしているので説明を省略する。
本実施例のトランジスタは、ＴＦＴばかりでなく、バイポーラトランジスタでも同様に実現が可能である。またＴＦＴについても、ポリシリコン、結晶シリコン、アモルファスシリコンなど構成材料によらず同様に実施が可能である。
図８０は、本実施例のＥＬ表示装置のソースドライバ回路２４のプログラム電流（映像信号）の発生回路の説明図である。ソースドライバ回路１４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する基準電流回路（定電流回路）８０３（８０３Ｒ、８０３Ｇ、８０３Ｂ）を有している。
基準電流回路８０３は、抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）とオペアンプ８０１ａ、トランジスタ８０４ａから構成される。抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）の値は、Ｒ、Ｇ、Ｂの階調電流に対応して独立に調整できるように構成されている。抵抗Ｒ１は、ソースドライバ回路１４の外部に配置された外付け抵抗である。
オペアンプの＋端子には、電子ボリウム８０６により、電圧Ｖｉが印加されている。電圧Ｖｉは、安定した基準電圧Ｖｂを抵抗Ｒで分圧することにより得られる。電子ボリウム８０６は、信号ＩＤＡＴＡにより出力電圧Ｖｉを変化させる。基準電流Ｉｃは（Ｖｓ−Ｖｉ）／Ｒ１となる。ＲＧＢの基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、それぞれ独立した基準電流回路８０３で可変される。
可変は、ＲＧＢ毎に形成された電子ボリウムで実施される。したがって、電子ボリウム８０６に印加される制御信号により、電子ボリウム８０６から出力される電圧Ｖｉの値が変化する。電圧ＶｉによりＲＧＢの基準電流の大きさが変化し、端子８０６から出力される階調電流（プログラム電流）Ｉｗの大きさが比例して変化する。
発生した基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、トランジスタ８０４ａから８０４ｂに印加される。トランジスタ８０４ｂとトランジスタ群８０５とはカレントミラー回路を構成している。図８０において、トランジスタ８０４ｂ１は、１つのトランジスタで構成しているように図示しているが、実際には、トランジスタ群８０５と同様に、単位トランジスタ８１２の集合（トランジスタ群）として形成している。
トランジスタ群８０５からのプログラム電流Ｉｗは出力端子８０６より出力される。トランジスタ群８０５の各単位トランジスタ８１２のゲート端子及びトランジスタ８０４ｂのゲート端子は、ゲート配線８１４で接続されている。
トランジスタ群８０５は、図８１に示すように、単位トランジスタ８１２の集合として構成される。理解を容易にするため、映像データとプログラム電流は比例又は相関の関係で変換されるとして説明する。映像信号によりスイッチ８１１が選択され、スイッチ８１１の選択により、単位トランジスタ８１２の出力電流の集合（加算）としてのプログラム電流Ｉｗが発生する。したがって、映像信号をプログラム電流Ｉｗに変換できる。本実施例は単位トランジスタ８１２の単位電流が、映像データの１の大きさに該当するように構成されている。
単位電流とは、基準電流Ｉｃの大きさに対応して単位トランジスタ８１２が出力する１単位のプログラム電流の大きさである。基準電流Ｉｃが変化すると、単位トランジスタ８１２が出力する単位電流も比例して変化する。トランジスタ８０４ｂと単位トランジスタ８１２がカレントミラー回路を構成しているからである。
ＲＧＢの各トランジスタ群８０５は単位トランジスタ８１２の集合で構成されており、単位トランジスタ８１２の出力電流（単位プログラム電流）の大きさは、基準電流Ｉｃの大きさで調整できる。基準電流Ｉｃの大きさを調整すれば、ＲＧＢ毎に各階調のプログラム電流（定電流）Ｉｗの大きさを可変することができる。したがって、ＲＧＢの単位トランジスタ８１２の特性が同一であるような理想的状態では、ＲＧＢの基準電流回路８０３の基準電流Ｉｃの大きさを変化させることにより、ＥＬ表示装置の表示画像のホワイトバランスをとることができる。
基準電流を大きくすれば、ＥＬ素子１５の発光輝度を高くできる。また、基準電流を小さくすれば、ＥＬ素子１５の発光輝度を低くできる。図８３の処理回路で映像信号（Ｙ／ＵＶ、ＣＯＭＰ信号など）を加算、ヒストグラムなどの処理を実施し、実施結果に基づいて基準電流を変更すれば、消費電流を平均化し、かつ高輝度表示を実現できる。
また、図９９に図示するように、映像信号の処理結果に基づいて、使用する最大階調数を変更しても同様の効果を実現できる。特に、本実施例では、良好なオフセットキャンセルを実現できるため、良好なコントラスト表示を実現でき、また、最高輝度も精度よく実現できるため、図８３、図９９、図７８、図７９などの方法と組み合わせることにより相乗効果を実現できる。
以下、説明を容易にするため、ソースドライバ回路（ＩＣ）１４のトランジスタ群８０５は６ビットであるとして説明をする。図８１において、各単位トランジスタ８１２は、定電流データ（Ｄ０〜Ｄ５）毎に配置される。Ｄ０ビットには１個の単位トランジスタ８１２が配置される。Ｄ１ビットには２個の単位トランジスタ８１２が配置される。Ｄ２ビットには４個の単位トランジスタ８１２が配置され、Ｄ３ビットには８個の単位トランジスタ８１２が配置され、Ｄ４ビットには１６個の単位トランジスタ８１２が配置される。同様に、Ｄ５ビットには３２個の単位トランジスタ８１２が配置されている。
各ビットの単位トランジスタ８１２の出力電流が出力端子８０６に出力されるか否かは、アナログスイッチ８１１（８１１ａ〜８１１ｆ）によるオン／オフ制御で実現される。デコーダ回路８１５は、入力された映像データＫＤＡＴＡをデコードする。アナログスイッチは映像信号データＫＤＡＴＡに対応してオン／オフ制御される。
プログラム電流Ｉｗは内部配線８１３を流れる。内部配線８１３の電位は、ソース信号線１８の電位となる。内部配線８１３の電位はＡＶｄｄ以下ＧＮＤ電位以上である。ソース信号線１８の電位は、定電流Ｉｗをソース信号線２８に印加し、定常状態した時は、画素１６の駆動トランジスタ１１ａのゲート端子の電圧（図３の画素構成の場合）である。
以上の実施例は、ソースドライバＩＣ１４内にプログラム電流を出力する回路を具備する構成である。なお、ソースドライバＩＣ１４は、プログラム電圧を出力する回路を具備してもよい。また、プログラム電流を出力する回路とプログラム電圧を出力する回路の両方を具備してもよいことは言うまでもない。以下、説明を容易にするために、ソースドライバＩＣ１４は、階調信号（映像信号電圧Ｖｓｉｇ）として、プログラム電圧を出力する構成であるとして説明をする。
図１０２は、ソースドライバＩＣ１４（ソースドライバ回路１４）のブロック図である。図１０２に図示するように、ソースドライバＩＣ１４は、シフトレジスタ（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）１０２２、ミニＬＶＳレシーバー回路（Ｍｉｎｉ−ＬＶＤＳ Ｒｅｃｅｉｖｅｒ）１０２１、ＲＧＢのガンマ回路（Ｒ ＧＭＡ、Ｇ ＧＭＡ、Ｂ ＧＭＡ）１０２４、ラインラッチ回路（Ｌｉｎｅ Ｌａｔｃｈ）１０２３、ＳＥＬ信号の２ｂｉｔは、アウトプットバッファー（Ｏｕｔｐｕｔ Ｂｉｆｆｅｒ）１０２６、デジタルアナログコンバータ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）１０２５、スイッチ回路（Ｓｗｉｔｃｈ）１０２７などから構成される。プログラム電流あるいはプログラム電圧を出力する回路はデジタルアナログコンバータ（ＤＡＣと呼ぶ）１０２５と出力バッファ回路１０２６が該当する。
ＳＥＬ信号の２ｂｉｔは、シフトレジスタ（Ｓｈｉｆｔ Ｒｅｇｉｓｔｅｒ）１０２２を制御し、アウトプットバッファー（Ｏｕｔｐｕｔ Ｂｉｆｆｅｒ）１０２６から出力するチャンネル数を規定する。チャンネル数は、７２０／６８４／６４２／６１８から選択する。
ミニＬＶＳレシーバー回路（Ｍｉｎｉ−ＬＶＤＳ Ｒｅｃｅｉｖｅｒ）１０２１には、ＬＶ０Ａ、ＬＶ０Ｂ、ＬＶ１Ａ、ＬＶ１Ｂ、ＬＶ２Ａ、ＬＶ２Ｂ、ＬＶ３Ａ、ＬＶ３Ｂ、ＬＶ４Ａ、ＬＶ４Ｂ、ＬＶ５Ａ、ＬＶ５Ｂ、ＬＶ６Ａ、ＬＶ６Ｂ、ＬＶ７Ａ、ＬＶ７Ｂ、ＣＬＫＡ、ＣＬＫＢが入力される。映像信号電圧Ｖｓｉｇデータは、ＲＧＢが各１０ｂｉｔである。
ＲＧＢのガンマ回路（Ｒ ＧＭＡ、Ｇ ＧＭＡ、Ｂ ＧＭＡ）１０２４は、図１０８に図示する構成である。但し、図１０８は、ＲＧＢのうち、１つだけを図示している。つまり、本実施例のＥＬ表示装置は、ＲＧＢの３つの独立ガンマ回路を具備する。このことは、他のガンマ回路においても同様である。
図１０８の回路構成は６つのタップがあり、ＶＸ１〜ＶＸ６の電圧が設定できる。ＶＸ１〜ＶＸ６には、それぞれＤＡコンバータが接続されている。駆動トランジスタ１１ａがＰチャンネルトランジスタの場合は、ＶＸ５のタップはオープンにする。駆動トランジスタ１１ａがＮチャンネルトランジスタの場合は、ＶＸ２のタップはオープンにする。６個のタップＶＸ１〜ＶＸ６は、Ｒ１の中点を中心として（ほぼ）対象に形成されている。したがって、駆動トランジスタ１１ａが、Ｐチャンネルトランジスタであっても、Ｎチャンネルトランジスタであっても、図１０８のガンマ回路で対応できる。
特に、ＶＸ２、ＶＸ５の端子が重要である。ＥＬ表示装置では、良好な黒表示が実現できる。駆動トランジスタ１１ａがＰチャンネルトランジスタの場合は、ＶＶ１が最も低階調表示であり、ＶＸ２が次に黒領域の階調設定表示となる。良好な画像表示を実現するためには、ＶＸ２の設定が重要である。逆に、ＶＸ５は、階調がリニアに変化する領域であるため、設定は必要でない。ＶＸ４、ＶＸ６で設定すれば十分である。駆動トランジスタ１１ａがＮチャンネルトランジスタの場合は、ＶＶ６が最も低階調表示であり、ＶＸ５が次に黒領域の階調設定表示となる。良好な画像表示を実現するためには、ＶＸ５の設定が重要である。逆に、ＶＸ２は、階調がリニアに変化する領域であるため、設定は必要でない。ＶＸ１、ＶＸ３で設定すれば十分である。
なお、図１０８のラダー抵抗１０６１には、階調出力端子を省略しているが、実際には、ラダー抵抗間から階調出力端子が形成されている。例えば、抵抗Ｒ３には、階調０〜６３が配置され、階調１〜６２の出力端子がある。抵抗Ｒ２には、階調６３〜３１９が配置され、階調６４〜３１８の出力端子がある。抵抗Ｒ１には、階調３１９〜７０３が配置され、階調３２０〜７０２の出力端子がある。抵抗Ｒ２には、階調７０３〜９５９が配置され、階調７０４〜９５８の出力端子がある。抵抗Ｒ４には、階調９５９〜１０２３が配置され、階調９６０〜１０２２の出力端子がある。また、Ｒ２＝Ｒ１・２／３、Ｒ３＝Ｒ２／４、Ｒ４＝Ｒ３・６３／６４なる関係に設定されている。
なお、図１０８では、最低階調がＶ０（階調０）の場合は、最低階調のＶ０電圧は、ＲＧＢで共通にしている（同一電圧に設定する）。同様に、図１０６、図１０９においても、Ｖ０電圧は、ＲＧＢで共通にしている。
図１０８において、図８３の処理回路で演算した映像信号の総和あるいは加算和あるいはヒストグラム処理（ＲＧＢの色ごとに重み付け処理を実施する）に基づいて、ＶＸ１〜ＶＸ６の少なくとも１つの設定端子を制御し、表示画面３１の表示輝度を制御する。
なお、図１０２において、ガンマ回路は、図１０８の回路構成としたが、これに限定するものではなく、図１０６、図１０９のガンマ回路構成を採用してもよい。
図１０６は、１つのダラー抵抗１０６１ｃの両端に、電圧設定を行うための、セレクタ回路１０６３ｂ、アンプ１０６２ｂと、セレクタ回路１０６３ｃ、アンプ１０６２ｃとを配置している。アンプ１０６２ｂは、階調１のＶ１電圧を設定するために使用し、アンプ１０６２ｃは、最高階調の階調１０２３のＶ１０２３電圧を設定するために使用する。階調０のＶ０電圧は、セレクタ回路１０６３ａ、アンプ１０６２ａで設定する。セレクタ回路１０６３ａは、１２８接点から１つを選択するセレクタ回路である。セレクタ回路１０６３ｂは、６４接点から１つを選択するセレクタ回路である。セレクタ回路１０６３ｃは、２５６接点から１つを選択するセレクタ回路である。選択して可変する電圧範囲は、セレクタ回路１０６３ｃ＞セレクタ回路１０６３ａ＞セレクタ回路１０６３ｂとしている。
ラダー抵抗１０６１ｂ、１０６１ｃは、ＲＧＢで独立して形成されている（３つある）。Ｖ０電圧はＲＧＢで共通である。そのため、ラダー抵抗１０６１ａは、ＲＧＢで共通であり、１つである。１０６４Ｒ，１０６４Ｇ、１０６４Ｂはガンマブロックである。
図１０７が図１０６のガンマ回路に基づくガンマカーブの設定例である。なお、ガンマカーブの電圧幅は、ＡＶｄｄ−ＡＶｓｓ（ＧＮＤ）としている。一般的には、ソースドライバＩＣ１４の電圧（ＡＶｄｄは電源電圧、ＡＶｓｓはＧＮＤ電圧）である。
図１０７に図示するように、多用なガンマカーブを発生できる。階調０のＶ０電圧は、ＲＧＢで共通である。階調１のＶ１電圧はＲＧＢで独立に設定できる。階調１〜最高階調のＶ１０２３は、ＲＧＢで独立に設定でき、この間は、ガンマカーブはリニアである。したがって、デジタルガンマの設定が容易であり、Ｖ０を原点とする黒輝度調整も容易である。但し、ビット数は、８ビットでは不足のため、本実施例では１０ビットとしている。また、Ｖ１を設定し、Ｖ１０２３の電圧を設定するだけで、Ｖ１〜Ｖ１０２３の階調電圧を設定できる。したがって、ＲＧＢのホワイトバランス調整も容易である。
図１０９は、ラダー抵抗１０６２ｇの中間のタップＶ７、Ｖ１９、Ｖ４３、Ｖ８７、Ｖ１７１に電圧設定を行う構成である。
タップＶ７には、ラダー抵抗１０６１ｆとセレクタ回路１０６３ｃ及びアンプ１０６２ｂで設定する。タップＶ１９には、ラダー抵抗１０６１ｅとセレクタ回路１０６３ｇ及びアンプ１０６２ｃで設定する。タップＶ４３には、ラダー抵抗１０６１ｄとセレクタ回路１０６３ｆ及びアンプ１０６２ｄで設定する。タップＶ８７には、ラダー抵抗１０６１ｃとセレクタ回路１０６３ｅ及びアンプ１０６２ｅで設定する。タップＶ１７１には、ラダー抵抗１０６１ｂとセレクタ回路１０６３ｄ及びアンプ１０６２ｆで設定する。タップＶ２５５には、ラダー抵抗１０６１ａとセレクタ回路１０６３ｃ及びアンプ１０６２ｇで設定する。Ｖ０はＲＧＢで共通であり、ラダー抵抗１０６１ｈとセレクタ回路１０６３ａ及びアンプ１０６２ａで設定する。
図１１０が図１０９のガンマ回路に基づくガンマカーブの設定例である。なお、ガンマカーブの電圧幅は、ＡＶｄｄ−ＡＶｓｓ（ＧＮＤ）としている。ＡＶｄｄは、ソースドライバＩＣ１４の電源電圧、ＡＶｓｓはソースドライバＩＣ１４のＧＮＤ電圧である。
図１１０に図示するように、本実施例のＲＧＢ回路は、ＲＧＢで独立のガンマブロック１０６４（１０６４Ｒ、１０６４Ｇ、１０６４Ｂ）を具備している。また、各ガンマブロック１０６４は、タップ位置（Ｖ７、Ｎ１９、Ｖ４３，Ｖ８７，Ｖ１７１）はＲＧＢで独立に設定できる。階調１〜最高階調のＶ２５５は、ＲＧＢで独立に設定できる。Ｖ０を原点とする黒輝度調整も容易である。ビット数は、８ビットである。
なお、図１０２、図１０６、図１０８、図１０９において、階調電圧Ｖ０が最低電圧であり、最も暗い表示を設定する。逆に、Ｖ１０２３が最高階調であり、最も明るい表示を設定する。また、駆動トランジスタはＰチャンネルトランジスタの場合は、Ｖ０側が高電圧側（例えば、５Ｖ）であり、Ｖ１０２３が低電圧（例えば、０Ｖ）である。
図９９で説明する最大表示階調を操作する駆動方法（階調ピーク処理など）では、図１０２、図１０６、図１０８、図１０９のガンマ回路を制御して実施する。
例えば、図１０６のガンマ回路において、図８３の処理回路で演算した映像信号の総和あるいは加算和あるいはヒストグラム処理（ＲＧＢの色ごとに重み付け処理を実施する）に基づいて、セレクタ回路１０６３ｃを制御し、アンプ１０６２ｃから出力される電圧を変化させる。加算和が小さい場合は、１０６２ｃの出力電圧を低電圧側に変化させ、より明るい表示ができるようにする。加算和が大きい場合は、表示領域３１で消費する電流も大きくなり、パネルが過熱されることを防止する観点などから、１０６２ｃの出力電圧を高電圧側に変化させ、表示輝度を低下させる。
図１０８のガンマ回路においても同様であり、図８３の処理回路で演算した映像信号の総和あるいは加算和あるいはヒストグラム処理（ＲＧＢの色ごとに重み付け処理を実施する）に基づいて、ＶＸ６から入力される電圧を変化させる。加算和が小さい場合は、ＶＸ６の入力電圧を低電圧側に変化させ、より明るい表示ができるようにする。加算和が大きい場合は、表示領域３１で消費する電流も大きくなり、パネルが過熱されることを防止する観点などから、ＶＸ６の入力電圧を高電圧側に変化させ、表示輝度を低下させる。
なお、図１０８の場合は、ＶＸ６だけではなく、ＶＸ１〜ＶＸ５の入力電圧も必要に応じて変化させる。ＶＸ１〜ＶＸ６には、６個のＤＡコンバータを接続し、ＤＡコンバータのデータを加算和などにより変化させて、ＶＸ１〜ＶＸ６に入力する電圧を制御する。なお、ＤＡコンバータは、１０２４の回路内に形成されるか、外付けで配置される。
図１０９でも同様であり、図８３の処理回路で演算した映像信号の総和あるいは加算和あるいはヒストグラム処理（ＲＧＢの色ごとに重み付け処理を実施する）に基づいて、セレクタ回路１０６３ｃを制御し、アンプ１０６２ｇから出力される電圧を変化させる。加算和が小さい場合は、１０６２ｇの出力電圧を低電圧側に変化させ、より明るい表示ができるようにする。加算和が大きい場合は、表示領域３１で消費する電流も大きくなり、パネルが過熱されることを防止する観点などから、１０６２ｇの出力電圧を高電圧側に変化させ、表示輝度を低下させる。
なお、図１０９の場合は、アンプ１０６２ｇだけではなく、セレクタ回路１０６３ｃ、アンプ１０６２ｇの動作に基づいて、セレクタ回路１０６３ａ〜１０６３ｆの選択位置、アンプ１０６２ａ、１０６２ｈ、１０６２ｂ〜１０６２ｆの出力電圧も変化させる。
ラインラッチ回路（Ｌｉｎｅ Ｌａｔｃｈ）１０２３は、入力されたデータをラッチする。最大で、７２０チャンネル・１０ｂｉｔのバッファ回路が２段保有している。
スイッチ回路１０２７は、ＰＲＣ電圧（キャンセル電圧Ｖｒ、リセット電圧Ｖｒｓｔなど）をＰＲＣＯＮ信号に入力に対応して、ソース信号線１８に出力する。
ソースドライバ回路（ＩＣ）１８とソース信号線１８間に３選択回路（選択スイッチ回路）１０４１を形成してもよい（図３、図１０４）。なお、選択回路１０４１の選択数は３に限定するものではなく、６選択などの他の選択数に構成してもよい。選択回路が３選択の場合は、Ｒ端子、Ｇ端子、Ｂ端子を有し、クロックに同期していずれかの端子を選択する。
選択回路１０４１は図１０３に図示するように配置される。選択回路は、ソースドライバ回路１４の信号出力端子と接続する入力端子と、ソース信号線と接続する選択出力端子を有する。選択回路１０４１は、入力端子と、入力端子と接続できる複数の選択出力端子とを含む組を複数有している。
また、選択回路１０４１は、選択回路１０４１の入力端子に印加されたソースドライバ回路１４の信号を、複数の選択出力端子から１つ以上を選択して、選択された選択出力端子に接続されたソース信号線１８に印加する。
好ましくは選択回路１０４１の組は、１つの入力端子と、少なくとも３つの選択出力端子とを含み、３つの選択出力端子には、赤色の信号を伝達するソース信号線１８Ｒと、緑色の信号を伝達するソース信号線１８Ｇと、青色の信号を伝達するソース信号線１８Ｂとが、それぞれ接続する。ソースドライバ回路１４は、半導体を含むＩＣチップであり、選択回路１０４１は、アレイ基板にポリシリコン技術で形成されている。
図１０３（ａ）は、表示パネルの画面３１が横長配置の場合（ポートレート：ｐｏｒｔｒａｉｔ配置）であり、ソースドライバ回路１４が画面の上辺あるいは可変に配置した場合（ランドスケープ：ｌａｎｄｓｃａｐｅ配置）である。図１０３（ｂ）は、表示パネルの画面３１が横長配置の場合であり、ソースドライバ回路１４が画面の左右の一方に配置した場合である。
ソースドライバ回路１４から出力する信号は、選択回路１０４１のよりソース信号線１８Ｒ、１８Ｇ、１８Ｂに振り分けられる。選択回路１０４１はポリシリコン技術でアレイ基板に直接形成する。また、選択回路１０４１はシリコンチップで形成し、ＣＯＧ技術でアレイ基板に実装してもよい。また、選択回路１０４１は切り替えスイッチとしてソースドライバ回路１４の回路として、ソースドライバ回路１４に内蔵させてもよい。
選択回路１０４１がＲ端子を選択している時は、ソースドライバ回路１４からの出力信号は、ソース信号線１８Ｒに印加される。選択回路１０４１がＧ端子を選択している時は、ソースドライバ回路１４からの出力信号は、ソース信号線１８Ｇに印加される。選択回路１０４１がＢ端子を選択している時は、ソースドライバ回路１４からの出力信号は、ソース信号線１８Ｂに印加される。
選択回路１０４１がＲ端子を選択している時は、Ｇ端子及びＢ端子はオープンである。この場合は、Ｇ端子、Ｂ端子の電位は、寄生容量１４２により保持される。選択回路１０４１がＧ端子を選択している時は、Ｒ端子及びＢ端子はオープンである。この場合は、Ｒ端子、Ｂ端子の電位は、寄生容量１４２により保持される。選択回路１０４１がＢ端子を選択している時は、Ｇ端子及びＲ端子はオープンである。この場合は、Ｇ端子、Ｒ端子の電位は、寄生容量１４２により保持される。
本実施例のＥＬ表示装置のソースドライバＩＣ１４は、１つのチップ（ＩＣ）で、図１０３（ａ）の場合と、図１０３（ｂ）の場合の両方に対応できるように、チップの２箇所から選択信号線１０４３が接続できるように構成されている。また、ゲート信号線１２に接続する出力端子も２箇所ある。
図１０５は、本実施例のソースドライバＩＣ１４（ＩＣチップ）の出力側の端子レイアウトの説明図である。ＩＣチップの両端には、ソース信号線のテスト用の端子が配置されている。テスト用端子は、映像信号電圧Ｖｓｉｇを出力する端子と構成は同一であるが、ソース信号線とは接続されない。また、テストコマンドにより、映像信号電圧Ｖｓｉｇを出力するかしないかを設定できる。
ソース信号線テスト端子の内側には、ゲートドライバ回路１２に供給するゲートドライバ制御信号を出力するゲートドライバ制御端子が配置されている。ゲートドライバ制御端子は、ＶＧＨ１−ＶＧＬ１レベルの信号を出力するゲートドライバ制御端子（ＶＧＨ１／ＶＧＬ１）と、ＶＧＨ２レベル−ＶＧＬ２の信号を出力するゲートドライバ制御端子（ＶＧＨ２／ＶＧＬ２）の２種類がある。ＶＧＨ１／ＶＧＬ１とＶＧＨ２／ＶＧＬ２は、スイッチトランジスタ１１の特性にあわせて、あるいは表示品位にあわせて使い分ける。ＶＧＨ１／ＶＧＬ１とＶＧＨ２／ＶＧＬ２に関する事項は、図３を用いて説明を行ったので説明を省略する。
選択回路１０４１がいずれの端子（Ｒ端子、Ｇ端子、Ｂ端子）を選択するかの選択信号線１０４３は、信号線セレクタ端子に接続される。図１０４（ａ）の場合のポートレート：ｐｏｒｔｒａｉｔ配置の場合は、チップの中央より端に配置された信号セレクタ端子（ポートレート：ｐｏｒｔｒａｉｔ）に選択信号線１０４３が接続される。
図１０４（ｂ）の場合のランドスケープ：ｌａｎｄｓｃａｐｅ配置の場合は、チップの中央に配置された信号セレクタ端子（ランドスケープ：ｌａｎｄｓｃａｐｅ配置）に選択信号線１０４３が接続される。なお、ソース信号線出力端子には、ソース信号線１８が接続される（但し、表示画面３１間に、選択回路１０４１が配置される）。
以上の事項は、図１の画素構成のＥＬ表示パネルあるいはＥＬ表示装置だけではなく、他の画素構成（図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４〜図１２８など）のＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２、図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。
図８４の実施例は、パネルで最大表示できる輝度をピーク４００（ｎｔ）、白ラスター表示（点灯率１００％とする）で２００（ｎｔ）とした実施例である。なお、ピーク輝度（点灯率０％近傍で最大階調の画素が表示できる輝度）と最大電力時の輝度（一般的には、点灯率１００％の白ラスター表示（最大階調）の画素が表示できる輝度）との差は、６倍以下１．５倍以内にする。本明細書では、２倍として説明する。また、ピーク輝度は、点灯率０％近傍の黒表示の画素の輝度であるとする。
輝度は最大使用（表示）階調数とｄｕｔｙ比で決定される。ｄｕｔｙ比は、図１２、図１３などで説明したものである。また、映像信号は、ＲＧＢが各１０ｂｉｔ（１０２４階調：１階調〜１０２４階調）であるとしている。一例として図８４では、点灯率２５％以下では、階調数制御で輝度最大（Ｍａｘ）４００ｎｔ（１０２４階調の映像信号が印加された画素が表示する輝度）であり、点灯率１００％では、２００ｎｔ（１０２４階調の映像信号が印加された画素が表示する輝度）である。図８４（ａ）の点灯率と最大使用階調数の関係カーブは、曲線でもよいし、また、折れ曲がり点は複数形成（設定）してもよい。
最大使用（表示）階調数制御とは、ソース信号線１８に印加する映像信号電圧Ｖｓｉｇ又は画素１６に書き込む映像信号電圧Ｖｓｉｇを制御することによる。また、最大使用（表示）階調数は、ＥＬ表示装置に入力される映像データ又は画素１６に書き込む映像信号電圧Ｖｓｉｇに基づいて決定する。
以上の事項はｄｕｔｙ駆動のｄｕｔｙ比の決定に関しても適用できることは言うまでもない。
最大使用（表示）階調数は、表示画面３１に表示される最大使用（表示）階調数である。表示画面３１で使用される最大使用（表示）階調数の期間に関しては、１フレーム（１フィールド）で限定されるものではなく、複数のフレーム（フィールド）期間であってもよいことは言うまでもない。例えば、最大使用（表示）階調数が、７６８であれば、４フレーム期間の間、最大使用（表示）階調数を７６８に制限し、次の５フレーム以降では、最大使用（表示）階調数を１０２４に変化させる方法が例示される。以上の期間に関してはｄｕｔｙ駆動のｄｕｔｙ比に関しても適用される。
なお、最大使用（表示）階調駆動とｄｕｔｙ駆動は組み合わせて実施することができることは言うまでもない。例えば、第１フレームで、最大使用（表示）階調数（最大使用（表示）階調番号）を７６８とし、ｄｕｔｙ比を１／２とし、次の第２フレームで最大使用（表示）階調数（最大使用（表示）階調番号）を１０２４とし、ｄｕｔｙ比を３／４にする駆動方法が例示される。
なお、最大使用（表示）階調数（最大使用（表示）階調番号）、ｄｕｔｙ比は、フレーム（フィールド）周期を単位としてステップ的に変更することに限定されず、フレーム（フィールド）中において、ゆっくりと変化させてもよい。例えば、第１フレームで、最大使用（表示）階調数（最大使用（表示）階調番号）を７６８とし、第３フレームでは最大使用（表示）階調数（最大使用（表示）階調番号）を１０２４と決定された場合、第２フレーム（フィールド）では、７６８から１０２４階調の中間の階調数を最大使用階調数として画像表示する。
もちろん、第１のフレームの途中から階調数７６８から階調数１０２３に変化させてもよいし、第３フレームの最初から、最大使用（表示）階調数（最大使用（表示）階調番号）７６８から最大使用（表示）階調数（最大使用（表示）階調番号）１０２４に変化させてもよい。以上の変化（変更）に関してもｄｕｔｙ駆動のｄｕｔｙ比に関しても適用される。
また、最大使用（表示）階調数（最大使用（表示）階調番号）又は、ｄｕｔｙ比は、毎フレーム（フィールド）で求める必要はない。偶数フレーム（フィールド）で求めても良いし、複数フレーム間隔で求めても良い。また、ランダムなフレーム間隔で求めても良い。
例えば、静止画の表示では、長周期間隔で最大使用（表示）階調数（最大使用（表示）階調番号）又は、ｄｕｔｙ比を求め、最大使用（表示）階調数（最大使用（表示）階調番号）又は、ｄｕｔｙ比を求めないフレームでは、求めたフレームでの値の中間値を使用する（ゆっくりと変化させる）。
一方、動画の表示では、毎フレーム（フィールド）で最大使用（表示）階調数（最大使用（表示）階調番号）又は、ｄｕｔｙ比を求める。
以上の事項は、図１の画素構成のＥＬ表示パネルあるいはＥＬ表示装置だけではなく、他の画素構成（図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４、図１２５、図１２６、図１２７、図１２８など）のＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。また、本明細書で記載した他の駆動方式、構成に適用できることは言うまでもない。また、ＥＬ表示装置あるいはＥＬ表示パネルを用いた機器（例えば、図７、図８、図９など）に適用できることは言うまでもない。
図８４は、例示としてガンマ２乗カーブで階調設定を行った実施例である。図８４（ａ）において、縦軸は最大使用階調数である。最大使用階調数とは、ある点灯率において表示する最大階調である。あるいは使用できる最大階調番号である。最大階調番号は、点灯率を係数として乗算することなどにより決定される。当然のことながら、最大階調番号を図示している。
なお、説明を容易にするため、各図面では点灯率を用いているが、点灯率とは、表示画面３１に流れる電流とみなすこともできる（アノード、カソード電圧が一定の場合）。アノード、カソード電圧を変化させる場合は、この変化を加味することが好ましい。つまり、点灯率は表示パネルの表示領域で使用する電力に相関する値である。したがって、電力に基づいて最大使用階調を決定してもよい。なお、前記電力、電流などは表示パネルの表示領域３１に使用するものだけでなく、周辺回路部で使用される電力、電流を含めて求めても良い。
図８４（ａ）は、通常表示状態であり、ｄｕｔｙ比が１／１としている。つまり、図１２、図１３の黒挿入表示を行っていない。この状態が、最大輝度を表示できる駆動状態である。
図８４において、変化点であるａ点は可変できるように構成しておくことが好ましい。可変点は、ＥＥＰＲＯＭに格納できるように構成する。また、ｂ点についても同様である。また、各直線及び曲線は、多数の折れ点ポイントを設けてもよいことは言うまでもない。
例えば、１０２４階調目を１．０の明るさとし、ガンマが２乗特性カーブであれば、０．７５の明るさは８８７階調目、０．５０の明るさは７２４階調目、０．２５の明るさは５１２階調目である。ガンマが２．２乗特性カーブであれば、０．７５の明るさは８９８階調目、０．５０の明るさは７４７階調目、０．２５の明るさは５４５階調目である。したがって、実際には、以上の明るさ（輝度、照度）を基準として制御する階調あるいは設定する階調を決定すべきである。
図８４（ａ）から１／４の輝度に低下させるには、図８４（ａ）と技術的思想と同様に、表示する階調数を削減する。図８４（ｂ）において、７２４階調は、輝度２００ｎｔを表示する階調である（図８４（ａ）の右の目盛りを参照のこと）。３６２階調は、ガンマ２乗カーブで１／４の５０ｎｔを表示できる階調である。同様に、５１２階調は、ガンマ２乗カーブで１／２の１００ｎｔを表示できる階調であり、６２７階調は、ガンマ２乗カーブで２００ｎｔの３／４の１５０ｎｔを表示できる階調である。但し、各階調番号は、説明を容易にするために決定したものであり、本実施例がこの値に限定されるものではない。
図８４（ｂ）に図示するように、通常表示からその１／４輝度までの輝度可変は、表示する階調数の変更により行う。図８４（ｂ）に図示するように図８４（ａ）の点灯率１００％から１／４の５０ｎｔに低下させる場合には、最大使用階調は３６２とする（つまり、５０ｎｔを表示する場合に使用する階調は、１階調目から３６２階調目）。１／２の１００ｎｔに低下させる場合には、最大使用階調は５１２とする（つまり、１００ｎｔを表示する場合に使用する階調は、１階調目から５１２階調目）。１５０ｎｔに低下させる場合には、最大使用階調は６２７とする（つまり、１５０ｎｔを表示する場合に使用する階調は、１階調目から６２７階調目）。これ以上、画面輝度を変更する場合も、使用階調数を変更すればよい。
以上のように、図８４（ｂ）は、通常輝度から輝度１／４までも、使用する階調数制御（最大使用階調（最大表示階調）制御）で行っている。
さらに画面輝度を低下させるため、本実施例では図８４（ｃ）に図示するように、ｄｕｔｙ比制御（図１２、図１３）により、画面輝度制御を実施している。輝度は、表示領域５３又は非表示領域５２の面積を増減させることにより行う。ｄｕｔｙ比制御では、表示する階調数は変更しないため、良好な階調表示を実現できる。
図８４（ｃ）では、２００ｎｔの輝度１／４以下から輝度１／１００（２ｎｔ）までは、ｄｕｔｙ制御とした実施例である。最低輝度は、ピーク輝度４ｎｔ、白ラスター２ｎｔである。図８４（ｃ）において、最大使用階調数は、点灯率１００％の時、３６２階調であり、点灯率０％近傍（完全に点灯率０％は、黒ラスター表示となり点灯している画素がないため近傍とした）では、５１２階調である。
以上の制御（図８４（ａ）（ｂ）（ｃ））により、画面明るさは、１／１００に調整することができる。
なお、図８４においても、ａ点、ｂ点位置を可変できるように設定することが好ましい。ａ点、ｂ点の変更は、点灯率を求め、ＥＬ表示装置に入力された映像信号電圧又は映像信号データに乗算する係数を前記点灯率の値によって変更することにより実現できる。なお、変更は遅延時間、ヒステリシス動作を持たして行うことが好ましい。以上の事項は本発明の他の実施例においても適用される。
以上のように、本実施例は、最大輝度（図８４（ａ）の状態）から、所定の輝度変化範囲（図８４（ａ）（ｂ）では輝度変化１／４）までは、使用する最大階調（最大使用階調数）を減らすことにより輝度を可変する。それ以上に、画面輝度を低下させる場合は、図８４（ｃ）に図示するように、ｄｕｔｙ比を可変することにより行う。ｄｕｔｙ比を可変する場合は、表示に使用する階調数は変化しない（維持される）。本発明は、最大階調数制御により、比較的明るい表示輝度における表示画面３１の明るさ制御を実現し、低輝度表示では、ｄｕｔｙ比制御を実現する。とくに、ｄｕｔｙ比制御は、暗室など非常に暗い環境下で実施することにより効果を発揮する。ｄｕｔｙ比による明るさ制御は、使用する階調数が低下しないため、良好な階調表示を実現できるからである。高輝度表示では、使用する階調数が多いため、最大使用階調数制御により使用する階調数が減少させても画像表示にはほとんど影響を与えない。
以上のように、映像信号電圧Ｖｓｉｇの特徴あるいは分布を検出し、あるいは映像信号電圧Ｖｓｉｇに基づいて特徴などを検出し、画面の最大表示輝度を可変する制御は最大使用階調数制御で行い、外部照度などにより、表示画面３１の明るさ制御（明るさ調整）を行う場合は、ｄｕｔｙ比制御により実現することが好ましい。 以上のように、本実施例は、低輝度表示を行う場合（低輝度領域）には、ｄｕｔｙ比制御により表示画面３１の画面輝度を変化させ、一定以上の高輝度表示を行う場合（高輝度領域）には、使用する階調数を変化させて行う。この場合は、ｄｕｔｙ比は１／１など固定にする。
しかし、本実施例はこれに限定するものではなく、高輝度領域で、ｄｕｔｙ比を１／２などとしてもよく、また、可変してもよい。また、低輝度領域においても、使用する階調数を変化させてもよい。
また、図８４（ａ）は最大階調の輝度を４００ｎｔから２００ｎｔの１／２にするとしたが、これに限定するものではなく、４００ｎｔから１００ｎｔの１／４などに設定してもよい。また、図８４（ｂ）は最大輝度を２００ｎｔから５０ｎｔの１／４にするとしたが、これに限定するものではなく、２００ｎｔから２５ｎｔの１／８などに設定してもよい。また、図８４（ｃ）は最大輝度を５０ｎｔから２ｎｔの１／２５にするとしたが、これに限定するものではなく、５０ｎｔから１ｎｔの１／５０などに設定してもよい。
以上のように目標仕様のあわせて、最大使用階調数の可変範囲、可変位置をソフト的に変更、最大輝度の可変範囲、変更位置をソフト的できるようにする。変更などは、ソースドライバＩＣ１４のコントローラ部にて容易に実現できる。入力変数は、映像信号データ、点灯率などを用いる。また、変更位置、可変位置などは、ＥＥＰＲＯＭ７５３の外部メモリに格納しておく。
ＥＬ表示装置に表示画面３１に発生する焼付け課題は、図１２９に図示するように、グラフィックコントローラ１２９２と画素数分の容量を有するフラッシュメモリ１２９１を採用することにより解決できる。フラッシュメモリ（フラッシュＲＯＭ）１２９１は、各画素の点灯時間と、ＲＧＢ別のＥＬ素子の寿命曲線が記録されている。グラフィックコントローラ１２９２は、表示パネルの点灯時間を保持し、また、各画素の明るさ（流れる電流の大きさ）を映像信号電圧Ｖｓｉｇから、図８３の構成で演算する。
グラフィックコントローラ１２９２は、各画素の点灯時間と流れる電流から、演算あるいは処理により、各画素の輝度低下を求める。求めた輝度低下は、ＥＬ表示装置をオフするときに、フラッシュＲＯＭ１２９１に書込み、次にオンするときに、フラッシュＲＯＭ１２９１から読み出す。グラフィックコントローラ１２９２は、求めた各画素の輝度低下分を補うように映像信号に補正データを加算する。以上のように処理することにより、補正データにより焼付け（画素ごとにＥＬ素子の輝度低下）は補償される。したがって、焼付けは発生しない。
以上の事項は、図１の画素構成のＥＬ表示パネルあるいはＥＬ表示装置だけではなく、他の画素構成（図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４〜図１２８など）のＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２、図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。また、実施例１〜２、実施例４〜７などの表示パネル（表示装置）あるいは駆動方法にも適用される。
本発明の実施例４について説明する。
図６０は、実施例４のＥＬ表示装置の電源回路（電源ＩＣ）の説明図である。本実施例の電源回路を用いることにより、検査、エージング、輝度調整などが容易に実現できるようになる。
電源回路６０２のＶｉｎ端子には、バッテリーからＶｉｎ電圧（電圧２．３Ｖ以上４．６Ｖ以下）が印加される。電源回路（電源ＩＣ）６０２は、ＥＬ表示装置に必要な電圧を発生させる。ＥＬ素子に供給する電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ）及びその電流は、ＤＣＤＣ回路により発生させる。
ＤＣＤＣ回路において正極性の電圧Ｖｄｄは、コイルＬｐを用いる。負極性の電圧Ｖｓｓは、コイルＬｎを用いる。すなわち、コイルを用いて共振させることにより必要な電圧値を発生させる。
アノード電圧Ｖｄｄは、ソースドライバ回路１４のアナログ電圧Ａｖｄｄと共通である（Ｖｄｄ＝Ａｖｄｄ）。Ａｖｄｄ電圧は、ソースドライバ回路１４の電源電圧である。アナログ電圧Ａｖｄｄは、映像信号の基準電圧としている。駆動トランジスタ１１ａは、Ｐチャンネルトランジスタであるため、アノード端子はアノード電極（電圧Ｖｄｄ）と接続されている。すなわち、駆動トランジスタ１１ａの基準電圧位置は、アノード電圧Ｖｄｄである。ソースドライバ回路３９のアナログ電圧をＡｖｄｄとし、Ａｖｄｄを基準（映像信号電圧がＡｖｄｄ電圧の時、映像信号の振幅電圧は、０Ｖである）とする。
なお、Ａｖｄｄ電圧は、アノード電圧Ｖｄｄよりも、０．２Ｖ以上１．０Ｖ以下の電圧だけ高くしてもよい。例えば、アノード電圧が４．６Ｖであれば、Ａｖｄｄ電圧は、４．８Ｖ滋養５．６Ｖ以下に設定する。表示コントラストを向上させることができる。
Ａｖｄｄ＝Ｖｄｄすることにより、駆動トランジスタ１１ａを映像信号でプログラム設定することが容易になる。また、ＥＬ表示装置で使用する電源数も削減できる。
画素１６の駆動トランジスタ１１ａはＰチャンネルトランジスタである。Ｖｄｄ＝Ａｖｄｄとすることにより、階調電圧の電位とアノード電位Ｖｄｄが連動して変化するので、良好な階調表示を実現できる。電源回路（ＩＣ）６０２で発生するアノード電圧Ｖｄｄがバラツキにより変化しても、駆動トランジスタ１１ａに印加する振幅電圧の基準位置は連動して変化する。したがって、駆動トランジスタ１１ａを映像信号でプログラム設定する精度が良好になる。
なお、画素１６の駆動トランジスタ１１ａがＮチャンネルトランジスタの場合は、映像信号の基準電圧をグランド（ＧＮＤ）電圧にする。
また、電源回路６０２は、リニアレギュレータ回路により、ソースドライバ回路のロジック電圧Ｄｖｄｄを発生する。Ｄｖｄｄ＝１．８５Ｖである。また、チャージポンプ回路により、ゲートドライバ回路１２の電源（ＶＧＨ、ＶＧＬ）を発生する。チャージポンプ回路は、正極性の電圧ＶＧＨには、コンデンサＣｐを使用する。チャージポンプ回路は、負極性の電圧ＶＧＬには、コンデンサＣｎを使用する。すなわち、コンデンサと発振回路で、チャージポンプ回路を構成し、必要な電圧値を発生させる。
なお、ＶＧＨ、ＶＧＬなど、ゲートドライバ回路１２で使用する電圧は、ソースドライバ回路１４に形成したチャージポンプ回路で発生させてもよい。この場合は、ソースドライバ回路１４のＶＧＨ、ＶＧＬ出力回路に、オフスイッチを形成する（ソースドライバ回路１４に出力オフ機能を持たせる）。
以下の実施例では、電源回路６０２にＶＧＨ、ＶＧＬ、Ｖｒｓｔ電圧発生回路６０１を具備するとして説明する。ＶＧＬ、ＶＧＨ、Ｖｒｓｔ電圧発生回路６０１がソースドライバ回路１４に具備される場合は、ソースドライバ回路１４と電源回路６０２とを同期を取っても本実施例を実施すればよい。
Ａｖｄｄ、Ｄｖｄｄ電圧は、レギュレータ回路で発生させてもよい。バッテリー電圧Ｖｉｎがレギュレータ回路に入力され、Ｄｖｄｄ電圧を発生させる。また、バッテリー電圧Ｖｉｎがレギュレータ回路に入力され、Ａｖｄｄ電圧を発生させる。
なお、本実施例のＥＬ表示装置においては、映像信号電圧Ｖｓｉｇを画素１６に印加するスイッチトランジスタ１１ｃを駆動するゲートドライバ回路１２ａは、オン電圧ＶＧＨ１、オフ電圧ＶＧＬ１とする。ＥＬ素子１５に流れる電流をオン／オフ制御するスイッチトランジスタ１１ｄを駆動するゲートドライバ回路１２ｂは、オン電圧ＶＧＨ２、オフ電圧ＶＧＬ２とする。また、ＶＧＨ１＝ＶＧＨ２、｜ＶＧＬ１｜＜｜ＶＧＬ２｜にしている。本実施例では、画素２６を選択し映像信号を書き込むゲート信号線１７の駆動電圧（ＶＧＨ２、ＶＧＬ１）と、ＥＬ素子３５に流す電流を制御するゲート信号線１７の駆動電圧（ＶＧＨ２、ＶＧＬ２）とを異ならせている。
ソースドライバ回路２４の電源電圧をＡＶｄｄ（Ｖ）とし、アノード電圧をＶｄｄ（Ｖ）としたとき、Ｖｄｄ−１．５（Ｖ）≦ＡＶｄｄ≦Ｖｄｄの関係を満足するように構成している。
ゲートドライバ回路のオン電圧又はオフ電圧をＶＧＨ（Ｖ）とし、アノード電圧をＶｄｄ（Ｖ）としたとき、Ｖｄｄ＋０．２（Ｖ）≦ＶＧＨ≦Ｖｄｄ＋２．５（Ｖ）の関係を満足するように構成している。
一例としてカソード電圧Ｖｓｓは、−４．５Ｖ〜−１．０Ｖであり、アノード電圧Ｖｄｄは、３．５Ｖ〜７．０Ｖである。Ｖｓｓ、Ｖｄｄ、ＶＧＨ、ＶＧＬなどは電源回路から供給され、必要に応じて各電圧の値は変更設定される。
本実施例は、エージング工程、欠陥検査、輝度調整などの調整対応するため、出力オープン機能を有する。
出力オープン機能はスイッチから構成する。図６０に示すように、各電圧発生回路６０１の出力段にスイッチ（ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７）が形成されている。
出力オープン機能とは、スイッチＳＷをオフ（ハイインピーダンス）にすることにより、電源回路６０２の出力端子に、別電圧を印加できる。例えば、Ｖｄｄ＝５Ｖとし、Ｖｄｄ出力端子のスイッチＳＷ２をオフにすることにより、Ｖｄｄ出力端子に７Ｖの電圧を印加できるようになる。Ｖｓｓ＝−３Ｖとし、Ｖｓｓ出力端子のスイッチＳＷ１をオフにすることにより、Ｖｓｓ出力端子に−５Ｖの電圧を印加できるようになる。
各端子のスイッチＳＷをオフさせることにより、各端子に外部電圧を印加したとき、オフリーク電流は１０μＡ以下となるように構成されている。この構成は、各スイッチＳＷを構成するＦＥＴのゲート端子にバッファ回路を介して電圧を印加する回路構成を採用することにより実現できる。
スイッチＳＷ１は、Ｖｓｓ電圧をオフ（ハイインピーダンス）にする機能を有する。スイッチＳＷ２は、Ｖｄｄ電圧をオフ（ハイインピーダンス）にする機能を有し、スイッチＳＷ３は、Ａｖｄｄ電圧をオフ（ハイインピーダンス）にする機能を有する。スイッチは、アナログスイッチ、ＭＯＳスイッチなどで構成される。
同様に、スイッチＳＷ４は、ソースドライバ回路１４で使用するロジック電圧Ｄｖｄｄをオフ（ハイインピーダンス）にし、スイッチＳＷ５は、ＶＧＨ電圧をオフ（ハイインピーダンス）にする。スイッチＳＷ６は、ＶＧＬ電圧をオフ（ハイインピーダンス）、スイッチＳＷ７は、Ｖｒｓｔ電圧をオフ（ハイインピーダンス）にする機能を有する。
なお、スイッチ（ＳＷ１〜ＳＷ７）は、明確にスイッチ回路を形成する必要はない。例えば、Ｖｄｄ発生回路６０１ｂに印加する発振電圧を停止することにより、等価的に、Ｖｄｄ出力がオフとなる場合は、スイッチＳＷ２の物理的形成は不要である。つまり、スイッチＳＷとは、各電圧発生回路６０１の動作を停止させる機能と考えても良い。
電源電圧の出力回路にはトランジスタ（ＦＥＴ）を具備しており、このＦＥＴからなるスイッチ、ダイオードと外付けコイル（Ｌｎ、Ｌｐ）で共振させて所定の電圧を発生させる。この共振させるＦＥＴのゲート端子にオフ電圧を印加する、又はオフにすることによりＦＥＴから電圧は出力されないようになる。結果的に、該当電源回路６０２の出力端子はオフ（ハイインピーダンス）になる。また、電源回路６０２に内蔵のダイオードに逆バイアスを印加して、ダイオードをオフさせてもよい。また、図６１に示すように、電源回路６０２の外部に、スイッチ回路６１１を外付け配置してもよい。スイッチＳＷはリレー回路などで構成することもできる。
また、電源回路６０２の出力段のトランジスタのゲート端子にオフ電圧を印加し、前記トランジスタのチャンネル間をハイインピーダンスにする。なお、電源回路６０２の出力段には保護ダイオードを形成し、保護ダイオードはリークが発生しないように十分に高い電圧に接続してオフ状態を維持する。
なお、出力オープン機能は、電源回路６０２に内蔵させることに限定されるものではない。例えば、図６１に示すように、ＳＷの部分をスイッチ回路６１１として別途設けてもよい。スイッチ回路６１１は、シリコンチップで形成し、フレキシブル基板７５５などに実装する。スイッチ回路６１１はＭＯＳ−ＦＥＴなどで構成する。
すなわち、本実施例のオフ（ハイインピーダンス）にする機能とは、等価的に、電源回路６０２の端子を外部から見たとき、ハイインピーダンス状態にする機能であれば足りる。また、ハイインピーダンス状態にした時、又はハイインピーダンス状態になった時、電源回路６０２の端子を外部に別の電圧を印加できる構成であれば足りる。
本実施例の電源回路は、負電源側のダイオード、ＦＥＴを内蔵している。また、ＳＭＢｕｓなどの標準データバスを具備し、標準データバスに伝送するコマンドにより、出力電圧などを設定できる。
コマンドにより設定できる電圧は、ＶＧＨ電圧、ＶＧＬ電圧、Ｖｓｓ電圧、Ｖｒｓｔ電圧である。これらの電圧は、０．５Ｖキザミで設定できるように構成されている。なお、ＶＧＨはＶＧＨ１、ＶＧＨ２と２種類の電圧を発生させ、ＶＧＬはＶＧＬ１、ＶＧＬ２と２種類の電圧を発生させてもよい。
電圧の可変は、電源回路６０２内部に、ＤＡ変換回路を設けることにより容易に実現できる。また、出力オープン機能もコマンドで制御することができる。例えば、標準データバス（ＳＭＢｕｓ、Ｉ２Ｃバスなど）を介したコマンド制御により、Ｖｓｓ電圧端子をオフにできる。コマンドにより、どのスイッチをオンさせるかオフさせるかを指定する。
図６２は、ＶＧＨ電圧、ＶＧＬ電圧、Ｖｄｄ電圧、Ｖｓｓ電圧、Ｖｒｓｔ電圧、Ａｖｄｄ電圧の設定値である。設定値は、コマンドの’値’により、０．５Ｖキザミで設定されている。ＶＧＨ電圧の設定値は、Ａｖｄｄ電圧の設定値よりも１．０Ｖ以上（少なくとも０．５Ｖ以上）高く設定できるように構成する。ＶＧＬ電圧の設定値は、Ｖｓｓ電圧と同一の値を設定できるように構成する。
なお、図６２の各電圧の値は、ＥＥＰＲＯＭ７５３（図７５）に格納しておき、使用状態に合わせて変更できるように構成しておくことが好ましい。例えば、図６２では、ＶＧＨの値０では、５．０Ｖであるが、この値をＥＥＰＲＯＭ７５３から読み出し、４．５Ｖに変更する。キザミ値もＥＥＰＲＯＭ７５３に格納されたデータにより変更できるように構成しておくことが好ましい。
ＶＧＨ電圧、ＶＧＬ電圧、Ｖｄｄ電圧、Ｖｓｓ電圧、Ｖｒｓｔ電圧、Ａｖｄｄ電圧は、本実施例のパネルの調整工程で、可変して用いる。また、ピーク電流抑制駆動で可変して用いる。
ＶＧＨ電圧は、５．０Ｖ以上９Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。また、必要に応じて１０ｍＶキザミで設定できるように構成することもできる。以上の事項は他の電圧に対しても同様である。なお、本実施例では、説明を容易にするため、基本的には電圧のキザミは０．５Ｖであるとする。しかし、これに限定するものではない。
一例として、ＶＧＬ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。Ｖｓｓ電圧は、−６．０Ｖ以上−０．５Ｖ以下であり、この範囲を０．５Ｖキザミで設定可能である。
なお、Ｖｓｓ電圧は、０．１Ｖキザミで可変できるように構成することが更に好ましい。特に、ＥＬ表示パネルの温度により、Ｖｓｓ電圧を可変できるように構成することが好ましい。
出力オープン機能は、ハード端子による制御でオン／オフしてもよい。例えば、電源回路６０２の１番ピンはＴＥＳＴ１、２番ピンをＴＥＳＴ２とする。ＴＥＳＴ１を’Ｈ’とすることにより、Ｖｄｄ端子とＶｓｓ端子が出力オフにする。また、’Ｌ’とすることにより、Ｖｄｄ端子とＶｓｓ端子を電圧出力状態にする。ＴＥＳＴ２を’Ｈ’とすることにより、ＶＧＨ端子とＶＧＬ端子が出力オフにする。’Ｌ’とすることにより、ＶＧＨ端子とＶＧＬ端子を電圧出力状態にする。
なお、出力オープン機能とは、主として電圧出力端子を外部から切り離された状態を意味し、前記端子などに他の電源からの電圧又は電流を印加しても、前記電源ＩＣ６０２などに前記他の電源からの電流が、前記電源ＩＣ６０２などに流入しない、又は、前記他の電源からの電流が流出しない状態、又はこれと類する状態を意味する。また、これらに類する技術的思想である。
また、複数のピンにロジック電圧設定することにより、ＶＧＨ電圧を５．０Ｖから８．０Ｖのいずれかの電圧を設定し、端子から出力できるように構成する。なお、図６３にＴＥＳＴモードの出力電圧と、放電回路（図６４）の関係を図示している。
各電源の出力には、放電回路（ディスチャージ回路）が形成されている。ディスチャージ回路を図６４に示す。図６４は、一例としてＶｓｓの出力段であるが、他の出力段Ｖｄｄ、Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｒｓｔにも形成されている。オフスイッチＳＷ１がオフの場合に、スイッチＳ１をオンさせて、抵抗Ｒと介して、Ｖｓｓ端子に充電された電荷を放電する。抵抗Ｒの抵抗値は、ＤＣＤＣ回路に関連する出力（Ｖｓｓ、Ｖｄｄ）は、３０〜１００Ωとする。チャージポンプ回路に関連する出力（ＶＧＨ、ＶＧＬ）は、２００〜１ｋΩとする。以上のように抵抗Ｒの値は、ＤＣＤＣ回路による発生させる電圧よりもチャージポンプ回路で発生させる電圧の方を大きくする。
ディスチャージ回路を構成するスイッチＳ１も、コマンド設定により動作するように構成されている。すなわち、ディスチャージ動作をさせるか否かは、コマンドで設定できる。
また、図６５のように、ＴＥＳＴ＝３の時、Ａｖｄｄは放電なしとしてもよい。放電回路は、ディスチャージ回路とも呼ぶ。図６３では、ＭＯＤＥ０で、全電圧（Ａｖｄｄ〜Ｖｓｓ）の出力端子をディスチャージ状態に保持している。このことはＥＬ表示装置を外部ノイズから保護する上でも重要である。また、ＭＯＤＥ１のＯＮ１コマンドのみが指定されているときは、Ｖｄｄ端子とＶｓｓ端子とディスチャージ状態に保持しておくことも重要である。
ＯＮ１コマンドのみの場合は、ソースドライバ回路１４及びゲートドライバ回路１２に使用する電圧（Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｒｓｒ）の端子にはディスチャージせず、ＥＬ素子３５に印加する電圧端子はディスチャージさせる。ＯＮ１及びＯＮ２コマンド発生時（ＭＯＤＥ３）では、すべての電圧端子はディスチャージしない。
なお、電源回路（電源ＩＣ）６０２の起動はソフトスタート回路の動作あるいは作用によりラッシュ電流が流れないように制御される。ソフトスタート時間は、３ｍｓｅｃ以上２０ｍｓｅｃ以下の時間に設定される。
また、電源回路（電源ＩＣ）６０２には、過電流防止回路及びサーマルシャットダウン回路が形成されている。過電流防止回路が動作する時間は、５０ｍｓｅｃ以上２００ｍｓｅｃ以下の時間に設定される。
以上のように、図６５のＴＥＳＴ状態でも、ディスチャージ（放電）を動作させる。ＴＥＳＴ０は、通常の動作状態である。Ａｖｄｄ，ＶＧＨ、ＶＧＬ、Ｖｒｓｔ、Ｖｄｄ、Ｖｓｓの出力は、図６７のＭＯＤＥに従って放電回路が動作する（放電回路ＯＮ）。ＴＥＳＴ１、ＴＥＳＴ２、ＴＥＳＴ３では放電回路が動作しない（放電回路ＯＦＦ：非動作状態）。なお、図６８に示すように、ＴＥＳＴ３で、放電回路を動作可能状態にしてもよい。
放電回路は、図６４に示すように、スイッチＳ１、放電抵抗Ｒから構成される。放電抵抗Ｒは、端子又は配線（図６４では一例としてＶｓｓ端子又はＶｓｓ配線）に充電された電荷を放電するのに使用される。スイッチＳ１は電源回路６０２の出力電圧を停止する時、電源電圧の値を変化させる時に動作する。
本実施例の電源回路６０２は、ＤＣＤＣ回路の発振周波数もソースドライバ回路１４からのコマンドで設定できる。
発振周波数は、０．６ＭＨｚ、１．２ＭＨｚ、１．８ＭＨｚの複数から１つを選択する。発振周波数は、０．６ＭＨｚ、１．２ＭＨｚ、１．８ＭＨｚと整数倍に設定できるようにする。発振周波数の１つは、１．０〜１．６ＭＨｚ内に設定する（本実施例では、１．２ＭＨｚが該当する）。この範囲の周波数では、表示画面３１にビートノイズが発生せず、好ましい。
発振周波数は、図６６に表で示す。発振周波数も電源回路に内蔵する複数の抵抗から１つを選択することにより容易に実現できる。発振周波数は、ＦＬコマンドの設定により、発振周波数が変更できる。発振周波数が低いと、電源回路の外付けコイル（Ｌｐ、Ｌｎ）のサイズが大きくなる。変換効率は高くなる。電源回路の外付けコイルのサイズが大きくなる。変換効率は高くなる。発振周波数が高いと、電源回路の外付けコイルのサイズが小さくなる。変換効率は低くなることが多い。
本実施例の電源回路は携帯電話に用いる。本実施例は、携帯電話の通信方式により、発振周波数を切り替えて使用する。ＣＤＭＡ方式の場合は、ＤＣＤＣの発振周波数を０．６ＭＨｚとする。ＧＳＭ方式の場合は、１．２ＭＨｚで使用する。本実施例は、ＣＤＭＡ方式で使用する場合と、ＧＳＭ方式で使用する場合とで、コマンドにより、発振周波数を変更する。すなわち、携帯の受信方式に対応させて発振周波数を切り替える。
図６３は、本実施例の電源回路の動作モードであるテストモード（ＴＥＳＴ）で、ディスチャージ（放電）回路の動作の有無を記載している。図６３において、「○」は、対応する電圧が出力されることを示し、「・」は、出力されていないことを示す。ＯＮは、放電回路が動作していること（図６４でスイッチＳ１がオンしていること）を示し、ＯＦＦは、放電回路が非動作状態であること（図６４でスイッチＳ１がオフしていること）を示している。
例えば、ＴＥＳＴモードの値が１（設定値１）では、Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｄｄ、Ｖｒｓｔ、Ｖｓｓが出力されており、放電回路がＯＮしていることを示している。ＴＥＳＴモードの値が２（設定値２）では、Ａｖｄｄ、ＶＧＨ、ＶＧＬが出力されており、放電回路がＯＦＦしていることを示している。
本実施例の電源回路６０２には、図６７に示すように、ＭＯＤＥがある。
ＭＯＤＥとは、電源回路６０２の立ち上げ及び立ち下げシーケンスを行うものである。シーケンスを行うのに、ＯＮ１とＯＮ２がある。
ＭＯＤＥ＝０（ＭＯＤＥコマンドの値０、ＭＯＤＥ０）では、ＯＮ１及びＯＮ２がともに０（オフ）である。
ＭＯＤＥ＝１（ＭＯＤＥコマンドの値１、ＭＯＤＥ１）では、ＯＮ１＝１（オン）で、ＯＮ２＝０（オフ）である。
ＭＯＤＥ＝２（ＭＯＤＥコマンドの値２、ＭＯＤＥ２）では、ＯＮ１＝０（オフ）であり、ＯＮ２が１（オン）である。ＭＯＤＥ＝３（ＭＯＤＥコマンドの値３、ＭＯＤＥ３）では、ＯＮ１及びＯＮ２がともに１（オン）である。なお、図６７において、○は、該当する電圧が出力されていることを、・は、該当する電圧が出力されていないことを示している。
ＯＮ１＝１は、ソースドライバ回路１４及びゲートドライバ回路１２の電源電圧（Ａｖｄｄ、ＶＧＨ、ＶＧＬ、Ｖｒｓｔ）の立ち上げをする。ＯＮ２＝１（オン）は、アノード電圧Ｖｄｄ、カソード電圧ＶｓｓをＥＬ表示装置に供給する。
立ち上げシーケンスでは、本実施例は、ＯＮ１を設定し、次にＯＮ２を設定する。立ち上げシーケンスでは、まず、ゲートドライバ回路１２及びソースドライバ回路１４を動作した後に、ＥＬ素子３５に供給するアノード電圧などを印加する。この状態が反転すると、ＥＬ表示装置が不要な発光状態が発生する。
立ち下げシーケンスでは、本実施例は、ＯＮ２を解除し（ＯＮ２＝０）、次にＯＮ１を解除する（ＯＮ１＝０）。立ち下げシーケンスでは、まず、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを切断してから、ゲートドライバ回路１２及びソースドライバ回路１４の電圧をオフにしないと、アノード端子からのソースドライバ回路１４への逆流により、ソースドライバ回路などが破壊される場合がある。
以上により、ＭＯＤＥ＝２の状態は発生してはならない。立ち上がりシーケンスにおいて、ノイズなどにより、ＭＯＤＥ＝３が最初にとなった場合は、まず、ＭＯＤＥ１を設定し、ＭＯＤＥ３を実行する。また、立ち上がりシーケンスにおいて、ノイズなどにより、まず、最初にＭＯＤＥ＝３となった場合は、まず、ＭＯＤＥ１を設定し、ＭＯＤＥ３を実行する。以上のように、本実施例は、各動作が異常状態から動作した場合に、自己修正するロジックを内蔵している。
立ち下げシーケンスの場合は、ＭＯＤＥ３の状態から、ＯＮ２＝０となる、ＭＯＤＥ１の状態となり、最後にＭＯＤＥ０の状態となる。
ＭＯＤＥ０では、全出力電圧がオフである。ＭＯＤＥ１では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオフ状態である。ＭＯＤＥ２、ＭＯＤＥ３では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオン状態である。しかし、ＭＯＤＥ２は、設定禁止状態である。
図６８は、ＭＯＤＥに対するディスチャージ動作（図６４を参照のこと）の設定状態を示している。図６８において、「○」が、ディスチャージ動作をおこなっていること（図６４のように、対応するスイッチＳ（図６４では、スイッチＳ１）がオンしていること）を示している。「・」は、スイッチＳがオフであること（ディスチャージ動作していないこと）を示している。
ＭＯＤＥ０では、全出力電圧がオフであるため、全端子が、ディスチャージ状態である。ＭＯＤＥ１では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオフ状態であるため、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓのみが、ディスチャージ状態である。ＭＯＤＥ２、ＭＯＤＥ３では、ソースドライバ回路１４のアナログ電圧Ａｖｄｄ、ゲートドライバ回路１２の電圧（ＶＧＨ、ＶＧＬ）がオン状態、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓがオン状態である。したがって、全出力のディスチャージは非動作である。ＭＯＤＥ２は、設定禁止状態である。
以上のように、電圧出力されていない端子を、ディスチャージ状態にすることにより、ＥＬ表示装置の不要な動作又は誤動作を防止すると共に、ＥＬ表示装置が電気的に破壊されることを防止できる。
オン／オフ端子は、電源回路を起動させる端子である。オン／オフ端子にクロック信号が印加されると、Ｄｖｄｄ電圧を出力する。クロック信号は、信号の立ち上がり又は立ち下げを検出し、複数回のクロック信号の立ち上がり又は立ち上がりエッジを検出するとロジック電圧Ｄｖｄｄを出力する（図６９を参照）。
クロック信号は、本実施例のＥＬ表示装置に印加される映像信号クロック又は水平同期信号ＨＤを用いる。映像信号は、本実施例のＥＬ表示装置が組み込まれた機器のグラフィックコントローラが発生する。
図６９に示すように、クロック（ＣＬＫ）信号の立ち上がりを検出し、電源回路６０２内のカウンタ７０１をカウントアップする（図６９、図７０、図７２を参照のこと）。クロックが３クロック入るとＤｖｄｄ電圧が出力される。この電源立ち上がりまでに必要なクロック数は、コマンドで設定できるように構成されている。
図６９では、ａ点で３クロックであるため、Ｄｖｄｄを出力する。もちろん、クロック信号の検出は、クロックの立ち下げを検出してもよい。また、クロックの両エッジを検出してもよい。クロック間隔が一定以上短いとカウントはしない。この設定は、電源回路６０２に内蔵するローパスフィルタで設定する。
クロックが一定期間、遮断されると、Ｄｖｄｄ電圧の出力を停止する。図６９では、Ｔ１期間が３０ｍｓｅｃ以上であると出力を停止する。同時に、カウンタ７０１のカウント値はクリアされる。したがって、カウンタ７０１のカウントは０から開始する。
なお、図６９の実施例では、Ｄｖｄｄ電圧をクロックでオン／オフ（出力、停止）させるとしたが、これに限定するものではない。例えば、Ｖｄｄ、Ｖｓｓ電圧、ＶＧＨ、ＶＧＬ電圧をオン／オフ制御してもよい。また、３クロック目でＶＧＨ、ＶＧＬ電圧などゲートドライバ回路１２で必要なチャージポンプで出力する電圧を出力させ、３０クロック目でＶｄｄ、ＶｓｓなどＥＬ素子３５に供給するＤＣＤＣ電圧を出力するように構成してもよい。
立ち下げも同様である。３０ｍｓｅｃで、Ｖｄｄ、ＶｓｓなどＥＬ素子３５に供給するＤＣＤＣ電圧を停止し、同時に放電回路（図６４、図６８を参照）を動作させ、１００ｍｓｅｃ後に、ＶＧＨ、ＶＧＬ電圧などゲートドライバ回路１２で必要なチャージポンプで停止（同時に放電回路を動作）するように構成してもよい。すなわち、クロックの個数又はクロックの間隔で電圧出力を制御する。
Ｄｖｄｄ電圧は、ソースドライバ回路１４のロジック電圧である。ＤＶｄｄ電圧が立ち上がると、Ｉ２Ｃバス（又はＳＭｂｕｓ）の電源が供給され、ソースドライバ回路１４と電源回路６０２間のコマンド通信が可能になる。ソースドライバ回路１４は、Ｉ２Ｃバス（又はＳＭｂｕｓ）を介して電源回路６０２にオンシーケンスコマンド（オンコマンド）を伝送し、電源回路６０２は、他の電圧（ＶＧＨ、ＶＧＬ、Ｖｓｓ、Ｖｄｄなど）を出力する。
電源回路６０２の立ち下げ（電圧出力の停止）は、ソースドライバ回路１４から電源回路６０２へのオフシーケンスコマンド（オフコマンド）により行われる。なお、図６９に示すクロック信号（ＣＬＫ）が中断することによっても電源回路６０２はオフ状態になる。
Ｄｖｄｄ電圧は、ソースドライバ回路１４で使用されるロジック電圧である。まず、最初にロジック電圧が入力されないと、ソースドライバ回路１４のロジック動作が開始せず、ＥＬ表示装置の開始シーケンスが実施されない。しかし、常時（ＥＬ表示装置を使用しないときも）、ＤＶｄｄの電圧発生回路６０１ｃを起動しておくと、電力を使用する。図６９、図７０のように、クロックでＤｖｄｄ発生回路を起動させるように構成すれば、不要な電力消費はない。また、クロックが一定期間入力されないと、Ｄｖｄｄ回路を非動作状態になるように構成すれば、不要な電力消費はない。
なお、図６９の実施例ではクロックの入力により、ＤＶｄｄ電圧が立ち上がるとしたが、本実施例はこれに限定するものではなく、Ａｖｄｄ電圧など他の出力電圧を立ち上げるように構成しても良い。また、電圧が立ち上がるクロック数はコマンドなどにより設定できるように構成することが望ましい。立ち下げの時間Ｔ１もコマンドなどにより設定できるように構成することが好ましい。
また、カウンタの値は、クロックが一定時間以上ない場合はクリアされるように構成することが好ましい。例えば、２のクロック信号（ＣＬＫ）が入力されても、３番目のクロック信号（ＣＬＫ）までの間隔が２０ｍｓｅｃ以上あると、電源回路６０２内のカウンタがクリアされ、カウンタを０に戻すように構成する。また、電源回路６０２がオフシーケンスを受けつけた場合も、カウンタはクリアされる。クリアされるまでの時間は、コマンドにより設定できるように構成されている。
クリアされるまでの時間Ｔ１は、クロックとして垂直同期信号を使用することを想定される。したがって、３０フレームの場合、３５ｍｓｅｃ以上にする必要がある。また、ノイズによるカウントアップの誤動作を防止するため、１００ｍｓｅｃ以下（０．１Ｈｚ）にする必要がある。また、映像信号のメインクロックで動作するように構成する。表示装置の画像クロックが３ＭＨｚであれば、３ＭＨｚで動作するように構成する。しかし、余り高速なクロックで動作するように構成すると、外部ノイズで簡単に誤動作する。したがって、１０ＭＨｚ以下にする。したがって、クロックは、０．１Ｈｚ以上１０ＭＨｚ以下にする。クロックは、水平同期信号（ＨＤ）を使用することが好ましい。水平同期信号は、８ＫＨｚ以上３０ＫＨｚ以下程度である。したがって、クロックは、８ＫＨｚ以上１０ＭＨｚ以下で動作するように構成する。
また、短時間で異常なクロック（外部ノイズ）入力による誤動作を防止するため、コンデンサなどのよるノーパスフィルタを形成しておく。
カウンタ７０１は、電源ＩＣ６０２がオフされると、クリアされる。また、ＥＬ表示装置のソフトウェアリセット又はハードウェアリセットが入力されるとクリアされる。また、電源ＩＣ６０２がオンされるときに、初期クリアされる。
また、Ｄｖｄｄ電圧は、３クロック信号（ＣＬＫ）で出力し、図７２に示すように、Ａｖｄｄ電圧は、５クロック信号（ＣＬＫ）で出力するように構成しても良い。すなわち、クロック信号（ＣＬＫ）数により、立ち上がる電圧を指定できるように構成する。立ち下げ電圧においても同様に構成しても良い。カウント設定するクロック数は、２以上５以下が好ましい。ノイズによる誤動作防止と起動時間を短くするためである。
また、一度、カウントが規定値に達した後は、ソースドライバ回路１４からリセット信号が電源回路６０２に入力されない限り電圧出力を停止しないように構成してもよい。
Ｄｖｄｄ電圧は、レギュレータを用いて発生する。レギュレータは、動作状態であると、リーク電流が流れ電力を消費してしまう。図６９、図７０のように、クロックを検出してレギュレータを起動するように構成すれば、リーク電流の発生はない。したがって、ＥＬ表示装置が非動作状態では、電力を消費しない。
本実施例の電源回路６０２は、クロック信号（ＣＬＫ）が入力されている時に、オンコマンドが入力されることにより、電圧が出力されるように構成されている。また、クロック信号（ＣＬＫ）が入力されている時に、オフコマンドが入力されることにより、電圧出力を停止する。また、出力端子をオフにする。
但し、本実施例はこれに限定するものではない。例えば、図７３に図示しているように、強制的に電圧を出力されるオン／オフ端子（ハードピン）を設けても良い。
次に、立ち上がりシーケンスについて図７５を用いて説明をする。
電源回路６０２に、水平同期信号（ＨＤ）又はメインクロック（ＣＬＫ）が入力されると、Ｄｖｄｄ発生回路６０１ｃ（図７０）により、クロックをカウントし、規定のクロック数をカウントすると、Ｄｖｄｄ発生回路のレギュレータが動作する。レギュレータ回路は、入力されたバッテリー電圧Ｖｉｎをレギュレータして１．８５Ｖ（１．８Ｖ系）を出力する。
以上のように、電源回路６０２にコネクタ７５１から供給される信号又は電圧は、ＣＬＫ又はＨＤと、Ｖｉｎだけである。パネル３４とフレキシブル基板７５６とはＡＣＦ７５５で電気的に接続が取られている。したがって、電源回路６０２から出力される電源電圧数が多くてもコストが高くなることはない。なお、電源回路６０２は、プリップチップ実装（ＣＯＦ実装）されている。
１．８５Ｖはソースドライバ回路１４などのロジック電圧である。ロジック電圧Ｄｖｄｄは、ＳＭＢｕｓの電源であり、また、ＥＥＰＲＯＭ７５３、フラシュメモリ７５２の電源電圧である。したがって、Ｄｖｄｄ電圧が発生することにより、ＥＬ表示装置のロジック系が起動状態になる。
ソースドライバ回路１４は、ロジック電圧Ｄｖｄｄが入力され、外部３線シリアルバスから、リセット信号コマンドが入力されると、立ち上がりシーケンスを開始する。
リセット信号コマンドをソースドライバ回路１４が受信し、電源回路６０２の初期化が完了（図６７において、ＭＯＤＥ０）すると、ソースドライバ回路１４は、ＳＭＢｕｓを介して、電源回路６０２にオンコマンド（ＯＮ１、ＯＮ２：図６７）を送る。基本的にオンシーケンスは、ＭＯＤＥ０（ＯＮ１、ＯＮ２はオフ）→ＭＯＤＥ１（ＯＮ１のみオン）→ＭＯＤＥ３（ＯＮ１、ＯＮ２はオン）である。
ＯＮ１コマンドにより、ＡＶｄｄ電圧（ソースドライバ回路１４のアナログ電圧）、ＶＧＨ、ＶＧＬが出力される。ＡＶｄｄとアノード電圧Ｖｄｄは同一電圧である（図６１なども参照のこと）が、ＡＶｄｄはＯＮ１で出力されるが、アノード電圧Ｖｄｄは、ＳＷ２がオフ状態であるため、出力されない。ＳＷ２はＯＮ２コマンドでオン状態となる。ＯＮ１コマンドにより、ＶＧＨはＳＷ５がオンすることにより、ＶＧＬはＳＷ６がオンすることにより、出力される。
ソースドライバ回路１４にＡＶｄｄ電圧が印加されることにより、階調電圧などが出力できるようになる。ＶＧＨ、ＶＧＬ電圧は、ゲートドライバ回路１２に印加される。ＶＧＨ、ＶＧＬ電圧によりゲートドライバ回路１２のゲート信号線１７の電位が設定される。また、ソースドライバ回路１４は、ゲートドライバ回路１２にスタート（ＳＴ）信号、クロック（ＣＬＫ）信号を印加し、また、ソースドライバ回路１４は、ソース信号線１８に黒階調の映像電圧信号などを印加し、ゲートドライバ回路１２は画素１６を黒表示状態に制御する。
ＯＮ１コマンド（図６７のＭＯＤＥ１）からＯＮ２コマンド（図６７のＭＯＤＥ３）までの移行時間は、１フレーム期間以上とする。好ましくは２フレーム期間以上とする。表示画面３１を黒表示状態にしてから、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを印加するようにするためである。表示画面３１を黒表示状態にしてから、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを印加しないと、不要な画像表示がされることがあるためである。
次に、ソースドライバ回路１４は、入力された映像信号（ＲＧＢ）、水平同期信号（ＨＤ）、垂直同期信号（ＶＤ）、クロック（ＣＬＫ）に対応させてソース信号線１８に映像信号を出力する。
ソースドライバ回路１４は、電源回路６０２にＯＮ２コマンドを送出する。ＯＮ２コマンドにより、ＳＷ１、ＳＷ２がオンし、表示画面３１にアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓが印加される。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓの印加により、ＥＬ表示装置に画像が表示される。
以降、ソースドライバ回路１４は、映像信号から、表示画面３１に流れる電流を演算などにより、点灯率求め、ピーク電流をオーバーしないように、ｄｕｔｙ比駆動を実施する。また、必要に応じて、電源回路６０２にコマンドを送り、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを変化させる。
なお、図６７に示すように、誤動作により、ＭＯＤＥ２から開始される場合は、ＭＯＤＥ１を実行し、次にＭＯＤＥ３を実行させる。誤動作により、ＭＯＤＥ３から開始される場合は、ＭＯＤＥ１を実行し、次にＭＯＤＥ３を実行させる。
オフシーケンス（立ち下げシーケンス）では、ＭＯＤＥ１が実行される。ＭＯＤＥ１の実行前に、ソースドライバ回路１４は、表示画面３１を黒表示にする。黒表示は、ソース信号線１８に黒の階調信号（低階調）を印加し、この信号を画素１６に書き込むことにより実現する。黒表示後に、ソースドライバ回路１４は電源回路６０２にコマンドを送り、ＭＯＤＥ１（ＯＮ２をオフ）にする。
ＯＮ２コマンドのオフ指令により、ＳＷ１、ＳＷ２がオフし、表示画面３１へのアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓの印加が停止される。
次に、ソースドライバ回路１４は、電源回路６０２にＭＯＤＥ０にすべく、ＯＮ１をオフにするコマンドを送る。
図６７のＭＯＤＥ１から図６７のＭＯＤＥ０までの移行時間は、１フレーム期間以上とする。好ましくは２フレーム期間以上とする。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを完全に端子などから放電させてからゲートドライバ回路１２を停止させるためである。ＯＮ２コマンドをオフ（０）にすることにより、ＳＷ２、ＳＷ１がオフになる。この際、図６４、図６８に示すように放電回路を動作させる。アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを完全に放電させてからでないと、不要な画像表示がされることがあるためである。
ＯＮ１コマンドをオフすることにより、ＳＷ５、ＳＷ６がオフになり、ＡＶｄｄ電圧（ソースドライバ回路１４のアナログ電圧）、ＶＧＨ、ＶＧＬが停止される。最後に、電源回路６０２に印加されているＣＬＫ又はＨＤが停止し、Ｄｖｄｄが停止する。
図６１、図７３などの実施例では、シャットダウン端子（ＳＨＤＮ）を配置している。ＳＨＤＮ端子は、クロック信号（ＣＬＫ）が入力されていない状態でも、オン／オフコマンドが入力されると電圧を出力させる端子である（又は、電圧を出力しないようにする端子である）。ＳＨＤＮ端子へのロジック電圧がＬレベルにときは、図６９、図７２で説明した電源動作が実施される。
ＳＨＤＮ端子へのロジック電圧がＨレベルの時は、クロック信号（ＣＬＫ）がない状態でも、オン／オフコマンドを受けつけるようになる。シャットダウン端子（ＳＨＤＮ）は０（ＧＮＤ）が通常状態で、外部クロックによりＤｖｄｄ出力状態に設定されており、シャットダウン端子（ＳＨＤＮ）はＨで、クロックが入力されずとも、Ｄｖｄｄが出力されている状態である。
シャットダウン端子（ＳＨＤＮ）を配置したことは、本実施例の電源回路６０２を検査工程で用いる場合に有効である。検査工程（点欠陥検出、特性評価）では、フレームレートを低減する。例えば、１秒間の画像表示を書き換える回数６０回を２０回にする。また、テストトランジスタ７５４を用いて、ソース信号線１８に信号電圧を印加し、画像を表示する。そのため、クロックとして用いる映像信号（メインクロック、水平同期信号クロック）がない場合がある。また、クロックの周期が非常に長く、図６９に示すＴ１期間以上となって、電圧出力が停止してしまう。この場合には、当然クロックを使用して電圧出力をオン／オフさせることができない。そのため、本実施例では、シャットダウン端子（ＳＨＤＮ）を用いて、電圧出力を強制的に制御する。
図６１、図７３などでは、Ｄｖｄｄ発生回路のみにシャットダウン端子（ＳＨＤＮ）を配置しているが、これに限定するものではなく、他の電圧発生回路６０１にシャットダウン端子（ＳＨＤＮ）を配置してもよい。また、電源回路６０２全体がシャットダウン端子（ＳＨＤＮ）により、オン／オフ制御できるように構成してもよい。
図７４に示すように、Ｖｓｓ電圧の発生回路がない構成でもよい。この場合は、ＥＬ表示装置のカソード電圧は、ＧＮＤ電圧である。Ｄｖｄｄ電圧発生回路６０１ｃの出力にはスイッチは配置されていない。Ｄｖｄｄは、ＣＬＫ又はＳＨＤＮのロジック信号により出力／非出力の制御ができるからである。また、各ＳＷの制御は、ソースドライバ回路１４が行うが、Ｄｖｄｄ電圧の供給がないと、ソースドライバ回路１４のロジックが動作せず、ＳＷの制御コマンドを発生することができないからである。
また、本実施例では、電源回路６０２は、ＩＣとして説明するが、これに限定するものではない。例えば、ディスクリート部品で電源回路６０２を構成してもよい。リセット電圧Ｖｒｓｔは、図７４の画素構成を有するＥＬ表示装置などで使用する。
Ｄｖｄｄが起動すると、ソースドライバ回路１４のロジック回路部が起動すると共に、ＳＭＢｕｓなどの標準データバスにデータを送ることが可能になる。ソースドライバ回路１４は、標準データバス（ＳＭＢｕｓなど）を用いて、電源回路が出力する電圧（ＶＧＨ、ＶＧＬ、Ｖｓｓ）の値を設定する。また、発振周波数を設定する。また、Ａｖｄｄ（Ｖｄｄ）、ＶＧＨ、ＶＧＬを電源回路６０２から出力させる。
電源回路６０２は、図７５に示すように、フレキシブル基板（２層構成）７５６に実装されている。
電源回路６０２の各出力端子には、金バンプが形成されており、ＡＣＦ（異方導電フィルムによる接続）によりフリップチップ実装されている。
図７５の７５４はテストトランジスタ群である。テストトランジスタ７５４が各ソース信号線１８に形成されている。テストトランジスタ７５４は、図７６、図７７に示すように、ソースドライバ回路１４が実装された反対側（Ｂ位置）に形成してもよい。なお、ソースドライバ回路１４は、ＩＣに限定するものでなく、低温ポリシリコン技術などで形成されたソースドライバ回路であってもよい。３選択回路１０４１を形成してもよい。
スイッチＳＷ３、ＳＷ４、ＳＷ６は実際には形成されていない。又は省略できる。映像信号のクロック信号により、Ｄｖｄｄ＝１．８５Ｖが出力される。したがって、スイッチは必要でない。また、ＡＶｄｄもＤＣＤＣ回路の発振と同時に出力される。ＡＶｄｄは、ソースドライバ回路１４のアナログ電源であると同時に、ゲートドライバ回路１２の内部シフトレジスタの電源電圧ともなる。
ソースドライバ回路１４からＳＭＢｕｓ、Ｉ２ＣＢｕｓなどの標準データバスにより、各電源のオン／オフ制御信号が電源回路６０２に送られる。なお、ＳＭＢｕｓ、Ｉ２ＣＢｕｓの動作速度は、１０ＫＨｚ以上１０ＭＨｚ以下に構成されている。
コマンドのＯＮ１により、ＶＧＨのスイッチＳＷ５とＶＧＬのスイッチＳＷ６がオンする。スイッチＳＷ５、ＳＷ６、ＳＷ７がオンすることにより、ＶＧＨ、ＶＧＬ（ＶＧＬ１）、Ｖｒｓｔが出力され、ゲートドライバ回路１２が同時する。ゲートドライバ回路１２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）は、ソースドライバ回路１４により制御される。特に、ゲートドライバ回路１２ｂの内部シフトレジスタは、クリアされ、すべてのゲート信号線１７ｂは非選択状態とされる。
次に、コマンドのＯＮ２により、ＶｄｄのスイッチＳＷ２とＶｓｓのスイッチＳＷ１がオンする。スイッチＳＷ１、ＳＷ２がオンすることにより、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓが出力される。
電源回路６０２には、本体のバッテリーからの電圧Ｖｉｎが供給される。Ｖｉｎ電圧は、コネクタ７５１を介して電源回路６０２に供給される。電源回路６０２は、１つのＶｉｎ電圧から、ＥＬ表示パネルに必要な電圧（アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、ＡＶｄｄ、Ｄｖｄｄ＝１．８５Ｖ）を発生させる。フレキシブル基板７５６とアレイ基板７５５はＡＣＦ（異方向性導電フィルム）接続される。すなわち、フレキシブル基板７５６とアレイ基板７５５は接着されるから、当然のことながら電源回路６０２が出力する電圧をＥＬ表示パネル７５５に印加するのにコネクタは必要でない。
図７５の本実施例では、電源回路をフレキシブル基板７５６に実装し、電源回路６０２を動作させて、輝度調整、ホワイトバランス調整などを実施する。したがって、電源回路６０２の発生電圧が個々でバラツキが発生してもバラツキを考慮してＥＬ表示パネルの調整を実施するから問題とならない。また、エージングなどにおいても、実際に使用する電圧ＶＧＨ、ＶＧＬなどを使用することにより、良好にエージングを実施できる。但し、エージング時は、通常表示時よりも、ＶＧＨ−とＶＧＬの絶対値（電位差）を大きくする。
本実施例のＥＬ表示装置の動作の検査には、電流リミット機能（カレント電流リミット機能）を使用する。
電流リミット機能は、Ｖｓｓ又はＶｄｄの最大出力電流を設定する機能である。例えば、Ｖｓｓ電圧のリミット電流が０．５Ａであれば、Ｖｓｓの出力電流が０．５Ａを越えると、内部の発振周波数が低下し、出力電流が０．５Ａ以上とならないように調整される。一般にこの状態の場合は、出力電圧Ｖｓｓが低下する。Ｖｓｓ電圧のリミット電流が１．０Ａに設定されておれば、Ｖｓｓの出力電流が１．０Ａを越えると、内部の発振周波数が低下し、出力電流が１．０Ａ以上とならないように調整される。一般にこの状態の場合は、出力電圧Ｖｓｓが低下する。
本実施例の電源回路６０２は、Ｖｓｓ電圧とＶｄｄ電圧とが、２段階の電流リミット設定できるように構成されている。２段階は、一例として０．５Ａと、１．０Ａである。電流リミットの値は、エージング工程、モジュール最終検査工程で切り替えて設定する。
コマンドＩＭＮが０の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、０．５Ａであり、コマンドＩＭＮが１の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、１．０Ａである。
コマンドＩＭＰが０の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、０．５Ａであり、コマンドＩＭＰが１の時は、Ｖｓｓ電圧の電流リミット機能によるリミット電流（Ａ）は、１．０Ａである。
以上のように、リミット電流は、ＶｄｄとＶｓｓとで個別に設定することができる。また、実施例では、リミット電流の設定値は、０．５Ａと１．０Ａの２段階であるが、これに限定するものではなく、３段階以上であってもよい。
電流リミット機能は、ＥＬ表示装置を検査又は調整する工程で使用する。例えば、ＥＬ表示装置を出荷検査において、リミット電流を０．５Ａに設定する。通常の動作の設定値は、１．０Ａとする。リミット電流を０．５Ａに設定し、調整画像をＥＬ表示装置に表示する。
ＥＬ表示装置は、表示画像に対応して点灯領域に流れる電流が変化する。例えば、黒ラスター表示では、表示画面に流れる電流は理想的には０Ａである。白ラスター表示で、かつピーク電流抑制駆動が設定されていない場合は、最大電流が流れる。ピーク電流抑制駆動が動作している場合は、設定電流以上の電流は流れない。
ＥＬ表示装置では、画像の種類により、表示画面に流れる電流の大きさが変化する。したがって、ＥＬ表示装置の検査構成において、既知の電流がわかっている画像を順次、ＥＬ表示装置に表示することにより、電流リミット機能が動作しているかを判断できる。
リミット電流を通常より、小さい値（本実施例では、０．５Ａ）に設定すると、例えば、画像１では、表示画面に流れる電流が０．６Ａ、画像２では、表示画面に流れる電流を０．４Ａとする。
画像１をＥＬ表示装置に表示した時、電流リミット機能が動作しなければ、電流リミット機能が動作不良判断できる。一方、画像２をＥＬ表示装置に表示した時、電流リミット機能が動作すれば、電流リミット機能の異常又は、他の箇所での動作不良が発生している可能性があることを判断できる。また、ピーク電流抑制駆動が正常に動作しているかを判断できる。電流リミットの値は、コマンドにより変更設定することができる。コマンドにより、検査中に、電流リミットの値を可変し、ＥＬ表示装置の動作状態を検査できる。すなわち、複数あるリミット設定値を電源ＩＣ６０２に形成し、複数のリミット値から１つの電流リミット値を設定し、流れる電流が既知の画像を表示して、電流リミット機能の動作を見定める。
ｄｕｔｙ比を大きくすれば、電源回路６０２に流れる電流が大きくなり、ｄｕｔｙ比を小さくすれば、電源回路６０２に流れる電流が小さくなり、また変化する。
特に、本実施例は、電源回路６０２とＥＬ表示パネルを一体として動作させ（同時に動作させ）、調整、エージングなどを行う。本実施例のＥＬ表示装置は、電源回路６０２とＥＬ表示パネルが一体化（接続完了）したものである。このように構成することにより、コネクタ７５１のピン数が少なくなり低コスト化を実現できる。また、理想的に輝度バラツキ、ホワイトバランス調整を実現できる。この実現のために、本実施例は電源回路６０２の出力オープン機能を有効に利用している。
以上の実施例では、電源回路６０２に出力オープン機能を搭載するとしたが、本実施例はこれに限定するものではない。例えば、電源回路６０２のアノード出力端子とＥＬ表示パネルのアノード配線７６１間にアナログスイッチ、リレー回路を配置してもよい。すなわち、電源回路６０２の外部にスイッチ回路などを配置又は形成してもよい。
ソースドライバ回路１４は、ゲートドライバ回路１２に印加するスタートパルス（ＳＴ１、ＳＴ２）、クロック（ＣＬＫ１、ＣＬＫ２）、アップダウン（ＵＤ）を制御し、画像が表示される。ゲートドライバ回路１２ａは、１フレーム期間に１つのスタート信号ＳＴ１が印加され、ゲートドライバ回路１２ｂは、ｄｕｔｙ駆動に対応するように、スタートパルスＳＴ２が印加される。
アレイ基板７５５（ＥＬ表示パネル）に、フレキシブル基板７５６をＡＣＦ接続することによりＥＬ表示装置は完成する（図７５も参照のこと）。フレキシブル基板７５６には、電源回路６０２、ＥＥＰＲＯＭ７５３、フラシュメモリ７５２などが実装される。テストトランジスタ７５４をオフさせる電圧ＶＧＨ（テストトランジスタ７５４がＮチャンネルトランジスタである場合は、電圧ＶＧＬ）は、電源回路６０２から供給される。
以上の実施例は、主として電源回路（電源ＩＣ）６０２が、ＶＧＨ、ＶＧＬ、Ａｖｄｄ，Ｄｖｄｄ、Ｖｄｄ、Ｖｓｓを発生するものであった。しかし、本実施例はこれに限定するものではない。
図９６（ａ）は、電源回路（電源ＩＣ）６０２がＶｄｄとＶｓｓの２電圧を発生し、他の電圧（Ｄｖｄｄ、Ａｖｄｄ、ＶＧＬ、ＶＧＨなど）をソースドライバＩＣ１４で発生する構成である。Ｖｄｄ、Ｖｓｓ電圧のオン／オフ制御は、ソースドライバＩＣ１４から、Ｓ−Ｗｉｒｅ信号線を介して行う。
図９６（ｂ）は、電源回路（電源ＩＣ）６０２がＶｄｄとＶｓｓ、Ａｖｄｄの３電圧を発生し、他の電圧（Ｄｖｄｄ、ＶＧＬ、ＶＧＨなど）をソースドライバＩＣ１４で発生する構成である。Ｖｄｄ、Ｖｓｓ電圧のオン／オフ制御は、ソースドライバＩＣ１４から、Ｓ−Ｗｉｒｅ信号線を介して行う。Ａｖｄｄは、ソースドライバＩＣ１４のアナログ電圧である。Ａｖｄｄ電圧は、ソースドライバＩＣ１４で発生することもできるし、図９６（ｂ）に図示するように、外部の電源回路（電源ＩＣ）６０２で発生させ、ソースドライバＩＣ１４に供給する構成とすることもできる。Ａｖｄｄ電圧は、Ｖｄｄ電圧よりも０．２Ｖ以上１．０以下の範囲で高くする。また、Ａｖｄｄは、ソースドライバＩＣ１４の耐圧５．５Ｖを越えることが内容に設定する。このように構成することにより、ソースドライバＩＣ１４が出力する映像信号電圧Ｖｓｉｇの振幅範囲を広くすることができ、結果的に良好な画像表示を実現できる。
図７６、図７７は、本実施例の電源回路の出力オープン機能を用いたＥＬ表示装置の検査、調整方法の説明図である。以下の実施例においても、画素構成は図３を例示して説明するが、これに限定するものではなく、電流駆動方式の画素構成、電圧駆動などのいずれの画素構成のいずれであってもよい。
図７６は、ＥＬ表示装置の輝度及びホワイトバランス、コントラストの調整方法である。図７６では、電源回路６０２の出力オープン機能を用いてスイッチＳＷ１をオフにしている。すなわち、カソード電圧Ｖｓｓは、出力されず、出力端子はハイインピーダンス状態となる。カソード電圧Ｖｓｓの出力端子のパッドＰ１に、プローブ７６４でプロービィングしている。プローブ７６４を外部電源Ｖｓｓｔ間には、電流を測定する電流計７６３を配置している。なお、調整時のカソード電圧Ｖｓｓｔ＝画像表示時のカソード電圧Ｖｓｓとする。
画素１６の駆動トランジスタ１１ａがＰチャンネルトランジスタの場合は、カソード電極をオフにして、カソード配線７６２の電流を測定する。画素１６の駆動トランジスタ１１ａがＮチャンネルトランジスタの場合は、アノード電極をオフにして、アノード配線７６１の電流を測定する。
ソースドライバ回路１４は、ゲートドライバ回路１２を制御し、画像表示状態にする。基準電流Ｉｃの大きさは、通常の１倍とする。なお、基準電流の大きさに比例して、表示画面３１の発光輝度が変化する。基準電流の大きさが１から２に変化すると、表示画面３１の輝度は、２倍になる。表示画面３１で使用する電力も２倍となる。
ＥＬ表示装置において、表示画面３１のカソード電流Ｉｓはカソード配線７６２に流れる。表示画面３１のアノード電流はアノード配線７６１に流れる。
図７６の構成では、電源回路６０２のカソード電圧の出力端子は、オフであり、外部カソード電圧Ｖｓｓｔが接続されているため、カソード配線７６２を流れる電流は、プローブ７６４、電流計７６３を経由して外部カソード電圧Ｖｓｓｔに流れる。したがって、電流計７６３で、表示画面３１で使用する電流を測定することができる。カソード電流Ｉｓを測定するのは、カソード配線７６２を流れる電流は、表示画面３１を流れる電流であるからである。アノード配線７６１を流れるアノード電流Ｉｐの一部は、ソースドライバ回路１４にプログラム電流及び出力段回路を流れる。
なお、Ｖｄｄｔ、Ｖｓｓｔは、検査又はエージング構成で外部から設定又は外部で発生機器からの電圧である。Ｖｄｄｔ、Ｖｓｓｔは、電圧値を可変する機能を有する。
ＥＬ表示装置は、カソード電流Ｉｓの大きさを発光輝度は比例の関係になる。したがって、カソード電流を測定することにより、表示画面３１の発光輝度を把握することができる。以上のことから、カソード電流を所定の電流となるように調整することにより、表示画面３１の発光輝度を調整することができる。
なお、カソード電流など表示画面に流れる電流は、電流が流れる配線にピックアップ抵抗を配置して、前記ピックアップ抵抗の両端の電圧を測定できるように構成してもよい。以上の事項は、本実施例の他の電流を測定する方式においても同様に適用できる。
図７６の実施例では、表示画面３１全体に流れるカソード電流を測定するとしたが、本実施例はこれに限定するものではない。例えば、表示画面３１の一部又は所定面積に含まれる画素のカソード電流を測定するようにしてもよい。このカソード電流で表示画面３１全体に流れるカソード電流を推定することができる。また、白ラスター表示では、画面全体が同一輝度で表示されるため、一部であっても表示画面３１全体の推定は容易だからである。
また、表示画面３１を所定面積で分割し、各分割した領域でのカソード電流を測定することにより、表示画面３１の特性分布を測定することができる。分割とは、画素列、画素行、マトリックス状が例示される。
画素１６が電圧プログラム方式の場合について説明する。カソード電流の大きさの調整（表示輝度の調整）は、表示画面３１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、ソースドライバＩＣ１４の振幅調整レジスタを制御させることにより行う。
電源（回路）ＩＣ１２はＡｖｄｄ電圧、ＶＧＨ、ＶＧＬ、Ｖｒｓｔ電圧などを適正に設定する。また、カソード電圧を測定できるように、カソード電圧Ｖｓｓ端子をオフにする。
振幅調整レジスタの制御により、上電圧と下電圧の階調アンプを変化させる。上電圧を設定する階調アンプを高く（Ｖｄｄ電圧に近く）すると、低階調が対応する黒レベルを調整することができる。下電圧を設定する階調アンプを低く（ＧＮＤ電圧に近く）すると、高階調が対応する白レベルを調整することができる。本実施例では、出力階調を最大階調に設定し、下電圧の階調アンプを変化させる。カソード電流の値が、所望値となるように下電圧の階調アンプの値を調整する。
下電圧を設定する階調アンプの出力電圧を低くすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流の大きさを電流計７６３で測定し、電流が所定値となったときに、調整完了とする。以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。
なお、電源回路６０２が出力する電圧ＶＧＨ、ＶＧＬ、Ｖｄｄは通常表示時の電圧にする。また、本実施例では、ゲートドライバ回路１２ａは、ＶＧＨ１、ＶＧＬ１電圧で動作させ、ゲートドライバ回路１２ｂは、ＶＧＨ２、ＶＧＬ２＝ＧＮＤ電圧で動作させ、ＶＧＨ１＝ＶＧＨ２とする。
以上の調整により、ホワイトバランス調整を実現でき、また、表示画面３１の発光輝度調整を実現できる。ＥＬ表示装置のコントラスト調整は、黒表示時に流れるカソード電流を調整することにより実現できる。
カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面３１に印加する最低階調番号に設定し、図１０で説明した振幅調整レジスタ１０１を制御させることにより行う。振幅調整レジスタ１０１の制御により、階調アンプ１０２Ｈを変化させる。上電圧を設定する階調アンプの出力電圧を高く（Ｖｄｄ電圧に近く）すると、黒レベルでのカソード電流Ｉｓが減少する。上電圧を設定する階調アンプの出力電流を低くすると、カソード電流が増大する。カソード電流Ｉｓの値が、所望値となったときに、調整完了とする。
次に、画素１６が電流プログラム方式の場合について説明する。カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面３１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定し、基準電流の大きさを変化させることにより行う。映像信号の階調番号（映像信号の大きさ）を一定値とは、通常最大階調番号である。基準電流の大きさを大きくすれば、カソード電流Ｉｓも大きくなり、発光輝度も高くなる。したがって、カソード電流Ｉｓの大きさを電流計７６３で測定し、電流が所定値となったときに、調整完了とする。
以上のことを、ＲＧＢで行うことにより、ホワイトバランスの調整が可能になる。ホワイトバランス調整（輝度調整）を完了した基準電流をＩｋとする。基準電流Ｉｋは、ＲＧＢで個別設定（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）する。
カソード電流Ｉｓの大きさの調整（表示輝度の調整）は、表示画面３１に印加する映像信号の階調番号（映像信号の大きさ）を一定値に設定する。
基準電流の大きさは、ホワイトバランスを調整した設定値Ｉｋ（赤（Ｒ）はＩｋｒ、緑（Ｇ）はＩｋｇ、青（Ｂ）はＩｋｂ）を維持（保持）したまま行う。
黒レベルでの映像信号の階調番号（映像信号の大きさ）は最低階調である。電流駆動では、最低階調では、プログラム電流は０である。黒レベルの調整は、ソースドライバＩＣ１４の電圧発生回路から最低階調の電圧を画素１６に印加する。最低階調の電圧は、上電圧を発生する階調アンプが出力する電位を変化させて行う。この状態で、カソード電流の大きさを電流計７６３で測定し、電流が所定値となったときに、調整完了とする。
以上の事項は、図１、図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４〜図１２８などのＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２、図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。
本発明の実施例５について説明する。
本実施例の電源回路（電源ＩＣ）６０２は、図６２、図９７に図示するように、カソード電圧Ｖｓｓをコマンドで変更することができる。図９７では、（コマンド）データ０〜３１（５ｂｉｔ）で、Ｖｓｓ電圧は、−２．０〜−５．１Ｖまで可変する設定である。可変の電圧キザミは、０．１Ｖ以下にする。０．１Ｖを越えると電圧を可変した際に、表示画面３１の輝度が発生してしまうからである。
カソード電圧Ｖｓｓの変更は、図９６に図示して説明したように、Ｓ−Ｗｉｒｅ信号により実施する。
カソード電圧Ｖｓｓの変更は、少なくとも０．１Ｖ以下のステップで実施する。この実施方法を図９８に図示している。図９８（ａ）に図示するように、パネル温度（パネルの表示領域の温度、広義には、パネルモジュール温度である。）
なお、温度センサ７１１は、ソースドライバＩＣ１４に内蔵させる。ソースドライバＩＣ１４は内蔵された温度センサ７１１の出力電圧などをアナログ−デジタル（ＤＡ）変換して温度データを取得し、Ｓ−Ｗｉｒｅ信号線を介して、温度変更データ（図９７を参照）を電源回路（電源ＩＣ）６０２に転送し、カソード電圧Ｖｓｓなどを変更あるいは可変する。また、温度センサ７１１は、電源回路（電源ＩＣ）６０２に内蔵してもよい。また、パネルモジュール３４にいずれかの箇所に温度センサ７１１を配置してもよい。
また、温度センサ７１１は、温度に対する出力が線形に出力にするものに限定されるものではない。デジタル的に階段状に出力が変化するものであってもよい。また、所定の温度に対して、出力が変化するものであってもよい。例えば、温度０℃までは、出力値が０（ロジック電圧）で、温度が０℃より小さくなると、１（ロジック電圧）に変化するものを採用してもよい。
カソード電圧Ｖｓｓは、パネル温度（℃）が低下すると、低下させる。アノード電圧Ｖｄｄは、一定値を保持している。したがって、アノード電圧Ｖｄｄとカソード電圧Ｖｓｓとの絶対値を、パネル温度が低下すると大きくしている。これは、ＥＬ素子１５の端子間電圧が、ＥＬ素子１５の温度が低下すると、大きくなるからである。
本実施例の駆動方法では、図９８のａ点以上の温度で、ＥＬ素子１５が発光に必要な端子間電圧（アノード−カソード電圧）に設定している。電圧マージンはほとんどない。パネル温度が低下すると、ＥＬ素子１５の端子間電圧が大きくなる。したがって、端子間電圧の電圧マージンがないため、そのままでは、ＥＬ素子１５の発光輝度が低下する。そこでパネル温度に基づいて、カソード電圧Ｖｓｓを低下させるのである。
図９８の実施例では、カソード電圧Ｖｓｓは、ａ点以上の温度で一定にし、ｂ点以下の温度で一定にしている。ａ点及びｂ点のパネル温度は、ＥＥＰＲＯＭ７５３（図７５）などにメモリしておき、使用する。また、ａ点、ｂ点の値は可変できるように構成する。図９８、図９９ではカソード電圧Ｖｓｓの可変した一例として、実線及び点線で図示している。もちろん、アノード電圧Ｖｄｄを温度センサ７１１の出力データ（出力値）に基づいて可変してもよいことは言うまでもない。
また、図９８、図９９において、グラフの横軸を温度としたが、温度をホトセンサ８４０の出力データ（出力値）と置き換えても良い。ホトセンサ８４０の出力データ（出力値）に基づいて、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ、ＶＧＨ、ＶＧＬ、Ａｖｄｄなどを変化させる。
なお、以上の実施例は、ソースドライバＩＣ１４に温度センサ７１１を内蔵させるとしたが、これに限定するものではなく、温度センサ７１１は、図７１に図示するように、電源回路（電源ＩＣ）６０２（若しくはソースドライバＩＣ１４）の外部にサーミスタなどの温度センサ７１１を配置又は形成し、温度センサ７１１の出力電圧などをアナログ−デジタル（ＤＡ）変換して温度データを取得し、カソード電圧Ｖｓｓなどを変更あるいは可変してもよい。
また、図８３に図示するように、パネルモジュール回路８３０に温度センサ７１１を内蔵し、温度センサ７１１の出力結果により、カソード電圧Ｖｓｓを可変することを実施してもよい。また、ｄｕｔｙ制御、最大使用階調制御を実施してもよい。
また、本実施例において、カソード電圧Ｖｓｓとアノード電圧Ｖｄｄのうち、少なくとも一方を変化させるとした。しかし、図９８、図９９に図示しているように、本実施例はこれに限定するものではなく、ＶＧＨ電圧、ＶＧＬ電圧をカソード電圧Ｖｓｓ又はアノード電圧Ｖｄｄの変化に伴って、変化させてもよい。例えば、一例としてカソード電圧Ｖｓｓが−４Ｖの時で、ＶＧＬ電圧が、−４．５Ｖである場合において、カソード電圧Ｖｓｓを−５Ｖに変化させる場合は、ＶＧＬ電圧を−５．５Ｖに変化させてもよい。また、ＶＧＨ１電圧、ＶＧＨ２電圧、ＶＧＬ１電圧、ＶＧＬ２電圧は独立に可変することが好ましいことは言うまでもない。
また、ソースドライバ回路１４のアナログ電圧Ａｖｄｄも変化させてもよい。例えば、アノード電圧Ｖｄｄが＋５Ｖの時で、ＶＧＨ電圧が、＋６．０Ｖである場合において、アノード電圧Ｖｄｄを＋５．５Ｖに変化させる場合は、ＶＧＨ電圧を＋６．５Ｖに変化させてもよい。
パネル温度が低下すると、カソード電圧Ｖｓｓを低くする。したがって、パネル温度が低下すると、パネルモジュールとして電力が増大する。電力の増大は、電源回路（電源ＩＣ）６０２の容量マージンがなくなることと意味し、また、パネルの過熱を引き起こすことなる。
本実施例は、これに対応するために、図９８（ｂ）に図示しているように、パネル温度に対応して（基づいて）、ｄｕｔｙ駆動を実施している。ｄｕｔｙ駆動は、図１２、図１３、図８３、図８４などを用いて説明をしているので、ここでは説明を省略する。
図９８（ｂ）の実線の実施例では、パネル温度が−２０℃以下で、ｄｕｔｙ比を６／８としている。パネル温度が４０℃以上では、ｄｕｔｙ比は８／８＝１であるから、−２０℃では、パネルの表示領域３１に流れる電流は、理論的には６／８となる。したがって、カソード電圧Ｖｓｓを低温度で低下させても、合わせてｄｕｔｙ駆動を実施するため、パネルの流れる電流は増大することがなく、パネルが過熱することもなく、また、電源回路（電源ＩＣ）６０２の電源容量はパネル温度が、４０℃以上の場合の容量を確保すればすむ。
図９８（ｂ）の実線の実施例では、ｄｕｔｙ比は、ｃ点以上の温度でｄｕｔｙ比＝８／８と一定にし、また、ｅ点以下のｄｕｔｙ比＝６／８と一定にしている。ｃ点及びｅ点のパネル温度とｄｕｔｙ比は、ＥＥＰＲＯＭ７５３（図７５）などにメモリしておき、使用する。またｃ点、ｅ点の値は可変できるように構成する。また、図９８（ｂ）の点線で示すようなｄｕｔｙ駆動を実施してもよい。この場合も、ｄ点のパネル温度とｄｕｔｙ比は、ＥＥＰＲＯＭ７５３（図７５）などにメモリしておき、使用する。またｄ点の値は可変できるように構成する。
図９８の実施例は、温度（℃）に対して、ｄｕｔｙ比を変化させることにより、パネルの表示領域３１に流れ込む電流を制御するものであった。しかし、本実施例はこれに限定するものはない。図９９（ｂ）は、最大に使用する階調でパネルに流れる電流を制御するものである。最大使用階調数による制御は、図８４でも説明を行っている。
以上のように、本実施例は温度センサ７１１を具備し、温度センサ７１１に出力結果に基づき、ｄｕｔｙ駆動（図８４、図９８）を実施する。また、温度センサ７１１に出力結果に基づき、最大使用階調数を制御する駆動（図８４、図９９）を実施する。また、本実施例は温度センサ７１１を具備し、温度センサ７１１に出力結果に基づき、ｄｕｔｙ駆動（図８４、図９８）、最大使用階調数を制御する駆動（図８４、図９９）の両方を同時に実施する駆動方式である。
図９９（ｂ）の実線の実施例では、パネル温度が４０℃以上で、最大使用階調（最大表示階調）を１０２４としている。つまり、１０ｂｉｔのフルレンジを用いて画像表示を行う。この場合は、表示領域３１に流れる電流は抑制されない。パネル温度が−２０℃以下では、最大使用階調（最大表示階調）を７６８としている。したがって、ガンマカーブが２乗特性あれば、表示領域３１に流れる電流は１／２近くに抑制できる場合がある。したがって、カソード電圧Ｖｓｓを低温度で低下させても、合わせて最大使用階調（最大表示階調）制御（駆動）を実施するため、パネルの流れる電流は増大することがなく、パネルが過熱することもなく、また、電源回路（電源ＩＣ）６０２の電源容量はパネル温度が、４０℃以上の場合の容量を確保すればすむ。
図９９（ｂ）の実線の実施例では、ｃ点以上の温度で最大使用階調（最大表示階調）＝１０２４と一定にし、また、ｅ点以下の最大使用階調（最大表示階調）＝７６８と一定にしている。ｃ点及びｅ点のパネル温度と最大使用階調（最大表示階調）は、ＥＥＰＲＯＭ７５３（図７５）などにメモリしておき、使用する。またｃ点、ｅ点の値は可変できるように構成する。また、図９９（ｂ）の点線で示すような最大使用階調（最大表示階調）制御を実施してもよい。この場合も、ｄ点のパネル温度と最大使用階調（最大表示階調）は、ＥＥＰＲＯＭ７５３（図７５）などにメモリしておき、使用する。またｄ点の値は可変できるように構成する。
なお、以上の実施例は、ソースドライバＩＣ１４に温度センサ７１１を内蔵させるとしたが、これに限定するものではなく、温度センサ７１１は、図７１に図示するように、電源回路（電源ＩＣ）６０２（若しくはソースドライバＩＣ１４）の外部にサーミスタなどの温度センサ７１１を配置又は形成し、温度センサ７１１の出力電圧などをアナログ−デジタル（ＤＡ）変換して温度データを取得し、カソード電圧Ｖｓｓなどを変更あるいは可変してもよい。また、図８３に図示するように、パネルモジュール回路８３０に温度センサ７１１を内蔵し、温度センサ７１１の出力結果により、カソード電圧Ｖｓｓを可変することを実施してもよい。また、ｄｕｔｙ制御、最大使用階調制御を実施してもよい（図９８、図９９）。
また、温度センサ７１１の出力結果を画面の明るさ制御（図１００、図１０１）と連動させてもよい。例えば、温度が−２０℃以下と低く、パネルの消費電力が大きい場合で、周囲照度が低い（ホトセンサ８４０の出力が小さい）場合は、図９８で指定するｄｕｔｙ比よりも小さくする（例えば、ｄｕｔｙ比６／８を５／８とする）。また、図９９で指定する最大表示（使用）階調を小さくする（例えば、最大表示階調７６８を６５０）ことが例示される。
以上の事項は、図１、図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４〜図１２８などのＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２、図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。
本発明の実施例６について説明する。
図１３０にホトセンサ７１１の出力結果に基づき、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを可変した実施例を図示している。ホトセンサ７１１の出力値（出力データ）が１０Ｌｘ以下と小さい場合は、表示画面３１の輝度を低下させる。したがって、ＥＬ素子１５に流す最大電流は低下させることができる。そのため、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ又は、アノード電圧Ｖｄｄ−カソード電圧Ｖｓｓの電位差を小さくすることができる。
一方、ホトセンサ７１１の出力値（出力データ）が５０００Ｌｘ以上と大きい場合は、表示画面３１の輝度を高くする。したがって、ＥＬ素子１５に流す最大電流は高くなるため、ＥＬ素子１５の端子間電圧も高くなる。そのため、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓ又は、アノード電圧Ｖｄｄ−カソード電圧Ｖｓｓの電位差を大きくする。
なお、図１３０の実施例は、最大表示階調数に対する制御の実施例であるが、図９８のように、ｄｕｔｙ駆動に対しても実施してもよい。また、図９８、図９９の実施例とホトセンサ７１１の出力結果に基づく制御とを組み合わせもよい。
また、ホトセンサ７１１の反応時定数は、１秒以上にすることが好ましい。
以上のように、本実施例はホトセンサ８４０を具備し、ホトセンサ８４０に出力結果に基づき、ｄｕｔｙ駆動（図８４、図９８）を実施する。また、ホトセンサ８４０に出力結果に基づき、最大（使用）表示階調数を制御する駆動（図８４、図９９）を実施する。また、本実施例はホトセンサ８４０を具備し、ホトセンサ８４０に出力結果に基づき、ｄｕｔｙ駆動（図８４、図９８）、最大使用階調数を制御する駆動（図８４、図９９）の両方を同時に実施する駆動方式である。また、同時に、カソード電圧制御（図９７）を実施してもよい。
なお、図９８の実施例では、パネル温度に対応して（基づいて）、カソード電圧Ｖｓｓを可変するとしたが、本実施例はこれに限定されるものではない。カソード電圧Ｖｓｓを可変するのは、駆動トランジスタ１１ａがＰチャンネルトランジスタの場合である。駆動トランジスタ１１ａがＮチャンネルトランジスタである場合は、アノード電圧を可変する必要がある。つまり、本実施例は、パネル温度に対応させて、アノード電圧Ｖｄｄとカソード電圧Ｖｓｓのうち、少なくとも温度に対応させて可変するものである。また、アノード電圧Ｖｄｄとカソード電圧Ｖｓｓの電位差を温度に対応させて可変（調整あるいは設定）するものである。
本実施例の駆動方法では、パネル温度が低下すると、ＥＬ素子１５の端子間電圧が大きくなり、ＥＬ素子１５の端子間電圧の電圧マージンがないため、ＥＬ素子１５の発光輝度が低下する。そこでパネル温度に基づいて、カソード電圧Ｖｓｓを低下させるとした。しかし、カソード電圧Ｖｓｓを低下させると、カソード電流は一定であるが、アノード電圧Ｖｄｄ−カソード電圧Ｖｓｓの電位差が大きくなり、電力が増加する。そのため、パネル温度が低下すると、カソード電圧Ｖｓｓを上昇させ（アノード電圧Ｖｄｄ−カソード電圧Ｖｓｓの電位差を小さくし）、カソード電流を少なくして、ＥＬ表示装置の電力増加を抑制する方式も考えられる。以上のように、本実施例の駆動方式は、パネル温度により、ＥＬ表示装置（表示領域３１で使用する）の電力を制御する駆動方式である。
なお、以上の実施例では、パネル温度（ＥＬ素子１５の温度）が低下すると、ＥＬ素子１５の端子間電圧が大きくなるとした。しかし、パネル温度（ＥＬ素子１５の温度）が低下すると、ＥＬ素子１５の端子間電圧が小さくなる場合は、先の実施例と逆の制御を実施すればよいことは言うまでもない。以上のように、本実施例の駆動方式は、パネル温度により、ＥＬ表示装置（表示領域３１で使用する）の電力を制御する駆動方式である。
以上の事項は、図１の画素構成のＥＬ表示パネルあるいはＥＬ表示装置だけではなく、他の画素構成（図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４〜図１２８など）のＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。
また、以上の実施例は、本明細書で記載した他の駆動方式、構成に適用できることは言うまでもない。また、ＥＬ表示装置あるいはＥＬ表示パネルを用いた機器（例えば、図７、図８、図９など）に適用できることは言うまでもない。
本実施例のＥＬ表示装置は、図８３にも図示しているように、外光の強弱を取得するホトセンサ８４０を具備している。ホトセンサ８４０の出力により外光（基本的には、表示領域３１を照明する光の強さ、表示領域３１に入射する光）により、表示画面３１の明るさを変化させる。図１００に示すパネルの明るさとは、パネルの表示領域３１の最大輝度が該当する。また、パネルの表示領域３１から出射する光束量が該当する。
図１００のグラフの横軸は、ホトセンサ８４０の出力電流を電流−電圧変換を行い、アナログ−デジタル変換（ＡＤ変換）を行ったものである。
図１００に図示するように、ＡＤ変換の値が、Ｌ１より小さければ、パネルの明るさは、Ｂ１する。ＡＤ変換の値が、Ｌ２より小さければ、パネルの明るさは、Ｂ２する。ＡＤ変換の値が、Ｌ３より小さければ、パネルの明るさは、Ｂ３する。ＡＤ変換の値が、Ｌ４より小さければ、パネルの明るさは、Ｂ４する。ＡＤ変換の値が、Ｌ４より大きければ、パネルの明るさは、Ｂ５する。Ｌ１〜Ｌ４の個数、値及びＢ１〜Ｂ５の個数、値は、ＥＥＰＲＯＭ７５３（図７５）などにメモリしておき、使用する。
外光は、急変することが多い。したがって、急な変化が発生しても、パネルの明るさが追従しないようにする必要がある。
この課題に対応するため、図１０１に図示するように、外光照度（外光の強さ）を加算平均（実線で示す）し、加算平均した結果を移動平均（点線で示す）処理している。図１０１の実施例での移動平均は、２つの加算平均の結果を用いて移動平均処理を行った例である。移動平均処理は、２つデータの平均、３つのデータの平均、６つのデータの平均など、移動平均数は可変できるようにする。移動平均した結果を用いて、パネルの明るさを決定する。
なお、図８３に図示しているように、ホトセンサ８４０の出力に基づいて、ｄｕｔｙ駆動、最大使用階調制御、基準電流制御、カソード（アノード）電圧制御を実施する。つまり、図１００、図１０１の制御と図８３、図８４、図９８、図９９などの制御を組み合わせて実施する。
なお、ホトセンサ８４０は、図７３に図示するように、電源回路（電源ＩＣ）６０２に作用させて、電源回路（電源ＩＣ）６０２の出力電圧（アノード電圧、カソード電圧）などを可変してもよい（図９７）。また、図９６に図示するように、ホトセンサ８４０の出力をソースドライバＩＣ１４に取り込み、ソースドライバＩＣ１４でホトセンサ８４０の出力電流（電圧）をＡＤ変換してもよい。ソースドライバＩＣ１４は、ＡＤ変換結果に基づき、ｄｕｔｙ駆動、最大使用階調制御、基準電流制御、ガンマカーブ制御、カソード電圧（アノード電圧）制御を実施する（図１２、図１３、図６２、図８４、図９７、図９８、図９９、図１００、図１０１）。
また、以上の実施例は、本明細書で記載した他の駆動方式、構成に適用できることは言うまでもない。また、ＥＬ表示装置あるいはＥＬ表示パネルを用いた機器（例えば、図７、図８、図９など）に適用できることは言うまでもない。
また、ホトセンサ８４０の出力結果に基づいて、ガンマカーブを変化することも有効である。特にＥＬ表示パネルでは、屋内では良好な画像表示を実現できるが、屋外では低階調部は見えない。ＥＬ表示パネルは自発光のためである。そこで、外光の強弱に対応させて、ガンマカーブを変化させてもよい。ガンマカーブの切り替えは、ユーザーがスイッチを操作することにより切り替えるようにしてもよい。ガンマカーブは、外光が強い時は、ガンマ乗数を小さくし、画面全体を明るくする。
なお、外光の強弱に対応させて、ガンマカーブを切り替えるとしたが、これに限定するものではない。図８３の演算回路（加算、重み付けなど）の機能を用いて、ガンマカーブを変更してもよいことは言うまでもない。
また、パネルの明るさは、ユーザーがボタンで切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、表示輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。また、外部のマイコンなどにより、ｄｕｔｙ比カーブ、傾きなどを書き換えるように構成することが好ましい。また、メモリされた複数のｄｕｔｙ比カーブ（図８４、図９８とその説明などを参照のこと）から１つを選択できるように構成することが好ましい。
なお、ｄｕｔｙ比カーブなどの選択は、ＡＰＬレベル、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）の１つあるいは複数を加味して行うことが好ましいことは言うまでもない（図８２、図８３、図８４とその説明を参照のこと）。
本実施例の表示パネル（表示装置）において、ブライトネス調整は、ｄｕｔｙ比制御あるいは基準電流比制御、最大使用階調制御などにより実施する。また、外光の強さをホトセンサで検出し、オートマチックに調整する方式でもよい。以上の事項は、コントラスト調整などにも適用できることは言うまでもない。また、ｄｕｔｙ比制御にも適用できることは言うまでもない。また、図９９で説明した最大表示階調の駆動方式も適用できることは言うまでもない。
以上の事項は、図１の画素構成のＥＬ表示パネルあるいはＥＬ表示装置だけではなく、他の画素構成（図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４〜図１２８など）のＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２、図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。
また、以上の実施例は、本明細書で記載した他の駆動方式、構成に適用できることは言うまでもない。また、ＥＬ表示装置あるいはＥＬ表示パネルを用いた機器（例えば、図７、図８、図９など）に適用できることは言うまでもない。
本発明の実施例７について説明する。
次に、本実施例の駆動方式を実施するＥＬ表示装置を表示ディスプレイとして用いた実施例７の表示機器（ＥＬ表示装置）について説明をする。
図７はＥＬ表示装置の一例である情報端末装置の携帯電話の平面図である。筐体７３にアンテナ７１などが取り付けられている。７２ａは、表示画面の明るさを変化させる切換キー、７２ｂは電源オン／オフキー、７２ｃがゲートドライバ回路１２ｂの動作フレームレートを切り替えるキーである。７５はホトセンサである。ホトセンサ７５は、外光の強弱にしたがって、ｄｕｔｙ比などを変化させて、表示画面２２の輝度を自動調整する。
図８はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部８３とビデオカメラ本体７３と具備している。本実施例のＥＬ表示パネルは表示モニター７４としても使用されている。表示画面２２は支点８１で角度を自由に調整できる。表示画面２２を使用しない時は、格納部８３に格納される。
本実施例のＥＬ表示パネルあるいはＥＬ表示装置などはビデオカメラだけでなく、図９に示すような電子カメラにも適用することができる。本実施例のＥＬ表示装置はカメラ本体９１に付属されたモニター２２として用いる。カメラ本体９１にはシャッタ９３の他、スイッチ７２ａ、７２ｃが取り付けられている。
変更例
本発明の変更例について説明する。
なお、本明細書で説明した本実施例の技術的思想は相互に組み合わせることができる。例えば、図１のコンデンサ１９ｂを形成する実施例と、図１６の複数のソース信号線を形成した実施例の組み合わせが例示される。また、図１のコンデンサ１９ｂを形成する実施例と、図３１の電流源３１２を使用する実施例との組み合わせが例示される。
また、図１のコンデンサ１９ｂを形成する実施例と、図３２のコンデンサ１９ｂを形成する実施例との組み合わせが例示される。また、図１のコンデンサ１９ｂを形成する画素構成の実施例、図４５、図４８の駆動方法との組み合わせが例示される。
また、図３１と図４２あるいは図４５の構成の組み合わせが例示される。また、図５に図示して説明しているように、リセット電圧Ｖｒｓｔを前段（１つ前の画素行）の映像信号電圧を書き込むゲート信号線１７ａが選択されたとき、リセット電圧Ｖｒｓｔが該当画素に書き込む構成あるいは方式は、本発明の他の実施例に適用できることも言うまでもない。
以上、２つの組み合わせだけでなく、３つ以上の技術的思想の組み合わせが例示される。例えば、図５と図４と図５５の組み合わせが例示される。図５と図４２と図１３の組み合わせも例示される。以上のように本発明は本明細書に記載された実施例と適時組み合わせて他の実施例を構成できる。
また、画素構成あるいは駆動方法だけでなく、例えば、図６あるいは図３にドライバ構成なども適時、各構成あるいは駆動方法に組み合わせることができる。また、画素構成あるいは駆動方法だけでなく、図１２あるいは図１３に他の駆動方法なども適時、各構成あるいは駆動方法に組み合わせることができる。
以上の事項は、図１の画素構成のＥＬ表示パネルあるいはＥＬ表示装置だけではなく、他の画素構成（図４、図５、図１０、図１１、図２５、図２９、図３１、図３３、図３５、図３７、図４２、図４６、図５２、図５４、図５５、図５８、図５９、図８６、図９０、図９１、図９２、図９３、図９４、図９５、図１１３、図１２３、図１２４、図１２５、図１２６、図１２７、図１２８など）のＥＬ表示パネルあるいはＥＬ表示装置にも適用できることは言うまでもない。
以上の事項は他の実施例においても同様である。例えば、図１２、図１３、図１４〜図４１、図６１、図７５、図７６、図７７、図７８、図７９、図８３、図８４、図８５、図９８、図９９、図１００、図１０１などの方法あるいは方式、図７、図８、図９、図６０、図８３、図９６、図９９、図１００、図１０１、図１０２、図１０３、図１０４、図１０６、図１０７、図１０８、図１０９、図１１０、図１１１、図１１２、図１２９の構成あるいは構造あるいは方法に関しても先に例示したあるいは本明細書に記載した画素構成と組み合わせて実施することができることは言うまでもない。
なお、以上の構成あるいは駆動方法、また複数の構成あるいは駆動方法を組み合わせたものを図７、図８、図９などに適用したものも本発明の範疇である。
本発明に係るＥＬ表示装置は、オフセットキャンセル期間を十分に確保できるため、良好なオフセットキャンセルを実現できる。そのため、駆動トランジスタ１１ａの特性バラツキが発生しても、特性バラツキをキャンセルすることができ、良好な画像表示を実現できる。
１１ トランジスタ（ＴＦＴ）
１２ ゲートドライバＩＣ（回路）
１４ ソースドライバ回路（ＩＣ）
１５ ＥＬ（素子）
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ 蓄積容量（付加コンデンサ、付加容量）
３１ 表示画面
３２ レベルシフト回路
５１ インバータ回路
７１ アンテナ
７２ キー
７３ 筐体
７４ 表示パネル
７５ ホトセンサ

Claims (18)

  1. ＥＬ素子を有する画素がマトリックス状に複数配置された表示画面を有するＥＬ表示装置であって、
    映像信号電圧を出力するソースドライバ回路と、
    前記表示画面の中の画素を選択するゲートドライバ回路と、
    前記映像信号電圧を保持する第１のコンデンサと、
    前記画素の前記ＥＬ素子に電流を供給する駆動トランジスタと、
    を有し、
    前記映像信号電圧を前記駆動トランジスタに印加して所定動作を行うと共に、前記第１のコンデンサに前記映像信号電圧を書込み、
    前記第１のコンデンサに保持された前記映像信号電圧により、オフセットキャンセル動作を行う、
    ことを特徴とするＥＬ表示装置。
  2. ＥＬ素子を有する画素がマトリックス状に複数配置された表示画面を有するＥＬ表示装置であって、
    映像信号電圧を出力するソースドライバ回路と、
    前記表示画面の中の画素を選択するゲートドライバ回路と、
    動作用信号電圧を保持する第１のコンデンサと、
    前記画素の前記ＥＬ素子に電流を供給する駆動トランジスタと、
    を有し、
    前記動作用信号電圧を、前記駆動トランジスタを介して前記画素に印加して所定動作を行うと共に、前記第１のコンデンサに前記動作用信号電圧を書込み、
    前記動作用信号電圧の印加を停止した後、前記第１のコンデンサに書き込まれた前記動作用信号電圧により、前記所定動作を継続する、
    ことを特徴とするＥＬ表示装置。
  3. 前記各画素にリセット電圧を印加する第１のスイッチトランジスタが形成され、
    前記第１のスイッチトランジスタはマルチゲート構造である、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  4. 前記ＥＬ素子に流れる電流経路に、第２のスイッチトランジスタが形成され、
    前記第２のスイッチトランジスタをオン／オフ制御することにより、前記表示画面に帯状の非表示領域を発生させ、
    前記非表示領域が１フレーム周期で前記表示画面を移動させる、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  5. 前記各画素に前記映像信号電圧を印加する第３のスイッチトランジスタが形成され、
    前記第３のスイッチトランジスタのゲート端子と、前記第３のスイッチトランジスタのドレイン端子間に、第２のコンデンサが形成されている、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  6. 前記ゲートドライバ回路、又は、前記ゲートドライバ回路の入力段にレベルシフト回路が形成され、
    前記ソースドライバ回路から出力された信号が、前記レベルシフト回路でレベルシフトして前記ゲートドライバ回路に入力される、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  7. 前記ゲートドライバ回路は、Ｐチャンネルトランジスタ又はＮチャンネルトランジスタで構成されている、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  8. 前記ソースドライバ回路は、半導体ＩＣであり、
    前記ソースドライ回路は、前記表示画面が形成された基板に実装され、
    前記ソースドライバ回路と前記基板の間に遮光膜が形成されている、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  9. マトリックス状の同じ列に配置された複数の前記画素に対して、第１のソース信号線と第２のソース信号線が形成され、
    前記第１のソース信号線によって第１の映像信号電圧が印加される前記画素と、前記第２のソース信号線によって第２の映像信号電圧が印加される前記画素とが異なる、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  10. 温度センサと、前記ＥＬ素子に印加する電圧を発生する電圧発生回路とを更に有し、
    前記温度センサの出力に基づいて前記電圧発生回路が前記電圧を可変する、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  11. 温度センサを更に有し、
    前記温度センサの出力に基づいて、前記表示画面で使用する最大表示階調を可変する、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  12. 前記温度センサが前記ソースドライバ回路に内蔵されている、
    ことを特徴とする請求項１０又は１１に記載のＥＬ表示装置。
  13. 前記ソースドライバ回路は、ソース信号線を選択する選択スイッチ回路が複数内蔵されている、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  14. 外光の明るさを検出するホトセンサを更に有し、
    前記ホトセンサの出力に基づいて、前記表示画面の明るさを可変する、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  15. 前記画素に印加するリセット電圧の発生回路を更に有し、
    前記リセット電圧は、前記映像信号電圧に基づいて可変する、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  16. 前記画素が複数の色から構成され、前記画素の画素電極の面積が、色によって異なる、
    ことを特徴とする請求項１又は２に記載のＥＬ表示装置。
  17. 前記動作用信号電圧が、前記映像信号電圧であり、前記所定の動作がオフセットキャンセル動作である、
    ことを特徴とする請求項２に記載のＥＬ表示装置。
  18. 前記動作用信号電圧が、リセット信号電圧であり、前記所定の動作がリセット動作である、
    ことを特徴とする請求項２に記載のＥＬ表示装置。
JP2009011791A 2008-02-13 2009-01-22 Ｅｌ表示装置 Pending JP2009276744A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009011791A JP2009276744A (ja) 2008-02-13 2009-01-22 Ｅｌ表示装置
US12/361,069 US20090201231A1 (en) 2008-02-13 2009-01-28 El display device
KR1020090011434A KR101033365B1 (ko) 2008-02-13 2009-02-12 Ｅｌ 표시 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008031284 2008-02-13
JP2008033399 2008-02-14
JP2008105475 2008-04-15
JP2009011791A JP2009276744A (ja) 2008-02-13 2009-01-22 Ｅｌ表示装置

Publications (2)

Publication Number Publication Date
JP2009276744A true JP2009276744A (ja) 2009-11-26
JP2009276744A5 JP2009276744A5 (ja) 2011-01-06

Family

ID=40938467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011791A Pending JP2009276744A (ja) 2008-02-13 2009-01-22 Ｅｌ表示装置

Country Status (3)

Country Link
US (1) US20090201231A1 (ja)
JP (1) JP2009276744A (ja)
KR (1) KR101033365B1 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258227A (ja) * 2008-04-14 2009-11-05 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2012063734A (ja) * 2010-09-14 2012-03-29 Samsung Mobile Display Co Ltd 画素、有機電界発光表示装置及びその駆動方法
JP2013109868A (ja) * 2011-11-18 2013-06-06 Panasonic Corp 表示装置の製造方法、および表示装置
JP2013117725A (ja) * 2011-12-05 2013-06-13 Lg Display Co Ltd 有機発光ダイオード表示装置及びその駆動方法
JP2014071450A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 有機発光表示装置及びその残像消去方法
US8830145B2 (en) 2011-09-13 2014-09-09 Samsung Display Co., Ltd. Pixel circuit and display device
WO2015063988A1 (ja) * 2013-10-30 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
US9047823B2 (en) 2012-09-28 2015-06-02 Lg Display Co., Ltd. Organic light emitting display and method of erasing afterimage thereof
WO2016059756A1 (ja) * 2014-10-16 2016-04-21 株式会社Ｊｏｌｅｄ 表示装置
JP2016095534A (ja) * 2016-01-27 2016-05-26 セイコーエプソン株式会社 電気光学装置、および電子機器
US9633598B2 (en) 2013-05-07 2017-04-25 Samsung Display Co., Ltd. Pixel circuit and driving method thereof
KR101794648B1 (ko) 2010-12-28 2017-11-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP2018151668A (ja) * 2008-03-05 2018-09-27 株式会社半導体エネルギー研究所 電子機器
WO2019058474A1 (ja) * 2017-09-21 2019-03-28 シャープ株式会社 表示装置およびその駆動方法
WO2019058538A1 (ja) * 2017-09-25 2019-03-28 シャープ株式会社 表示装置およびその駆動方法
US10283045B2 (en) 2016-01-26 2019-05-07 Japan Display Inc. Display device
CN110599959A (zh) * 2019-08-08 2019-12-20 南京中电熊猫平板显示科技有限公司 触发驱动电路及显示装置
CN112216244A (zh) * 2020-10-30 2021-01-12 上海天马有机发光显示技术有限公司 显示面板及其驱动方法和显示模组
KR20220043107A (ko) 2019-07-31 2022-04-05 소니그룹주식회사 표시 장치
US11837175B2 (en) 2021-10-05 2023-12-05 Samsung Electronics Co., Ltd. Display apparatus and controlling method for the same
US11908408B2 (en) 2020-07-29 2024-02-20 Sharp Kabushiki Kaisha Display device and driving method therefor

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US7907137B2 (en) * 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
KR100967142B1 (ko) * 2006-08-01 2010-07-06 가시오게산키 가부시키가이샤 표시구동장치 및 표시장치
US8058700B1 (en) * 2007-06-07 2011-11-15 Inpower Llc Surge overcurrent protection for solid state, smart, highside, high current, power switch
JP2010002795A (ja) * 2008-06-23 2010-01-07 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010091720A (ja) * 2008-10-07 2010-04-22 Sony Corp 表示装置、表示駆動方法
JP5310244B2 (ja) * 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法
JP5218269B2 (ja) * 2009-05-13 2013-06-26 ソニー株式会社 表示装置および駆動制御方法
JP2010281914A (ja) * 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010281993A (ja) 2009-06-04 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
KR101084172B1 (ko) * 2009-09-02 2011-11-17 삼성모바일디스플레이주식회사 감마 필터 기준 전압 출력 장치, 디스플레이 장치 및 그 구동 방법
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
JP5721994B2 (ja) * 2009-11-27 2015-05-20 株式会社ジャパンディスプレイ 放射線撮像装置
WO2011070722A1 (ja) * 2009-12-10 2011-06-16 パナソニック株式会社 表示装置用駆動回路及び表示装置の駆動方法
KR101040786B1 (ko) * 2009-12-30 2011-06-13 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN102714026B (zh) 2010-01-24 2016-09-14 株式会社半导体能源研究所 显示装置
JPWO2011092769A1 (ja) * 2010-02-01 2013-05-30 パナソニック株式会社 演算増幅回路、信号駆動装置、表示装置及びオフセット電圧調整方法
WO2011105086A1 (ja) * 2010-02-26 2011-09-01 ローム株式会社 発光素子の駆動回路およびそれを用いた発光装置、ディスプレイ装置
KR101152504B1 (ko) 2010-06-21 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101758771B1 (ko) * 2010-07-20 2017-08-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101682690B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2012027983A (ja) * 2010-07-23 2012-02-09 Elpida Memory Inc 半導体装置
KR101747969B1 (ko) 2010-12-28 2017-06-15 엘지디스플레이 주식회사 액정표시장치
US9053665B2 (en) * 2011-05-26 2015-06-09 Innocom Technology (Shenzhen) Co., Ltd. Display device and control method thereof without flicker issues
KR101870925B1 (ko) 2011-06-30 2018-06-26 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103503056B (zh) * 2011-08-09 2015-12-09 株式会社日本有机雷特显示器 图像显示装置的驱动方法
KR101476880B1 (ko) * 2011-09-29 2014-12-29 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR101850994B1 (ko) * 2011-11-18 2018-04-23 삼성디스플레이 주식회사 표시 장치의 휘도 조절 방법 및 이를 이용한 표시 장치
TWI463457B (zh) * 2012-08-14 2014-12-01 Novatek Microelectronics Corp 呈現顯示器之資料通道錯誤率的方法
CN103854596A (zh) * 2012-11-29 2014-06-11 利亚德光电股份有限公司 Led显示器
KR102024064B1 (ko) 2013-01-15 2019-09-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140096862A (ko) * 2013-01-29 2014-08-06 삼성디스플레이 주식회사 화소, 이를 포함하는 유기 전계 발광 표시 장치 및 이의 구동 방법
KR20140111502A (ko) * 2013-03-11 2014-09-19 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
CN103247262B (zh) * 2013-04-28 2015-09-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102022519B1 (ko) * 2013-05-13 2019-09-19 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103280187B (zh) * 2013-06-09 2015-12-23 上海和辉光电有限公司 像素排列显示方法、装置及oled显示器
US9734756B2 (en) * 2013-10-18 2017-08-15 Apple Inc. Organic light emitting diode displays with reduced leakage current
US20150145849A1 (en) * 2013-11-26 2015-05-28 Apple Inc. Display With Threshold Voltage Compensation Circuitry
CN105960670B (zh) * 2013-12-05 2017-11-10 伊格尼斯创新公司 像素电路和提取电路参数并提供像素内补偿的方法
KR20150070718A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 유기전계 발광 표시장치
TWI512707B (zh) * 2014-04-08 2015-12-11 Au Optronics Corp 畫素電路及採用此畫素電路之顯示裝置
US9230346B2 (en) * 2014-05-21 2016-01-05 Himax Technologies Limited Programmable gamma circuit for gamma correction
KR20150142943A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104078005B (zh) * 2014-06-25 2017-06-09 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
KR101648571B1 (ko) * 2014-07-16 2016-08-18 엘지디스플레이 주식회사 인 셀 터치 타입의 표시장치
US10186187B2 (en) * 2015-03-16 2019-01-22 Apple Inc. Organic light-emitting diode display with pulse-width-modulated brightness control
US10102794B2 (en) * 2015-06-09 2018-10-16 X-Celeprint Limited Distributed charge-pump power-supply system
CN104867454A (zh) * 2015-06-10 2015-08-26 深圳市华星光电技术有限公司 用于amoled分区驱动的控制电路及控制方法
KR102431363B1 (ko) * 2015-06-30 2022-08-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102448034B1 (ko) * 2015-11-23 2022-09-28 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN106935200A (zh) * 2015-12-29 2017-07-07 上海和辉光电有限公司 有机发光显示装置及其驱动方法
CN105528996B (zh) * 2016-01-29 2018-04-10 深圳市华星光电技术有限公司 像素补偿电路、方法、扫描驱动电路及平面显示装置
CN105469744B (zh) * 2016-01-29 2018-09-18 深圳市华星光电技术有限公司 像素补偿电路、方法、扫描驱动电路及平面显示装置
CN105679243B (zh) * 2016-03-17 2019-01-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
JP6793331B2 (ja) * 2016-07-29 2020-12-02 パナソニックＩｐマネジメント株式会社 信号受信装置、点灯システム、照明器具、及び照明システム
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
KR102636682B1 (ko) * 2016-12-21 2024-02-15 엘지디스플레이 주식회사 표시장치와 그 구동방법
US10235962B2 (en) 2016-12-23 2019-03-19 Microsoft Technology Licensing, Llc Techniques for robust reliability operation of a thin-film transistor (TFT) display
CN106531067B (zh) * 2016-12-23 2019-08-30 上海天马有机发光显示技术有限公司 一种像素电路及其显示装置
KR20180075826A (ko) * 2016-12-27 2018-07-05 전자부품연구원 대화면 디스플레이용 분할형 tft 소자 구조 및 그의 불량 tft 처리 방법
US11380260B2 (en) * 2017-04-07 2022-07-05 Apple Inc. Device and method for panel conditioning
JP6971078B2 (ja) * 2017-08-01 2021-11-24 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置
US11049445B2 (en) * 2017-08-02 2021-06-29 Apple Inc. Electronic devices with narrow display borders
CN107565049B (zh) * 2017-08-25 2019-11-01 京东方科技集团股份有限公司 Amoled显示面板及其制备方法
CN107481667B (zh) * 2017-08-25 2019-11-05 上海天马有机发光显示技术有限公司 一种有机电致发光显示面板、其驱动方法及显示装置
WO2019053769A1 (ja) * 2017-09-12 2019-03-21 シャープ株式会社 表示装置およびその駆動方法
KR102450894B1 (ko) * 2017-11-10 2022-10-05 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법
KR102562071B1 (ko) * 2017-12-29 2023-08-01 엘지디스플레이 주식회사 서브픽셀, 데이터 구동 회로 및 디스플레이 장치
CN108053789B (zh) * 2018-02-12 2021-02-05 合肥鑫晟光电科技有限公司 显示装置、栅极驱动器及其控制方法
KR102533763B1 (ko) 2018-03-27 2023-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US10580352B2 (en) 2018-07-03 2020-03-03 Facebook Technologies, Llc Testing of micro light emitting diodes (LEDs) using probe pads
CN112334782A (zh) * 2018-07-03 2021-02-05 脸谱科技有限责任公司 使用探头焊盘测试微型发光二极管（led）
KR102589012B1 (ko) * 2018-11-06 2023-10-16 삼성디스플레이 주식회사 유기 발광 표시 장치의 센싱 동작 수행 방법, 및 유기 발광 표시 장치
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN111261112B (zh) * 2020-03-20 2021-05-14 合肥京东方卓印科技有限公司 像素驱动电路、显示面板、显示装置及像素驱动方法
KR20220008984A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 표시 장치
CN111754920A (zh) * 2020-07-17 2020-10-09 武汉华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN111862890B (zh) * 2020-08-28 2022-05-24 武汉天马微电子有限公司 显示面板及其驱动方法及显示装置
CN112037711A (zh) * 2020-09-11 2020-12-04 京东方科技集团股份有限公司 显示面板的驱动装置及其驱动方法、显示装置
KR20220085245A (ko) * 2020-12-15 2022-06-22 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동방법
CN113314073B (zh) * 2021-05-17 2022-04-08 上海天马微电子有限公司 显示面板及显示装置
KR20230124160A (ko) * 2022-02-17 2023-08-25 삼성디스플레이 주식회사 화소 및 표시 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328390A (ja) * 2001-02-23 2002-11-15 Citizen Watch Co Ltd 液晶表示装置および走査電極駆動ｉｃ
JP2003255897A (ja) * 2002-03-05 2003-09-10 Nec Corp 画像表示装置及び該画像表示装置に用いられる制御方法
JP2006071919A (ja) * 2004-09-01 2006-03-16 Sharp Corp 表示装置およびその駆動方法
JP2006326828A (ja) * 2005-05-23 2006-12-07 Hilti Ag 電動打ち込み装置
JP2007187779A (ja) * 2006-01-12 2007-07-26 Seiko Epson Corp 電子回路、電子装置、その駆動方法および電子機器
WO2007108149A1 (ja) * 2006-03-20 2007-09-27 Sharp Kabushiki Kaisha 表示装置及びその駆動方法
JP2007334178A (ja) * 2006-06-19 2007-12-27 Seiko Epson Corp 電子回路、その駆動方法、電子装置および電子機器
JP2008030635A (ja) * 2006-07-28 2008-02-14 Bridgestone Corp 空気入りタイヤ及びその製造方法
JP2008040443A (ja) * 2006-08-08 2008-02-21 Samsung Sdi Co Ltd 有機電界発光表示装置
WO2008152793A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation 画像表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330060A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 表示装置及び表示装置に用いるサンプルホールド増幅器
WO2002075709A1 (fr) 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Circuit permettant d'actionner un element electroluminescent a matrice active
KR100572428B1 (ko) * 2001-09-07 2006-04-18 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 패널, 그 구동 방법 및 ｅｌ 표시 장치
KR100912320B1 (ko) * 2001-09-07 2009-08-14 파나소닉 주식회사 Ｅｌ 표시 장치
CN1559064A (zh) * 2001-09-25 2004-12-29 ���µ�����ҵ��ʽ���� El显示面板和使用它的el显示装置
JP3930332B2 (ja) * 2002-01-29 2007-06-13 富士通株式会社 集積回路、液晶表示装置、及び信号伝送システム
CN1666242A (zh) * 2002-04-26 2005-09-07 东芝松下显示技术有限公司 用于场致发光显示屏的驱动电路
US7180513B2 (en) * 2002-04-26 2007-02-20 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
US7561147B2 (en) * 2003-05-07 2009-07-14 Toshiba Matsushita Display Technology Co., Ltd. Current output type of semiconductor circuit, source driver for display drive, display device, and current output method
KR100560780B1 (ko) * 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
KR100913452B1 (ko) * 2003-12-02 2009-08-25 도시바 모바일 디스플레이 가부시키가이샤 자기 발광형 표시 장치
JP4182919B2 (ja) 2004-05-28 2008-11-19 ソニー株式会社 画素回路および表示装置
KR100748739B1 (ko) * 2005-01-28 2007-08-13 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 해당 ｅｌ 표시 장치의 구동 방법
US20060290611A1 (en) * 2005-03-01 2006-12-28 Toshiba Matsushita Display Technology Co., Ltd. Display device using self-luminous element and driving method of same
US7626565B2 (en) * 2005-03-01 2009-12-01 Toshiba Matsushita Display Technology Co., Ltd. Display device using self-luminous elements and driving method of same
JP2006317696A (ja) * 2005-05-12 2006-11-24 Sony Corp 画素回路および表示装置、並びに画素回路の制御方法
US20070029940A1 (en) * 2005-06-16 2007-02-08 Toshiba Matsushita Display Technology Co., Ltd Driving method of display device using organic self-luminous element and driving circuit of same
KR100666640B1 (ko) * 2005-09-15 2007-01-09 삼성에스디아이 주식회사 유기 전계발광 표시장치
AU2007100459A4 (en) * 2006-07-14 2007-06-28 Moose Enterprise Pty Ltd Bead dispenser
KR101031694B1 (ko) * 2007-03-29 2011-04-29 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328390A (ja) * 2001-02-23 2002-11-15 Citizen Watch Co Ltd 液晶表示装置および走査電極駆動ｉｃ
JP2003255897A (ja) * 2002-03-05 2003-09-10 Nec Corp 画像表示装置及び該画像表示装置に用いられる制御方法
JP2006071919A (ja) * 2004-09-01 2006-03-16 Sharp Corp 表示装置およびその駆動方法
JP2006326828A (ja) * 2005-05-23 2006-12-07 Hilti Ag 電動打ち込み装置
JP2007187779A (ja) * 2006-01-12 2007-07-26 Seiko Epson Corp 電子回路、電子装置、その駆動方法および電子機器
WO2007108149A1 (ja) * 2006-03-20 2007-09-27 Sharp Kabushiki Kaisha 表示装置及びその駆動方法
JP2007334178A (ja) * 2006-06-19 2007-12-27 Seiko Epson Corp 電子回路、その駆動方法、電子装置および電子機器
JP2008030635A (ja) * 2006-07-28 2008-02-14 Bridgestone Corp 空気入りタイヤ及びその製造方法
JP2008040443A (ja) * 2006-08-08 2008-02-21 Samsung Sdi Co Ltd 有機電界発光表示装置
WO2008152793A1 (ja) * 2007-06-15 2008-12-18 Panasonic Corporation 画像表示装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018151668A (ja) * 2008-03-05 2018-09-27 株式会社半導体エネルギー研究所 電子機器
JP2009258227A (ja) * 2008-04-14 2009-11-05 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2012063734A (ja) * 2010-09-14 2012-03-29 Samsung Mobile Display Co Ltd 画素、有機電界発光表示装置及びその駆動方法
KR101794648B1 (ko) 2010-12-28 2017-11-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US8830145B2 (en) 2011-09-13 2014-09-09 Samsung Display Co., Ltd. Pixel circuit and display device
JP2013109868A (ja) * 2011-11-18 2013-06-06 Panasonic Corp 表示装置の製造方法、および表示装置
US9318054B2 (en) 2011-12-05 2016-04-19 Lg Display Co., Ltd. Organic light emitting diode display device for improving initialization characteristics and method of driving the same
JP2013117725A (ja) * 2011-12-05 2013-06-13 Lg Display Co Ltd 有機発光ダイオード表示装置及びその駆動方法
US9047823B2 (en) 2012-09-28 2015-06-02 Lg Display Co., Ltd. Organic light emitting display and method of erasing afterimage thereof
JP2014071450A (ja) * 2012-09-28 2014-04-21 Lg Display Co Ltd 有機発光表示装置及びその残像消去方法
US9633598B2 (en) 2013-05-07 2017-04-25 Samsung Display Co., Ltd. Pixel circuit and driving method thereof
JPWO2015063988A1 (ja) * 2013-10-30 2017-03-09 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
WO2015063988A1 (ja) * 2013-10-30 2015-05-07 株式会社Ｊｏｌｅｄ 表示装置の電源断方法および表示装置
US10089932B2 (en) 2013-10-30 2018-10-02 Joled Inc. Method for powering off display apparatus, and display apparatus
JPWO2016059756A1 (ja) * 2014-10-16 2017-08-10 株式会社Ｊｏｌｅｄ 表示装置
WO2016059756A1 (ja) * 2014-10-16 2016-04-21 株式会社Ｊｏｌｅｄ 表示装置
US10283045B2 (en) 2016-01-26 2019-05-07 Japan Display Inc. Display device
JP2016095534A (ja) * 2016-01-27 2016-05-26 セイコーエプソン株式会社 電気光学装置、および電子機器
WO2019058474A1 (ja) * 2017-09-21 2019-03-28 シャープ株式会社 表示装置およびその駆動方法
US11004397B2 (en) 2017-09-21 2021-05-11 Sharp Kabushiki Kaisha Display device and method for driving same
WO2019058538A1 (ja) * 2017-09-25 2019-03-28 シャープ株式会社 表示装置およびその駆動方法
US10679558B2 (en) 2017-09-25 2020-06-09 Sharp Kabushiki Kaisha Display device
KR20220043107A (ko) 2019-07-31 2022-04-05 소니그룹주식회사 표시 장치
US11902698B2 (en) 2019-07-31 2024-02-13 Sony Group Corporation Display apparatus
CN110599959A (zh) * 2019-08-08 2019-12-20 南京中电熊猫平板显示科技有限公司 触发驱动电路及显示装置
US11908408B2 (en) 2020-07-29 2024-02-20 Sharp Kabushiki Kaisha Display device and driving method therefor
CN112216244A (zh) * 2020-10-30 2021-01-12 上海天马有机发光显示技术有限公司 显示面板及其驱动方法和显示模组
US11837175B2 (en) 2021-10-05 2023-12-05 Samsung Electronics Co., Ltd. Display apparatus and controlling method for the same

Also Published As

Publication number Publication date
KR20090087831A (ko) 2009-08-18
US20090201231A1 (en) 2009-08-13
KR101033365B1 (ko) 2011-05-09

Similar Documents

Publication Publication Date Title
KR101033365B1 (ko) Ｅｌ 표시 장치
US8698854B2 (en) Organic light emitting diode display device and low power driving method thereof
US7742019B2 (en) Drive method of el display apparatus
US8022899B2 (en) EL display apparatus and drive method of EL display apparatus
KR100965022B1 (ko) Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
US8665186B2 (en) Image display device and method of driving the same
EP2881933A1 (en) Organic light emitting display device and method for driving the same
US8284187B2 (en) Display panel module and electronic apparatus
JP2008139861A (ja) 有機発光素子を用いたアクティブマトリクス型表示装置、および有機発光素子を用いたアクティブマトリクス型表示装置の駆動方法
JP2003223137A (ja) 表示装置およびその駆動方法
JP5197130B2 (ja) Ｅｌ表示装置。
JP2009258227A (ja) Ｅｌ表示装置
GB2559833A (en) Data driver and display device using the same
KR100663826B1 (ko) 표시 장치
JP2009271333A (ja) Ｅｌ表示装置
JP2009258397A (ja) Ｅｌ表示装置の駆動方法。
JP2010107763A (ja) Ｅｌ表示装置
JP2010054788A (ja) Ｅｌ表示装置
JP2009193037A (ja) Ｅｌ表示装置
JP4874679B2 (ja) Ｅｌ表示装置
JP2010002736A (ja) Ｅｌ表示装置
JP2007249196A (ja) Ｅｌ表示装置および当該ｅｌ表示装置の駆動方法
JP2009251028A (ja) Ｅｌ表示装置。
JP2009210993A (ja) Ｅｌ表示装置
JP2009276669A (ja) Ｅｌ表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002