JPH06314977A - 電流出力型デジタル／アナログ変換回路 - Google Patents

Abstract

(57)【要約】 【目的】基準電流源から入力する電流値に関係なく出力
端子から出力する電流の可変範囲を任意に設定でき、微
少な範囲の可変にも対応できる。 【構成】基準電流源の電流をカレントミラー回路を介し
て、電流−電圧変換回路に入力し基準電位供給点を作
り、ｎ個のビットで構成するデジタル入力信号により基
準電流源をもとに作られた電流をＲ−２Ｒ抵抗ラダー回
路のｎ個の重み付け端子に入力し、出力電圧を制御す
る。この出力電圧は、電圧−電流変換回路により電流と
して出力端子より出力する電流出力型デジタル／アナロ
グ変換回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル／アナログ変換
回路に関し、特に電流出力型デジタル／アナログ変換回
路に関する。

【０００２】一般に、電流出力型デジタル／アナログ変
換回路として入力された基準電流をもとにし、デジタル
入力信号で出力電流を制御する回路がある。

【０００３】従来の電流出力型デジタル／アナログ変換
回路の一例を図２に示す。

【０００４】図において同一形状のトランジスタ３６と
トランジスタ３７，同一抵抗値の抵抗３８と抵抗３９で
構成し、抵抗３８と抵抗３９の一方の端子は電源端子に
接続した第１のカレントミラー回路で、前記カレントミ
ラー回路の入力は基準電流源１に接続し、出力は第２の
カレントミラー回路の入力に接続する。

【０００５】第２のカレントミラー回路は、カレントミ
ラー回路の入力となるトランジスタ４０と抵抗４５を通
し接地し、第１の出力はトランジスタ４０と同一のトラ
ンジスタ４１と抵抗４５と同一抵抗値の抵抗４６とデジ
タル入力信号の第１のビットで制御するスイッチ２０で
接地した回路で構成する基準電流源と同じ電流を出力
し、第２の出力はトランジスタ４０の２倍の面積のトラ
ンジスタ４２と抵抗４５の１／２の値の抵抗４７とデジ
タル入力信号の第２のビットで制御するスイッチ２１で
接地した回路で構成し、基準電流源の２倍の電流を出力
し、第３の出力はトランジスタ４０の４倍の面積を持つ
トランジスタ４３と抵抗４５の１／４の抵抗値の抵抗４
８とデジタル入力信号の第３のビットで制御するスイッ
チ２２で接地した回路で構成し基準電流源の４倍の電流
を出力し、同様に第ｎの出力はトランジスタ４０の２
^n-1 倍の面積を持つトランジスタ４４と抵抗４５の２
^n-1 分の１の抵抗値の抵抗４９とデジタル入力信号の第
ｎのビットで制御するスイッチ２３で接地した回路で構
成し基準電流源の２^n-1 倍の電流を出力する回路で構成
し、第２のカレントミラー回路の第１の出力から第ｎの
出力までを全てに接続する出力端子を有している。

【０００６】次に、従来例の動作について説明する。

【０００７】ｎ個のビットで構成するデジタル入力信号
を各々のスイッチに入力し、第１のビットの信号のみが
Ｈになるとスイッチ２０がＯＮして出力端子に基準電流
源と同じ電流が流れ、第２のビットの信号のみがＨにな
るとスイッチ２１がＯＮして出力端子に基準電流源の２
倍の電流が流れ、第１のビットと第２のビットが同時に
ＯＮすれば出力端子に基準電流源の３倍の電流が流れ
る。同様にｎ個のビットの全てがＯＮすれば２ⁿ −１倍
の電流が出力端子に流れるデジタル／アナログ変換回路
である。

【０００８】したがって出力端子に流れる電流をＩ_OUT
とし、基準電流源の電流値をＩｒｅｆとすると次式で表
わすことができる。

【０００９】Ｉ_OUT ＝Ｉ_ref （Ｚ₁ ＋２Ｚ₂ ＋４Ｚ₃ ＋
…＋２^n-1 Ｚ_n ） Ｚ_n は第ｎのビットがＯＮ時１、ＯＦＦ時０を代入す
る。

【００１０】

【発明が解決しようとする課題】この従来の電流出力型
デジタル／アナログ変換回路では、基準電流源の電流値
を元に整数倍の電流値の制御しかできず、可変範囲を任
意に選べず、また可変する電流値は基準電流源の電流値
により限定される問題がある。

【００１１】又、出力電流のリニアリティを得る為に
は、カレントミラー回路を構成するトランジスタの面積
比が重要となり、デジタル入力信号のビットが多くなる
とカレントミラー回路を構成するトランジスタが指数的
に増加し、又微少な範囲を可変する為には、基準電流源
の電流値が少なくする必要があり、カレントミラー回路
を構成する抵抗値が大きくなると言う問題がある。

【００１２】次に実際の値を入れて詳細に説明すると、
４個のビットのデジタル入力信号により出力電流値を１
５μＡから３０μＡの間で可変する電流入力−電流出力
型デジタル／アナログ変換回路を考える。

【００１３】４個のビットのデジタル入力信号は１６ス
テップの設定となる為、可変する電流値を可変ステップ
で割ると１ステップ当り１μＡの変化が必要となり、こ
れを基準電流源の電流値とするが、このままだと０μＡ
から１５μＡまでの可変しかできない為、基準電流源以
外に１５μＡの電流源を出力端子に接続する必要があ
り、この２個目の電流源を使用することにより１５μＡ
から３０μＡまでの可変が可能となる。

【００１４】次にカレントミラー回路を構成する抵抗値
について考えると、ＩＣの内部で使用する場合、トラン
ジスタや抵抗のバラツキを考えると抵抗の両端に発生す
る電圧を０．３Ｖ程度に設定する必要があり、基準電流
源の電流値が１μＡとすると第１のカレントミラー回路
では３００ＫΩの抵抗が２本必要となる。

【００１５】又、第２のカレントミラー回路でも３００
ＫΩの抵抗が２本、１５０ＫΩの抵抗が１本、など高抵
抗値の抵抗が数多く必要となり、ＩＣでの使用には無理
がある。

【００１６】

【課題を解決するための手段】本発明の電流出力型デジ
タル／アナログ変換回路は基準電流源を、２つの出力を
持つ第１のカレントミラー回路の入力となる第１のトラ
ンジスタのコレクタに接続し、前記第１のカレントミラ
ー回路を構成する３個のトランジスタのエミッタは抵抗
を介して電源端子に接続され、第１の出力は第１の増幅
器と第１の抵抗とで構成される電流−電圧変換回路の入
力に接続され、前記第１の抵抗は接地され基準電流と抵
抗値を乗算した電圧を発生し、増幅率１倍の第１の増幅
器を通してＲ−２Ｒ抵抗ラダー回路の等電位端子として
入力される。

【００１７】前記第１のカレントミラー回路の第２の出
力はｎ個の出力を持つ第２のカレントミラー回路の入力
となる第２のトランジスタのコレクタに接続され、前記
第２のカレントミラー回路の入力を構成する前記第２の
トランジスタのエミッタは第２の抵抗を介して接地さ
れ、第１の出力を構成する第３のトランジスタは第３の
抵抗とデジタル入力信号の第１のビットで制御する第１
のスイッチで接地し、第２の出力を構成する第４のトラ
ンジスタは第４の抵抗と前記デジタル入力信号の第２の
ビットで制御する第２のスイッチで接地し、同様に第ｎ
の出力を構成する第５のトランジスタは第５の抵抗と前
記デジタル入力信号の第ｎのビットで制御する第ｎのス
イッチで接地され前記第２のカレントミラー回路の第１
の出力から第ｎの出力までは前記Ｒ−２Ｒ抵抗ラダー回
路のｎ個の重み付け端子に入力される。

【００１８】前記Ｒ−２Ｒ抵抗ラダー回路の出力は第２
の増幅器の非反転入力に接続し、前記第２の増幅器は、
出力を第６のトランジスタのベースに入力し、前記第６
のトランジスタのエミッタは、前記第２の増幅器の反転
入力に接続するのと第６の抵抗を介して接地し、電圧−
電流変換回路を構成し、前記トランジスタのコレクタは
出力端子に接続する電圧−電流変換回路を備えている。

【００１９】

【実施例】次に、本発明について図面を参照して説明す
る。

【００２０】図１は本発明の一実施例を示す回路図であ
る。

【００２１】基準電流源１の電流をトランジスタ２，
３，４と抵抗５，６，７で構成する２個の出力を持つ第
１のカレントミラー回路の入力に接続し、前記第１のカ
レントミラー回路の第１の出力より抵抗９と増幅器８で
構成する電流−電圧回路に入力して電圧に変換し、抵抗
２４から抵抗２９で構成するＲ−２Ｒ抵抗ラダー回路の
基準電圧とする。

【００２２】基準電流源１の電流値をＩ_ref とし、電流
−電圧回路の出力の電圧をＶ_ref とすると Ｖ_ref ＝Ｒ９×Ｉ_ref となる。

【００２３】次に、前記第１のカレントミラー回路の第
２の出力はトランジスタ１０からトランジスタ１４と抵
抗１５から抵抗１９で構成するｎ個の出力を持つ第２の
カレントミラー回路の入力に接続し、そのｎ個の出力は
デジタル入力信号で制御されるスイッチ２０からスイッ
チ２３によって前記Ｒ−２Ｒ抵抗ラダー回路へのｎ個の
コントロール電流端子に入力し、Ｒ−２Ｒ抵抗ラダー回
路の出力電圧を決める。

【００２４】Ｒ−２Ｒ抵抗ラダー回路の基準抵抗値をＲ
とするとＲ−２Ｒ抵抗ラダー回路の出力電圧Ｖ_R-2Rは Ｖ_R-2R＝Ｖ_ref −Ｒ×Ｉ_ref ×（Ｚ_n ＋…＋Ｚ₂ ／２
^n-1 ＋Ｚ₁ ／２ⁿ ） Ｚ_n は第ｎのビットがＯＮ時１、ＯＦＦ時０を代入す
る。となる。

【００２５】Ｒ−２Ｒ抵抗ラダー回路の出力は増幅器３
０，トランジスタ３１と抵抗３２で構成する電圧−電流
回路の入力に接続され、トランジスタ３１のコレクタは
出力端子に接続し電流出力型デジタル／アナログ変換回
路を構成する。

【００２６】この回路の出力電流Ｉ_out は次の式で求ま
る。

【００２７】Ｉ_OUT ＝Ｖ_R-2R／Ｒ３２ ＝（Ｒ９／Ｒ３２）Ｉ_ref −（Ｒ／Ｒ３２）Ｉ_ref （Ｚ
_n ＋…＋Ｚ₂／２^n-1 ＋Ｚ₁ ／２ⁿ ） 従来例で説明した、４個のビットのデジタル入力信号に
より、出力電流値を１５μＡから３０μＡの間で可変す
る電流出力型デジタル／アナログ変換回路を考える。

【００２８】まず出力電流の最大電流値３０μＡは、次
の式で求まる。

【００２９】Ｉ_out ＝（Ｒ９／Ｒ３２）Ｉ_ref ここで基準電流源の電流値を６０μＡとし、電流−電圧
変換回路の出力電圧を３．６Ｖとすると Ｒ９＝６０ＫΩ，Ｒ３２＝１２０ＫΩ となる。

【００３０】次に出力電流の最小電流値１５μＡは、次
の式で求まる。

【００３１】Ｉ_out ＝（Ｒ９／Ｒ３２）Ｉ_ref −（Ｒ／
Ｒ３２）Ｉ_ref （８／１５） Ｒ＝１６ＫΩ となる。又カレントミラー回路を構成する抵抗は、５Ｋ
Ωとなり、ＩＣでの使用でも問題ない値である。

【００３２】

【発明の効果】以上説明したように本発明は、基準電流
源の電流値に関係なく、出力端子の電流値を決めること
ができる様にしたので、出力電流の可変範囲を任意に設
定することができ、又、デジタル入力信号のビット数が
増えても、微少な範囲の可変に対しても、トランジスタ
の個数や抵抗の値を小さくすることができ、ＩＣ化にお
いてチップの縮小に対して効果があるという結果を有す
る。

【図面の簡単な説明】

【図１】本発明の実施例の回路図

【図２】従来の例の回路図

【符号の説明】

１ 基準電流源 ２〜４，１０〜１４，３１，３６〜３７，４０〜４４
トランジスタ ５〜７，９，１５〜１９，２４〜２９，３２，３８，３
９，４５〜４９ 抵抗 ８，３０ 増幅器 ２０〜２３ スイッチ ３３ 入力端子 ３４ 電源端子 ３５ 出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基準電流源を、２つの出力を持つ第１の
   カレントミラー回路の入力に接続し、前記第１のカレン
   トミラー回路の第１の出力は他端が接地された第１の抵
   抗の一端と第１の増幅器の入力に接続し、該第１の増幅
   器の出力を基準電位供給点となし、Ｒ−２Ｒ抵抗ラダー
   回路の等電位端子を前記、基準電位供給点に接続し、前
   記第１のカレントミラー回路の第２の出力は、ｎ個の出
   力を持つ第２のカレントミラー回路の入力に接続し、該
   入力はエミッタが第２の抵抗を介して接地された第２の
   トランジスタで構成され、前記第２のカレントミラー回
   路の第１の出力を構成する第３のトランジスタは第３の
   抵抗とデジタル入力信号の第１のビットで制御する第１
   のスイッチを介して接地し、第２の出力を構成する第４
   のトランジスタは第４の抵抗と前記デジタル入力信号の
   第２のビットで制御する第２のスイッチを介して接地
   し、同様に第ｎの出力を構成する第５のトランジスタは
   第５の抵抗と前記デジタル入力信号の第ｎのビットで制
   御する第ｎのスイッチを介して接地され、前記第２のカ
   レントミラー回路の第１の出力から第ｎの出力までは前
   記Ｒ−２Ｒ抵抗ラダー回路のｎ個の重み付け端子に入力
   され、前記Ｒ−２Ｒ抵抗ラダー回路の出力は、第６のト
   ランジスタのベースが出力に接続され、エミッタが他端
   が接地された第６の抵抗の１端とともに反転入力に接続
   された第２の増幅器の非反転入力に接続し、前記第６の
   トランジスタのコレクタを電流出力端となすことを特徴
   とした電流出力型デジタル／アナログ変換回路。