JPWO2004086628A1 - エンコーダ回路及びａ／ｄ変換回路 - Google Patents
エンコーダ回路及びａ／ｄ変換回路 Download PDFInfo
- Publication number
- JPWO2004086628A1 JPWO2004086628A1 JP2004544173A JP2004544173A JPWO2004086628A1 JP WO2004086628 A1 JPWO2004086628 A1 JP WO2004086628A1 JP 2004544173 A JP2004544173 A JP 2004544173A JP 2004544173 A JP2004544173 A JP 2004544173A JP WO2004086628 A1 JPWO2004086628 A1 JP WO2004086628A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- encoder
- thermometer code
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0809—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of bubble errors, i.e. irregularities in thermometer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
- H03M7/165—Conversion to or from thermometric code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/165—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages in which two or more residues with respect to different reference levels in a stage are used as input signals for the next stage, i.e. multi-residue type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
全ての可能なサーモメータコードの組み合せに対して、エンコーダ出力の誤差を最小にすることが可能なエンコーダ回路及びＡ／Ｄ変換器を提供することを目的とする。この目的を達成するために、エンコーダ回路は、サーモメータコードを入力としてサーモメータコードにおける１つ又は複数の“０”と“１”の境界位置に対応する１つ又は複数のエンコード値が分布する範囲の中心値をエンコード値として出力するよう論理構成される。
Description
本発明は、一般にＡ／Ｄ変換器等に用いられるエンコーダ回路に関し、詳しくはサーモメータコードをバイナリコードに変換するエンコーダ回路に関する。
デジタル信号処理技術の発達と共に、Ａ／Ｄ変換器には高分解能化及び高精度化が要求されている。これらの要求を満たすためには、Ａ／Ｄ変換時における誤差の発生を低減することが必要である。
一般にＡ／Ｄ変換器では、入力アナログ電位を複数の比較回路に入力し、それら複数の比較回路によって対応する参照電位と入力電位とを比較する。この参照電位は低い電位から高い電位まで等間隔で割り当てられており、比較器群の出力は、“０・・・０ ０ ０ １ １ １ ・・・１”のように、下位の比較器出力は“１”であり、下位から上位へ向かう途中の比較器以降の出力は“０”となる。このようなコードは、サーモメータ（温度計）コードと呼ばれる。
例えば、サーモメータコードの隣接するビット間の排他的論理和をとることにより、“０”／“１”の境界部にのみ“１”を抽出する。その検出信号を、後続のスイッチマトリクスや増幅器によってバイナリコードに変換することができる。
しかしながらＡ／Ｄ変換器においては、各比較器が有する固有のオフセットのばらつき、高周波で比較器を動作させた場合のクロツク信号の遅延差、ノイズによる信号揺らぎの影響等によって、“０・・・０ ０ １ ０ １ １ ・・・１”のように、本来１箇所であるべき“０”／“１”の境界が２箇所以上発生することがある。このような場合、“０”／“１”の境界を検出してエンコードするような単純なエンコーダ回路では対応できずに、本来の正しいパイナリコードとはかけ離れたコードが生成されてしまう。
このようなサーモメータコードエラーが発生した場合でも、Ａ／Ｄ変換誤差が大きくならないよう設計されたエンコーダ回路が提案されている（特許文献１）。このエンコーダ回路では、サーモメータコードの隣接するビット間で排他的論理和をとるので、“０・・・０ ０ １ ０ １ １ ・・・１”のようなエラーコードが入力された場合には、“０”／“１”の境界として排他的論理和出力の連続３ビットが“１”となる。次に、複数の“１”ビットのうち中央の“１”が境界として有効になるように、スイッチマトリクスで重み付けする。最後に、重み付けされた信号を増幅器により増幅することで“０”／“１”を判定する。これにより、本来の正しいパイナリコードに近いコードが得られるように、エラー訂正することができる。
また特許文献２には、サーモメータコードをエンコードするための２分探索変換方法が開示されている。この方法では、中央に位置するビットを境にサーモメータコードを２分割し、中央に位置するビットの“０”／“１”によって２分割したコード中のどの位置に境界があるのかを探索していく。また特許文献３及び特許文献４には、ブール代数によって表現されるサーモメータ／バイナリ変換式に従った変換方法が開示されている。
図１は、３ビットからなるサーモメータコードを上記従来のエンコーダ回路に入力した場合の出力値を示す。ここで、サーモメータコードの３ビットについて、エラーの場合に発生し得る全ての“０”／“１”組み合せを含めて、全体で８つのパターンを示している。
誤りのあるサーモメータが入力された場合、“０”／“１”境界が２つ以上存在するので、何れの境界を正しい境界として扱うかによって、出力エンコード値は異なってくる。例えば、図１に示すケース６の場合であれば、異常なサーモメータコード［０，１，０］は、正しくは［０，１，１］となるべきであったのか、又は［０，０，１］となるべきであったのか、［０，０，０］となるべきであったのか判別できない。このように“０”／“１”境界が２っ以上存在する場合、正しいエンコード値としては複数の値があり得る。これを図１において「エンコーダ出力として取りうる値」として示している。また［エンコーダ出力として取りうる値」が複数存在する場合に、最大値と最小値との差を「距離」として示している。
ケース１、５、７、及び８は、正常なサーモメータコードが入力された場合である。この場合には、何れの従来例も正しいエンコーダ出力を生成する。
ケース３及び６は、入力サーモメータコードが異常であり、エンコーダ出力として３つの候補が考えられる場合である。このときの「距離」は２となる。例えばケース３では、サーモメータコードのビット２とビット３とが異常なパターンを構成している場合である。この入力が正常なサーモメータコードとなるためには、サーモメータコードのビット２とビット３とは［１，０］ではなく、［１，１］又は［０，１］か、「０，０］であるべきだと考えられる。この時、候補として挙げられるエンコーダの出力値はそれぞれ３、２、１である。
従って、ケース３のサーモメータコードが入力された場合、エンコーダの出力値と全ての取り得る出力値との距離を平均的に最小にするためには、取り得るエンコーダの出力値３、２、１の中央値として、エンコーダの出力値を２とするのが好ましい。ケース６の場合も同様に、エンコーダの出力値を１とするのが好ましい。このようにして求められる最適なエンコーダ出力値を［変換誤差を最小にするためにエンコーダ出力として取るべき値」として図１に示している。
またケース２及び４は、エンコーダ出力として４パターンの候補が考えられる場合、すなわち「距離」が３の場合である。例えばケース２では、サーモメータコードのビット１、ビット２、及びビット３が異常なパターンを構成している場合である。この入力が正常なサーモメータコードとなるためには、サーモメータコードは［１，１，０］ではなく、［１，１，１］、［０，１，１］、［０，０，１］、［０，０，０］の何れかであるべきだと考えられる。この時、候補として挙げられるエンコーダの出力値はそれぞれ３、２、１、０である。
従って、ケース２のサーモメータコードが入力された場合、エンコーダの出力値と全ての取り得る出力値との距離を平均的に最小にするためには、取り得るエンコーダの出力値３、２、１、０の中央値として、エンコーダの出力値を２又は１とするのが好ましい。ケース４の場合も同様に、エンコーダの出力値を２又は１とするのが好ましい。
図１において「従来例」として示すのは、特許文献１に記載のエンコーダの出力であり、「他の従来例」として示すのは、特許文献２乃至４に記載のエンコーダの出力である。図１に示されるように、「従来例」においては、ケースによっては出力が不定“Ｘ”となる場合がある。また「他の従来例」においては、エンコーダ出力が「エンコーダ出力として取るべき値」とは異なる場合が多い。
このように従来例のエンコーダ回路は、全ての可能なサーモメータコードの組み合せを考慮していないため、エラーが発生した場合にエンコーダ出力の誤差を常に最小にすることができない。
以上を鑑みて、本発明は、全ての可能なサーモメータコードの組み合せに対して、エンコーダ出力の誤差を最小にすることが可能なエンコーダ回路及びＡ／Ｄ変換器を提供することを目的とする。
特開平７−９５０８９号公報 特開平８−３６４６６号公報 特開平１１−１０３２５３号公報 特開２０００−１３４１０３号公報
一般にＡ／Ｄ変換器では、入力アナログ電位を複数の比較回路に入力し、それら複数の比較回路によって対応する参照電位と入力電位とを比較する。この参照電位は低い電位から高い電位まで等間隔で割り当てられており、比較器群の出力は、“０・・・０ ０ ０ １ １ １ ・・・１”のように、下位の比較器出力は“１”であり、下位から上位へ向かう途中の比較器以降の出力は“０”となる。このようなコードは、サーモメータ（温度計）コードと呼ばれる。
例えば、サーモメータコードの隣接するビット間の排他的論理和をとることにより、“０”／“１”の境界部にのみ“１”を抽出する。その検出信号を、後続のスイッチマトリクスや増幅器によってバイナリコードに変換することができる。
しかしながらＡ／Ｄ変換器においては、各比較器が有する固有のオフセットのばらつき、高周波で比較器を動作させた場合のクロツク信号の遅延差、ノイズによる信号揺らぎの影響等によって、“０・・・０ ０ １ ０ １ １ ・・・１”のように、本来１箇所であるべき“０”／“１”の境界が２箇所以上発生することがある。このような場合、“０”／“１”の境界を検出してエンコードするような単純なエンコーダ回路では対応できずに、本来の正しいパイナリコードとはかけ離れたコードが生成されてしまう。
このようなサーモメータコードエラーが発生した場合でも、Ａ／Ｄ変換誤差が大きくならないよう設計されたエンコーダ回路が提案されている（特許文献１）。このエンコーダ回路では、サーモメータコードの隣接するビット間で排他的論理和をとるので、“０・・・０ ０ １ ０ １ １ ・・・１”のようなエラーコードが入力された場合には、“０”／“１”の境界として排他的論理和出力の連続３ビットが“１”となる。次に、複数の“１”ビットのうち中央の“１”が境界として有効になるように、スイッチマトリクスで重み付けする。最後に、重み付けされた信号を増幅器により増幅することで“０”／“１”を判定する。これにより、本来の正しいパイナリコードに近いコードが得られるように、エラー訂正することができる。
また特許文献２には、サーモメータコードをエンコードするための２分探索変換方法が開示されている。この方法では、中央に位置するビットを境にサーモメータコードを２分割し、中央に位置するビットの“０”／“１”によって２分割したコード中のどの位置に境界があるのかを探索していく。また特許文献３及び特許文献４には、ブール代数によって表現されるサーモメータ／バイナリ変換式に従った変換方法が開示されている。
図１は、３ビットからなるサーモメータコードを上記従来のエンコーダ回路に入力した場合の出力値を示す。ここで、サーモメータコードの３ビットについて、エラーの場合に発生し得る全ての“０”／“１”組み合せを含めて、全体で８つのパターンを示している。
誤りのあるサーモメータが入力された場合、“０”／“１”境界が２つ以上存在するので、何れの境界を正しい境界として扱うかによって、出力エンコード値は異なってくる。例えば、図１に示すケース６の場合であれば、異常なサーモメータコード［０，１，０］は、正しくは［０，１，１］となるべきであったのか、又は［０，０，１］となるべきであったのか、［０，０，０］となるべきであったのか判別できない。このように“０”／“１”境界が２っ以上存在する場合、正しいエンコード値としては複数の値があり得る。これを図１において「エンコーダ出力として取りうる値」として示している。また［エンコーダ出力として取りうる値」が複数存在する場合に、最大値と最小値との差を「距離」として示している。
ケース１、５、７、及び８は、正常なサーモメータコードが入力された場合である。この場合には、何れの従来例も正しいエンコーダ出力を生成する。
ケース３及び６は、入力サーモメータコードが異常であり、エンコーダ出力として３つの候補が考えられる場合である。このときの「距離」は２となる。例えばケース３では、サーモメータコードのビット２とビット３とが異常なパターンを構成している場合である。この入力が正常なサーモメータコードとなるためには、サーモメータコードのビット２とビット３とは［１，０］ではなく、［１，１］又は［０，１］か、「０，０］であるべきだと考えられる。この時、候補として挙げられるエンコーダの出力値はそれぞれ３、２、１である。
従って、ケース３のサーモメータコードが入力された場合、エンコーダの出力値と全ての取り得る出力値との距離を平均的に最小にするためには、取り得るエンコーダの出力値３、２、１の中央値として、エンコーダの出力値を２とするのが好ましい。ケース６の場合も同様に、エンコーダの出力値を１とするのが好ましい。このようにして求められる最適なエンコーダ出力値を［変換誤差を最小にするためにエンコーダ出力として取るべき値」として図１に示している。
またケース２及び４は、エンコーダ出力として４パターンの候補が考えられる場合、すなわち「距離」が３の場合である。例えばケース２では、サーモメータコードのビット１、ビット２、及びビット３が異常なパターンを構成している場合である。この入力が正常なサーモメータコードとなるためには、サーモメータコードは［１，１，０］ではなく、［１，１，１］、［０，１，１］、［０，０，１］、［０，０，０］の何れかであるべきだと考えられる。この時、候補として挙げられるエンコーダの出力値はそれぞれ３、２、１、０である。
従って、ケース２のサーモメータコードが入力された場合、エンコーダの出力値と全ての取り得る出力値との距離を平均的に最小にするためには、取り得るエンコーダの出力値３、２、１、０の中央値として、エンコーダの出力値を２又は１とするのが好ましい。ケース４の場合も同様に、エンコーダの出力値を２又は１とするのが好ましい。
図１において「従来例」として示すのは、特許文献１に記載のエンコーダの出力であり、「他の従来例」として示すのは、特許文献２乃至４に記載のエンコーダの出力である。図１に示されるように、「従来例」においては、ケースによっては出力が不定“Ｘ”となる場合がある。また「他の従来例」においては、エンコーダ出力が「エンコーダ出力として取るべき値」とは異なる場合が多い。
このように従来例のエンコーダ回路は、全ての可能なサーモメータコードの組み合せを考慮していないため、エラーが発生した場合にエンコーダ出力の誤差を常に最小にすることができない。
以上を鑑みて、本発明は、全ての可能なサーモメータコードの組み合せに対して、エンコーダ出力の誤差を最小にすることが可能なエンコーダ回路及びＡ／Ｄ変換器を提供することを目的とする。
本発明によるエンコーダ回路は、サーモメータコードを入力として該サーモメータコードにおける１つ又は複数の“０”と“１”の境界位置に対応する１つ又は複数のエンコード値が分布する範囲の中心値をエンコード値として出力するよう論理構成されたことを特徴とする。
上記エンコーダ回路は、正常なサーモメータコードに対しては“０”／“１”境界の位置に対応するエンコード値を出力し、異常なサーモメータコードの場合には、複数の“０”／“１”境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値として出力するように論理構成される。従って、全ての可能なサーモメータ入力パターンに対応でき、如何なる入力パターンに対しても出力が不定状態になることはなく、エンコード出力値の誤差を常に最小にすることができる。
また本発明における別の側面によれば、エンコーダ回路は、サーモメータコードにおける“１”（又は“０”）の個数をエンコード出力とすることを特徴とする。
また本発明におけるＡ／Ｄ変換器は、複数の比較器により入力アナログ電位を複数の基準電位と比較することでサーモメータコードを出力する比較器群と、該比較器群から出力されるサーモメータコードをエンコードする上記エンコーダ回路を含むことを特徴とする。
上記エンコーダ回路は、正常なサーモメータコードに対しては“０”／“１”境界の位置に対応するエンコード値を出力し、異常なサーモメータコードの場合には、複数の“０”／“１”境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値として出力するように論理構成される。従って、全ての可能なサーモメータ入力パターンに対応でき、如何なる入力パターンに対しても出力が不定状態になることはなく、エンコード出力値の誤差を常に最小にすることができる。
また本発明における別の側面によれば、エンコーダ回路は、サーモメータコードにおける“１”（又は“０”）の個数をエンコード出力とすることを特徴とする。
また本発明におけるＡ／Ｄ変換器は、複数の比較器により入力アナログ電位を複数の基準電位と比較することでサーモメータコードを出力する比較器群と、該比較器群から出力されるサーモメータコードをエンコードする上記エンコーダ回路を含むことを特徴とする。
図１は、３ビットからなるサーモメータコードを従来のエンコーダ回路に入力した場合の出力値を示す図である。
図２は、本発明によるエンコーダ回路の第１の実施例の構成の一例を示す図である。
図３は、図２の第１の実施例のエンコーダ回路について入出力の真理値表を示す図である。
図４は、本発明によるエンコーダ回路の第２の実施例の構成の一例を示す図である。
図５は、図４の第２の実施例のエンコーダ回路について入出力の真理値表を示す図である。
図６は、本発明によるＡ／Ｄ変換回路の第１の実施例を示す図である。
図７は、本発明によるＡ／Ｄ変換回路の第２の実施例を示す図である。
図８は、本発明によるＡ／Ｄ変換回路の第３の実施例を示す図である。
図９は、本発明の原理に基づく補外を考慮したエンコーダ回路の真理値表を示す図である。
図２は、本発明によるエンコーダ回路の第１の実施例の構成の一例を示す図である。
図３は、図２の第１の実施例のエンコーダ回路について入出力の真理値表を示す図である。
図４は、本発明によるエンコーダ回路の第２の実施例の構成の一例を示す図である。
図５は、図４の第２の実施例のエンコーダ回路について入出力の真理値表を示す図である。
図６は、本発明によるＡ／Ｄ変換回路の第１の実施例を示す図である。
図７は、本発明によるＡ／Ｄ変換回路の第２の実施例を示す図である。
図８は、本発明によるＡ／Ｄ変換回路の第３の実施例を示す図である。
図９は、本発明の原理に基づく補外を考慮したエンコーダ回路の真理値表を示す図である。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
本発明におけるエンコーダ回路は、比較器群等から出力されるサーモメータコードの“０”／“１”境界の位置に対応するエンコード値を出力し、且つ“０”／“１”境界が複数含まれている場合は、それらの境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値とするように設計された論理回路である。
本発明におけるエンコーダ回路は、全ての可能なサーモメータ入力パターンを考慮して論理設計されるので、如何なる入力パターンに対しても出力が不定状態になることはない。また異常なサーモメータコードの場合には、複数の“０”／“１”境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値とするので、エンコード出力値の誤差を最小にすることができる。
図２は、本発明によるエンコーダ回路の第１の実施例の構成の一例を示す図である。
図２のエンコーダ回路１０は、３ビットのサーモメータコードをバイナリ値に変換して出力する回路である。説明の便宜上、入力サーモメータコードが３ビットである場合について示すが、本発明は入力サーモメータコードのビット数について限定されるものではなく、複数のビットからなるサーモメータコードであれば、何ビットから構成されてもよい。
図２のエンコーダ回路１０は、ＥＸＮＯＲ（ＥＸＯＲ回路の出力反転）回路１１、ＡＮＤ回路１２及び１３、ＮＯＲ回路１４、ＯＲ回路１５及び１６、及びインバータ１７を含む。入力信号ＴＨＭｌ〜ＴＨＭ３は、入力サーモメータコードのビット１〜ビット３に対応する。出力Ｄ０及びＤ１は、サーモメータコードをバイナリコードに変換したエンコーダ出力である。
図２に示される複数の論理ゲートによって、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路が実現されている。なお図２のエンコーダ回路１０においては、中心値が２つある場合には、大きい方の中心値を出力するよう構成されている。これは大きい方の中心値である必要はなく、小さい方の中心値を出力するように構成してもよい。大きい方又は小さい方の何れか一方が他方より好ましい理由はまない。
図３は、図２の第１の実施例のエンコーダ回路１０について入出力の真理値表を示す図である。
図３の真理値表には、入力サーモメータコードを構成する３ビットについて、８つの全ての“０”／“１”の組み合せを示し、その８つの組み合せについて図２のエンコーダ回路１０の出力を示している。また図１の場合と同様に、「変換誤差を最小にするためにエンコーダ出力として取るべき値」を示し、この値とエンコーダ回路１０の出力値との差を［サーモメータ／バイナリ変換誤差」として示している。
例えばケース３の場合、“０”／“１”の境界は、ビット１の位置及びビット３の位置に存在する。それら２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、１及び３である。従って、これら２つのエンコーダ出力の分布範囲［１−３］の中心値として、エンコーダ回路１０の出力は２となる。
またケース２の場合については、“０”／“１”の境界は、ビット０の位置及びビット３の位置に存在する。ここで、ビット０の位置が境界であるとの判断は、“０”であるビット１の下にある仮想的なビット０が“１”であるとの考えによる。これにより、全てゼロのパターン［０，０，０］の時にビット０の位置を境界とすることと整合が取れる。またビット３の位置が境界であるとの判断は、“１”であるビット３の上にある仮想的なビット４が“０”であるとの考えによる。これにより、全て“１”のパターン［１，１，１］の時にビット３の位置を境界とすることと整合が取れる。上記２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、０及び３である。これら２つのエンコーダ出力の分布範囲［０−３］の中心値は１又は２であるが、本例では大きい方の中心値を選択してエンコーダ回路１０の出力を２とする。
またケース４の場合については、“０”／“１”の境界は、ビット０の位置及びビット３の位置に存在する。それら２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、０及び３である。従って、これら２つのエンコーダ出力の分布範囲［０−３］の中心値は１又は２であるが、本例では大きい方の中心値を選択してエンコーダ回路１０の出力を２とする。
このように第１の実施例においては、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路を単純な構成で実現している。このエンコーダ回路は、従来の回路構成ではサーモメータ／バイナリ変換誤差（エンコーダ出力誤差）が大きかった場合においても、誤差を最小限に抑えることが可能である。
図４は、本発明によるエンコーダ回路の第２の実施例の構成の一例を示す図である。説明の便宜上、入力サーモメータコードが３ビットである場合について示すが、複数のビットからなるサーモメータコードであれば、何ビットから構成されてもよい。
図４のエンコーダ回路１０Ａは、ＮＯＲ回路２１及び２２、ＥＸＮＯＲ（ＥＸＯＲ回路の出力反転）回路２３及び２４、ＡＮＤ回路２５、ＯＲ回路２６、及びインバータ２７を含む。これらの論理ゲートによって、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路が実現されている。
図５は、図４の第２の実施例のエンコーダ回路１０Ａについて入出力の真理値表を示す図である。
図５の真理値表には、サーモメータコードの“１”の個数をカウントした値を記載している。図５から分かるように、サーモメータコードの“１”の個数は、「変換誤差を最小にするためにエンコーダ出力として取るべき値」の条件を満足している。図４のエンコーダ回路１０Ａは、サーモメータコードの“１”の個数を出力するように論理設計されており、これにより１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路を実現している。
なおサーモメータコードの“１”の個数が分布範囲の中心値と一致するのは、サーモメータコードが３ビットの場合に特有の現象であり、４ビット以上の場合には当てはまらない。しかし“１”の個数をカウントすることは、サーモメータコードの“０”と“１”をそれぞれ左右に固まるように移動させることによって、仮想的に“０”／“１”境界を１つに定めていることを意味している。サーモメータコードが４ビット以上の場合であっても、“１”の個数をカウントすることで境界を１つに定めることにより、エンコード値を１つの出力値として決定させることができる。
このように第２の実施例においては、サーモメータコードの“１”の個数を出力とする論理回路を単純な構成で実現している。このエンコーダ回路は、従来の回路構成ではサーモメータ／バイナリ変換誤差（エンコーダ出力誤差）が大きかった場合においても、誤差を最小限に抑えることができる。
図６は、本発明によるＡ／Ｄ変換回路の第１の実施例を示す図である。
図６のＡ／Ｄ変換回路３０は、エンコーダ回路１０と比較器群３１を含む。エンコーダ回路１０は図２に示されるが、代わりに図４に示されるエンコーダ回路１０Ａを用いてもよい。比較器群３１は、比較器４１乃至４３を含む。比較器４１乃至４３は、入力アナログ電位ＶＩＮを受け取ると共に、それぞれ対応する基準電位ＶＲＦ１乃至ＶＲＦ３を受け取る。各比較器４１乃至４３は、入力アナログ電位ＶＩＮを対応する基準電位と比較して、その比較結果をサーモメータコードＴＨＭ１乃至ＴＨＭ３として出力する。
エンコーダ回路１０は、比較器群３１から供給されるサーモメータコードＴＨＭ１乃至ＴＨＭ３をエンコードして、バイナリコードＤ０及びＤ１として出力する。この際、エンコーダ回路１０は、１つ又は複数の“０”／“１”″境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力するよう構成されており、異常なサーモメータコード出力エンコード値の誤差を最小限に抑えることが可能である。即ち、比較器４１乃至４３のオフセットやノイズによる信号揺らぎ等、サーモメータコードに異常が発生する要因があったとしても、誤差を最小限にするようにＡ／Ｄ変換結果を得ることができる。
図７は、本発明によるＡ／Ｄ変換回路の第２の実施例を示す図である。
図７のＡ／Ｄ変換回路５０は、サンプル・ホールド回路５１及び５９、スイッチ回路５２、補間回路５３、スイッチ制御回路５４、比較器群５５、エンコーダ回路５６、比較器群５７、及びエンコーダ回路５８を含む。サンプル・ホールド回路５１は、入力電圧を所定のタイミングでサンプルしその後ホールドする個々のサンプル・ホールド回路６１乃至６３を含む。スイッチ回路５２は、スイッチ制御回路５４により制御されるスイッチ６４乃至６７を含む。補間回路５３は、スイッチ回路５２により選択されたサンプル電圧を増幅するための差動増幅器６８及び６９、及び同電圧を補間するための抵抗ラダーを含む。
比較器群５５及び５７は比較器群３１と同一の構成でよく、エンコーダ回路５６及び５８はエンコーダ回路１０又は１０Ａと同一の構成でよい。比較器群５５及びエンコーダ回路５６からなるＡ／Ｄ変換部分が、入力アナログ電位ＶＩＮをＡ／Ｄ変換した結果の上位２ビットＤＯ１及びＤＯ２を出力し、比較器群５７及びエンコーダ回路５８からなるＡ／Ｄ変換部分が、Ａ／Ｄ変換結果の下位２ビットＤＯ３及びＤＯ４を出力する。
まずサンプル・ホールド回路５１が、基準電位ＶＲＦ１乃至ＶＲＦ３と入力アナログ電位ＶＩＮとをサンプルして保持する。保持された基準電位ＶＲＦ１乃至ＶＲＦ３と入力アナログ電位ＶＩＮとの大小を比較器群５５により比較し、エラー訂正可能な本発明のエンコーダ回路５６を用いて上位のパイナリ信号ＤＯ１及びＤＯ２を得る。
このバイナリ信号ＤＯ１及びＤＯ２に応答して、スイッチ制御回路５４がスイッチ回路５２のスイッチ群を制御する。比較器群５５からスイッチ制御回路５４への制御信号が生成される間、サンプル・ホールド回路５９はサンプル・ホールド回路５１のホールド電圧をサンプルする。スイッチ制御回路５４の信号が出力されるタイミングで、サンプル・ホールド回路５９がホールド電圧を出力するように構成することによって、“０”／“１”境界に対応する２組のアナログ信号がサンプル・ホールド回路５１から補間回路５３に伝達される。例えば、ＶＲＦ１とＶＲＦ２の間にＶＩＮが位置する場合には、ＶＲＦ１とＶＩＮを差動増幅器６８に接続するようにスイッチ６４及び６５が制御されると共に、ＶＲＦ２とＶＩＮを差動増幅器６９に接続するようにスイッチ６６及び６７が制御される。
補間回路５３は、選択された２組のアナログ信号を増幅した後に、４等分に分圧する。上記例のように、下位２ビット（４階調）を得る場合には、ＶＲＦ１とＶＲＦ２の間を４等分する。分圧された電圧は、比較器群５７に供給されて、比較動作が実行される。この比較結果を示すサーモメータコードを、エラー訂正可能な本発明のエンコーダ回路５８を用いてエンコードすることで、下位のパイナリ信号ＤＯ３及びＤＯ４を得る。
図８は、本発明によるＡ／Ｄ変換回路の第３の実施例を示す図である。図８において、図７と同一の構成要素は同一の番号により参照し、その説明は省略する。
図８のＡ／Ｄ変換回路７０は、サンプル・ホールド回路７１及び７７、スイッチ回路７２、補間・補外回路７３、スイッチ制御回路７４、比較器群５５、エンコーダ回路５６、比較器群７５、及びエンコーダ回路７６を含む。サンプル・ホールド回路７１は、入力電圧を所定のタイミングでサンプルしその後ホールドする個々のサンプル・ホールド回路８１乃至８５を含む。スイッチ回路７２は、スイッチ制御回路７４により制御されるスイッチ９１乃至９８を含む。補間回路７３は、スイッチ回路７２により選択されたサンプル電圧を増幅するための差動増幅器１０１乃至１０４、及び同電圧を補間・補外するための抵抗ラダーを含む。各差動増幅器の出力間を４Ｒの抵抗で分圧した構成となっている。
図８のＡ／Ｄ変換回路７０がバイナリコードを生成するための各回路の動作は、図７のＡ／Ｄ変換回路５０の各回路の動作と基本的な部分については同様である。但し第８のＡ／Ｄ変換回路７０においては、異常なサーモメータコードが生成され誤った上位ビットＤＯ１及びＤＯ２が生成された場合であっても、正しいエンコード出力が得られるように構成されている。この目的のために、補間・補外回路７３には補外機能が設けられ、またエンコーダ回路７６は補外を考慮した構成となっている。
以下の説明において、ＶＲＦ１＜ＶＩＮ＜ＶＲＦ２であり、且つＶＲＦ２の近傍にＶＩＮがある状態であるとする。この場合、サンプル・ホールド回路７１の出力電圧の正負、及び比較器群５５の比較結果は、
（Ｖｓ４，Ｖｓ３，Ｖｓ２，Ｖｓ１，Ｖｓ０）＝（−，−，−，＋，＋）
（Ｖｃ１３，Ｖｃ１２，Ｖｃ１１）＝（−，−，＋）
となる。従って、比較器群５５の出力サーモメータコードは００１となる。この場合、エンコーダ回路５６のエンコード出力は１０進数で表現すれば１となり、２進数（ＤＯ１，ＤＯ２）で表現すれば０１である。
このエンコーダ回路５６の出力に基づいて、スイッチ制御回路７４がスイッチ回路７２を制御し、補間・補外回路７３への入力は以下のようになる。
（Ｖｉ４，Ｖｉ３，Ｖｉ２，Ｖｉ１）＝（Ｖｓ３，Ｖｓ２，Ｖｓ１，Ｖｓ０）＝（−，−，＋，＋）
このように、正常動作の場合に中央にある２つの差動増幅器１０２及び１０３の入力Ｖｉ２及びＶｉ３が、プラスマイナスの境界に一致するように、スイッチ制御回路７４によりスイッチ回路７２が制御される。
この例の場合、ＶＲＦ２とＶＲＦ１との間でＶＲＦ２の近傍にＶＩＮがあると仮定しているので、
（Ｖｃ２４，Ｖｃ２３，Ｖｃ２２，Ｖｃ２１，Ｖｃ２０）＝（−，＋，＋，＋，＋）
となる。
図９は、本発明の原理に基づく補外を考慮したエンコーダ回路７６の真理値表を示す図である。図９を参照して、上記の例の場合はケース２に対応し、エンコーダ回路７６の出力は１０進数で表現すれば３であり、２進数で表現すれば０１１となる。
従って、多段型Ａ／Ｄ変換器７０の出力としては、０１００＋００１１＝０１１１を得る。
以上の説明は、サーモメータコードが正常に得られた場合に対応する。以下に、サーモメータコードが以上であった場合を説明する。
上記同様に、サンプル・ホールド回路７１の出力電圧の正負、及び比較器群５５の比較結果は、
（Ｖｓ４，Ｖｓ３，Ｖｓ２，Ｖｓ１，Ｖｓ０）＝（−，−，−，＋，＋）
（Ｖｃ１３，Ｖｃ１２，Ｖｃ１１）＝（−，−，＋）
であるが、比較器群５５の出力サーモメータコードが００１でなく１０１となった場合を想定する。図３の真理値表から分かるように、エンコーダ回路５６のエンコード出力は１０進数で表現すれば２となり、２進数（ＤＯ１，ＤＯ２）で表現すれば１０である。
このエンコーダ回路５６の出力に基づいて、スイッチ制御回路７４がスイッチ回路７２を制御し、補間・補外回路７３への入力は以下のようになる。
（Ｖｉ４，Ｖｉ３，Ｖｉ２，Ｖｉ１）＝（Ｖｓ４，Ｖｓ３，Ｖｓ２，Ｖｓ１）＝（−，−，−，＋）
即ち、２進数１０に基づいてスイッチ制御したために、前述の正常動作時（２進数０１のバイナリコードの場合）よりも、１つ上位に位置する４つの電位が接続されることになる。
この場合、Ｖｉ３及びＶｉ２が共に“−”であるので、
（Ｖｃ２４，Ｖｃ２３，Ｖｃ２２，Ｖｃ２１，Ｖｃ２０）：（−，−，−，−，−）
となる。図９を参照して、上記の例の場合はケース１０に対応し、エンコーダ回路７６の出力は１０進数で表現すれば“−１”であり、２進数で表現すれば１１１（補数表現で−１）となる。
従って、多段型Ａ／Ｄ変換器７０の出力としては０１００−０００１＝０１１１を得ることができる。このように、異常なサーモメータコードが生成された場合であっても、多段型Ａ／Ｄ変換器７０においては、補外機能によって誤差を補正することができる。±１補正することができる補外回路を用いてエラー補正ができるのは、サーモメータ／バイナリ変換誤差を最小（±１以内）にする本発明によるエンコーダ回路を用いているためである。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
本発明におけるエンコーダ回路は、比較器群等から出力されるサーモメータコードの“０”／“１”境界の位置に対応するエンコード値を出力し、且つ“０”／“１”境界が複数含まれている場合は、それらの境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値とするように設計された論理回路である。
本発明におけるエンコーダ回路は、全ての可能なサーモメータ入力パターンを考慮して論理設計されるので、如何なる入力パターンに対しても出力が不定状態になることはない。また異常なサーモメータコードの場合には、複数の“０”／“１”境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値とするので、エンコード出力値の誤差を最小にすることができる。
図２は、本発明によるエンコーダ回路の第１の実施例の構成の一例を示す図である。
図２のエンコーダ回路１０は、３ビットのサーモメータコードをバイナリ値に変換して出力する回路である。説明の便宜上、入力サーモメータコードが３ビットである場合について示すが、本発明は入力サーモメータコードのビット数について限定されるものではなく、複数のビットからなるサーモメータコードであれば、何ビットから構成されてもよい。
図２のエンコーダ回路１０は、ＥＸＮＯＲ（ＥＸＯＲ回路の出力反転）回路１１、ＡＮＤ回路１２及び１３、ＮＯＲ回路１４、ＯＲ回路１５及び１６、及びインバータ１７を含む。入力信号ＴＨＭｌ〜ＴＨＭ３は、入力サーモメータコードのビット１〜ビット３に対応する。出力Ｄ０及びＤ１は、サーモメータコードをバイナリコードに変換したエンコーダ出力である。
図２に示される複数の論理ゲートによって、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路が実現されている。なお図２のエンコーダ回路１０においては、中心値が２つある場合には、大きい方の中心値を出力するよう構成されている。これは大きい方の中心値である必要はなく、小さい方の中心値を出力するように構成してもよい。大きい方又は小さい方の何れか一方が他方より好ましい理由はまない。
図３は、図２の第１の実施例のエンコーダ回路１０について入出力の真理値表を示す図である。
図３の真理値表には、入力サーモメータコードを構成する３ビットについて、８つの全ての“０”／“１”の組み合せを示し、その８つの組み合せについて図２のエンコーダ回路１０の出力を示している。また図１の場合と同様に、「変換誤差を最小にするためにエンコーダ出力として取るべき値」を示し、この値とエンコーダ回路１０の出力値との差を［サーモメータ／バイナリ変換誤差」として示している。
例えばケース３の場合、“０”／“１”の境界は、ビット１の位置及びビット３の位置に存在する。それら２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、１及び３である。従って、これら２つのエンコーダ出力の分布範囲［１−３］の中心値として、エンコーダ回路１０の出力は２となる。
またケース２の場合については、“０”／“１”の境界は、ビット０の位置及びビット３の位置に存在する。ここで、ビット０の位置が境界であるとの判断は、“０”であるビット１の下にある仮想的なビット０が“１”であるとの考えによる。これにより、全てゼロのパターン［０，０，０］の時にビット０の位置を境界とすることと整合が取れる。またビット３の位置が境界であるとの判断は、“１”であるビット３の上にある仮想的なビット４が“０”であるとの考えによる。これにより、全て“１”のパターン［１，１，１］の時にビット３の位置を境界とすることと整合が取れる。上記２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、０及び３である。これら２つのエンコーダ出力の分布範囲［０−３］の中心値は１又は２であるが、本例では大きい方の中心値を選択してエンコーダ回路１０の出力を２とする。
またケース４の場合については、“０”／“１”の境界は、ビット０の位置及びビット３の位置に存在する。それら２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、０及び３である。従って、これら２つのエンコーダ出力の分布範囲［０−３］の中心値は１又は２であるが、本例では大きい方の中心値を選択してエンコーダ回路１０の出力を２とする。
このように第１の実施例においては、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路を単純な構成で実現している。このエンコーダ回路は、従来の回路構成ではサーモメータ／バイナリ変換誤差（エンコーダ出力誤差）が大きかった場合においても、誤差を最小限に抑えることが可能である。
図４は、本発明によるエンコーダ回路の第２の実施例の構成の一例を示す図である。説明の便宜上、入力サーモメータコードが３ビットである場合について示すが、複数のビットからなるサーモメータコードであれば、何ビットから構成されてもよい。
図４のエンコーダ回路１０Ａは、ＮＯＲ回路２１及び２２、ＥＸＮＯＲ（ＥＸＯＲ回路の出力反転）回路２３及び２４、ＡＮＤ回路２５、ＯＲ回路２６、及びインバータ２７を含む。これらの論理ゲートによって、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路が実現されている。
図５は、図４の第２の実施例のエンコーダ回路１０Ａについて入出力の真理値表を示す図である。
図５の真理値表には、サーモメータコードの“１”の個数をカウントした値を記載している。図５から分かるように、サーモメータコードの“１”の個数は、「変換誤差を最小にするためにエンコーダ出力として取るべき値」の条件を満足している。図４のエンコーダ回路１０Ａは、サーモメータコードの“１”の個数を出力するように論理設計されており、これにより１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路を実現している。
なおサーモメータコードの“１”の個数が分布範囲の中心値と一致するのは、サーモメータコードが３ビットの場合に特有の現象であり、４ビット以上の場合には当てはまらない。しかし“１”の個数をカウントすることは、サーモメータコードの“０”と“１”をそれぞれ左右に固まるように移動させることによって、仮想的に“０”／“１”境界を１つに定めていることを意味している。サーモメータコードが４ビット以上の場合であっても、“１”の個数をカウントすることで境界を１つに定めることにより、エンコード値を１つの出力値として決定させることができる。
このように第２の実施例においては、サーモメータコードの“１”の個数を出力とする論理回路を単純な構成で実現している。このエンコーダ回路は、従来の回路構成ではサーモメータ／バイナリ変換誤差（エンコーダ出力誤差）が大きかった場合においても、誤差を最小限に抑えることができる。
図６は、本発明によるＡ／Ｄ変換回路の第１の実施例を示す図である。
図６のＡ／Ｄ変換回路３０は、エンコーダ回路１０と比較器群３１を含む。エンコーダ回路１０は図２に示されるが、代わりに図４に示されるエンコーダ回路１０Ａを用いてもよい。比較器群３１は、比較器４１乃至４３を含む。比較器４１乃至４３は、入力アナログ電位ＶＩＮを受け取ると共に、それぞれ対応する基準電位ＶＲＦ１乃至ＶＲＦ３を受け取る。各比較器４１乃至４３は、入力アナログ電位ＶＩＮを対応する基準電位と比較して、その比較結果をサーモメータコードＴＨＭ１乃至ＴＨＭ３として出力する。
エンコーダ回路１０は、比較器群３１から供給されるサーモメータコードＴＨＭ１乃至ＴＨＭ３をエンコードして、バイナリコードＤ０及びＤ１として出力する。この際、エンコーダ回路１０は、１つ又は複数の“０”／“１”″境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力するよう構成されており、異常なサーモメータコード出力エンコード値の誤差を最小限に抑えることが可能である。即ち、比較器４１乃至４３のオフセットやノイズによる信号揺らぎ等、サーモメータコードに異常が発生する要因があったとしても、誤差を最小限にするようにＡ／Ｄ変換結果を得ることができる。
図７は、本発明によるＡ／Ｄ変換回路の第２の実施例を示す図である。
図７のＡ／Ｄ変換回路５０は、サンプル・ホールド回路５１及び５９、スイッチ回路５２、補間回路５３、スイッチ制御回路５４、比較器群５５、エンコーダ回路５６、比較器群５７、及びエンコーダ回路５８を含む。サンプル・ホールド回路５１は、入力電圧を所定のタイミングでサンプルしその後ホールドする個々のサンプル・ホールド回路６１乃至６３を含む。スイッチ回路５２は、スイッチ制御回路５４により制御されるスイッチ６４乃至６７を含む。補間回路５３は、スイッチ回路５２により選択されたサンプル電圧を増幅するための差動増幅器６８及び６９、及び同電圧を補間するための抵抗ラダーを含む。
比較器群５５及び５７は比較器群３１と同一の構成でよく、エンコーダ回路５６及び５８はエンコーダ回路１０又は１０Ａと同一の構成でよい。比較器群５５及びエンコーダ回路５６からなるＡ／Ｄ変換部分が、入力アナログ電位ＶＩＮをＡ／Ｄ変換した結果の上位２ビットＤＯ１及びＤＯ２を出力し、比較器群５７及びエンコーダ回路５８からなるＡ／Ｄ変換部分が、Ａ／Ｄ変換結果の下位２ビットＤＯ３及びＤＯ４を出力する。
まずサンプル・ホールド回路５１が、基準電位ＶＲＦ１乃至ＶＲＦ３と入力アナログ電位ＶＩＮとをサンプルして保持する。保持された基準電位ＶＲＦ１乃至ＶＲＦ３と入力アナログ電位ＶＩＮとの大小を比較器群５５により比較し、エラー訂正可能な本発明のエンコーダ回路５６を用いて上位のパイナリ信号ＤＯ１及びＤＯ２を得る。
このバイナリ信号ＤＯ１及びＤＯ２に応答して、スイッチ制御回路５４がスイッチ回路５２のスイッチ群を制御する。比較器群５５からスイッチ制御回路５４への制御信号が生成される間、サンプル・ホールド回路５９はサンプル・ホールド回路５１のホールド電圧をサンプルする。スイッチ制御回路５４の信号が出力されるタイミングで、サンプル・ホールド回路５９がホールド電圧を出力するように構成することによって、“０”／“１”境界に対応する２組のアナログ信号がサンプル・ホールド回路５１から補間回路５３に伝達される。例えば、ＶＲＦ１とＶＲＦ２の間にＶＩＮが位置する場合には、ＶＲＦ１とＶＩＮを差動増幅器６８に接続するようにスイッチ６４及び６５が制御されると共に、ＶＲＦ２とＶＩＮを差動増幅器６９に接続するようにスイッチ６６及び６７が制御される。
補間回路５３は、選択された２組のアナログ信号を増幅した後に、４等分に分圧する。上記例のように、下位２ビット（４階調）を得る場合には、ＶＲＦ１とＶＲＦ２の間を４等分する。分圧された電圧は、比較器群５７に供給されて、比較動作が実行される。この比較結果を示すサーモメータコードを、エラー訂正可能な本発明のエンコーダ回路５８を用いてエンコードすることで、下位のパイナリ信号ＤＯ３及びＤＯ４を得る。
図８は、本発明によるＡ／Ｄ変換回路の第３の実施例を示す図である。図８において、図７と同一の構成要素は同一の番号により参照し、その説明は省略する。
図８のＡ／Ｄ変換回路７０は、サンプル・ホールド回路７１及び７７、スイッチ回路７２、補間・補外回路７３、スイッチ制御回路７４、比較器群５５、エンコーダ回路５６、比較器群７５、及びエンコーダ回路７６を含む。サンプル・ホールド回路７１は、入力電圧を所定のタイミングでサンプルしその後ホールドする個々のサンプル・ホールド回路８１乃至８５を含む。スイッチ回路７２は、スイッチ制御回路７４により制御されるスイッチ９１乃至９８を含む。補間回路７３は、スイッチ回路７２により選択されたサンプル電圧を増幅するための差動増幅器１０１乃至１０４、及び同電圧を補間・補外するための抵抗ラダーを含む。各差動増幅器の出力間を４Ｒの抵抗で分圧した構成となっている。
図８のＡ／Ｄ変換回路７０がバイナリコードを生成するための各回路の動作は、図７のＡ／Ｄ変換回路５０の各回路の動作と基本的な部分については同様である。但し第８のＡ／Ｄ変換回路７０においては、異常なサーモメータコードが生成され誤った上位ビットＤＯ１及びＤＯ２が生成された場合であっても、正しいエンコード出力が得られるように構成されている。この目的のために、補間・補外回路７３には補外機能が設けられ、またエンコーダ回路７６は補外を考慮した構成となっている。
以下の説明において、ＶＲＦ１＜ＶＩＮ＜ＶＲＦ２であり、且つＶＲＦ２の近傍にＶＩＮがある状態であるとする。この場合、サンプル・ホールド回路７１の出力電圧の正負、及び比較器群５５の比較結果は、
（Ｖｓ４，Ｖｓ３，Ｖｓ２，Ｖｓ１，Ｖｓ０）＝（−，−，−，＋，＋）
（Ｖｃ１３，Ｖｃ１２，Ｖｃ１１）＝（−，−，＋）
となる。従って、比較器群５５の出力サーモメータコードは００１となる。この場合、エンコーダ回路５６のエンコード出力は１０進数で表現すれば１となり、２進数（ＤＯ１，ＤＯ２）で表現すれば０１である。
このエンコーダ回路５６の出力に基づいて、スイッチ制御回路７４がスイッチ回路７２を制御し、補間・補外回路７３への入力は以下のようになる。
（Ｖｉ４，Ｖｉ３，Ｖｉ２，Ｖｉ１）＝（Ｖｓ３，Ｖｓ２，Ｖｓ１，Ｖｓ０）＝（−，−，＋，＋）
このように、正常動作の場合に中央にある２つの差動増幅器１０２及び１０３の入力Ｖｉ２及びＶｉ３が、プラスマイナスの境界に一致するように、スイッチ制御回路７４によりスイッチ回路７２が制御される。
この例の場合、ＶＲＦ２とＶＲＦ１との間でＶＲＦ２の近傍にＶＩＮがあると仮定しているので、
（Ｖｃ２４，Ｖｃ２３，Ｖｃ２２，Ｖｃ２１，Ｖｃ２０）＝（−，＋，＋，＋，＋）
となる。
図９は、本発明の原理に基づく補外を考慮したエンコーダ回路７６の真理値表を示す図である。図９を参照して、上記の例の場合はケース２に対応し、エンコーダ回路７６の出力は１０進数で表現すれば３であり、２進数で表現すれば０１１となる。
従って、多段型Ａ／Ｄ変換器７０の出力としては、０１００＋００１１＝０１１１を得る。
以上の説明は、サーモメータコードが正常に得られた場合に対応する。以下に、サーモメータコードが以上であった場合を説明する。
上記同様に、サンプル・ホールド回路７１の出力電圧の正負、及び比較器群５５の比較結果は、
（Ｖｓ４，Ｖｓ３，Ｖｓ２，Ｖｓ１，Ｖｓ０）＝（−，−，−，＋，＋）
（Ｖｃ１３，Ｖｃ１２，Ｖｃ１１）＝（−，−，＋）
であるが、比較器群５５の出力サーモメータコードが００１でなく１０１となった場合を想定する。図３の真理値表から分かるように、エンコーダ回路５６のエンコード出力は１０進数で表現すれば２となり、２進数（ＤＯ１，ＤＯ２）で表現すれば１０である。
このエンコーダ回路５６の出力に基づいて、スイッチ制御回路７４がスイッチ回路７２を制御し、補間・補外回路７３への入力は以下のようになる。
（Ｖｉ４，Ｖｉ３，Ｖｉ２，Ｖｉ１）＝（Ｖｓ４，Ｖｓ３，Ｖｓ２，Ｖｓ１）＝（−，−，−，＋）
即ち、２進数１０に基づいてスイッチ制御したために、前述の正常動作時（２進数０１のバイナリコードの場合）よりも、１つ上位に位置する４つの電位が接続されることになる。
この場合、Ｖｉ３及びＶｉ２が共に“−”であるので、
（Ｖｃ２４，Ｖｃ２３，Ｖｃ２２，Ｖｃ２１，Ｖｃ２０）：（−，−，−，−，−）
となる。図９を参照して、上記の例の場合はケース１０に対応し、エンコーダ回路７６の出力は１０進数で表現すれば“−１”であり、２進数で表現すれば１１１（補数表現で−１）となる。
従って、多段型Ａ／Ｄ変換器７０の出力としては０１００−０００１＝０１１１を得ることができる。このように、異常なサーモメータコードが生成された場合であっても、多段型Ａ／Ｄ変換器７０においては、補外機能によって誤差を補正することができる。±１補正することができる補外回路を用いてエラー補正ができるのは、サーモメータ／バイナリ変換誤差を最小（±１以内）にする本発明によるエンコーダ回路を用いているためである。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
本発明は、一般にＡ／Ｄ変換器等に用いられるエンコーダ回路に関し、詳しくはサーモメータコードをバイナリコードに変換するエンコーダ回路に関する。
デジタル信号処理技術の発達と共に、Ａ／Ｄ変換器には高分解能化及び高精度化が要求されている。これらの要求を満たすためには、Ａ／Ｄ変換時における誤差の発生を低減することが必要である。
一般にＡ／Ｄ変換器では、入力アナログ電位を複数の比較回路に入力し、それら複数の比較回路によって対応する参照電位と入力電位とを比較する。この参照電位は低い電位から高い電位まで等間隔で割り当てられており、比較器群の出力は、“０・・・０
０ ０ １ １ １・・・１”のように、下位の比較器出力は“１”であり、下位から上位へ向かう途中の比較器以降の出力は“０”となる。このようなコードは、サーモメータ(温度計)コードと呼ばれる。
０ ０ １ １ １・・・１”のように、下位の比較器出力は“１”であり、下位から上位へ向かう途中の比較器以降の出力は“０”となる。このようなコードは、サーモメータ(温度計)コードと呼ばれる。
例えば、サーモメータコードの隣接するビット間の排他的論理和をとることにより、“０”／“１”の境界部にのみ“１”を抽出する。その検出信号を、後続のスイッチマトリクスや増幅器によってバイナリコードに変換することができる。
しかしながらＡ／Ｄ変換器においては、各比較器が有する固有のオフセットのばらつき、高周波で比較器を動作させた場合のクロック信号の遅延差、ノイズによる信号揺らぎの影響等によって、“０・・・０
０ １ ０ １ １ ・・・１”のように、本来１箇所であるべき“０”／“１”の境界が２箇所以上発生することがある。このような場合、“０”／“１”の境界を検出してエンコードするような単純なエンコーダ回路では対応できずに、本来の正しいバイナリコードとはかけ離れたコードが生成されてしまう。
０ １ ０ １ １ ・・・１”のように、本来１箇所であるべき“０”／“１”の境界が２箇所以上発生することがある。このような場合、“０”／“１”の境界を検出してエンコードするような単純なエンコーダ回路では対応できずに、本来の正しいバイナリコードとはかけ離れたコードが生成されてしまう。
このようなサーモメータコードエラーが発生した場合でも、Ａ／Ｄ変換誤差が大きくならないよう設計されたエンコーダ回路が提案されている（特許文献１）。 このエンコーダ回路では、サーモメータコードの隣接するビット間で排他的論理和をとるので、“０・・・０
０ １ ０ １ １ ・・・１”のようなエラーコードが入力された場合には、“０”／“１”の境界として排他的論理和出力の連続３ビットが“１”となる。次に、複数の“１”ビットのうち中央の“１”が境界として有効になるように、スイッチマトリクスで重み付けする。最後に、重み付けされた信号を増幅器により増幅することで“０”／“１”を判定する。これにより、本来の正しいバイナリコードに近いコードが得られるように、エラー訂正することができる。
０ １ ０ １ １ ・・・１”のようなエラーコードが入力された場合には、“０”／“１”の境界として排他的論理和出力の連続３ビットが“１”となる。次に、複数の“１”ビットのうち中央の“１”が境界として有効になるように、スイッチマトリクスで重み付けする。最後に、重み付けされた信号を増幅器により増幅することで“０”／“１”を判定する。これにより、本来の正しいバイナリコードに近いコードが得られるように、エラー訂正することができる。
また特許文献２には、サーモメータコードをエンコードするための２分探索変換方法が開示されている。この方法では、中央に位置するビットを境にサーモメータコードを２分割し、中央に位置するビットの“０”／“１”によって２分割したコード中のどの位置に境界があるのかを探索していく。また特許文献３及び特許文献４には、ブール代数によって表現されるサーモメータ／バイナリ変換式に従った変換方法が開示されている。
図1は、３ビットからなるサーモメータコードを上記従来のエンコーダ回路に入力した場合の出力値を示す。ここで、サーモメータコードの３ビットについて、エラーの場合に発生し得る全ての“０”／“１”組み合せを含めて、全体で８つのパターンを示している。
誤りのあるサーモメータが入力された場合、“０”／“１”境界が２つ以上存在するので、何れの境界を正しい境界として扱うかによって、出力エンコード値は異なってくる。例えば、図１に示すケース６の場合であれば、異常なサーモメータコード［０，１，０］は、正しくは［０，１，１］となるべきであったのか、又は［０，０，１］となるべきであったのか、［０，０，０］となるべきであったのか判別できない。このように“０”／“１”境界が２つ以上存在する場合、正しいエンコード値としては複数の値があり得る。これを図1において「エンコーダ出力として取りうる値」として示している。また「エンコーダ出力として取りうる値」が複数存在する場合に、最大値と最小値との差を「距離」として示している。
ケース１、５、７、及び８は、正常なサーモメータコードが入力された場合である。この場合には、何れの従来例も正しいエンコーダ出力を生成する。
ケース３及び６は、入力サーモメータコードが異常であり、エンコーダ出力として３つの候補が考えられる場合である。このときの「距離」は２となる。例えばケース３では、サーモメータコードのビット２とビット３とが異常なパターンを構成している場合である。この入力が正常なサーモメータコードとなるためには、サーモメータコードのビット２とビット３とは［１,０］ではなく、［１,１］又は［０,１］か、［０,０］であるべきだと考えられる。この時、候補として挙げられるエンコーダの出力値はそれぞれ３、２、１である。
従って、ケース３のサーモメータコードが入力された場合、エンコーダの出力値と全ての取り得る出力値との距離を平均的に最小にするためには、取り得るエンコーダの出力値３、２、１の中央値として、エンコーダの出力値を２とするのが好ましい。ケース６の場合も同様に、エンコーダの出力値を1とするのが好ましい。このようにして求められる最適なエンコーダ出力値を「変換誤差を最小にするためにエンコーダ出力として取るべき値」として図１に示している。
またケース２及び４は、エンコーダ出力として４パターンの候補が考えられる場合、すなわち「距離」が３の場合である。例えばケース２では、サーモメータコードのビット１、ビット２、及びビット３が異常なパターンを構成している場合である。この入力が正常なサーモメータコードとなるためには、サーモメータコードは［１,１,０］ではなく、［１,１,１］、［０,１,１］、［０,０,１］、［０,０,０］の何れかであるべきだと考えられる。この時、候補として挙げられるエンコーダの出力値はそれぞれ３、２、１、０である。
従って、ケース２のサーモメータコードが入力された場合、エンコーダの出力値と全ての取り得る出力値との距離を平均的に最小にするためには、取り得るエンコーダの出力値３、２、１、０の中央値として、エンコーダの出力値を２又は１とするのが好ましい。ケース４の場合も同様に、エンコーダの出力値を２又は1とするのが好ましい。
図１において「従来例」として示すのは、特許文献１に記載のエンコーダの出力であり、「他の従来例」として示すのは、特許文献２乃至４に記載のエンコーダの出力である。図１に示されるように、「従来例」においては、ケースによっては出力が不定“Ｘ”となる場合がある。また「他の従来例」においては、エンコーダ出力が「エンコーダ出力として取るべき値」とは異なる場合が多い。
このように従来例のエンコーダ回路は、全ての可能なサーモメータコードの組み合せを考慮していないため、エラーが発生した場合にエンコーダ出力の誤差を常に最小にすることができない。
特開平７−９５０８９号公報
特開平８−３６４６６号公報
特開平１１−１０３２５３号公報
特開２０００−１３４１０３号公報
以上を鑑みて、本発明は、全ての可能なサーモメータコードの組み合せに対して、エンコーダ出力の誤差を最小にすることが可能なエンコーダ回路及びＡ／Ｄ変換器を提供することを目的とする。
本発明によるエンコーダ回路は、サーモメータコードである複数のビットデータを入力し、前記サーモメータコードに対応するエンコード値を出力するエンコーダ回路であって、前記複数のビットデータのうち“０”と“１”の境界位置について、対応する複数のエンコード値候補の中心値をエンコード値として出力するように前記ビットデータを論理演算することを特徴とする。
上記エンコーダ回路は、正常なサーモメータコードに対しては“０”／“１”境界の位置に対応するエンコード値を出力し、異常なサーモメータコードの場合には、複数の“０”／“１”境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値として出力するように論理構成される。従って、全ての可能なサーモメータ入力パターンに対応でき、如何なる入力パターンに対しても出力が不定状態になることはなく、エンコード出力値の誤差を常に最小にすることができる。
また本発明における別の側面によれば、エンコーダ回路は、サーモメータコードにおける“１”(又は“０”)の個数をエンコード出力とすることを特徴とする。
また本発明におけるＡ／Ｄ変換器は、複数の比較器により入力アナログ電位を複数の基準電位と比較することでサーモメータコードを出力する比較器群と、該比較器群から出力されるサーモメータコードをエンコードする上記エンコーダ回路を含むことを特徴とする。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
本発明におけるエンコーダ回路は、比較器群等から出力されるサーモメータコードの“０”／“１”境界の位置に対応するエンコード値を出力し、且つ“０”／“１”境界が複数含まれている場合は、それらの境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値とするように設計された論理回路である。
本発明におけるエンコーダ回路は、全ての可能なサーモメータ入力パターンを考慮して論理設計されるので、如何なる入力パターンに対しても出力が不定状態になることはない。また異常なサーモメータコードの場合には、複数の“０”／“１”境界の位置に対応する複数のエンコード値の分布範囲の中心値を正規のエンコード値とするので、エンコード出力値の誤差を最小にすることができる。
図２は、本発明によるエンコーダ回路の第１の実施例の構成の一例を示す図である。
図２のエンコーダ回路１０は、３ビットのサーモメータコードをバイナリ値に変換して出力する回路である。説明の便宜上、入力サーモメータコードが３ビットである場合について示すが、本発明は入力サーモメータコードのビット数について限定されるものではなく、複数のビットからなるサーモメータコードであれば、何ビットから構成されてもよい。
図２のエンコーダ回路１０は、ＥＸＮＯＲ（ＥＸＯＲ回路の出力反転）回路１１、ＡＮＤ回路１２及び１３、ＮＯＲ回路１４、ＯＲ回路１５及び１６、及びインバータ１７を含む。入力信号ＴＨＭ１〜ＴＨＭ３は、入力サーモメータコードのビット１〜ビット３に対応する。出力Ｄ０及びＤ１は、サーモメータコードをバイナリコードに変換したエンコーダ出力である。
図２に示される複数の論理ゲートによって、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路が実現されている。なお図２のエンコーダ回路１０においては、中心値が２つある場合には、大きい方の中心値を出力するよう構成されている。これは大きい方の中心値である必要はなく、小さい方の中心値を出力するように構成してもよい。大きい方又は小さい方の何れか一方が他方より好ましい理由はない。
図３は、図２の第１の実施例のエンコーダ回路１０について入出力の真理値表を示す図である。
図３の真理値表には、入力サーモメータコードを構成する３ビットについて、８つの全ての“０”／“１”の組み合せを示し、その８つの組み合せについて図２のエンコーダ回路１０の出力を示している。また図１の場合と同様に、「変換誤差を最小にするためにエンコーダ出力として取るべき値」を示し、この値とエンコーダ回路１０の出力値との差を「サーモメータ／バイナリ変換誤差」として示している。
例えばケース３の場合、“０”／“１”の境界は、ビット１の位置及びビット３の位置に存在する。それら２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、１及び３である。従って、これら２つのエンコーダ出力の分布範囲［１−３］の中心値として、エンコーダ回路１０の出力は２となる。
またケース２の場合については、“０”／“１”の境界は、ビット０の位置及びビット３の位置に存在する。ここで、ビット０の位置が境界であるとの判断は、“０”であるビット１の下にある仮想的なビット０が“１”であるとの考えによる。これにより、全てゼロのパターン［０，０，０］の時にビット０の位置を境界とすることと整合が取れる。またビット３の位置が境界であるとの判断は、“１”であるビット３の上にある仮想的なビット４が“０”であるとの考えによる。これにより、全て“１”のパターン［１，１，１］の時にビット３の位置を境界とすることと整合が取れる。上記２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、０及び３である。これら２つのエンコーダ出力の分布範囲［０−３］の中心値は１又は２であるが、本例では大きい方の中心値を選択してエンコーダ回路１０の出力を２とする。
またケース４の場合については、“０”／“１”の境界は、ビット０の位置及びビット３の位置に存在する。それら２つの“０”／“１”境界の位置に対応する２つのエンコーダ出力は、０及び３である。従って、これら２つのエンコーダ出力の分布範囲［０−３］の中心値は１又は２であるが、本例では大きい方の中心値を選択してエンコーダ回路１０の出力を２とする。
このように第１の実施例においては、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路を単純な構成で実現している。このエンコーダ回路は、従来の回路構成ではサーモメータ／バイナリ変換誤差（エンコーダ出力誤差）が大きかった場合においても、誤差を最小限に抑えることが可能である。
図４は、本発明によるエンコーダ回路の第２の実施例の構成の一例を示す図である。説明の便宜上、入力サーモメータコードが３ビットである場合について示すが、複数のビットからなるサーモメータコードであれば、何ビットから構成されてもよい。
図４のエンコーダ回路１０Ａは、ＮＯＲ回路２１及び２２、ＥＸＮＯＲ（ＥＸＯＲ回路の出力反転）回路２３及び２４、ＡＮＤ回路２５、ＯＲ回路２６、及びインバータ２７を含む。これらの論理ゲートによって、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路が実現されている。
図５は、図４の第２の実施例のエンコーダ回路１０Ａについて入出力の真理値表を示す図である。
図５の真理値表には、サーモメータコードの“１”の個数をカウントした値を記載している。図５から分かるように、サーモメータコードの“１”の個数は、「変換誤差を最小にするためにエンコーダ出力として取るべき値」の条件を満足している。図４のエンコーダ回路１０Ａは、サーモメータコードの“１”の個数を出力するように論理設計されており、これにより１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力する論理回路を実現している。
なおサーモメータコードの“１”の個数が分布範囲の中心値と一致するのは、サーモメータコードが３ビットの場合に特有の現象であり、４ビット以上の場合には当てはまらない。しかし“１”の個数をカウントすることは、サーモメータコードの“０”と“１”をそれぞれ左右に固まるように移動させることによって、仮想的に“０”／“１”境界を1つに定めていることを意味している。サーモメータコードが４ビット以上の場合であっても、“１”の個数をカウントすることで境界を１つに定めることにより、エンコード値を１つの出力値として決定させることができる。
このように第２の実施例においては、サーモメータコードの“１”の個数を出力とする論理回路を単純な構成で実現している。このエンコーダ回路は、従来の回路構成ではサーモメータ／バイナリ変換誤差（エンコーダ出力誤差）が大きかった場合においても、誤差を最小限に抑えることができる。
図６は、本発明によるＡ／Ｄ変換回路の第１の実施例を示す図である。
図６のＡ／Ｄ変換回路３０は、エンコーダ回路１０と比較器群３１を含む。エンコーダ回路１０は図２に示されるが、代わりに図４に示されるエンコーダ回路１０Ａを用いてもよい。比較器群３１は、比較器４１乃至４３を含む。比較器４１乃至４３は、入力アナログ電位ＶＩＮを受け取ると共に、それぞれ対応する基準電位ＶＲＦ１乃至ＶＲＦ３を受け取る。各比較器４１乃至４３は、入力アナログ電位ＶＩＮを対応する基準電位と比較して、その比較結果をサーモメータコードＴＨＭ１乃至ＴＨＭ３として出力する。
エンコーダ回路１０は、比較器群３１から供給されるサーモメータコードＴＨＭ１乃至ＴＨＭ３をエンコードして、バイナリコードＤ０及びＤ１として出力する。この際、エンコーダ回路１０は、１つ又は複数の“０”／“１”境界について対応するエンコード値の分布範囲の中心値を正規のエンコード値として出力するよう構成されており、異常なサーモメータコード出力エンコード値の誤差を最小限に抑えることが可能である。即ち、比較器４１乃至４３のオフセットやノイズによる信号揺らぎ等、サーモメータコードに異常が発生する要因があったとしても、誤差を最小限にするようにＡ／Ｄ変換結果を得ることができる。
図７は、本発明によるＡ／Ｄ変換回路の第２の実施例を示す図である。
図７のＡ／Ｄ変換回路５０は、サンプル・ホールド回路５１及び５９、スイッチ回路５２、補間回路５３、スイッチ制御回路５４、比較器群５５、エンコーダ回路５６、比較器群５７、及びエンコーダ回路５８を含む。サンプル・ホールド回路５１は、入力電圧を所定のタイミングでサンプルしその後ホールドする個々のサンプル・ホールド回路６１乃至６３を含む。スイッチ回路５２は、スイッチ制御回路５４により制御されるスイッチ６４乃至６７を含む。補間回路５３は、スイッチ回路５２により選択されたサンプル電圧を増幅するための差動増幅器６８及び６９、及び同電圧を補間するための抵抗ラダーを含む。
比較器群５５及び５７は比較器群３１と同一の構成でよく、エンコーダ回路５６及び５８はエンコーダ回路１０又は１０Ａと同一の構成でよい。比較器群５５及びエンコーダ回路５６からなるＡ／Ｄ変換部分が、入力アナログ電位ＶＩＮをＡ／Ｄ変換した結果の上位２ビットＤＯ１及びＤＯ２を出力し、比較器群５７及びエンコーダ回路５８からなるＡ／Ｄ変換部分が、Ａ／Ｄ変換結果の下位２ビットＤＯ３及びＤＯ４を出力する。
まずサンプル・ホールド回路５１が、基準電位ＶＲＦ１乃至ＶＲＦ３と入力アナログ電位ＶＩＮとをサンプルして保持する。保持された基準電位ＶＲＦ１乃至ＶＲＦ３と入力アナログ電位ＶＩＮとの大小を比較器群５５により比較し、エラー訂正可能な本発明のエンコーダ回路５６を用いて上位のバイナリ信号ＤＯ１及びＤＯ２を得る。
このバイナリ信号ＤＯ１及びＤＯ２に応答して、スイッチ制御回路５４がスイッチ回路５２のスイッチ群を制御する。比較器群５５からスイッチ制御回路５４への制御信号が生成される間、サンプル・ホールド回路５９はサンプル・ホールド回路５１のホールド電圧をサンプルする。スイッチ制御回路５４の信号が出力されるタイミングで、サンプル・ホールド回路５９がホールド電圧を出力するように構成することによって、“０”／“１”境界に対応する２組のアナログ信号がサンプル・ホールド回路５１から補間回路５３に伝達される。例えば、ＶＲＦ１とＶＲＦ２の間にＶＩＮが位置する場合には、ＶＲＦ１とＶＩＮを差動増幅器６８に接続するようにスイッチ６４及び６５が制御されると共に、ＶＲＦ２とＶＩＮを差動増幅器６９に接続するようにスイッチ６６及び６７が制御される。
補間回路５３は、選択された２組のアナログ信号を増幅した後に、４等分に分圧する。上記例のように、下位２ビット（４階調）を得る場合には、ＶＲＦ１とＶＲＦ２の間を４等分する。分圧された電圧は、比較器群５７に供給されて、比較動作が実行される。この比較結果を示すサーモメータコードを、エラー訂正可能な本発明のエンコーダ回路５８を用いてエンコードすることで、下位のバイナリ信号ＤＯ３及びＤＯ４を得る。
図８は、本発明によるＡ／Ｄ変換回路の第３の実施例を示す図である。図８において、図７と同一の構成要素は同一の番号により参照し、その説明は省略する。
図８のＡ／Ｄ変換回路７０は、サンプル・ホールド回路７１及び７７、スイッチ回路７２、補間・補外回路７３、スイッチ制御回路７４、比較器群５５、エンコーダ回路５６、比較器群７５、及びエンコーダ回路７６を含む。サンプル・ホールド回路７１は、入力電圧を所定のタイミングでサンプルしその後ホールドする個々のサンプル・ホールド回路８１乃至８５を含む。スイッチ回路７２は、スイッチ制御回路７４により制御されるスイッチ９１乃至９８を含む。補間回路７３は、スイッチ回路７２により選択されたサンプル電圧を増幅するための差動増幅器１０１乃至１０４、及び同電圧を補間・補外するための抵抗ラダーを含む。各差動増幅器の出力間を４Ｒの抵抗で分圧した構成となっている。
図８のＡ／Ｄ変換回路７０がバイナリコードを生成するための各回路の動作は、図７のＡ／Ｄ変換回路５０の各回路の動作と基本的な部分については同様である。但し第８のＡ／Ｄ変換回路７０においては、異常なサーモメータコードが生成され誤った上位ビットＤＯ１及びＤＯ２が生成された場合であっても、正しいエンコード出力が得られるように構成されている。この目的のために、補間・補外回路７３には補外機能が設けられ、またエンコーダ回路７６は補外を考慮した構成となっている。
以下の説明において、ＶＲＦ１ ＜ ＶＩＮ ＜ ＶＲＦ２であり、且つＶＲＦ２の近傍にＶＩＮがある状態であるとする。この場合、サンプル・ホールド回路７１の出力電圧の正負、及び比較器群５５の比較結果は、
(Vs4,Vs3,Vs2,Vs1,Vs0)
= (−,−,−,＋,＋)
(Vc13,Vc12,Vc11)
= (−,−,＋)
となる。従って、比較器群５５の出力サーモメータコードは００１となる。この場合、エンコーダ回路５６のエンコード出力は１０進数で表現すれば１となり、２進数（ＤＯ１，ＤＯ２）で表現すれば０１である。
(Vs4,Vs3,Vs2,Vs1,Vs0)
= (−,−,−,＋,＋)
(Vc13,Vc12,Vc11)
= (−,−,＋)
となる。従って、比較器群５５の出力サーモメータコードは００１となる。この場合、エンコーダ回路５６のエンコード出力は１０進数で表現すれば１となり、２進数（ＤＯ１，ＤＯ２）で表現すれば０１である。
このエンコーダ回路５６の出力に基づいて、スイッチ制御回路７４がスイッチ回路７２を制御し、補間・補外回路７３への入力は以下のようになる。
(Vi4,Vi3,Vi2,Vi1)
= (Vs3,Vs2,Vs1,Vs0) = (−,−,＋,＋)
このように、正常動作の場合に中央にある２つの差動増幅器１０２及び１０３の入力Vi2及びVi3が、プラスマイナスの境界に一致するように、スイッチ制御回路７４によりスイッチ回路７２が制御される。
= (Vs3,Vs2,Vs1,Vs0) = (−,−,＋,＋)
このように、正常動作の場合に中央にある２つの差動増幅器１０２及び１０３の入力Vi2及びVi3が、プラスマイナスの境界に一致するように、スイッチ制御回路７４によりスイッチ回路７２が制御される。
この例の場合、ＶＲＦ２とＶＲＦ１との間でＶＲＦ２の近傍にＶＩＮがあると仮定しているので、
(Vc24,Vc23,Vc22,Vc21,Vc20)
= (−,＋,＋,＋,＋)
となる。
(Vc24,Vc23,Vc22,Vc21,Vc20)
= (−,＋,＋,＋,＋)
となる。
図９は、本発明の原理に基づく補外を考慮したエンコーダ回路７６の真理値表を示す図である。図９を参照して、上記の例の場合はケース２に対応し、エンコーダ回路７６の出力は１０進数で表現すれば３であり、２進数で表現すれば０１１となる。
従って、多段型Ａ／Ｄ変換器７０の出力としては、０１００＋００１１＝０１１１を得る。
以上の説明は、サーモメータコードが正常に得られた場合に対応する。以下に、サーモメータコードが以上であった場合を説明する。
上記同様に、サンプル・ホールド回路７１の出力電圧の正負、及び比較器群５５の比較結果は、
(Vs4,Vs3,Vs2,Vs1,Vs0)
= (−,−,−,＋,＋)
(Vc13,Vc12,Vc11)
= (−,−,＋)
であるが、比較器群５５の出力サーモメータコードが００１でなく１０１となった場合を想定する。図３の真理値表から分かるように、エンコーダ回路５６のエンコード出力は１０進数で表現すれば２となり、２進数（ＤＯ１，ＤＯ２）で表現すれば１０である。
(Vs4,Vs3,Vs2,Vs1,Vs0)
= (−,−,−,＋,＋)
(Vc13,Vc12,Vc11)
= (−,−,＋)
であるが、比較器群５５の出力サーモメータコードが００１でなく１０１となった場合を想定する。図３の真理値表から分かるように、エンコーダ回路５６のエンコード出力は１０進数で表現すれば２となり、２進数（ＤＯ１，ＤＯ２）で表現すれば１０である。
このエンコーダ回路５６の出力に基づいて、スイッチ制御回路７４がスイッチ回路７２を制御し、補間・補外回路７３への入力は以下のようになる。
(Vi4,Vi3,Vi2,Vi1)
= (Vs4,Vs3,Vs2,Vs1) = (−,−,−,＋)
即ち、２進数１０に基づいてスイッチ制御したために、前述の正常動作時(２進数０１のバイナリコードの場合)よりも、１つ上位に位置する４つの電位が接続されることになる。
= (Vs4,Vs3,Vs2,Vs1) = (−,−,−,＋)
即ち、２進数１０に基づいてスイッチ制御したために、前述の正常動作時(２進数０１のバイナリコードの場合)よりも、１つ上位に位置する４つの電位が接続されることになる。
この場合、Vi3及びVi2が共に“−”であるので、
(Vc24,Vc23,Vc22,Vc21,Vc20)
= (−,−,−,−,−)
となる。図９を参照して、上記の例の場合はケース１０に対応し、エンコーダ回路７６の出力は１０進数で表現すれば“−１”であり、２進数で表現すれば１１１（補数表現で−１）となる。
(Vc24,Vc23,Vc22,Vc21,Vc20)
= (−,−,−,−,−)
となる。図９を参照して、上記の例の場合はケース１０に対応し、エンコーダ回路７６の出力は１０進数で表現すれば“−１”であり、２進数で表現すれば１１１（補数表現で−１）となる。
従って、多段型Ａ／Ｄ変換器７０の出力としては０１００−０００１＝０１１１を得ることができる。このように、異常なサーモメータコードが生成された場合であっても、多段型Ａ／Ｄ変換器７０においては、補外機能によって誤差を補正することができる。±１補正することができる補外回路を用いてエラー補正ができるのは、サーモメータ／バイナリ変換誤差を最小（±１以内）にする本発明によるエンコーダ回路を用いているためである。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
１０ エンコーダ回路
Claims (9)
- サーモメータコードを入力として該サーモメータコードにおける１つ又は複数の“０”と“１”の境界位置に対応する１つ又は複数のエンコード値が分布する範囲の中心値をエンコード値として出力するよう論理構成されたことを特徴とするエンコーダ回路。
- 該中心値が２つ存在する場合には大きい方の中心値又は小さい方の中心値の何れか一方をエンコード値として出力するよう論理構成されたことを特徴とする請求項１記載のエンコーダ回路。
- 複数の比較器により入力アナログ電位を複数の基準電位と比較することでサーモメータコードを出力する比較器群と、
該比較器群から出力される該サーモメータコードにおける１つ又は複数の“０”と“１”の境界位置に対応する１つ又は複数のエンコード値が分布する範囲の中心値をエンコード値として出力するよう論理構成されたエンコーダ回路を含むことを特徴とするＡ／Ｄ変換回路。 - 入力アナログ電位と複数の基準電位をサンプルして保持するサンプル・ホールド回路と、
該サンプル・ホールド回路の出力に基づいて、複数の比較器により該入力アナログ電位を該複数の基準電位と比較することでサーモメータコードを出力する第１の比較器群と、
該第１の比較器群から出力される該サーモメータコードにおける１つ又は複数の“０”と“１”の境界位置に対応する１つ又は複数のエンコード値が分布する範囲の中心値をエンコード値として出力するよう論理構成された第１のエンコーダ回路と、
該サンプル・ホールド回路の出力を選択するスイッチ回路と、該第１のエンコーダ回路の出力により該スイッチ回路を制御するスイッチ制御回路と、
該スイッチ回路により選択された該サンプル・ホールド回路の出力間の電圧を補間する補間回路と、
該補間回路の出力に基づいてサーモメータコードを出力する第２の比較器群と、
該第２の比較器群から出力される該サーモメータコードにおける１つ又は複数の“０”と“１”の境界位置に対応する１つ又は複数のエンコード値が分布する範囲の中心値をエンコード値として出力するよう論理構成された第２のエンコーダ回路
を含むことを特徴とするＡ／Ｄ変換回路。 - 該補間回路は補外機能を備え、該第２のエンコーダ回路は補外値に対応するエンコード値を出力するよう論理構成されることを特徴とする請求項４記載のＡ／Ｄ変換回路。
- サーモメータコードを入力として該サーモメータコードにおける“０”の個数及び“１”の個数の何れか一方をエンコード値として出力するよう論理構成されたことを特徴とするエンコーダ回路。
- 複数の比較器により入力アナログ電位を複数の基準電位と比較することでサーモメータコードを出力する比較器群と、
該比較器群から出力される該サーモメータコードにおける“０”の個数及び“１”の個数の何れか一方をエンコード値として出力するよう論理構成されたエンコーダ回路
を含むことを特徴とするＡ／Ｄ変換回路。 - 入力アナログ電位と複数の基準電位をサンプルして保持するサンプル・ホールド回路と、
該サンプル・ホールド回路の出力に基づいて、複数の比較器により該入力アナログ電位を該複数の基準電位と比較することでサーモメータコードを出力する第１の比較器群と、
該第１の比較器群から出力される該サーモメータコードにおける“０”の個数及び“１”の個数の何れか一方をエンコード値として出力するよう論理構成された第１のエンコーダ回路と、
該サンプル・ホールド回路の出力を選択するスイッチ回路と、
該第１のエンコーダ回路の出力により該スイッチ回路を制御するスイッチ制御回路と、
該スイッチ回路により選択された該サンプル・ホールド回路の出力間の電圧を補間する補間回路と、
該補間回路の出力に基づいてサーモメータコードを出力する第２の比較器群と、
該第２の比較器群から出力される該サーモメータコードにおける“１”の個数をエンコード値として出力するよう論理構成された第２のエンコーダ回路
を含むことを特徴とするＡ／Ｄ変換回路。 - 該補間回路は補外機能を備え、該第２のエンコーダ回路は補外値に対応するエンコード値を出力するよう論理構成されることを特徴とする請求項８記載のＡ／Ｄ変換回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/003654 WO2004086628A1 (ja) | 2003-03-25 | 2003-03-25 | エンコーダ回路及びａ／ｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004086628A1 true JPWO2004086628A1 (ja) | 2006-06-29 |
Family
ID=33045135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004544173A Pending JPWO2004086628A1 (ja) | 2003-03-25 | 2003-03-25 | エンコーダ回路及びａ／ｄ変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7271757B2 (ja) |
| EP (1) | EP1610465A4 (ja) |
| JP (1) | JPWO2004086628A1 (ja) |
| WO (1) | WO2004086628A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8411793B2 (en) * | 2004-08-27 | 2013-04-02 | Texas Instruments Incorporated | Digital amplitude modulation |
| US7929637B2 (en) * | 2004-06-04 | 2011-04-19 | Texas Instruments Incorporated | Method and apparatus for digital amplitude and phase modulation |
| JP4842989B2 (ja) * | 2008-03-28 | 2011-12-21 | 株式会社アドバンテスト | プライオリティエンコーダならびにそれを利用した時間デジタル変換器、試験装置 |
| US8779952B1 (en) | 2012-04-12 | 2014-07-15 | Pmc-Sierra Us, Inc. | Background calibration of threshold errors in analog to digital converters |
| US8810442B1 (en) | 2013-02-14 | 2014-08-19 | Pmc-Sierra Us, Inc. | Background calibration of aperture center errors in analog to digital converters |
| US10411917B2 (en) * | 2017-12-04 | 2019-09-10 | Credo Technology Group Limited | Linear feedback equalization |
| JP7119982B2 (ja) * | 2018-12-21 | 2022-08-17 | 株式会社デンソー | Ａ／ｄ変換回路 |
| US10848166B1 (en) | 2019-12-06 | 2020-11-24 | Analog Devices International Unlimited Company | Dual mode data converter |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4586025A (en) * | 1985-10-04 | 1986-04-29 | Tektronix, Inc. | Error tolerant thermometer-to-binary encoder |
| US4712087A (en) * | 1987-02-09 | 1987-12-08 | Tektronix, Inc. | Analog-to-digital converter error correction circuit |
| US4897657A (en) * | 1988-06-13 | 1990-01-30 | Integrated Device Technology, Inc. | Analog-to-digital converter having error detection and correction |
| US5029305A (en) * | 1988-12-21 | 1991-07-02 | Texas Instruments Incorporated | Method and apparatus for error correction in thermometer code arrays |
| EP0533253B1 (fr) * | 1991-09-20 | 1996-07-10 | Philips Composants Et Semiconducteurs | Procédé de transcodage de données d'un code thermométrique, décodeur et convertisseur appliquant ce procédé |
| JP2791519B2 (ja) * | 1991-11-20 | 1998-08-27 | 三菱電機株式会社 | ２進データ発生回路およびａ／ｄ変換器 |
| JP2745905B2 (ja) | 1991-11-21 | 1998-04-28 | 三菱電機株式会社 | パルスレーザ装置 |
| US5243348A (en) * | 1992-04-27 | 1993-09-07 | Motorola, Inc. | Partitioned digital encoder and method for encoding bit groups in parallel |
| JPH06112824A (ja) * | 1992-09-29 | 1994-04-22 | Matsushita Electric Ind Co Ltd | 補間型ａ／ｄ変換器 |
| JP3308608B2 (ja) * | 1992-10-13 | 2002-07-29 | 株式会社日立製作所 | 信号処理装置および磁気記録再生装置 |
| FR2708400A1 (fr) | 1993-06-30 | 1995-02-03 | Philips Electronics Nv | Encodeur binaire, tolérant aux erreurs. |
| US5382955A (en) * | 1993-11-04 | 1995-01-17 | Tektronix, Inc. | Error tolerant thermometer-to-binary encoder |
| US5623265A (en) | 1994-01-28 | 1997-04-22 | Texas Instruments Incorporated | Flash analog-to-digital converter and method of operation |
| US5459466A (en) * | 1995-02-23 | 1995-10-17 | Tektronix, Inc. | Method and apparatus for converting a thermometer code to a gray code |
| JPH09107289A (ja) * | 1995-10-12 | 1997-04-22 | Toshiba Ave Corp | エンコード回路及びアナログ／デジタル変換装置 |
| JP2834091B2 (ja) | 1996-08-15 | 1998-12-09 | 静岡日本電気株式会社 | 無線選択呼出受信機 |
| US6298459B1 (en) * | 1997-07-18 | 2001-10-02 | Fujitsu Limited | Analog to digital converter with encoder circuit and testing method therefor |
| US6218975B1 (en) * | 1997-09-02 | 2001-04-17 | Fujitsu Limited | Interleaved auto-zero analog-to-digital converter with switching noise compensation |
| JPH11103253A (ja) | 1997-09-29 | 1999-04-13 | Nec Corp | アナログ−デジタル変換器 |
| US6037890A (en) * | 1997-09-30 | 2000-03-14 | Intel Corporation | Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator |
| US5959564A (en) * | 1997-12-17 | 1999-09-28 | Lucent Technologies Inc. | Broken thermometer code and comparator error correction by pseudo majority gate decoding in analog-to-digital converters |
| AU1769699A (en) * | 1997-12-19 | 1999-07-12 | Bae Systems Plc | Binary code converters and comparators |
| GB2333171A (en) * | 1998-01-08 | 1999-07-14 | Fujitsu Microelectronics Ltd | Thermometer coding circuitry |
| US6034631A (en) * | 1998-02-04 | 2000-03-07 | Lucent Technologies Inc. | Comparator error correction in flash analog-to-digital converter |
| JP3339566B2 (ja) * | 1998-10-21 | 2002-10-28 | 日本電気株式会社 | サーモメトリック−バイナリコード変換方法および回路、それに使用されるエンコーダ素子回路 |
| US6396424B1 (en) * | 1999-05-21 | 2002-05-28 | Parthus Ireland Limited | Bubble suppression method and apparatus |
| US6188347B1 (en) * | 1999-07-12 | 2001-02-13 | National Instruments Corporation | Analog-to-digital conversion system and method with reduced sparkle codes |
| US6222476B1 (en) * | 1999-08-30 | 2001-04-24 | Lsi Logic Corporation | Architecture to reduce errors due to metastability in analog to digital converters |
| KR100677079B1 (ko) * | 1999-12-08 | 2007-02-01 | 삼성전자주식회사 | 조건 선택 인코더 및 그 인코딩 방법 |
| JP4214284B2 (ja) * | 1999-12-16 | 2009-01-28 | マニー株式会社 | 歯科用根管治療器具 |
| US6388602B1 (en) * | 2000-08-23 | 2002-05-14 | International Business Machines Corporation | Bubble and meta-stability error immune gray-code encoder for high-speed A/D converters |
| SE518900C2 (sv) * | 2001-03-26 | 2002-12-03 | Ericsson Telefon Ab L M | Metod och anordning för kalibrering av A/D-omvandlare med bubbelhantering |
| TW578375B (en) * | 2001-03-28 | 2004-03-01 | Realtek Semiconductor Corp | Bubble debugging circuit |
| US6583744B2 (en) * | 2001-06-22 | 2003-06-24 | Texas Instruments Incorporated | Correction circuit for beta mismatch between thermometer encoded and R-2R ladder segments of a current steering DAC |
| US6542104B1 (en) * | 2001-10-22 | 2003-04-01 | Santel Networks, Inc. | Method and apparatus for low power thermometer to binary coder |
| US6889235B2 (en) * | 2001-11-16 | 2005-05-03 | Apple Computer, Inc. | Method and apparatus for quantifying the number of identical consecutive digits within a string |
| ITMI20012795A1 (it) * | 2001-12-24 | 2003-06-24 | St Microelectronics Srl | Circuito di codifica binaria |
| US6498577B1 (en) * | 2002-01-16 | 2002-12-24 | Infineon Technologies Ag | Piecewise-linear, non-uniform ADC |
| US6642873B1 (en) * | 2002-06-03 | 2003-11-04 | Wensheng Vincent Kuang | Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter |
| US6703960B2 (en) * | 2002-06-20 | 2004-03-09 | Agilent Technologies, Inc. | Analog-to-digital converter |
| US6703956B1 (en) * | 2003-01-08 | 2004-03-09 | Agilent Technologies, Inc. | Technique for improved linearity of high-precision, low-current digital-to-analog converters |
| DE10304872B3 (de) * | 2003-02-06 | 2004-09-16 | Infineon Technologies Ag | Konvertieranordnung, Verfahren zum Konvertieren eines Thermometercodes und Analog-Digital-Wandler |
| TWI244270B (en) * | 2005-01-17 | 2005-11-21 | Novatek Microelectronics Corp | Digital-to-analog converter |
-
2003
- 2003-03-25 EP EP03712939A patent/EP1610465A4/en not_active Withdrawn
- 2003-03-25 JP JP2004544173A patent/JPWO2004086628A1/ja active Pending
- 2003-03-25 WO PCT/JP2003/003654 patent/WO2004086628A1/ja active Application Filing
-
2005
- 2005-02-15 US US11/057,753 patent/US7271757B2/en not_active Expired - Fee Related
-
2007
- 2007-08-16 US US11/889,777 patent/US7456774B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004086628A1 (ja) | 2004-10-07 |
| EP1610465A1 (en) | 2005-12-28 |
| EP1610465A4 (en) | 2006-04-05 |
| US20050134495A1 (en) | 2005-06-23 |
| US7456774B2 (en) | 2008-11-25 |
| US20070285301A1 (en) | 2007-12-13 |
| US7271757B2 (en) | 2007-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382955A (en) | Error tolerant thermometer-to-binary encoder | |
| US7561092B2 (en) | Extension of accuracy of a flash ADC by 1-bit through interpolation of comparator outputs | |
| US5867116A (en) | Multi-stage interpolating analog-to-digital conversion | |
| US7456774B2 (en) | Encoder circuit and A/D conversion circuit | |
| US5463395A (en) | Semi-flash type A/D converter employing a correction encoder for eliminating errors in the output signals due to noise, and a corresponding method therefor | |
| JPH0884077A (ja) | アナログ／デジタル変換装置 | |
| US4591825A (en) | Analog-to-digital-converter and related encoding technique | |
| US4975698A (en) | Modified quasi-gray digital encoding technique | |
| US6124820A (en) | Error correction architecture for pipeline analog to digital converters | |
| US6778110B2 (en) | Bubble handling A/D converter calibration | |
| US6590518B1 (en) | Apparatus and method for an improved subranging ADC architecture using ladder-flip bussing | |
| US6965331B2 (en) | Conversion arrangement and method for converting a thermometer code | |
| US5739781A (en) | Sub-ranging analog-to-digital converter with open-loop differential amplifiers | |
| JP4526919B2 (ja) | Ａ／ｄ変換装置 | |
| KR100787078B1 (ko) | 인코더 회로 및 ａ/ｄ 변환 회로 | |
| US7999718B2 (en) | Analog-to-digital converter and electronic system including the same | |
| JPH07106967A (ja) | アナログ・デジタル変換器 | |
| US20030132867A1 (en) | Statistically based cascaded analog-to-digital converter calibration technique | |
| US6816098B2 (en) | High-speed oversampling modulator device | |
| JPH0227401A (ja) | オフセット制御回路 | |
| KR100460700B1 (ko) | 아날로그-디지털 변환기의 디지털 오류 교정 방법 | |
| JPH10209866A (ja) | Ａ／ｄ変換回路 | |
| JP2017191964A (ja) | Ａｄ変換回路 | |
| JP2003218696A (ja) | アナログデジタル変換装置 | |
| JPH05280998A (ja) | 回転検出信号のビット飛び検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061207 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070309 |