SE518900C2 - Metod och anordning för kalibrering av A/D-omvandlare med bubbelhantering - Google Patents
Metod och anordning för kalibrering av A/D-omvandlare med bubbelhanteringInfo
- Publication number
- SE518900C2 SE518900C2 SE0101080A SE0101080A SE518900C2 SE 518900 C2 SE518900 C2 SE 518900C2 SE 0101080 A SE0101080 A SE 0101080A SE 0101080 A SE0101080 A SE 0101080A SE 518900 C2 SE518900 C2 SE 518900C2
- Authority
- SE
- Sweden
- Prior art keywords
- threshold value
- comparator
- converter
- bubble
- predetermined voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
- H03M7/165—Conversion to or from thermometric code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
20 25 30 s 1 s 900 ïišf~fifIšëff=f§šf 2 Kortfattat identifierar uppfinningen de A/ D-omvandlarkomparatorer som bär ansvar för en detekterad bubbla och justerar deras tröskelvärden för att minska eller eliminera tröskelvärdesöverkorsningen som orsakade bubblan.
En fördel med denna teknik är att A/D-omvandlaren till sist kommer att vara bubbelfri. Detta är ett särskilt attraktivt drag för residualbaserade korrektionsmetoder i A/D-omvandlare av flerstegstyp, såsom pipeline, cykliska eller “sub-ranging” A / D-omvandlare.
KORTFATTAD FIGURBESKRIVNING Uppñnningen, samt ytterligare syften och fördelar därmed, förstås bäst genom hänvisning till efterföljande beskrivning tillsammans med bifogade figurer, där: Fig. 1 är ett blockdiagram över en typisk pipeline A / D-omvandlare; Fig. 2 är ett blockdiagram över ett typiskt steg hos A/D-omvandlaren i fig. 1; Fig. 3 är ett diagram som illustrerar signalbeteendet hos termometer- kodbussen vid normal drift av A/D-omvandlingssteget i fig. 2; Fig. 4 är ett diagram som illustrerar konceptet med en bubbla på termometerkodbussen; Fig. 5 är ett flödesdiagram som illustrerar en konceptuell utföringsform av metoden i enlighet med uppfinningen; Fig. 6 är ett flödesdiagram som illustrerar en annan konceptuell utföringsforrn av metoden i enlighet med uppfinningen; Fig. 7 är ett blockdiagram som illustrerar en exempliñerande utförings- form av en anordning för kalibrering av A /D-omvandlare i enlighet med uppfinningen; Fig. 8 är ett blockdiagram över en exemplifierande utföringsform av ett logiskt block (IDLB) för ökande /minskande i fig. 7; Fig. 9 år ett blockdiagram över en exemplifierande utföringsforrn av ett logiskt block (MLB) för kombinering i ñg. 7; Fig. 10 är ett blockdiagram över en exemplifierande utföringsform av en upp /ner-räknare och en kalibrerande D/ A-omvandlare i fig. 7; 10 15 20 25 30 518 900 3 Fig. 11 är ett blockdiagram över en exemplifierande utföringsform av en kombination av en komparator och ett hållelement; Fig. 12 är ett blockdiagrarn över en förenklad utföringsforrn av ett logiskt block (IDLB) för ökande / minskande i fig. 7; och Fig. 13 är ett blockdiagram över en förenklad utföringsform av ett logiskt block (MLB) för kombinering i fig. 7.
DETALJERAD BESKRIVNING I följande beskrivning används samma hänvisningsbeteckningar för samma eller liknande element.
Beskrivningen nedan beskriver uppfinningen med hänvisning till en pipeline A/D-omvandlare. Det inses emellertid att samma principer även kan använ- das för andra A/D-omvandlare av flerstegstyp såsom cykliska eller sub- ranging A /D-omvandlare (fastän en cyklisk omvandlare endast innefattar ett steg, betraktas den eftersom steget utförs flera gånger ändå som en fler- stegsomvandlare för denna applikations syften). Dessutom är nedan be- skrivna bubbelhanteringsmetod också tillämpbar på flash A/D-omvandlare med ett steg.
Fig. l är ett blockdiagram över en typisk pipeline A/ D-omvandlare. En N- bitars analog-till-digital-omvandling utförs i två eller fler steg, varvid varje steg extraherar {N1, N2 N1<} bitar av information vilka representeras av de digitala orden {d1, dz dx}, där K är antalet pipelinesteg. Det första pipeline- steget extraherar de N1 mest signifikanta bitarna genom användning av en N1-bitars A/D-subomvandlare 10. Sedan subtraheras det uppskattade värdet från den analoga insignalen Vin genom användning av en D / A- subomvandlare 12 och en adderare 14, varvid en residual som innehåller nödvändig information för att extrahera mindre signifikanta bitar lämnas kvar. Vanligen förstärks residualen av en förstärkare 16 med en förstärkning G1 för att skapa ett passande signalområde för steg 2. Dessa steg upprepas för alla K steg med undantag av det sista pipelinesteget, vilket inte behöver 10 15 20 25 30 518 900 - - . . ,, ge en analog utsignal och därför inte har någon D / A-omvandlare, adderare eller förstärkare, utan endast A/D-omvandlaren 10. De digitala orden {d1, dz d1<} kombineras därefter för att bilda det digitala utgående ordet dom i en enhet 18 för tidsensning och digital korrigering av A / D-subomvandlardata.
För att förenkla följande beskrivning antas att ett A/ D-omvandlingssteg har 3 bitars upplösning. Detta tal är tillräckligt litet för att vara hanterbart men även stort nog för att illustrera de väsentliga dragen i ett typiskt fall. Det inses emellertid att antalet bitar i allmänhet kan vara större. Detta gäller i synner- het för en flash A/D-omvandlare med ett steg, vilken typiskt sett kan ha en upplösning på upp till 10 bitar.
Fig. 2 är ett blockdiagram över ett typiskt steg hos A/D-omvandlaren i fig. 1.
A/D-subomvandlaren 10 innefattar ett antal komparatorer COMP1-COMP7.
Varje komparators ena ingångsterrninal är ansluten till en motsvarande referens eller tröskelspänning T1-T7. Dessa tröskelspänningar bildas av en tröskelvärdesgenerator 20. Den andra ingängsterminalen hos varje kompara- tor mottager den analoga insignalen (samma signal till varje komparator).
Utsignalerna från komparatorerna bildar kollektivt det digitaliserade värdet i termometerkod. Dessa signaler förs över en termometerkodbuss vidare till D / A-subomvandlaren 12, där de transformeras till ett motsvarande analogt värde. Detta värde subtraheras från det ursprungliga värdet i adderaren 14 och residualsignalen förstärks med en förstärkning lika med 4 i förstårknings- elementet 16.
Innan uppfinningen beskrivs i detalj, kommer konceptet termometerkod- bubbla att förklaras med hänvisning till fig. 3-4.
Den termometerkodade signalen transformeras till en binärt kodad signal i en termometer/binär avkodare 22. Detta förfarande illustreras i ñg. 3. I detta exempel befinner sig ett sampel av den analoga signalen mellan tröskelvärde- na T5 och T6. Detta innebär att komparatorema COMP1-COMP5 ger “1” som utsignal, emedan komparatorerna COMP6-COMP7 ger “O” som utsignal. 10 15 20 25 30 518 900 Således blir termometerkoden 0011111, såsom illustreras i figuren. 'Pypiskt sett innefattar avkodaren 22 enkel logik som hittar 1-till-O-övergängens position. Denna position används för att välja en motsvarande rad i ROM innehållande binärkoder.
Exemplet beskrivet med hänvisning till ñg. 3 stämmer för en ideal A/ D- omvandlare. Brister i A/D-omvandlaren kan emellertid resultera i smärre förskjutningar av tröskelvärdena, såsom indikeras av T2 i ñg. 4. Ifall dessa förskjutningar är i storleksordningen halva kvantiseringssteget mellan två på varandra följande tröskelvärden (vilket kan vara fallet för omvandlare med hög upplösning), kan ordningen mellan två tröskelvärden kastas om, såsom indikeras av T5 och T6 i ñg. 4. Ifall samplet råkar ligga mellan dessa omkasta- de tröskelvärden, blir resultatet en “O”-utsignal inklämd mellan två “1”- utsignaler. Detta kallas en “bubb1a”. I exemplet kommer detta att generera signalen 0101111 på termometerkodbussen. Det inses att det i detta fall kommer att finnas två 1-till-O-övergångar, en mellan terrnometerkodraderna 4 och 5 och en andra övergång mellan raderna 6 och 7. Eftersom övergångs- punkten bestämmer vilken rad som ska slås upp i ROM, kommer det nu att råda tvetydighet beträffande vilken binär kod som ska användas.
Enligt teknikens ståndpunkt har den beskrivna tvetydigheten delvis åtgärdats genom olika typer av förbehandling av termometerkoden eller genom feltole- ranta metoder. Stora A/D-omvandlingsfel återstår emellertid ändå, eftersom dessa tillvägagångssätt endast undviker katastrofala fel. Ett bättre tillväga- gångssätt är att eliminera orsaken till förekomsten av bubblor, vilket är den av uppfinningen intagna ståndpunkten.
Fig. 5 är ett flödesdiagram som illustrerar en konceptuell utföringsform av metoden i enlighet med uppfinningen. Förfarandet börjar i steg S1 genom bestämning av termometerkoden hos nästa sampels relevanta bitar och sätta kodindexet i=1 (vilket motsvarar första raden i termometerkodbussen).
Orsaken till bubblor, nämligen överkorsade beslutsnivåer, kan detekteras genom förekomster av O-till-1-övergångar i tennometerkoden då man går från 10 15 20 25 30 518 900 6 lägre till högre tennometerkodpositioner (i ñg. 4 sker en sådan övergång mellan positioner (rader) 5 och 6). Detta utförs i steg S2, vilket prövar huruvi- da terrnometerkod iär mindre än termometerkod i+l. Om så är fallet ökar steg S3 tröskelvärdet i (vilket därmed stegas upp) med en första förutbestämd spänning och minskar (stegar ned) tröskelvärdet í+1 med en andra förutbe- stämd spänning. De förutbestämda spänningarna är företrädesvis lika och i storleksordningen 5-25% av kvantiseringssteget. Till exempel kan korrektions- spänningen vara l / 16 av kvantiseringssteget. Förfarandet fortsätter sedan till steg S4, där kodindexet i ökas med 1. Om testet i steg S2 indikerar att termometerkod i inte underskrider termometerkod í+1, fortsätter förfarandet direkt till steg S4. Steg S5 prövar huruvida kodindex i är det sista indexet (7 i fig. 4). Om så är fallet gör förfarandet en loop tillbaka till steg Sl. Annars gör förfarandet en loop tillbaka till steg S2.
Den beskrivna bubbelhanteringsmetoden är användbar både för flash A/ D- omvandlare med ett steg och för flash A/D-omvandlare med flera steg eller stadier, såsom pipeline, sub-ranging och cykliska A / D-omvandlare.
Uppfinningen är särskilt fördelaktig för A/D-omvandlare av flerstegstyp som använder residualbaserade korrektionsmetoder, såsom metoden beskriven i [5, 6), eftersom dessa metoder är starkt beroende av en bubbelfri termometer- kod. En sådan utföringsforrn illustreras av flödesdiagrammet i ñg. 6. Steg S1- S5 i detta flödesdiagram är desamma som i utföringsformen i fig. 5. Om steg S2 bestämmer att det inte finns någon bubbla på termometerkodposition i, bestämmer steg S6 huruvida kod i är större en kod i+l, d.v.s. huruvida denna position motsvarar termometerkodövergängen 1-till-O. Ifall detta inte är övergångspositionen, fortsätter förfarandet till steg S4. I annat fall prövar steg S7 huruvida residualsignalen från detta omvandlingssteg överskrider ett maximalt tillåtet värde. Om sä är fallet, minskar steg S8 tröskelvärdet í+1 med en förutbestämd spänning. Om residualen inte är för stor, prövar steg S9 huruvida den hamnar under ett förutbestämt minimalt tillåtet värde. Om så är fallet ökar steg S10 tröskelvärdet i med en förutbestämd spänning. I annat fall fortsätter förfarandet till steg S4. De förutbestämda spänningarna i steg S8 10 15 20 25 30 518 900 7 och S10 är företrädesvis lika och i storleksordningen 5-25% av kvantiserings- steget. Dessa spänningar kan även vara lika med spänningarna i steg S3. Till exempel kan korrektionsspänningen vara 1/ 16 av kvantiseringssteget.
Maximum- och minimumvärdena kan exempelvis vara de förväntade maxi- mala och minimala residualvärdena för en ideal A/ D-subomvandlare.
Eftersom kalibreñngsmetoden beskriven med hänvisning till fig. 6 är beroende av detektering av en otvetydig 1-till-O terrnometerkodövergång, inses att den är känslig för bubblor. Eliminering av bubblor i enlighet med uppfinningen är således avgörande för en riktig användning av denna metod.
I utföringsforrnen i fig. 6 stoppas den residualbaserade kalibreringen när en bubbla detekteras. Detta är emellertid inte absolut nödvändigt. Även om kalibreringen kommer att bli mindre korrekt vid närvaro av bubblor, kommer dessa bubblor i slutänden att elimineras av uppfinningen och därefter påver- kas inte den residualbaserade kalibreringen av bubblor.
I metoderna beskrivna med hänvisning till fig. 5 och 6 undersöktes termome- terkodraderna i en följd. Som kommer att illustreras nedan med hänvisning till 7-l 1, kan emellertid samtliga rader även undersökas parallellt.
En exemplifierande utföringsform av en anordning för kalibrering av A/ D- omvandlare kommer nu att beskrivas med hänvisning till fig. 7- 1 1.
Fig. 7 är ett blockdiagram som illustrerar en exemplifierande differentiell utföringsform av en anordning för kalibrering av A/D-omvandlare i enlighet med uppñnningen. Figuren illustrerar kalibreringslogiken hos A/ D- subomvandlarens komparatoruppsättning i ett A/D-omvandlingssteg. Logiska block (IDLB) 30 för ökande/ minskande är placerade mellan varje komparator- par i uppsättningen och även överst och nederst i uppsättningen. Dessa block bestämmer huruvida intilliggande komparatorövergångsnivåer bör ökas, minskas eller lämnas oförändrade baserat på komparatorutgångskoderna och residualöverströmnings- och residualunderströmningssignaler o respektive u 10 15 20 25 30 518 900 n ~ n - - . , nu ,, från nästföljande A / D-omvandlingssteg. Termometerkodingångarna tu respek- tive t1 i översta och nedersta IDLB-blocken har inga anslutningar till kompa- ratorutgångarna utan hålls i stället på de (konstanta) potentialer som skulle resultera av en utvidgad komparatoruppsättning med insignaler inom det dynamiska området. Logiska block (MLB) 32 för kombinering tillhörande varje komparator kombinerar ökande/minskande-signalerna från angränsande IDLB-block till en klocksignal CLK och en UPP/ NER-signal (de översta utgångarna hos det översta IDLB-blocket och de nedersta utgängarna hos det nedersta IDLB-blocket är inte anslutna (“not connected", NC) till något MBL- block). Dessa signaler kontrollerar varsin upp/ ner-räknare 34 som förser en respektive kalibrerande D / A-omvandlare 36 med kalibreringsdata. Den kalibrerande D / A-omvandlaren är ansluten till tillhörande komparator, där den justerar komparatoroffset, varigenom komparatortröskelvärdet justeras.
Fig. 8 är ett blockdiagram över en exemplifierande utföringsform av det logiska blocket (IDLB) för ökande/ minskande i fig. 7. Tvä AND-grindar A1 och A2 detekterar övergångar respektive bubblor i angränsande komparatorers termometerkod. Övergångssignaler T2BIN fortplantas till termometer/ binär- avkodaren 22 (fig. 3). Ifall en bubbla detekteras, drar transistor M ner rad b.
Detta signalerar att en bubbla har detekterats till alla IDBL-blocken, varige- nom ytterligare aktivitet stoppas (vilket motsvarar steg S6-S10 i fig. 6) på grund av detekterade övergångar. Den statiska effektkonsumtionen när rad b dras ner utgör inget bekymmer, eftersom bubblorna snabbt elimineras. Når bubbelsignalen har tidsensats av ett hållelement styrt av en klockfassignal (Ds kan kommandona iu respektive dz för ökande och minskande ges direkt till angränsande komparatorer. Om ingen bubbla finns passerar övergångssigna- len AND-grind A3 och efter tidsensning grindas den med både signal u och o för bestämning av ifall någon minsknings- eller ökningssignal du respektive il ska föras vidare till angränsande komparatorer.
Fig. 9 är ett blockdiagrarn över en exempliñerande utföringsform av det logiska blocket (MLB) för kombinering i tig. 7. Minsknings- eller ökningssignalema du respektive ii till en komparator kombineras i OR-grindar O1 och 02. En OR- 10 15 20 25 30 518 900 n ' v I o n ~ | - . ., 9 grind 03 detekterar ifall det fanns några signaler till MLB-blocket och en AND- grind A6 grindar den resulterande signalen med en klockfassignal (Dh för att undvika generering av falska CLK-pulser på grund av transienter. UPP/ NER- signalen skapas av 02 och är endast hög i närvaro av ökningssignaler. CLK och UPP/ NER-signalema används för att styra upp/ ner-räknaren 34.
Fig. 10 är ett blockdiagram över en exemplifierande utföringsforrn av upp /ner- räknaren och kalibrerande D/A-omvandlaren i fig. 7. För att undvika att räknarens lägsta och högsta värden (O och MAX) viks runt då kalibreringsom- rådet inte är korrekt är CLK-signalen grindad. AND-grindar AL,x och AH,x i räknarkedjan används för att bestämma ifall räknaren befinner sig vid sitt minimala (0) respektive maximala (MAX) värde. Om den befinner sig vid minimumvärdet blockerar grindarna A7, A8, 04 och N1 klockpulser som annars skulle minska räknarens innehåll. Om räknaren å andra sidan är vid sitt maximumvärde, hindras ytterligare ökning. Klocksignalen CLK till de av positiva kanten triggade hållelementen inverteras av NAND-grind N1 för att tillåta så stor insvängningstid som möjligt hos räknarkedjan efter en föränd- ring av UPP/ NER-signalen. Genom att undvika användning av en kontinuerlig klocka och endast klocka räknarna i händelse av justeringar, vilka kommer att vara sällsynt förekommande så snart kalibreringsvärdena har nåtts, undviks onödig effektkonsumtion och kretsbrus. En förinställd signal kan användas för att initialt sätta räknaren i sin míttpositíon genom att sät- ta/ återställa hållelementen. Denna funktion är dock valfri.
Upp/ner-räknaren 34 styr omkopplare S,x som för strömmarna från ström- källor M,x till CAL+ och CAL- grenarna av utsignalen i enlighet med räknar- värdet. De riktade strömmarna är genom ett motståndsnätverk binärt viktade mot den kalibrerande D /A-omvandlarens utsignal och bildar en differentiell utgångsspänning motsvarande räknarvärdet.
Fig. ll är ett blockdiagram över en exemplifierande utföringsforrn av en kombination av en komparator och ett hållelement. Det noteras att polariteten 10 15 20 s 1 s 900 f:~==. ' 0 I n en : | n - ., 10 hos kalibreringsinsignalerna är omkastad med avseende på de normala insignalema för erhållande av en korrekt justering av tröskelvärdesnivåema.
Utföringsforrnen som beskrivits ovan med hänvisning till fig. 7-11 utför både justeringar för avlägsnande av bubblor och för residualbaserad kalibrering efter att bubblorna avlägsnats. I en flash A/D-omvandlare som utför digitali- sering av alla bitar i ett enda steg kan residualbaserad kalibrering emellertid inte genomföras (även om andra kalibreringsmetoder kan användas i detta fall). Samma kommentar gäller det sista steget i en A/ D-omvandlare av flerstegstyp. I dessa fall kan IDLB-blocket och MLB-blocket avsevärt förenklas, såsom illustreras i fig. 12 respektive 13.
De beskrivna utföringsformerna justerar tröskelvärden genom att justera komparatoroffset. Det inses emellertid att samma principer kan användas för att justera tröskelvärdena direkt i tröskelvärdesgeneratorn 22 (fig. 2).
Uppfinningen möjliggör en ökning av prestandan, utbytet och/ eller en för- enklad analog design, eftersom kompromissen mellan snabbhet och nog- grannhet kan minskas. Den erbjudna möjligheten till kontinuerlig bakgrunds- kalibrering eliminerar försämringar i prestandan på grund av drift, samtidigt som ofta förekommande störande avbrott för kalibrering undviks.
Fackmannen inser att olika modifikationer och förändringar av uppfinningen kan göras utan avvikelse från dess ram, vilken definieras av bifogade krav. 10 15 20 25 [1] [2] [31 [41 [5] [6] s 1 s 900 1:5, : 11 REFERENSER S. Padoan, A. Boni, C. Morandi och R Venturi, “A novel coding scheme for the ROM of parallel ADCs, featuring reduced Conversion noise in the case of single bubbles in the thermometer code”, IEEE internatio- nella konferens om elektronik, kretsar och system, 1998.
M. Sugawa, H. Yoshida, M. Mitsuishi, S. Nakamura, S. Nakaigawa, Y.
Kunisaki och H. Suzuki, “A 2.5V lOOMS/s 8bit ADC using Pre- Linearization Input Buffer and Level Up DAC/Subtractor”, IEEE sym- posium om tekniska tidskrifters VLSI-kretssamling, 1998.
Jy-Der David Tai, “Bubble evaporation circuit for eliminating bubble errors in thermal code and its method”, det amerikanska patentet US 6 038 662 (innehavare: Powerchip Serniconductor corp.).
Andrew G. F. Dingwall, “Decoder error prevention apparatus for use in flash analog-to-digital converters”, det amerikanska patentet US 5 023 613 (innehavare: Harris Semiconductor Patents, Inc.).
Zigiang Gu och W, Martin Snelgrove, “A Novel Self-Calibrating Scheme For Video-Rate 2-Step Flash Analog-to-Digital Converter", IEEE inter- nationella symposium om kretsar och system, vol. 4, sid. 601-604, 1992.
Zigiang Gu och W, Martin Snelgrove, “Application of a novel self- calibration scheme to a video-rate pipelined multi-stage A/ D conver- ter", IEEE, 1992.
Claims (15)
1. En kalibreringsmetod hanterande förekomster av termometerkodbubblor i en A/ D-subomvandlare i ett A/ D-omvandlingssteg, kännetecknad av detektering av två A/ D-subomvandlarkomparatorer orsakande en bubbla; ökande av tröskelvårdet hos bubbelorsakande komparatorn med lägsta tröskelvårdet med en första förutbestämd spänning; och minskande av tröskelvårdet hos bubbelorsakande komparatom med högsta tröskelvårdet med en andra förutbestämd spänning.
2. Metoden enligt krav 1, kännetecknad av att nämnda första och andra spänningar utgör delar av A/ D-subomvandlarens kvantiseringssteg.
3. Metoden enligt krav 2, kännetecknad av att nämnda första spänning är lika med nämnda andra spänning.
4. Metoden enligt krav 1, kännetecknad av bestämmande av den sista A/D-subomvandlarkomparatorn med ett tröskelvärde mindre än en analog A/ D-subomvandlarinsignal; ökande av tröskelvårdet hos nämnda bestämda komparator med en tredje förutbestämd spänning om en residualsignal från nämnda A/ D- omvandlingssteg underskrider en förutbestämd minimumnivå; och minskande av tröskelvärdet hos den första A/D-subomvandlar- komparatorn som har ett tröskelvärde större än nämnda analoga A /D- subomvandlarinsignal med en fjärde förutbestämd spänning om nämnda residualsignal överskrider en förutbestämd maximumnivå.
5. Metoden enligt krav 4, kännetecknad av att nämnda tredje och fjärde spänningar utgör delar av A/ D-subomvandlarens kvantiseringssteg.
6. Metoden enligt krav 5, kännetecknad av att nämnda tredje spänning är lika med nämnda fjärde spänning. 10 15 20 25 30 518 900 íšilÉï-íflë " - | « - o- 13
7. Metoden enligt något av föregående krav, kännetecknad av att nämnda tröskelvärden ändras genom ändring av komparatoroffset.
8. En kalibreringsanordning hanterande förekomster av termometerkodbubb- lor i en A/ D-subomvandlare i ett A/ D-omvandlingssteg, kännetecknad av organ (30) för detektering av två A/D-subomvandlarkomparatorer orsakande en bubbla; organ (32, 34, 36) för ökande av tröskelvärdet hos bubbelorsakande komparatorn med lägsta tröskelvärdet med en första förutbestämd spänning; och organ (32, 34, 36) för minskande av tröskelvärdet hos bubbelorsakande komparatorn med högsta tröskelvärdet med en andra förutbestämd spänning.
9. Anordningen enligt krav 8, kännetecknad av organ (30) för bestämmande av den sista A/D-subomvandlar- komparatorn med ett tröskelvärde mindre än en analog A/D-subomvandlar- insignal; organ (32, 34, 36) för ökande av tröskelvärdet hos nämnda bestämda komparator med en tredje förutbestämd spänning om en residualsignal från nämnda A/D-omvandlingssteg underskrider en förutbestämd minimumnivä; och organ (32, 34, 36) för minskande av tröskelvärdet hos den första A/ D- subomvandlarkomparatom som har ett tröskelvärde större än nämnda analoga A/D-subomvandlarinsignal med en fjärde förutbestämd spänning om nämnda residualsignal överskrider en förutbestämd maximumnivå.
10. Anordningen enligt krav 8 eller 9, kännetecknad av organ (32, 34, 36) för ändring av nämnda tröskelvärden genom ändring av komparatoroffset.
11. En A/ D-omvandlare av flerstegstyp innefattande en kalibreringsanordning hanterande förekomster av termometerkodbubblor i en A/ D-subomvandlare i 10 15 20 25 30 518 900 14 åtminstone ett A/D-omvandlingssteg, varvid nämnda kalibreringsanordning är kännetecknad av organ (30) för detektering av två A/D-subomvandlarkomparatorer orsakande en bubbla; organ (32, 34, 36) för ökande av tröskelvärdet hos bubbelorsakande komparatorn med lägsta tröskelvärdet med en första förutbestämd spänning; och organ (32, 34, 36) för minskande av tröskelvärdet hos bubbelorsakan- de komparatorn med högsta tröskelvärdet med en andra förutbestämd spänning.
12. A/D-omvandlaren av flerstegstyp enligt krav 11, varvid nämnda kalibre- ringsanordning är ytterligare kännetecknad av organ (30) för bestämmande av den sista A/D-subomvandlar- komparatom med ett tröskelvärde mindre än en analog A/D-subomvand1ar- insignal; organ (32, 34, 36) för ökande av tröskelvärdet hos nämnda bestämda komparator med en tredje förutbestämd spänning om en residualsignal från nämnda A/ D-omvandlingssteg underskrider en förutbestämd minimumnivå; och organ (32, 34, 36) för minskande av tröskelvärdet hos den första A/ D- subomvandlarkomparatom som har ett tröskelvärde större än nämnda analoga A/D-subomvandlarinsignal med en fjärde förutbestämd spänning om nämnda residualsignal överskrider en förutbestämd maximumnivâ.
13. A/D-omvandlaren av flerstegstyp enligt krav 11 eller 12, kännetecknad av organ (32, 34, 36) för ändring av nämnda tröskelvärden genom ändring av komparatoroffset.
14. En flash A/D-omvandlare hanterande förekomster av termometerkod- bubblor, kännetecknad av organ (30) för detektering av två A / D-omvandlarkomparatorer orsakan- de en bubbla; 518 900 15 organ (32, 34, 36) för ökande av tröskelvärdet hos bubbelorsakande komparatorn med lägsta tröskelvärdet med en första förutbestämd spänning; och organ (32, 34, 36) för minskande av tröskelvärdet hos bubbelorsakande komparatorn med högsta tröskelvärdet med en andra förutbestämd spänning.
15. Flash A/ D~omvandlaren enligt krav 14, kännetecknad av organ (32, 34, 36) för ändring av nämnda tröskelvärden genom ändring av komparatoroffset.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0101080A SE518900C2 (sv) | 2001-03-26 | 2001-03-26 | Metod och anordning för kalibrering av A/D-omvandlare med bubbelhantering |
TW090108686A TW548904B (en) | 2001-03-26 | 2001-04-11 | Bubble handling A/D converter calibration |
PCT/SE2002/000562 WO2002082660A1 (en) | 2001-03-26 | 2002-03-22 | Bubble handling a/d converter calibration |
CNB028073347A CN100571041C (zh) | 2001-03-26 | 2002-03-22 | 处理磁泡的模拟数字转换器校准 |
EP02714653A EP1374408A1 (en) | 2001-03-26 | 2002-03-22 | Bubble handling a/d converter calibration |
US10/668,000 US6778110B2 (en) | 2001-03-26 | 2003-09-22 | Bubble handling A/D converter calibration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0101080A SE518900C2 (sv) | 2001-03-26 | 2001-03-26 | Metod och anordning för kalibrering av A/D-omvandlare med bubbelhantering |
Publications (3)
Publication Number | Publication Date |
---|---|
SE0101080D0 SE0101080D0 (sv) | 2001-03-26 |
SE0101080L SE0101080L (sv) | 2002-09-27 |
SE518900C2 true SE518900C2 (sv) | 2002-12-03 |
Family
ID=20283550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE0101080A SE518900C2 (sv) | 2001-03-26 | 2001-03-26 | Metod och anordning för kalibrering av A/D-omvandlare med bubbelhantering |
Country Status (6)
Country | Link |
---|---|
US (1) | US6778110B2 (sv) |
EP (1) | EP1374408A1 (sv) |
CN (1) | CN100571041C (sv) |
SE (1) | SE518900C2 (sv) |
TW (1) | TW548904B (sv) |
WO (1) | WO2002082660A1 (sv) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE520277C2 (sv) * | 2001-02-27 | 2003-06-17 | Ericsson Telefon Ab L M | Införande av kalibreringssekvens hos en A/D-omvandlare |
SE521575C2 (sv) * | 2002-03-25 | 2003-11-11 | Ericsson Telefon Ab L M | Kalibrering av A/D omvandlare |
AU2003210085A1 (en) * | 2002-04-02 | 2003-10-13 | Telefonaktiebolaget L M Ericsson (Publ) | Comparator offset calibration for a/d converters |
JPWO2004086628A1 (ja) * | 2003-03-25 | 2006-06-29 | 富士通株式会社 | エンコーダ回路及びa/d変換回路 |
US7161523B1 (en) * | 2004-09-03 | 2007-01-09 | Pmc-Sierra, Inc. | Systems and methods for a self-organizing analog-to-digital converter |
US7187310B2 (en) * | 2005-03-04 | 2007-03-06 | Kamal El-Sankary | Circuit calibration using voltage injection |
EP1921749B1 (en) | 2006-11-13 | 2010-08-04 | Rohde & Schwarz GmbH & Co. KG | Circuit and method for generating a set of intermediate voltages |
KR100850747B1 (ko) * | 2006-12-06 | 2008-08-06 | 한국전자통신연구원 | 알고리즘 아날로그-디지털 변환기 |
US7675440B1 (en) | 2008-04-28 | 2010-03-09 | Altera Corporation | Thermometer-code-to-binary encoders |
TWI416879B (zh) * | 2010-01-18 | 2013-11-21 | Univ Nat Chiao Tung | Digital analog conversion device |
DE102010002470A1 (de) * | 2010-03-01 | 2011-09-01 | Robert Bosch Gmbh | Verfahren zur Fehlererkennung in einem AD-Wandler |
US8773294B2 (en) * | 2012-06-07 | 2014-07-08 | Analog Devices, Inc. | Background techniques for comparator calibration |
US10483958B2 (en) * | 2015-03-02 | 2019-11-19 | Cypress Semiconductor Corporation | Voltage detector and method for detecting voltage |
CN110138386B (zh) * | 2019-04-30 | 2020-12-25 | 厦门大学 | 一种比较器失调漂移后台校正电路和方法 |
TWI763498B (zh) * | 2021-05-24 | 2022-05-01 | 瑞昱半導體股份有限公司 | 管線式類比數位轉換器與訊號轉換方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4712087A (en) * | 1987-02-09 | 1987-12-08 | Tektronix, Inc. | Analog-to-digital converter error correction circuit |
US5029305A (en) * | 1988-12-21 | 1991-07-02 | Texas Instruments Incorporated | Method and apparatus for error correction in thermometer code arrays |
US5633636A (en) * | 1995-10-02 | 1997-05-27 | Analog Devices, Inc. | Half-gray digital encoding method and circuitry |
US5959564A (en) * | 1997-12-17 | 1999-09-28 | Lucent Technologies Inc. | Broken thermometer code and comparator error correction by pseudo majority gate decoding in analog-to-digital converters |
US5995028A (en) * | 1998-02-12 | 1999-11-30 | Powerchip Semiconductor Corp. | Circuit for removing bubble errors occurring in thermal codes |
JP4360010B2 (ja) * | 2000-04-27 | 2009-11-11 | ソニー株式会社 | 並列型アナログ−ディジタル変換器 |
US6388602B1 (en) * | 2000-08-23 | 2002-05-14 | International Business Machines Corporation | Bubble and meta-stability error immune gray-code encoder for high-speed A/D converters |
TW578375B (en) * | 2001-03-28 | 2004-03-01 | Realtek Semiconductor Corp | Bubble debugging circuit |
-
2001
- 2001-03-26 SE SE0101080A patent/SE518900C2/sv not_active IP Right Cessation
- 2001-04-11 TW TW090108686A patent/TW548904B/zh active
-
2002
- 2002-03-22 WO PCT/SE2002/000562 patent/WO2002082660A1/en not_active Application Discontinuation
- 2002-03-22 EP EP02714653A patent/EP1374408A1/en not_active Withdrawn
- 2002-03-22 CN CNB028073347A patent/CN100571041C/zh not_active Expired - Fee Related
-
2003
- 2003-09-22 US US10/668,000 patent/US6778110B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN100571041C (zh) | 2009-12-16 |
SE0101080L (sv) | 2002-09-27 |
US6778110B2 (en) | 2004-08-17 |
TW548904B (en) | 2003-08-21 |
WO2002082660A1 (en) | 2002-10-17 |
SE0101080D0 (sv) | 2001-03-26 |
CN1522496A (zh) | 2004-08-18 |
EP1374408A1 (en) | 2004-01-02 |
US20040108949A1 (en) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE518900C2 (sv) | Metod och anordning för kalibrering av A/D-omvandlare med bubbelhantering | |
US10003353B2 (en) | Time-based delay line analog comparator | |
US7864093B2 (en) | Pulse phase difference detecting circuit and A/D converter using the same | |
SE521575C2 (sv) | Kalibrering av A/D omvandlare | |
CN108432144B (zh) | 具有数字延迟线模/数转换器的微控制器 | |
US20160056830A1 (en) | Adaptive delay based asynchronous successive approximation analog-to-digital converter | |
US7081845B2 (en) | Current mode analog-to-digital converter | |
CN106100638B (zh) | 流水线模数转换器的误差补偿校正装置 | |
KR100691347B1 (ko) | 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법 | |
US9912346B1 (en) | Digital-based power reduction technique for SAR ADCs | |
JP2007143185A (ja) | アナログ信号をデジタル信号に変換するアナログデジタル変換器および方法 | |
CN113726339B (zh) | 一种基于误差反馈的失调电压降低方法与数据转换器 | |
CN102571088B (zh) | 一种用于流水线型模数转换器的溢出判断电路 | |
US20220385296A1 (en) | Capacitance-to-digital conversion circuit, a capacitance-to-digital conversion method and an electronic chip | |
US9774340B2 (en) | Semiconductor device and error correcting method | |
SE520316C2 (sv) | Komparatoroffsetkalibrering för A/D-omvandlare | |
JPH09261058A (ja) | アナログ・デジタル変換器 | |
JPH05218870A (ja) | アナログ/ディジタル変換器および変換方法 | |
JP2003218696A (ja) | アナログデジタル変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |