KR100677079B1

KR100677079B1 - 조건 선택 인코더 및 그 인코딩 방법

Info

Publication number: KR100677079B1
Application number: KR1019990055833A
Authority: KR
Inventors: 조계옥; 송민규; 나유삼
Original assignee: 삼성전자주식회사
Priority date: 1999-12-08
Filing date: 1999-12-08
Publication date: 2007-02-01
Also published as: US6441768B2; US20010020911A1; CN1300135A; CN1144370C; JP2001196930A; KR20010054849A; JP3604627B2

Abstract

고속 및 저전력용 조건 선택 인코더 및 그 인코딩 방법이 개시되어 있다. 본 발명은 입력되는 열코드의 제로복귀신호를 비제로복귀신호로 변환하여 신호 레벨 상태를 스위칭하는 스위치부, 스위치부에서 출력되는 신호를 소정 비트 단위마다 복수개 블럭으로 나누어 각 블럭마다 그 비트 단위들이 가질 수있는 모든 경우의 수를 정한 후 다른 비트들의 조합에 의해 상기 블럭을 선택하여 이진값을 발생하는 인코더를 포함한다.

Description

조건 선택 인코더 및 그 인코딩 방법{Conditional select encoder and method thereof}

도 1은 통상적인 우선순위 인코더의 블럭도이다.

도 2는 본 발명에 따른 조건 선택 인코더를 보이는 블럭도이다.

도 3은 도 2의 스위치부의 상세도이다.

도 4는 인코더 래치(ENCODER_latch)의 상세 회로도이다.

도 5는 도 2의 인코더(220)의 상세도이다.

본 발명은 인코더(Encoder)에 관한 것으로서, 특히 고속 및 저전력용 조건 선택 인코더 및 그 인코딩 방법에 관한 것이다.

일반적으로 인코더는 열 코드(thermal code)와 같은 일련의 2진수를 디지털 코드화하기 위해 이진 코드를 생성한다. 영상 신호, 음성 신호, 통신과 같은 곳에서 사용되는 아날로그신호를 매체에서 디지털화된 신호로 처리하기 위해서 빠른 속도의 인코더가 요구된다.

도 1은 통상적인 우선순위 인코더의 블럭도이다.

도 1의 우선순위 인코더는 아날로그 신호에 의해 발생된 16비트 신호를 분석하여 이를 총 6비트 즉, LSB(Least Significant Bit) 4비트, MSB((Most Significant Bit) 2비트의 2진 코드를 발생시킨다. 코드발생부(110)는 폴딩(Folding)블럭에서 전달된 64레벨의 신호를 분석하여 상위 각 MSB 구간의 적합한 16비트 신호를 분석하여 출력한다. 이 신호들(LSB0 - LSB15)은 16비트를 인코딩하는 4비트엔코더(4-bit Encoder)들에 입력되고 4비트인코더(4-bit Encoder) 및 4비트셀렉터(4-bit Selector)를 통해 4비트의 LSB(LSB0 - LSB3)로 출력된다. 동시에 상위 비트(MSB0 - MSB3)는 4비트엔코더(4-bit Encoder)에 의해 2비트로 출력된다. 보정부(120)은 6비트를 보정하여 출력한다. 따라서 도 1의 우선순위 인코더는 "1"신호를 갖는 n 비트 이하의 하위 비트를 모두 "1"로 간주하여 코딩한다.

도 1과 같은 우선 순위 인코더는 ADC(Analog-Digital Converter)의 래치를 통해 출력된 신호를 가지고 모든 동작을 행해야하기 때문에 임계 경로(Critical Path)가 길다. 이로인해 전력이 많이 소모되며, 디지털 신호 처리시 딜레이의 요건이 되는 단점이 있다. 또한 도 1과 같은 인코더는 로직 구성상 첫번째 신호로서 선택되는 스위칭 블럭에서 그 다음에 사용하여야할 신호를 위해 많은 버퍼를 거치기 때문에 속도면에서나 전력면에서 소비가 증가하는 단점이 있다.

본 발명이 이루고자 하는 기술적 과제는 미리 모든 조건의 하위 이진값을 설정한 후 상대적으로 빠른 다른 이진값신호를 가지고 선택적으로 원하는 값을 구하는 조건 선택 인코더를 제공하는 데있다.

본 발명이 이루고자 하는 다른 기술적 과제는 미리 모든 조건의 하위 이진값을 설정한 후 상대적으로 빠른 다른 이진값신호를 가지고 선택적으로 원하는 값을 구하는 조건 선택 인코딩 방법을 제공하는 데 있다.

본 발명의 기술적 과제를 해결하기 위해 본 발명은

입력되는 열코드의 제로복귀신호를 비제로복귀신호로 변환하여 신호 레벨 상태를 스위칭하는 스위치부;

상기 스위치부에서 출력되는 신호를 소정 비트 단위마다 복수개 블럭으로 나누어 각 블럭마다 그 비트 단위들이 가질 수있는 모든 경우의 수를 정한 후 다른 비트들의 조합에 의해 상기 블럭을 선택하여 이진값을 발생하는 인코더를 포함하는 것을 특징으로 하는 조건 선택 인코더이다.

본 발명의 다른 기술적 과제를 해결하기 위해 본 발명은 인코딩방법에 있어서,

입력되는 신호를 소정 비트 단위의 복수개 블럭으로 나눈후 각 블럭마다 발생가능한 모든 경우의 수를 설정하는 과정;

소정의 로직에 의해 소정번째의 이진값을 발생하고, 그 소정번째의 이진값의 조합에 의해 상기 블럭중의 해당블럭을 선택하여 그 다음번째의 이진값을 발생하는 과정을 포함하는 것을 특징으로 하는 조건 선택 인코딩 방법이다.

이하 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예를 설명하기로 한다.

도 2는 본 발명에 따른 조건 선택 인코더를 보이는 블럭도이며, 열코드(1비트∼32비트)를 입력하여 하위이진값(lsb6)와 비제로복귀신호(2비트∼32비트)출력하는 스위치부(210), 스위치부(210)에서 출력되는 신호로 나머지 하위이진값(LSB1 ∼ LSB5)를 생성하는 인코더(220)로 구성된다.

아날로그 출력으로 부터 나오는 열 코드(thermal code)를 입력(Input)한다. 입력신호들은 32비트의 출력신호를 사용하여 6비트 데이터로 처리된다. 스위치부(210)는 선택신호를 버퍼링하고 제로복귀(Return to Zero) 신호를 비제로복귀(Non Return to Zero) 신호로 변환하여 비트신호(2비트∼32비트) 및 하위이진값(lsb6)을 출력하며, 또한 64비트 처리를 위해 첫번째 신호를 기준으로 "하이"와 "로우" 상태를 구분하여 "로우"일때는 반대의 신호를 인코더(220) 입력으로 사용하게한다.

인코더(220)는 스위치부(210)에서 출력되는 비트신호를 8비트 단위의 블럭들로 나누어 각 하위 이진값(Lsb1∼Lsb3)이 가질 수있는 모든 경우의 수를 정해 놓으며, 동시에 하위이진값(Lsb5 및 Lsb4)을 생성하고 그 조합에 의해 나머지 하위 이진값(Lsb1∼Lsb3)을 선택한다. 이때 인코더(220)는 하위이진값(Lsb5, Lsb4) 및 나머지 하위이진값(Lsb1∼Lsb3) 선택을 모두 동시에 행한다. 따라서 전체 입력 신호를 동시에 입력하여 나머지 하위이진값(Lsb3 ∼Lsb1) 까지의 경우의 수를 구한 다음 입력과 동시에 연산되는 선택하게 하며, 하위이진값(6 ∼ 4)는 간단한 로직으로 구해진다.

도 3은 도 2의 스위치부의 상세도이며, 32개의 인코더 래치(ENCODER_latch) 와 31개의 인코더 다중화기(ENCODER_MUX 또는 ENCODER_MUX(single))로 구성된다.

인코더 래치(ENCODER_latch)는 스위칭에 필요한 전력을 절감하기 위해 제로복귀신호를 비제로복귀신호로 변환한다. 그리고 인코더 래치(ENCODER_latch) 출력의 첫번째 신호(i1)는 선택(select)신호와 하위이진값(Lsb6)의 신호를 발생하게 한다. 그 선택신호는 다중화기다중화기(ENCODER_MUX 또는 ENCODER_MUX(single))를 통해 전체적인 비트수, 예를 들면 64비트를 32개로 선택하도록한다. 인코더 래치(ENCODER_latch) 출력중 첫번째 신호가 토글(Toggle)되는 구간 즉, 첫번째 신호가 "하이"인 구간에서는 인코더 래치(ENCODER_latch)출력을 모두 그대로 다중화기((ENCODER_MUX 또는 ENCODER_MUX (single))의 입력(in), 부입력(inb)으로 입력하여 인코더부(220)로 입력하게 하고 그 나머지 구간인 "로우"구간에서는 출력되는 인코더 래치(ENCODER_latch) 신호들을 다중화기(ENCODER_MUX(single))를 통해 입력(in)은 부입력(inb)으로 부입력(inb)은 입력(in)으로 스위칭 시켜 인코더부(220)로 입력하게 한다. 또한 인코더 래치(ENCODER_latch) 출력에서 선택 신호로 사용되는 신호를 인버터(inverter_2x, inverter_3x)를 통해 버퍼링시켜 구동전력을 강화시킨다.

도 4는 제로복귀신호를 비제로복귀신호로 변환하는 인코더 래치 (ENCODER_latch)의 상세 회로도이다. 도 4의 회로에서 래치입력부는 인버터 (INV1,2) 및 N채널MOS트랜지스터(N3,N4,N5)로 기존과 동일하게 구성되며, 본 발명에서 제안된 출력처리부는 출력신호(data, datab)가 드레인 및 게이트로 인가되는 P채널MOS트랜지스터(P0,P3)와 인버터(INV3,INV4)를 쌍으로 구성되도록 한다. 도 4 를 참조하며, 출력처리부에 의해 첫번째 신호가 "하이"인 구간에서는 이전의 입력 상태를 유지하기 때문에 인코더 래치(ENCODER_latch) 출력을 모두 그대로 다중화기((ENCODER_MUX 또는 ENCODER_MUX(single))의 입력(in), 부입력(inb)로 입력하여 인코더부(220)로 입력하게 하고 그 나머지 구간인 "로우"구간에서는 입력(in)은 부입력(inb)으로 부입력(inb)은 입력(in)으로 스위칭 시킨다.

도 5는 도 2의 인코더(220)의 상세도이며, 2비트 ∼ 32비트를 입력으로 제1,제2,제3,제4블럭(510,520,530,540), LSB선택부(550), 스위칭부(560), LSB4발생부 (570), LSB5발생부(580), D플립-플럽(590)으로 구성된다. 여기서 제1,제2,제3,제4블럭(510,520,530,540)은 2∼32비트의 입력신호를 각각 2∼8비트, 10∼16비트, 18∼24비트, 26∼32비트단위로 구분하여 각각에 반복적이며 그 단위비트들이 가질 수있는 모든 경우의 하위 이진값((Lsb)(3∼1)을 설정한다.

아날로그출력인 열 코드는 스위치부(210)를 통해 2비트 ∼ 32비트로 입력된다. 2비트 ∼ 32비트 신호는 8비트 단위로 제1,제2,제3,제4블럭(510,520,530,540)에 입력되어 나머지 하위이진값(Lsb)(3∼1)까지의 경우의 수를 설정해 놓는다. 이것은 이진 코드를 고려하면 나머지 하위 이진값(Lsb)(3∼1)은 계속 반복되는 값을 가지게 되고 이를 선택하는 기준은 하위이진값(Lsb 4, 5)의 조합에 의해 몇번째의 나머지 하위 이진값(Lsb)(3∼1)를 선택하는 것으로 이루어진다. 예를 들어 6비트 이진수 "000111"과 "001111"은 나머지 하위 이진값(Lsb)(3∼1)의 값이 "111"로 동일하고 이 값들은 제1블럭(510) 및 제2블럭(520)에 입력되는 2비트 ∼ 8비트, 10비트 ∼ 16비트 신호에 의해 구해며, 또한 이 값들은 하위 이진값(Lsb 4, 5)의 조합 에 따른 LSB선택부(550)에 의해 스위칭부(560)에서 서로 다르게 선택되어 각각의 경우 동일한 지연 시간을 갖게 된다.

결국 제1블럭(510) 및 제2블럭(520)으로 나누어진 2비트 ∼ 16비트신호를 가지고 나머지 하위 이진값(Lsb)(3 ∼1)를 구한다. 여기에 LSB4,5발생부(570,580)는 사용되지 않는 9, 17비트신호를 가지고 하위 이진값(Lsb 4, 5)의 값("00" 과 "01")을 구한다. LSB선택부(550)는 LSB4,5발생부(570,580)에서 구해진 하위이진값(Lsb 4, 5)을 가지고 스위칭부(560)를 통해각 4개의 블럭중 하나를 선택하여 나머지 하위 이진값(Lsb)(3∼1)를 구한다. 여기서 제1,제2,제3,제4블럭(510,520,530,540)은 3MUX(Multiplexer), LSB선택부(550)는 약 2MUX정도의 시간만 소요되므로 지연 시간의 영향을 거의 받지 않게 된다. 따라서 나머지하위이진값(Lsb)(3∼1)은 약 3MUX 정도의 지연시간만 소모한다. D 플립-플롭(490)은 LSB4,5발생부(580, 570)에서 출력되는 하위이진값(Lsb4,5) 및 스위칭부(560)에서 출력되는 나머지하위이진값 (Lsb)(3∼1) 및 스위치부(210)에서 발생하는 이진값(Lsb6)을 클럭에 따라 최종적으로 모든 하위이진값(Lsb(6∼1)을 출력한다.

상술한 바와 같이 본 발명에 의하면, 미리 모든 조건의 이진값을 설정한 후선택적으로 원하는 값을 구함으로써 임계 지연과 전력 소모가 감소되며, 스위치부(210)내 래치를 연결함으로써 제로복귀신호를 비제로복귀신호로 변환시켜 클럭의 스위칭에 따른 전력 소모가 감소되는 이점이 있다.

Claims

인코더에 있어서,

소정 비트의 열코드를 입력하고, 그 열코드의 제로복귀신호를 비제로복귀신호로 변환하여 그 첫 번째 비트를 하위이진값으로 발생하고 나머지 비트들에 대해 레벨 상태를 스위칭하여 출력하는 스위치부;

상기 스위치부에서 출력되는 나머지 비트들을 소정 비트 단위의 블록들로 나누어 각 블록들에 입력되는 비트들을 모든 경우의 수 조합에 의한 하위이진값들로 설정하여 그 소정 단위들에서 사용하지 않는 비트들로 다른 하위이진값들을 생성하고, 상기 다른 하위이진값들로 상기 소정 단위의 블록들을 선택하여 나머지 하위이진값을 생성하는 인코더를 포함하는 것을 특징으로 하는 조건 선택 인코더.
제1항에 있어서, 상기 스위치부는

입력되는 열코드의 제로복귀신호를 비제로복귀신호로 변환하여 출력의 첫 번째 신호를 비트 선택 신호와 하위이진값 신호로 발생하게 하는 래치;

상기 래치로 부터 출력되는 비트 선택 신호에 의해 변환 신호를 선택적으로 레벨 상태 변환하는 다중화기를 포함하는 것을 특징으로 하는 조건 선택 인코더.
제2항에 있어서, 상기 래치로 부터 출력되는 신호중 선택신호로 사용되는 신호를 나누어 버퍼링하는 버퍼를 더 포함하는 것을 특징으로 하는 조건 선택 인코더.
제2항에 있어서 상기 래치는 출력신호가 입력으로 인가되는 MOS트랜지스터를 쌍으로 구성한 것임을 특징으로 하는 조건 선택 인코더.
제2항에 있어서, 상기 래치는 첫번째 신호가 "하이"인 구간에서는 이전의 입력 상태를 유지하고 "로우"구간에서는 스위칭시켜 출력되는 것임을 특징으로 하는 조건 선택 인코더.
제1항에 있어서, 상기 인코더는

입력되는 신호를 소정 비트 단위들로 나눈후 그 각각에 각 비트 단위들로 가질 수있는 모든 경우의 수를 설정하는 블럭부;

소정의 블록부에서 사용되지 않는 비트들로 하위 이진값을 구하고, 그 하위 이진값들의 조합에 의해 해당하는 상기 블럭부의 소정 비트단위들을 선택하여 이진값을 발생하는 선택부;

상기 과정의 선택부에서 선택된 이진값과 다른 이진값을 클럭에 따라 출력하는 플립-플롭부를 포함하는 것을 특징으로 하는 조건 선택 인코더.
인코딩방법에 있어서,

소정 비트의 열코드를 입력하고, 그 열코드의 제로복귀신호를 비제로복귀신호로 변환하여 그 중 첫 번째 한 비트를 하위 이진값으로 출력하고, 나머지 비트들에 대해 레벨 상태를 스위칭하여 출력하는 제1과정;

상기 출력되는 비트들을 소정 비트 단위의 블록들로 나누어 각 블록들에 입력되는 비트들을 모든 경우의 수 조합에 의한 하위이진값들로 설정하고, 그 소정 단위들에서 사용하지 않는 비트들로 다른 하위이진값들을 구하여 상기 소정 단위의 블록들을 선택하여 나머지 하위이진값들을 생성하여 상기 제1과정에서 출력되는 하위이진값과 함께 소정 개수의 하위이진값들로 발생하는 제2과정을 포함하는 것을 특징으로 하는 조건 선택 인코딩 방법.