JPS63240338A - 電源切替回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電源切替回路に関し、特に主電源と補助電源と
のいずれかを択一的に負荷へ供給制御する電源切替回路
に関する。

従来技術 従来のかかる電源切替回路の例を第２図に示す。

図において、主電源１と、補助電源５とがあり、負荷３
は主電源１により電源スィッチ２を介して動作電源が供
給されるようになっている。伯の負荷６ｔま主電源１に
対しては等価的に負荷３と並列となるにうに接続されて
おり、当該負荷６は電源スイッチ２及び電源切替回路４
を介して主電源の電圧が供給される。また、負荷６は補
助電源５からら電圧が供給されるようになっており、主
電源１の電圧がオフとなったときには、バッテリ構成の
当該補助電源５の電圧が供給されていわゆるバッテリバ
ックアップ可能となっている。

電源切替回路４は負荷３と補助電源５との間に設けられ
ており、電源供給ラインに直列に挿入されたＰＮＰ型の
スイッチングトランジスタ１４と、このスイッチングト
ランジスタ１４のオンオフ制御をなすＮＰＮ型の制御ト
ランジスタ１６とを有している。この制御トランジスタ
１６のベースには、主電源電圧を分圧する抵抗７及び８
による分圧出力が供給されており、この制御トランジス
タ１６のコレクタ出力が電源制限抵抗１５を介してスイ
ッチングトランジスタ１４のベース制ｔｌｌｆｆｉ圧と
なっている。

スイッチングトランジスタ１４がオン状態にあれば、主
電源１の電圧が負荷６へ供給されており、逆にスイッチ
ングトランジスタ１４がオフ状態であれば、補助電源５
の電圧が負荷６へ供給されていることになる。

第４図は第２図の電源切替回路４の動作を説明するため
の電圧波形図であり、電源切替回路４の入力端子１７及
び出力端子１８の各電圧変化を示したタイムチャートで
ある。本例では、電源スィッチ２が時刻ｔ１にてオフと
なり、一定期間侵の時刻ｔ２にてオンとなった場合を示
す。

電源切替回路４の電源切替電圧ＶＴ　　（抵抗７及び８
による分圧電圧による定まる）が図の如く補助電源電圧
よりも低い場合には、電源スィッチ２のオンオフの変化
時に補助ｆｆ１ｖＡ５からスイッチングトランジスタ１
４の逆トランジスタ動作により負荷３へ電流が流入し、
出力端子１８の電圧は一時的に電源切替電圧ＶＴまで降
下することになる。

よって、出力端子１８の電圧が電源スイッチ２のオンオ
フ時に時下しない様にするには、電源切替電圧ＶＴの設
定値を、主電源電圧と補助電源電圧との間のレベルにす
る必要がある。

しかしながら、この様な従来の電源切替回路では、制御
トランジスタ１６及びスイッチングトランジスタ１４は
主電源電圧が電源切替電圧ＶＴへ向けて上昇若しくは下
降したときに急激にオンオフ状態ることはなく、オンオ
フ状態の中間の能動領域を経てオンオフするために、電
源切開回路の設定は幅を有することになる。従って、主
電源電圧と補助電源電圧との間の差が小であれば、電源
スイッチ２のオンオフ動作により、スイッチングトラン
ジスタ１４を介して補助電源５から負荷３へ逆電流が流
入することは避けられない。そのために、出力端子１８
の電圧が一時的に降下することを防止することはできな
いので、電源の二重化を必要とする負荷６がロジックＩ
Ｃ等の場合には、誤動作するという欠点がある。

及」Ｊとｌ珀 そこで、本発明は上記のような従来技術の欠点を解決す
べくなされたものであって、その目的とするところは、
電源スイッチのオンオフ動作時に回路出力端子の電圧降
下を生じない様にした電源切替回路を提供することにあ
る。

発明の構成 本発明によれば、主電源電圧を負荷へ供給するスイッチ
ングトランジスタを有し、前記主電源がオフとなったと
きに前記スイッチングトランジスタをオフ制御して補助
電源電圧を前記負荷へ供給するようにした電源切替回路
であって、前記主電源電圧と前記補助電源電圧とのレベ
ル比較をなすレベル比較回路と、この比較回路の出力に
より前記スイッチングトランジスタのオンオフ制御をな
すｉｔＩＩｌＩｍ回路とを有することを特徴とする電源
切替回路が得られる。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の実施例の回路図であり、第２図と同等
部分は同一符号により示している。本発明による電源切
開回路４は、主電源１の電圧を負荷６へ供給制御するＰ
ＮＰ型スイッチングｉ・ランジスタ１４と、このトラン
ジスタ１４のオンオフ制御をなすＮＰＮ型制御トランジ
スタ１６との他に、主電源電圧レベルと補助電源電圧レ
ベルとを比較するレベル比較回路１１とを含んでいる。

このレベル比較回路１１の非反転入力には、主電源電圧
を分圧する抵抗７及び８による分圧出力が印加されて゛
おり、その反転入力には補助電ｌｌ！電圧を分圧する抵
抗９及び１０による分圧出力が印加されている。このレ
ベル比較回路１１の出力が分圧抵抗１２及び１３により
分圧されて制御トランジスタ１６のベース入力となって
いる。他の構成は第２図の回路と同等であり、その説明
は省略する。

かかる構成において、分圧抵抗７〜１０のすべての抵抗
値を等しい値に設定しておくものとして、第３図の動作
タイムチセードを用いて第１図の回路動作を説明する。

尚、第３図のタイムチャートは第４図と同様に、スイッ
チ２をオンオフしたときの電源切替回路４の入力端子１
７及び出力端子１８の電圧変化を示すものである。

分圧抵抗７〜１０がすべて等しい抵抗値を有するために
、レベル比較回路１１は主電源電圧レベルと補助電源電
圧レベルとの比較を行うことと等価となる。そのために
、レベル比較回路１１の反転入力に印加されている補助
電源電圧レベルが電源切替電圧（第４図のＶＴに相当す
る）となり、よって電源スイッチ２のオンオフによる回
路出力端子１８の電圧は補助電源電圧以下に降下するこ
とはないのである。

この様に、分圧抵抗７〜１０とレベル比較回路１１どに
よって主電源電圧と補助電源電圧とのレベル比較を行う
ことにより電源切替条件を生成しているので、主電源電
圧が補助電源電圧よりも高い場合には、主ｆｆｉ源供給
用のスイッチングトランジスタ１４はオンとなり、逆に
低い場合には当該トランジスタ１４はオフとなって補助
電源電圧が負Ｖｒ１６へ供給されることになる。

たとえ、主電源電圧と補助電源電圧との電位差がほとん
どない場合であっても、少なくとも主電源供給用のスイ
ッチングトランジスタ１４の飽和電圧（ＶｏＥ（３，１
）＝　０．１〜０．２Ｖ）だけ主電源電圧の方が補助電
源電圧より高い条件さえとれれば、トランジスタ１４は
十分にオンし、逆に主電源電圧が補助電源電圧よりも低
くなった時点で、トランジスタ１４は十分にオフする。

よって、主電源１が正常な場合は、主電源１より負荷６
に電源供給が正常に行われ、逆に主電源１がオフあるい
は異常な場合は、補助電源５により負荷６に電源供給が
行われる。従って、↑電源スイッチ２のオン。

オフの変化時に補助電源から負荷３に電流が流れて、出
力端子１８の電圧が一時的にドロップするということが
ないので、負荷６がロジックＩＣ等であっても誤動作は
なく信頼性の高い電源二重化システムを提供できる。

発明の効果 叙上の如く、本発明によれば、主電源電圧レベルと補助
電源電圧レベルとを比較するようにし、補助電源電圧レ
ベルよりも主電源電圧レベルが低下したときに、主電源
電圧に代えて補助電源電圧を負荷へ供給する様に切替え
制御しているので電源切替え時において回路出力端子の
電圧降下が防止できるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は従来技術を
示ず回路図、第３図は本発明の実施例回路の動作を示す
電圧波形図、第４図は従来の回路の動作を示す電圧波形
図である。 主要部分の符号の説明 １・・・・・・主電源 ３．６・・・・・・負荷 ４・・・・・・電源切替回路 ５・・・・・・補助電源

Claims (1)

【特許請求の範囲】
1. 主電源電圧を負荷へ供給するスイッチングトランジスタ
   を有し、前記主電源がオフとなったときに前記スイッチ
   ングトランジスタをオフ制御して補助電源電圧を前記負
   荷へ供給するようにした電源切替回路であって、前記主
   電源電圧と前記補助電源電圧とのレベル比較をなすレベ
   ル比較回路と、この比較回路の出力により前記スイッチ
   ングトランジスタのオンオフ制御をなす制御回路とを有
   することを特徴とする電源切替回路。