JPH0143326B2 - - Google Patents
Info
- Publication number
- JPH0143326B2 JPH0143326B2 JP57133463A JP13346382A JPH0143326B2 JP H0143326 B2 JPH0143326 B2 JP H0143326B2 JP 57133463 A JP57133463 A JP 57133463A JP 13346382 A JP13346382 A JP 13346382A JP H0143326 B2 JPH0143326 B2 JP H0143326B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- terminal
- transistor
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
- H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
Landscapes
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
本発明は、停電時において必要とされるメモリ
ーバツクアツプ回路に関するものである。
ーバツクアツプ回路に関するものである。
従来のメモリーバツクアツプ回路の一例を第１
図に示す。同図でRAMは動作切換端子CS及び電
源端子VDDを有するランダム・アクセス・メモリ
ーである。BATTは3Vの起電力を有するバツテ
リー、Ｄはダイオード、Q1，Q2はトランジスタ、
R1〜R3は抵抗、ZDはツエナーダイオード、Vo
は5Vの加わる電源端子である。
図に示す。同図でRAMは動作切換端子CS及び電
源端子VDDを有するランダム・アクセス・メモリ
ーである。BATTは3Vの起電力を有するバツテ
リー、Ｄはダイオード、Q1，Q2はトランジスタ、
R1〜R3は抵抗、ZDはツエナーダイオード、Vo
は5Vの加わる電源端子である。
１は定電圧回路で、定電圧出力のための第１の
出力端子２と、前記RAMの動作切替端子CSに接
続された第２の出力端子３とを有し、トランジス
タQ1，Q2ツエナーダイオードZD等により構成さ
れる。
出力端子２と、前記RAMの動作切替端子CSに接
続された第２の出力端子３とを有し、トランジス
タQ1，Q2ツエナーダイオードZD等により構成さ
れる。
上記構成で、常時は端子Voに加わる電源電圧
により、ツエナーダイオードZDが導通し、従つ
てトランジスタQ2がオンとなり、このため抵抗
R2を介してトランジスタQ1のベース電位が低下
してトランジスタQ1もオンとなる。さらに、プ
ルアツプ用の抵抗R1を介してメモリーRAMの動
作切替端子CSにほぼOvが印加され、メモリー
RAMは動作状態になる一方、端子Voに加わる電
源電圧がトランジスタQ1を介して、定電圧化さ
れて前記第１の出力端子２からメモリーRAMの
電源端子VDDに供給されることになる。この時ダ
イオードＤは非導通である。一方、停電により電
源電圧Voが低下すると、ツエナーダイオードZD
がオフ、従つてトランジスタQ1，Q2も共にオフ
となり、トランジスタQ1のコレクタ電圧も低下
しこのためダイオードＤが導通となりバツテリー
BATTからメモリーRAMに電圧が供給される。
しかしダイオードＤによる電圧降下が約0.7Vあ
り、このためバツテリーの使用可能な時間が短か
くなり（電源端子電圧を一定以上に確保するた
め）、停電時のメモリー保持時間が大きく取れな
い欠点があつた。
により、ツエナーダイオードZDが導通し、従つ
てトランジスタQ2がオンとなり、このため抵抗
R2を介してトランジスタQ1のベース電位が低下
してトランジスタQ1もオンとなる。さらに、プ
ルアツプ用の抵抗R1を介してメモリーRAMの動
作切替端子CSにほぼOvが印加され、メモリー
RAMは動作状態になる一方、端子Voに加わる電
源電圧がトランジスタQ1を介して、定電圧化さ
れて前記第１の出力端子２からメモリーRAMの
電源端子VDDに供給されることになる。この時ダ
イオードＤは非導通である。一方、停電により電
源電圧Voが低下すると、ツエナーダイオードZD
がオフ、従つてトランジスタQ1，Q2も共にオフ
となり、トランジスタQ1のコレクタ電圧も低下
しこのためダイオードＤが導通となりバツテリー
BATTからメモリーRAMに電圧が供給される。
しかしダイオードＤによる電圧降下が約0.7Vあ
り、このためバツテリーの使用可能な時間が短か
くなり（電源端子電圧を一定以上に確保するた
め）、停電時のメモリー保持時間が大きく取れな
い欠点があつた。
本発明は上記した従来の欠点を除去したもので
あつて、以下にその一実施例により図面と共に説
明する。
あつて、以下にその一実施例により図面と共に説
明する。
第２図において、Q3，Q4はトランジスタ、R4，
R5は抵抗、また第１図と同じ部分に同符号を付
している。
R5は抵抗、また第１図と同じ部分に同符号を付
している。
次にこの実施例の動作を説明する。電源電圧
Voが正常時5VのトランジスタQ1，Q2の動作は第
１図の場合と同様で、電源端子VDDに電圧が供給
される一方で、トランジスタQ2がオンになるの
で、トランジスタQ4のベース電位も抵抗R4を介
して低電位に保たれる。このためトランジスタ
Q4はオンになり、さらにトランジスタQ3のベー
ス電位が上昇してオフとなり、バツテリー
BATTと電源端子VDDは切離されたことになる。
一方、電源電圧Voが低下すると、トランジスタ
Q4がオフ、従つてトランジスタQ3は抵抗R5を通
じてオンとなりバツテリーBATTの電圧は、ト
ランジスタQ3のエミツタ・コレクタ間電圧だけ
低下してメモリRAMの電源端子VDDに供給され
る。
Voが正常時5VのトランジスタQ1，Q2の動作は第
１図の場合と同様で、電源端子VDDに電圧が供給
される一方で、トランジスタQ2がオンになるの
で、トランジスタQ4のベース電位も抵抗R4を介
して低電位に保たれる。このためトランジスタ
Q4はオンになり、さらにトランジスタQ3のベー
ス電位が上昇してオフとなり、バツテリー
BATTと電源端子VDDは切離されたことになる。
一方、電源電圧Voが低下すると、トランジスタ
Q4がオフ、従つてトランジスタQ3は抵抗R5を通
じてオンとなりバツテリーBATTの電圧は、ト
ランジスタQ3のエミツタ・コレクタ間電圧だけ
低下してメモリRAMの電源端子VDDに供給され
る。
トランジスタQ3により電圧降下は抵抗R5の値
を適当に選ぶことにより0.1V程度に止めること
が出来る。
を適当に選ぶことにより0.1V程度に止めること
が出来る。
以上説明したように本発明によれば、停電時の
メモリーバツクアツプ回路としてバツテリーに直
列にダイオードを挿入した場合に比較して電圧降
下量を小さく保てる利点を有する。さらに、トラ
ンジスタ回路をバツテリーと直列に挿入したこと
により、トランジスタの種類とそのバイアス条件
を選定することにより、オフ時のコレクタ電流を
ダイオードに比較して小さくする事が可能であ
る。
メモリーバツクアツプ回路としてバツテリーに直
列にダイオードを挿入した場合に比較して電圧降
下量を小さく保てる利点を有する。さらに、トラ
ンジスタ回路をバツテリーと直列に挿入したこと
により、トランジスタの種類とそのバイアス条件
を選定することにより、オフ時のコレクタ電流を
ダイオードに比較して小さくする事が可能であ
る。
第１図は従来のメモリーバツクアツプ回路の結
線図、第２図は本発明の一実施例によるメモリー
バツクアツプ回路結線図である。 １……定電圧電源、２……第１の出力端子、３
……第２の出力端子、RAM……メモリー、Q1，
Q2，Q3，Q4……トランジスタ、BATT……バツ
テリー、R1……抵抗、VDD……電源端子、CS…
…動作切替端子。
線図、第２図は本発明の一実施例によるメモリー
バツクアツプ回路結線図である。 １……定電圧電源、２……第１の出力端子、３
……第２の出力端子、RAM……メモリー、Q1，
Q2，Q3，Q4……トランジスタ、BATT……バツ
テリー、R1……抵抗、VDD……電源端子、CS…
…動作切替端子。
Claims (1)
- １ RAM（ランダム・アクセス・メモリ）の電
源端子に電圧を供給するための第１の出力端子を
備えた定電圧電源と、前記定電圧電源に設けられ
前記RAMの動作切替端子と接続され正常電源電
圧時には前記動作切替端子を動作状態に、また停
電時には不動作状態に保つ電圧を出力する第２の
出力端子と、前記RAMの電源端子と、バツテリ
ーの間に挿入したトランジスタと、前記第２の出
力により前記正常電源電圧時には前記トランジス
タをオフに、また停電時にはオンに制御する制御
手段と、前記第１、第２の出力端子間に設けた抵
抗とからなるメモリーバツクアツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133463A JPS5924323A (ja) | 1982-07-29 | 1982-07-29 | メモリ−バツクアツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57133463A JPS5924323A (ja) | 1982-07-29 | 1982-07-29 | メモリ−バツクアツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5924323A JPS5924323A (ja) | 1984-02-08 |
| JPH0143326B2 true JPH0143326B2 (ja) | 1989-09-20 |
Family
ID=15105367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57133463A Granted JPS5924323A (ja) | 1982-07-29 | 1982-07-29 | メモリ−バツクアツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924323A (ja) |
-
1982
- 1982-07-29 JP JP57133463A patent/JPS5924323A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5924323A (ja) | 1984-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| JPH07261883A (ja) | 電源制御用半導体集積回路装置 | |
| US5157270A (en) | Reset signal generating circuit | |
| US4611302A (en) | Non-volatile data stores | |
| JP2002304890A (ja) | 半導体装置の内部電源電圧発生回路 | |
| JPH0143326B2 (ja) | ||
| JPH05210992A (ja) | 不揮発性半導体記憶装置 | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| JPS632162A (ja) | リカバリタイム削減回路 | |
| JPS644289Y2 (ja) | ||
| JPS6148184B2 (ja) | ||
| JPS6226111B2 (ja) | ||
| JPS60229129A (ja) | 停電補償回路 | |
| JPS6348133A (ja) | メモリ用バツクアツプ電源回路 | |
| JPS6117630Y2 (ja) | ||
| JPS595999B2 (ja) | メモリ保護回路 | |
| JPS5952327A (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPS6225797Y2 (ja) | ||
| JPH054022Y2 (ja) | ||
| JP2002149250A (ja) | 定電流回路 | |
| JPH0124656Y2 (ja) | ||
| JPH0214294Y2 (ja) | ||
| JPS63240338A (ja) | 電源切替回路 | |
| JPH0249040Y2 (ja) | ||
| JPS61177523A (ja) | Ｒａｍバツクアツプ用電源切替え回路 |