JPS6260437A - 電源バツクアツプ回路 - Google Patents
電源バツクアツプ回路Info
- Publication number
- JPS6260437A JPS6260437A JP60198922A JP19892285A JPS6260437A JP S6260437 A JPS6260437 A JP S6260437A JP 60198922 A JP60198922 A JP 60198922A JP 19892285 A JP19892285 A JP 19892285A JP S6260437 A JPS6260437 A JP S6260437A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- backup
- backed
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、主電源しゃ断時にメモリや時計回路等へ電力
供給を行う１１８バックアップ回路の改良に関する。
供給を行う１１８バックアップ回路の改良に関する。
マイクロコンピュータなどでは、主電源からの電力供給
がしゃ断された場合でもカウンタ、メモリ、時計回路等
の内容は保持されなければず、このためバックアップ用
電源を設けて電力供給のバックアップが行なわれている
。そして、その使用する回路は、動作時の消費′Ｒ流が
小さく、かつ動作電圧範囲が広いことがらＣ−ＭＯ８回
路と電池とを組合せたものとなっている。第３図はこの
ような組合せをとった従来の１８バックアップ回路の構
成図である。１はカウンタ、メモリ、時計回路等の機能
をもった被バックアップ回路であり。
がしゃ断された場合でもカウンタ、メモリ、時計回路等
の内容は保持されなければず、このためバックアップ用
電源を設けて電力供給のバックアップが行なわれている
。そして、その使用する回路は、動作時の消費′Ｒ流が
小さく、かつ動作電圧範囲が広いことがらＣ−ＭＯ８回
路と電池とを組合せたものとなっている。第３図はこの
ような組合せをとった従来の１８バックアップ回路の構
成図である。１はカウンタ、メモリ、時計回路等の機能
をもった被バックアップ回路であり。
２はバックアップを必要としないロジック・アナログ回
路であって、これら被バックアップ回路１とロジック・
アナログ回路２との間はバス３を通して通常データのや
りとりが実行されている。そこで、被バックアップ回路
１への電力供給は電源端子ａ１ 、＋ ａ２に接続され
る１電ＩＩＩ（不図示）からダイオードＤ１を介してと
、バックアップ用電源４からダイオードＤ２を介してと
の両方から行なわれている。また、ロジック・アナログ
回路２への電力供給は主電源からダイオードＤ３を介し
て行なわれる。したがって、主電源が正常であれば、ダ
イオードＤ１が導通状態となって被バックアップ回路１
への電力供給が行なわれるが、主電源がしゃ断状態とな
るとダイオードＤ１が非導通状態となり、これに変って
ダイオードＤ２が導通状態となってバックアップ電源４
から被バックアップ回路１への電力供給が行なわれる。
路であって、これら被バックアップ回路１とロジック・
アナログ回路２との間はバス３を通して通常データのや
りとりが実行されている。そこで、被バックアップ回路
１への電力供給は電源端子ａ１ 、＋ ａ２に接続され
る１電ＩＩＩ（不図示）からダイオードＤ１を介してと
、バックアップ用電源４からダイオードＤ２を介してと
の両方から行なわれている。また、ロジック・アナログ
回路２への電力供給は主電源からダイオードＤ３を介し
て行なわれる。したがって、主電源が正常であれば、ダ
イオードＤ１が導通状態となって被バックアップ回路１
への電力供給が行なわれるが、主電源がしゃ断状態とな
るとダイオードＤ１が非導通状態となり、これに変って
ダイオードＤ２が導通状態となってバックアップ電源４
から被バックアップ回路１への電力供給が行なわれる。
ところが、被バックアップ回路１とバックアップ用電源
４との間にはダイオードＤ２が接続されているため、こ
のダイオードＤ２により約０．５〜０．７ Ｖの電圧降
下が起こる。したがって、バックアップ用電源４の電圧
レベルは被バックアップ回路１の保持電圧よりも十分に
高く設定しなければならない。このため、消費電流が大
きくなるともにバックアップ用電源４の使用可能な期間
が短くなるという問題がある。つまり、実際に被バック
アップ回路１に加わる電圧がダイオードＤ２の電圧降下
分だけ被バックアップ回路１に逍ける保持動作に必要な
電圧レベールに近づくので期間が短くなる。また、被バ
ックアップ回路１が定期的に動作する場合はこの動作時
に多くの消費電流が必要となるので、被バックアップ回
路１への供給電流量が変動してダイオードＤ２の電圧降
下が変動し、もって被バックアップ回路１への供給電圧
レベルが変動するという問題がある。
４との間にはダイオードＤ２が接続されているため、こ
のダイオードＤ２により約０．５〜０．７ Ｖの電圧降
下が起こる。したがって、バックアップ用電源４の電圧
レベルは被バックアップ回路１の保持電圧よりも十分に
高く設定しなければならない。このため、消費電流が大
きくなるともにバックアップ用電源４の使用可能な期間
が短くなるという問題がある。つまり、実際に被バック
アップ回路１に加わる電圧がダイオードＤ２の電圧降下
分だけ被バックアップ回路１に逍ける保持動作に必要な
電圧レベールに近づくので期間が短くなる。また、被バ
ックアップ回路１が定期的に動作する場合はこの動作時
に多くの消費電流が必要となるので、被バックアップ回
路１への供給電流量が変動してダイオードＤ２の電圧降
下が変動し、もって被バックアップ回路１への供給電圧
レベルが変動するという問題がある。
本発明は上記実状に基づいてなされたもので、その目的
とするところは１．バックアップ電源の電圧レベルを高
くせずにその使用期間を長くでき、かつ安定した電力供
給ができる電源バックアップ回路を提供することにある
。
とするところは１．バックアップ電源の電圧レベルを高
くせずにその使用期間を長くでき、かつ安定した電力供
給ができる電源バックアップ回路を提供することにある
。
本発明は、主電源の電圧レベルが所定レベル低下したと
きバックアップ用素子がこれを検出して導通状態となり
バックアップ用′Ｒ８！から被バックアップ回路への電
力供給を行ない、さらにバックアップ状態にあって被バ
ックアップ回路が動作する場合は電流制御回路により被
バックアップ回路への供給電流量を増加させるようにし
た電源バックアップ回路である。
きバックアップ用素子がこれを検出して導通状態となり
バックアップ用′Ｒ８！から被バックアップ回路への電
力供給を行ない、さらにバックアップ状態にあって被バ
ックアップ回路が動作する場合は電流制御回路により被
バックアップ回路への供給電流量を増加させるようにし
た電源バックアップ回路である。
以下、本発明の一実施例について図面を春照して説明す
る。第１図は電源バックアップ回路の構成図である。同
図において１０は被バックアップ回路であって、これは
カウンタ、メモリ、時計機構等の機能をもつとともに動
作財にこの動作を示す動作信号Ｓを送出する機能を有す
るものである。
る。第１図は電源バックアップ回路の構成図である。同
図において１０は被バックアップ回路であって、これは
カウンタ、メモリ、時計機構等の機能をもつとともに動
作財にこの動作を示す動作信号Ｓを送出する機能を有す
るものである。
また、１１は主電源のしゃ断時にバックアップの必要と
しない信号処理回路であって、ロジック・アナログ回路
１２および直列接続された抵抗Ｒ１、Ｒ２を有する構成
となっている。そして、これら被バックアップ回路１０
と信号処理回路１１とはバスＢを介して接続され主電源
の電圧レベルが正・常時にはデータのやりとりが実行さ
れるものとなつ、ている。ところで、これら被バックア
ップ回路１０および信号処理回路１１には端子ａ１、ａ
２から主電源の電力が供給されるようになっている。な
お、被バックアップ回路１０にはダイオードＤ１０が主
電源から被バックアップ回路１０方向を順方向として端
子ａ１との間に接続されてこのダイオードＤ１０を通し
て主電源の電力が供給される。
しない信号処理回路であって、ロジック・アナログ回路
１２および直列接続された抵抗Ｒ１、Ｒ２を有する構成
となっている。そして、これら被バックアップ回路１０
と信号処理回路１１とはバスＢを介して接続され主電源
の電圧レベルが正・常時にはデータのやりとりが実行さ
れるものとなつ、ている。ところで、これら被バックア
ップ回路１０および信号処理回路１１には端子ａ１、ａ
２から主電源の電力が供給されるようになっている。な
お、被バックアップ回路１０にはダイオードＤ１０が主
電源から被バックアップ回路１０方向を順方向として端
子ａ１との間に接続されてこのダイオードＤ１０を通し
て主電源の電力が供給される。
さて、被バックアップ回路１０には電池から成る被バッ
クアップ電源１３がＰＮＰ型トランジスタＱ１のコレク
ターエミッタを介して接続されている。このトランジス
タＱ１は主電源の電圧レベルが所定レベル低下した時に
導通状態となってバックアップ電源１３の電力を被バッ
クアップ回路１０に供給する機能をもったものである。
クアップ電源１３がＰＮＰ型トランジスタＱ１のコレク
ターエミッタを介して接続されている。このトランジス
タＱ１は主電源の電圧レベルが所定レベル低下した時に
導通状態となってバックアップ電源１３の電力を被バッ
クアップ回路１０に供給する機能をもったものである。
したがって、トランジスタＱ１のコレクタがダイオード
Ｄ１０を介して端子ａ１に接続されるとともにベースが
端子ａ１に直接接続されている。ざらにこのベースは抵
抗Ｒ１、Ｒ２を介してグランドＧＮ［）つまり端子ａ２
に接続されており、これら各抵抗Ｒ１、Ｒ２の値により
ベース電流が変えられるようになっている。１４は電流
制御回路であって、これはバックアップ状態にあって被
バックアップ回路１０が動作する場合に被バックアップ
回路１０から送出される動作信号Ｓを受けてトランジス
タＱ１のコレクタ電流」を増加制御する機能をもったも
のである。具体的には、トランジスタＱ１のベースに抵
抗Ｒ３とＮＰＮ型トランジスタＱ２のコレクターエミッ
タとの直列回路が接続され、さらにこのトランジスタＱ
２のベースに抵抗Ｒ４とインバータ１５との直列回路が
接続されたものとなっている。
Ｄ１０を介して端子ａ１に接続されるとともにベースが
端子ａ１に直接接続されている。ざらにこのベースは抵
抗Ｒ１、Ｒ２を介してグランドＧＮ［）つまり端子ａ２
に接続されており、これら各抵抗Ｒ１、Ｒ２の値により
ベース電流が変えられるようになっている。１４は電流
制御回路であって、これはバックアップ状態にあって被
バックアップ回路１０が動作する場合に被バックアップ
回路１０から送出される動作信号Ｓを受けてトランジス
タＱ１のコレクタ電流」を増加制御する機能をもったも
のである。具体的には、トランジスタＱ１のベースに抵
抗Ｒ３とＮＰＮ型トランジスタＱ２のコレクターエミッ
タとの直列回路が接続され、さらにこのトランジスタＱ
２のベースに抵抗Ｒ４とインバータ１５との直列回路が
接続されたものとなっている。
次に上記の如く構成された回路の特にバックアップ動作
について説明する。主電源が正常な電圧レベルの電力を
供給している場合は、この電圧レベルがトランジスタＱ
１のコレクターベース間に加わりトランジスタＱ１は非
導通状態にある。したがって、被バックアップ回路１ｏ
および信号処理回路１１は共に主電源から電力の供給を
受けて動作している。
について説明する。主電源が正常な電圧レベルの電力を
供給している場合は、この電圧レベルがトランジスタＱ
１のコレクターベース間に加わりトランジスタＱ１は非
導通状態にある。したがって、被バックアップ回路１ｏ
および信号処理回路１１は共に主電源から電力の供給を
受けて動作している。
ここで、主電源が停電等により電力供給がしゃ断される
と、トランジスタＱ１のベースは抵抗Ｒ１、Ｒ２を介し
てグランドに接続されているため電源供給ラインにおけ
る電圧レベルの降下によりトランジスタＱ１が導通状態
となる。“かくして、−バックアップ用電源１Ｂから被
バックアップ回路１０に電力が供給されて被バックアッ
プ回路１０の内容が保持される。なお、このとき抵抗Ｒ
１、Ｒ２の合成抵抗値が大きければトランジスタＱ１の
ベース電流は小さく、したがって電池の消耗は少なくな
っている。ところで、このバックアップ状態にあって被
バックアップ回路１０が動作、例えば定期的または任意
の時点にメモリの内容が読み出される場合は、被バック
アップ回路１０からローレベルの動作信号ｓ、Ｑ送出さ
れ金。この動作信＠Ｓはインバータ１５を通ることによ
りハイレベルとなってトランジスタＱ２のベースに加わ
る。
と、トランジスタＱ１のベースは抵抗Ｒ１、Ｒ２を介し
てグランドに接続されているため電源供給ラインにおけ
る電圧レベルの降下によりトランジスタＱ１が導通状態
となる。“かくして、−バックアップ用電源１Ｂから被
バックアップ回路１０に電力が供給されて被バックアッ
プ回路１０の内容が保持される。なお、このとき抵抗Ｒ
１、Ｒ２の合成抵抗値が大きければトランジスタＱ１の
ベース電流は小さく、したがって電池の消耗は少なくな
っている。ところで、このバックアップ状態にあって被
バックアップ回路１０が動作、例えば定期的または任意
の時点にメモリの内容が読み出される場合は、被バック
アップ回路１０からローレベルの動作信号ｓ、Ｑ送出さ
れ金。この動作信＠Ｓはインバータ１５を通ることによ
りハイレベルとなってトランジスタＱ２のベースに加わ
る。
これによりトランジスタＱ２は導通状態となってトラン
ジスタＱ１のベース電流を増加させる。もって、トラン
ジスタＱ１のコレクタ１！流が増加してこれが被バック
アップ回路１ｏに供給される。
ジスタＱ１のベース電流を増加させる。もって、トラン
ジスタＱ１のコレクタ１！流が増加してこれが被バック
アップ回路１ｏに供給される。
かくして被バックアップ回路１０はこのコレクタ電流に
より動作することになる。そして、被バックアップ回路
１０の動作が終了すると動作信号Ｓはハイレベルとなっ
てトランジスタＱ２は非導通状態となり、これによりト
ランジスタＱ１のコレクタ電流は被バックアップ回路１
０における保持状態を維持できる値まで減少する。
より動作することになる。そして、被バックアップ回路
１０の動作が終了すると動作信号Ｓはハイレベルとなっ
てトランジスタＱ２は非導通状態となり、これによりト
ランジスタＱ１のコレクタ電流は被バックアップ回路１
０における保持状態を維持できる値まで減少する。
このように上記一実施例においては、主電源の電圧レベ
ルが所定レベル低下したときトランジスタＱ１が導通状
態となりバックアップ用電源１３により被バックアップ
回路１０の電力供給を行ない、さらにこのバックアップ
状態にあって被バックアップ回路１０が動作する場合は
電流制御回路１４により被バックアップ回路１０への供
給電流量を増加制御するので、電池の使用期間を長くで
きるとともに被バックアップ回路１０に安定した電力供
給ができる。つまり、トランジスタＱ１のコレクターエ
ミッタ間の飽和電圧はダイオードの順方向の電圧降下よ
りも小さいため第２図に示すように電池自身の電圧レベ
ルをＶＢとした場合、被バックアップ回路１０への供給
電圧レベルはダイオードを使用した場合はＶＤ、トラン
ジスタを使用した場合はＶＴとなる。したがって、同一
の供給電圧レベルであればトランジスタを使用した場合
の方がより長い期間、例えば【０期間長く使用できるこ
とは明らかである。よって、電池の電圧レベルを高く設
定しなくて済み、さらには電池の電圧レベルが被バック
アップ回路１０における保持に必要な電圧レベルの限界
近くまで消耗し低下するまで使用できる。また、被バッ
クアップ回路１０が動作するときのみ供給電流量を増加
するので、電池の消耗が少なく、かつ安定した供給動作
ができる。
ルが所定レベル低下したときトランジスタＱ１が導通状
態となりバックアップ用電源１３により被バックアップ
回路１０の電力供給を行ない、さらにこのバックアップ
状態にあって被バックアップ回路１０が動作する場合は
電流制御回路１４により被バックアップ回路１０への供
給電流量を増加制御するので、電池の使用期間を長くで
きるとともに被バックアップ回路１０に安定した電力供
給ができる。つまり、トランジスタＱ１のコレクターエ
ミッタ間の飽和電圧はダイオードの順方向の電圧降下よ
りも小さいため第２図に示すように電池自身の電圧レベ
ルをＶＢとした場合、被バックアップ回路１０への供給
電圧レベルはダイオードを使用した場合はＶＤ、トラン
ジスタを使用した場合はＶＴとなる。したがって、同一
の供給電圧レベルであればトランジスタを使用した場合
の方がより長い期間、例えば【０期間長く使用できるこ
とは明らかである。よって、電池の電圧レベルを高く設
定しなくて済み、さらには電池の電圧レベルが被バック
アップ回路１０における保持に必要な電圧レベルの限界
近くまで消耗し低下するまで使用できる。また、被バッ
クアップ回路１０が動作するときのみ供給電流量を増加
するので、電池の消耗が少なく、かつ安定した供給動作
ができる。
なお、本発明は上記一実施例に限定されるものではなく
、その主旨を逸脱しない範囲で変形することができる。
、その主旨を逸脱しない範囲で変形することができる。
以上詳記したように本発明によれば、バックアップ電源
の電圧レベルを高くせずにその使用期間を長くでき、か
つ安定した電力供給ができる電源バックアップ回路を提
供できる。
の電圧レベルを高くせずにその使用期間を長くでき、か
つ安定した電力供給ができる電源バックアップ回路を提
供できる。
第１図は本発明に係わる電源バックアップ回路の一実施
例を示す構成図、第２図は本発明回路による被バックア
ップ回路への供給電圧レベルを示す図、第３図は従来回
路の構成図である。 １０・・・被バックアップ回路、１１・・・信号処理回
路、１２・・・ロジック・アナログ回路、１３・・・バ
ックアップ用電源、１４・・・電流制御回路、Ｑｌ・・
・ＰＮＰ型トランジスタ、Ｑ２・・・ＮＰＮ型トランジ
スタ。 出願人代理人 弁理士 鈴江武彦 Ｚ 第１図 第２図
例を示す構成図、第２図は本発明回路による被バックア
ップ回路への供給電圧レベルを示す図、第３図は従来回
路の構成図である。 １０・・・被バックアップ回路、１１・・・信号処理回
路、１２・・・ロジック・アナログ回路、１３・・・バ
ックアップ用電源、１４・・・電流制御回路、Ｑｌ・・
・ＰＮＰ型トランジスタ、Ｑ２・・・ＮＰＮ型トランジ
スタ。 出願人代理人 弁理士 鈴江武彦 Ｚ 第１図 第２図
Claims (1)
- バックアップ用電源と、メモリ等から構成され通常は
電源バックアップの必要としない回路に電力を供給する
主電源から電力供給を受ける被バックアップ回路と、前
記主電源の電圧レベルを検出してこの電圧レベルが所定
レベル低下したときに導通状態となって前記バックアッ
プ用電源の電力を前記被バックアップ回路に供給する抵
抗値の小さなバツクアップ素子と、前記バツクアツプ用
電源から電力供給を受けている状態に前記被バツクアッ
プ回路が動作する場合、前記バックアツプ素子から前記
被バックアップ回路への供給電流量を増加させる電流制
御回路とを具備したことを特徴とする電源バックアップ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198922A JPS6260437A (ja) | 1985-09-09 | 1985-09-09 | 電源バツクアツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198922A JPS6260437A (ja) | 1985-09-09 | 1985-09-09 | 電源バツクアツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6260437A true JPS6260437A (ja) | 1987-03-17 |
Family
ID=16399189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60198922A Pending JPS6260437A (ja) | 1985-09-09 | 1985-09-09 | 電源バツクアツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6260437A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023162392A1 (ja) * | 2022-02-28 | 2023-08-31 | 多摩川精機株式会社 | バックアップ電源装置 |
-
1985
- 1985-09-09 JP JP60198922A patent/JPS6260437A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023162392A1 (ja) * | 2022-02-28 | 2023-08-31 | 多摩川精機株式会社 | バックアップ電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2887353B2 (ja) | バッテリパワーデジタルデータ処理装置 | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JPS6260437A (ja) | 電源バツクアツプ回路 | |
| US5852377A (en) | Reset circuit for ensuring proper reset when used with decaying power supplies | |
| WO1997044905A1 (en) | Microcontroller having a minimal number of external components | |
| EP0369782A2 (en) | Drive circuit for operating an appliance such as a printer | |
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JPH01157239A (ja) | 電源バックアップ装置 | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| JPS6134634B2 (ja) | ||
| KR930002027Y1 (ko) | 백업 안정화 회로 | |
| JPH1049257A (ja) | 情報処理装置 | |
| JPS5897720A (ja) | 電源回路 | |
| JP2508085B2 (ja) | Ｉｃカ−ド | |
| JPS60198617A (ja) | 情報処理機能を有する電子機器 | |
| KR950002023B1 (ko) | 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로 | |
| JPS6395825A (ja) | バツクアツプ電源回路 | |
| JPS63240338A (ja) | 電源切替回路 | |
| JPS5897719A (ja) | 電源回路 | |
| KR970049264A (ko) | 전원공급장치 | |
| JPH01259734A (ja) | バツクアツプ電源回路 | |
| JPS5897721A (ja) | 電源回路 | |
| JPS5897198A (ja) | Ｒａｍ素子の誤書込み防止方式 | |
| JPS6154828A (ja) | メモリ−バツクアツプ装置 | |
| JPS61177523A (ja) | Ｒａｍバツクアツプ用電源切替え回路 |