JPS63240338A - Electric source switching circuit - Google Patents
Electric source switching circuitInfo
- Publication number
- JPS63240338A JPS63240338A JP62072795A JP7279587A JPS63240338A JP S63240338 A JPS63240338 A JP S63240338A JP 62072795 A JP62072795 A JP 62072795A JP 7279587 A JP7279587 A JP 7279587A JP S63240338 A JPS63240338 A JP S63240338A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- supply voltage
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
技術分野
本発明は電源切替回路に関し、特に主電源と補助電源と
のいずれかを択一的に負荷へ供給制御する電源切替回路
に関する。TECHNICAL FIELD The present invention relates to a power supply switching circuit, and more particularly to a power supply switching circuit that selectively controls the supply of either a main power source or an auxiliary power source to a load.
従来技術 従来のかかる電源切替回路の例を第２図に示す。Conventional technology An example of such a conventional power supply switching circuit is shown in FIG.
図において、主電源１と、補助電源５とがあり、負荷３
は主電源１により電源スィッチ２を介して動作電源が供
給されるようになっている。伯の負荷６ｔま主電源１に
対しては等価的に負荷３と並列となるにうに接続されて
おり、当該負荷６は電源スイッチ２及び電源切替回路４
を介して主電源の電圧が供給される。また、負荷６は補
助電源５からら電圧が供給されるようになっており、主
電源１の電圧がオフとなったときには、バッテリ構成の
当該補助電源５の電圧が供給されていわゆるバッテリバ
ックアップ可能となっている。In the figure, there is a main power source 1, an auxiliary power source 5, and a load 3.
Operating power is supplied from a main power supply 1 via a power switch 2. A load of 6 tons is connected to the main power source 1 in equivalent manner in parallel with the load 3, and the load 6 is connected to the power switch 2 and the power switching circuit 4.
The mains voltage is supplied through the In addition, the load 6 is supplied with voltage from the auxiliary power supply 5, and when the voltage of the main power supply 1 is turned off, the voltage of the auxiliary power supply 5 having a battery configuration is supplied, so that so-called battery backup is possible. It becomes.
電源切替回路４は負荷３と補助電源５との間に設けられ
ており、電源供給ラインに直列に挿入されたＰＮＰ型の
スイッチングトランジスタ１４と、このスイッチングト
ランジスタ１４のオンオフ制御をなすＮＰＮ型の制御ト
ランジスタ１６とを有している。この制御トランジスタ
１６のベースには、主電源電圧を分圧する抵抗７及び８
による分圧出力が供給されており、この制御トランジス
タ１６のコレクタ出力が電源制限抵抗１５を介してスイ
ッチングトランジスタ１４のベース制ｔｌｌｆｆｉ圧と
なっている。The power supply switching circuit 4 is provided between the load 3 and the auxiliary power supply 5, and includes a PNP type switching transistor 14 inserted in series with the power supply line, and an NPN type control circuit that performs on/off control of the switching transistor 14. It has a transistor 16. The base of this control transistor 16 is connected to resistors 7 and 8 that divide the main power supply voltage.
The collector output of this control transistor 16 becomes the base control tllffi voltage of the switching transistor 14 via the power supply limiting resistor 15.
スイッチングトランジスタ１４がオン状態にあれば、主
電源１の電圧が負荷６へ供給されており、逆にスイッチ
ングトランジスタ１４がオフ状態であれば、補助電源５
の電圧が負荷６へ供給されていることになる。If the switching transistor 14 is in the on state, the voltage of the main power supply 1 is supplied to the load 6, and conversely, if the switching transistor 14 is in the off state, the voltage of the auxiliary power supply 5 is supplied to the load 6.
This means that the voltage is supplied to the load 6.
第４図は第２図の電源切替回路４の動作を説明するため
の電圧波形図であり、電源切替回路４の入力端子１７及
び出力端子１８の各電圧変化を示したタイムチャートで
ある。本例では、電源スィッチ２が時刻ｔ１にてオフと
なり、一定期間侵の時刻ｔ２にてオンとなった場合を示
す。FIG. 4 is a voltage waveform diagram for explaining the operation of the power supply switching circuit 4 of FIG. 2, and is a time chart showing voltage changes at the input terminal 17 and output terminal 18 of the power supply switching circuit 4. In this example, a case is shown in which the power switch 2 is turned off at time t1 and turned on at time t2 after a certain period of time has elapsed.
電源切替回路４の電源切替電圧ＶＴ （抵抗７及び８
による分圧電圧による定まる）が図の如く補助電源電圧
よりも低い場合には、電源スィッチ２のオンオフの変化
時に補助ｆｆ１ｖＡ５からスイッチングトランジスタ１
４の逆トランジスタ動作により負荷３へ電流が流入し、
出力端子１８の電圧は一時的に電源切替電圧ＶＴまで降
下することになる。Power supply switching voltage VT of power supply switching circuit 4 (resistors 7 and 8
When the voltage (determined by the divided voltage of
Current flows into load 3 due to the reverse transistor operation of 4,
The voltage at the output terminal 18 will temporarily drop to the power supply switching voltage VT.
よって、出力端子１８の電圧が電源スイッチ２のオンオ
フ時に時下しない様にするには、電源切替電圧ＶＴの設
定値を、主電源電圧と補助電源電圧との間のレベルにす
る必要がある。Therefore, in order to prevent the voltage at the output terminal 18 from dropping when the power switch 2 is turned on and off, the set value of the power supply switching voltage VT needs to be set at a level between the main power supply voltage and the auxiliary power supply voltage.
しかしながら、この様な従来の電源切替回路では、制御
トランジスタ１６及びスイッチングトランジスタ１４は
主電源電圧が電源切替電圧ＶＴへ向けて上昇若しくは下
降したときに急激にオンオフ状態ることはなく、オンオ
フ状態の中間の能動領域を経てオンオフするために、電
源切開回路の設定は幅を有することになる。従って、主
電源電圧と補助電源電圧との間の差が小であれば、電源
スイッチ２のオンオフ動作により、スイッチングトラン
ジスタ１４を介して補助電源５から負荷３へ逆電流が流
入することは避けられない。そのために、出力端子１８
の電圧が一時的に降下することを防止することはできな
いので、電源の二重化を必要とする負荷６がロジックＩ
Ｃ等の場合には、誤動作するという欠点がある。However, in such a conventional power supply switching circuit, the control transistor 16 and the switching transistor 14 do not suddenly turn on or off when the main power supply voltage rises or falls toward the power supply switching voltage VT, but instead switch between the on and off states. In order to turn on and off through the active area of , the setting of the power cut-off circuit will have a width. Therefore, if the difference between the main power supply voltage and the auxiliary power supply voltage is small, the on/off operation of the power switch 2 will prevent reverse current from flowing from the auxiliary power supply 5 to the load 3 via the switching transistor 14. do not have. For this purpose, the output terminal 18
Since it is not possible to prevent a temporary drop in the voltage of the logic I
In the case of C, etc., there is a drawback of malfunction.
及」Ｊとｌ珀
そこで、本発明は上記のような従来技術の欠点を解決す
べくなされたものであって、その目的とするところは、
電源スイッチのオンオフ動作時に回路出力端子の電圧降
下を生じない様にした電源切替回路を提供することにあ
る。Therefore, the present invention has been made to solve the above-mentioned drawbacks of the prior art, and its purpose is to:
It is an object of the present invention to provide a power supply switching circuit which prevents a voltage drop from occurring at a circuit output terminal when a power switch is turned on and off.
発明の構成
本発明によれば、主電源電圧を負荷へ供給するスイッチ
ングトランジスタを有し、前記主電源がオフとなったと
きに前記スイッチングトランジスタをオフ制御して補助
電源電圧を前記負荷へ供給するようにした電源切替回路
であって、前記主電源電圧と前記補助電源電圧とのレベ
ル比較をなすレベル比較回路と、この比較回路の出力に
より前記スイッチングトランジスタのオンオフ制御をな
すｉｔＩＩｌＩｍ回路とを有することを特徴とする電源
切替回路が得られる。Structure of the Invention According to the present invention, a switching transistor is provided for supplying a main power supply voltage to a load, and when the main power supply is turned off, the switching transistor is controlled to be turned off to supply an auxiliary power supply voltage to the load. The power supply switching circuit has a level comparison circuit that compares the levels of the main power supply voltage and the auxiliary power supply voltage, and an itIIlIm circuit that performs on/off control of the switching transistor based on the output of the comparison circuit. A power supply switching circuit is obtained.
実施例 以下、図面を用いて本発明の詳細な説明する。Example Hereinafter, the present invention will be explained in detail using the drawings.
第１図は本発明の実施例の回路図であり、第２図と同等
部分は同一符号により示している。本発明による電源切
開回路４は、主電源１の電圧を負荷６へ供給制御するＰ
ＮＰ型スイッチングｉ・ランジスタ１４と、このトラン
ジスタ１４のオンオフ制御をなすＮＰＮ型制御トランジ
スタ１６との他に、主電源電圧レベルと補助電源電圧レ
ベルとを比較するレベル比較回路１１とを含んでいる。FIG. 1 is a circuit diagram of an embodiment of the present invention, and parts equivalent to those in FIG. 2 are designated by the same reference numerals. The power disconnection circuit 4 according to the present invention includes a P
In addition to an NP-type switching i-transistor 14 and an NPN-type control transistor 16 that controls on/off of this transistor 14, it includes a level comparison circuit 11 that compares the main power supply voltage level and the auxiliary power supply voltage level.
このレベル比較回路１１の非反転入力には、主電源電圧
を分圧する抵抗７及び８による分圧出力が印加されて゛
おり、その反転入力には補助電ｌｌ！電圧を分圧する抵
抗９及び１０による分圧出力が印加されている。このレ
ベル比較回路１１の出力が分圧抵抗１２及び１３により
分圧されて制御トランジスタ１６のベース入力となって
いる。他の構成は第２図の回路と同等であり、その説明
は省略する。A divided voltage output from resistors 7 and 8 that divides the main power supply voltage is applied to a non-inverting input of this level comparison circuit 11, and an auxiliary voltage ll! to its inverting input is applied. A divided voltage output by resistors 9 and 10 that divides the voltage is applied. The output of this level comparator circuit 11 is divided by voltage dividing resistors 12 and 13 and becomes the base input of a control transistor 16. The other configurations are the same as the circuit shown in FIG. 2, and their explanation will be omitted.
かかる構成において、分圧抵抗７〜１０のすべての抵抗
値を等しい値に設定しておくものとして、第３図の動作
タイムチセードを用いて第１図の回路動作を説明する。In this configuration, the circuit operation of FIG. 1 will be explained using the operation time tsade of FIG. 3, assuming that all the resistance values of the voltage dividing resistors 7 to 10 are set to the same value.
尚、第３図のタイムチャートは第４図と同様に、スイッ
チ２をオンオフしたときの電源切替回路４の入力端子１
７及び出力端子１８の電圧変化を示すものである。Incidentally, the time chart in Fig. 3 shows the input terminal 1 of the power supply switching circuit 4 when the switch 2 is turned on and off, as in Fig. 4.
7 and the voltage changes at the output terminal 18.
分圧抵抗７〜１０がすべて等しい抵抗値を有するために
、レベル比較回路１１は主電源電圧レベルと補助電源電
圧レベルとの比較を行うことと等価となる。そのために
、レベル比較回路１１の反転入力に印加されている補助
電源電圧レベルが電源切替電圧（第４図のＶＴに相当す
る）となり、よって電源スイッチ２のオンオフによる回
路出力端子１８の電圧は補助電源電圧以下に降下するこ
とはないのである。Since the voltage dividing resistors 7 to 10 all have the same resistance value, the level comparison circuit 11 is equivalent to comparing the main power supply voltage level and the auxiliary power supply voltage level. Therefore, the auxiliary power supply voltage level applied to the inverting input of the level comparison circuit 11 becomes the power supply switching voltage (corresponding to VT in FIG. It never drops below the power supply voltage.
この様に、分圧抵抗７〜１０とレベル比較回路１１どに
よって主電源電圧と補助電源電圧とのレベル比較を行う
ことにより電源切替条件を生成しているので、主電源電
圧が補助電源電圧よりも高い場合には、主ｆｆｉ源供給
用のスイッチングトランジスタ１４はオンとなり、逆に
低い場合には当該トランジスタ１４はオフとなって補助
電源電圧が負Ｖｒ１６へ供給されることになる。In this way, the power supply switching conditions are generated by comparing the levels of the main power supply voltage and the auxiliary power supply voltage using the voltage dividing resistors 7 to 10 and the level comparison circuit 11, etc., so that the main power supply voltage is lower than the auxiliary power supply voltage. When the voltage is high, the switching transistor 14 for supplying the main ffi source is turned on, and when it is low, the transistor 14 is turned off and the auxiliary power supply voltage is supplied to the negative Vr16.
たとえ、主電源電圧と補助電源電圧との電位差がほとん
どない場合であっても、少なくとも主電源供給用のスイ
ッチングトランジスタ１４の飽和電圧（ＶｏＥ（３，１
）＝ ０．１〜０．２Ｖ）だけ主電源電圧の方が補助電
源電圧より高い条件さえとれれば、トランジスタ１４は
十分にオンし、逆に主電源電圧が補助電源電圧よりも低
くなった時点で、トランジスタ１４は十分にオフする。Even if there is almost no potential difference between the main power supply voltage and the auxiliary power supply voltage, at least the saturation voltage (VoE (3,1
) = 0.1 to 0.2 V), the transistor 14 is sufficiently turned on as long as the main power supply voltage is higher than the auxiliary power supply voltage, and conversely, when the main power supply voltage becomes lower than the auxiliary power supply voltage. Then, the transistor 14 is sufficiently turned off.
よって、主電源１が正常な場合は、主電源１より負荷６
に電源供給が正常に行われ、逆に主電源１がオフあるい
は異常な場合は、補助電源５により負荷６に電源供給が
行われる。従って、↑電源スイッチ２のオン。Therefore, if main power supply 1 is normal, load 6
If the main power supply 1 is off or abnormal, the auxiliary power supply 5 supplies power to the load 6. Therefore, ↑Turn on power switch 2.
オフの変化時に補助電源から負荷３に電流が流れて、出
力端子１８の電圧が一時的にドロップするということが
ないので、負荷６がロジックＩＣ等であっても誤動作は
なく信頼性の高い電源二重化システムを提供できる。Current flows from the auxiliary power supply to the load 3 when the OFF state changes, and the voltage at the output terminal 18 does not drop temporarily, so even if the load 6 is a logic IC, it does not malfunction and is a highly reliable power supply. A redundant system can be provided.
発明の効果
叙上の如く、本発明によれば、主電源電圧レベルと補助
電源電圧レベルとを比較するようにし、補助電源電圧レ
ベルよりも主電源電圧レベルが低下したときに、主電源
電圧に代えて補助電源電圧を負荷へ供給する様に切替え
制御しているので電源切替え時において回路出力端子の
電圧降下が防止できるという効果がある。Effects of the Invention As described above, according to the present invention, the main power supply voltage level and the auxiliary power supply voltage level are compared, and when the main power supply voltage level is lower than the auxiliary power supply voltage level, the main power supply voltage level is Instead, switching control is performed so that the auxiliary power supply voltage is supplied to the load, which has the effect of preventing a voltage drop at the circuit output terminal when switching the power supply.
第１図は本発明の実施例の回路図、第２図は従来技術を
示ず回路図、第３図は本発明の実施例回路の動作を示す
電圧波形図、第４図は従来の回路の動作を示す電圧波形
図である。
主要部分の符号の説明
１・・・・・・主電源
３．６・・・・・・負荷
４・・・・・・電源切替回路
５・・・・・・補助電源Fig. 1 is a circuit diagram of an embodiment of the present invention, Fig. 2 is a circuit diagram without prior art, Fig. 3 is a voltage waveform diagram showing the operation of the embodiment circuit of the present invention, and Fig. 4 is a conventional circuit. FIG. 3 is a voltage waveform diagram showing the operation of FIG. Explanation of symbols for main parts 1...Main power supply 3.6...Load 4...Power switching circuit 5...Auxiliary power supply
Claims (1)
を有し、前記主電源がオフとなったときに前記スイッチ
ングトランジスタをオフ制御して補助電源電圧を前記負
荷へ供給するようにした電源切替回路であって、前記主
電源電圧と前記補助電源電圧とのレベル比較をなすレベ
ル比較回路と、この比較回路の出力により前記スイッチ
ングトランジスタのオンオフ制御をなす制御回路とを有
することを特徴とする電源切替回路。A power supply switching circuit comprising a switching transistor for supplying a main power supply voltage to a load, and controlling the switching transistor to turn off when the main power supply is turned off to supply an auxiliary power supply voltage to the load. A power supply switching circuit comprising: a level comparison circuit that compares the levels of the main power supply voltage and the auxiliary power supply voltage; and a control circuit that controls on/off of the switching transistor based on the output of the comparison circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072795A JPS63240338A (en) | 1987-03-26 | 1987-03-26 | Electric source switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072795A JPS63240338A (en) | 1987-03-26 | 1987-03-26 | Electric source switching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240338A true JPS63240338A (en) | 1988-10-06 |
Family
ID=13499680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62072795A Pending JPS63240338A (en) | 1987-03-26 | 1987-03-26 | Electric source switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240338A (en) |
-
1987
- 1987-03-26 JP JP62072795A patent/JPS63240338A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4398098A (en) | Electronic latching circuit | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JPH01198235A (en) | Current supply circuit arrangement | |
| JPS63240338A (en) | Electric source switching circuit | |
| KR100473216B1 (en) | A reset system for ensuring proper reset when used with decaying power supplies | |
| JPS6176027A (en) | Preventive circuit for inrush current | |
| JPH0592824U (en) | Overcurrent detection circuit | |
| JPH0614587A (en) | Heavy load drive circuit | |
| JPS6338694Y2 (en) | ||
| JPS5913045U (en) | Power supply voltage monitoring circuit | |
| JPS6369415A (en) | Abnormal voltage protecting circuit | |
| JPS6348133A (en) | Electric source circuit for memory backup | |
| JPH042503Y2 (en) | ||
| JPH04242032A (en) | Power supply cut detection circuit | |
| JPH0143326B2 (en) | ||
| JPS6260437A (en) | Power source backup circuit | |
| JPS6264221A (en) | Automatic power source closing circuit | |
| JPS61134821A (en) | Power source circuit | |
| JPH06311004A (en) | Power supply control circuit | |
| JPH02294266A (en) | Dc power supply circuit | |
| JPH04223712A (en) | Driver circuit for logic circuit device | |
| JPS63237326A (en) | Relay driving circuit | |
| JPH0746298B2 (en) | Reset circuit | |
| JPS62152338A (en) | Battery backup circuit | |
| JPS63245219A (en) | Electric source |