JPH02294266A - 直流電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンピュータなどの電子装置に動作用の直流
電力を供給する直流電源回路に関するものである。

（従来の技術） コンピュータなどの電子装置に動作電力を供給する直流
電源回路としてスイッチンダレギュレー夕が汎用されて
いる。このスイッチングレギュレータには、交・流電源
と直流負荷との間に並列接続されて並行運転される形態
のものがある。

すなわち、スイッチングレギュレータが２台の場合につ
いて第３図に示すように、スイッチングレギュレータ３
０と４０とが交流電源と直流負荷との間に並列接続され
る。一方のスイッチングレギュレータ３０は、端子１１
．１２から交流電力を受けて直流電力に変換し、共通の
直流負荷に連なる出力端子０１，０２に出力する。他方
のスイッチングレギュレータ４０は、入力端子１３．１
４から交流電力を受けて直流電力に変換し、共通の直流
負荷に連なる出力端子０１，０２に出力する。スイッチ
ンダレギュレータ３０と４０は、スイッチングレギュレ
ータ３０で代表して示すように、安定化制御部３１と分
圧部３２と電流補正部３３とを備え、安定化制御部３１
はスロースタート部３１ａと電流検出部３ｌｂとを備え
ている。

第４図の波形図に示すように、安定化制御部３１の始動
前は、そのスロースタート部３１ａ内のトランジスタＱ
のベース端子に供給される始動信号ＳＲＴがハイ状態に
保持されトランジスタＱが導通状態に保持される。この
ため、入力端子Ａに供給される所定直流電圧Ｖｏが専通
制御電圧の出力端子Ｂに出現し、安定化制御回路３１内
の図示しないメイン・スイッチングトランジスタの導通
時間率はゼロに保持され、出力電圧ＥＯと出力電流１ｏ
がゼロに保持される。始動信号ＳＲＴのローへの立下が
りによってトランジスタＱが非導通状態になり、コンデ
ンサＣへの充電が開始されると、分圧部３２から制御出
力端子Ｂに出力される分圧電圧■１が■０から徐々に低
下してゆく。これに伴い、安定化制御分圧３１内の図示
しないメイン・スイッチングトランジスタの導通時間率
は徐々に増加してゆき、出力電圧Ｅｏと出力電流ＩＯは
徐々に上昇してゆく。始動から十分な時間が経過した最
終状態においては、出力端子Ｂから出力される導通制御
電圧Ｖ１は、入力端子Ａの所定電圧値■０を分圧部３２
の抵抗器Ｒ１とＲ２とで分圧した値となる。

分圧部３２の分圧点と電流検出回路３ｌｂの出力端子Ｄ
との間に直列接続された抵抗器Ｒ３とダイオードＤＤか
ら成る電流補正回路３３は、始動時にスイノチングレギ
ュレータ３０と４０双方の出力電流の立上らの速度を揃
えるためのものである。すなわち、電流検出部３ｌｂは
、人力端子Ｃから供給される出力直流電流値を検出し、
その大きさに応じた電圧値を出力端子Ｄに出力する。従
って、出力電流の立上りが早い側のスイ・ノチングレギ
ュレー夕では、ダイオードＤＤが早く逆バイアスされ、
これに伴って導通制御電圧（Ｖ１）の低下速度が遅くな
って出力電流の立上りが抑圧される。

（発明が解決しようとする課題） 上記従来の並列運転形式のスイ・ソチングレギュレー夕
では、始動時における各スイ・ノチングレギュレー夕の
出力電流の立上りを揃えるために電流補正回路３３が付
加されている。このため、第３図の波形図に一点鎖線で
例示するように、軽負荷時に出力電流１ｏのレベルが規
格値よりも相当低下して電流検出回路３ｌｂの出力電圧
がある程度低下すると、ダイオードＤＤが導通する。こ
れに伴い、制御出力端子Ｂに出力される導通制御電圧Ｖ
ｌが低下してメイン・スイッチングトランジスタの導！
！’Ｊｌ間が増加し、スイノチングレギュレータ内のト
ランスが飽和してこのメイン・スイッチングトランジス
タに流れる電流が過大になり、これが破壊されてしまう
という問題がある。

また、交流電源の中断によって直流負荷電流が減少し実
質的な軽負荷状態になった場合にも、トランスの飽和に
よるメイン・スイッチング素子の破壊の問題が生じる。

（課題を解決するための手段） 本発明の直流電源回路は、並行運転形式のスイッチング
レギュレー夕から構成され、各スイッチングレギュレー
タは、分圧部の分圧点と出力電流検出部の出力端子との
間にスイッチ素子を介して抵抗器とダイオードから成る
電流補正部を接続し、そのスイッチ素子を始動時から所
定期間経過後に開くことによって、電流補正部を始動後
の所定期間だけ機能させるように横成されている。

以下、本発明の作用を実施例と共に詳細に説明する。

（実施例） 第１図は、本発明の一実施例に係わる直流電源回路の構
成を示すブロソク図であり、交流電源と共通の直流負荷
との間に並列接続され並行運転される２台のスイッチン
グレギュレータ１０と２０とから構成されている。

一方のスイッチングレギュレータ１０は、端子Ｉｔ，１
２から交流電力を受けて直流電力に変換し、共通の直流
負荷に連なる出力端子０１，０２に出力する。他方のス
イッチングレギュレータ２０は、人力端子１３．１４か
ら交流電力を受けて直流電力に変換し、共通の直流負荷
に連なる出力端子０１．０２に出力する。スイッチング
レギュレータ１０と２０は、スイッチングレギュレータ
１０で代表して示すように、安定化制御部１１と分圧部
１２と電流補正部１３とを備え、安定化制？ｆｆ［１部
１１はスロースタート部１１ａと電流検出部１１ｂとを
備えている。

スイッチングレギュレータ１０内の安定化制御部１１は
、図示しないメイン・スイッチング素子及びトランスを
備え、スロースタート部１１ａの出力端子Ｂに供給され
る導通制御電圧Ｖｌが低下するほどこのメイン・スイッ
チング素子の導通期間を増加させて出力電流を増加させ
る。分圧部１２は、直列接続される抵抗器Ｒｌ，Ｒ２か
ら成り抵抗器Ｒｌの一方の端子は所定の直流電圧ｖＯが
供給されるスロースタート部１１ａの入力端子Ａに接続
される。抵抗器Ｒ２の一方の端子は接地されている。こ
の分圧部１２の分圧点の電圧Ｖｌは安定化制御部１１の
導通制御電圧として出力端子Ｂに供給される。

スロースタート部ｔｔａは、分圧部１２の砥抗器Ｒ１に
並列接続されるコンデンサＣとベース端子に始動信号Ｓ
ＲＴを受けるトランジスタＱとから成り、このトランジ
スタＱの導通状態から非導通状態への移行によって安定
化制御部１１の始動が行われる。出力電流検出部１１ｂ
は、安定化制御部１１の直流出力端子に出力される出力
電流値１０を検出しこの出力電流値に応じた大きさの電
圧を出力端子Ｄに出力する。

分圧部１２の分圧点と出力電流検出部１１ｂの出力端子
Ｄとの間には、トランジスタＱ１を介して抵抗器Ｒ３と
ダイオードＤＤが直列接続され、ダイオードＤＤは分圧
点側にアノードを向けて接続されている。トランジスタ
Ｑ１のベース端子には始動後所定時間経過するとローに
立下がる信号ＳＷが供給され、始動直後の所定期間だけ
この電流補正部１３が機能する。

第２図の波形図に示すように、安定化制御部１１の始動
前は、そのスロースタート回路１１ａ内のトランジスタ
Ｑのベース端子に供給される始動信号ＳＲＴがハイ状態
に保持されトランジスタＱが導通状態に保持される。こ
のため、入力端子Ａに供給される所定直流電圧ＶＯが導
通制御電圧の出力端子Ｂに出現し、安定化制？Ｉ［１回
路３１内の図示しないメイン・スイッチングトランジス
タの導通時間率はゼロに保持され、出力電圧Ｅｏと出力
電流１ｏがゼロに保持される。始動信号ＳＲＴのローへ
の立下がりによってトランジスタＱが非導通状態になり
、コンデンサＣへの充電が開始されると、分圧部１２か
ら制御出力端子Ｂに出力される分圧電圧Ｖ１がＶｏから
徐々に低下してゆく。

これに伴い、安定化制御部ｌｌ内の図示しないメイン・
スイッチングトランジスタの導通時間率は徐々に増加し
てゆき、出力電圧Ｅｏと出力電流ＩＯは徐々に上昇して
ゆく。

負荷がほぼ規格値でスイッチングレギュレータ１０の出
力電流１ｏがほぼ規格値にあれば、始動から十分な時間
が経過した最終状態では、出力端子Ｂから出力される導
通制御電圧は入力端子Ａの所定電圧値ｖＯを分圧部１２
の抵抗器Ｒ１とＲ２で分圧した値となる。実際には、第
２図の波形図に示すように、軽負荷のためスイッチング
レギュレータ１０の出力電流ＩＯがその規格値よりも相
当小さな値となり、従って電流検出回路１１ｂの出力端
子Ｄの電圧値も相当低い値に留まる。このため、分圧部
１２の分圧点の電圧ｖ１が電流補正部ｌ３を介して出力
端子Ｄの電圧近傍まで引き下げられ、メイン・スイッチ
ングレギュレー夕の導通期間が過大となる。

しかしながら、第２図の波形図に示すように、始動から
所定時間が経過すると電流補正部１３内のトランジスタ
Ｑ１のベースに供給される信号ＳＷがローに立下ってト
ランジスタＱ１が非冴通状態になる。この結果、電流補
正部１３が分圧部１２から切り離され、出力端子Ｂから
出力される導通制御電圧ｖ１は入力端子Ａの所定電圧値
ＶＯを分圧部１２の抵抗器Ｒ１とＲ２で分圧した適正な
値に移行し、メイン・スイッチング素子の破壊が有効に
回避される。

適正な負荷状態のもとて停電などによる交流電源の中断
が生じた場合にも、始動から所定時間が経過していれば
電流補正部１３が分圧部ｌ２から切り離されているので
、分圧点の電圧■１は入力端子Ａの所定電圧値■０を分
圧部１２の抵抗器Ｒ１とＲ２で分圧した適正な値を保持
し、メイン・スイッチング素子の破壊が有効に回避され
る。

（発明の効果） 以上詳細に説明したように、本発明の直流電゛源回路は
、各スイノチングレギュレー夕が分圧部の分圧点と出力
電流検出部の出力端子との間にスイッチ素子を介して抵
抗器とダイオードから成る電流補正部を接続し、そのス
イノチ素子を始動から所定期間の経過後は開くことによ
って電流補正部を始動直後の所定期間だけ機能させる構
成であるから、軽負荷状態や交流電源の中断状態におい
てメイン・スイッチングトランジスタの破壊を有効に回
避することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の直流電源回路の構成を示す
ブロソク図、第２図は第１図の回路の動作を説明するた
めの波形図、第３図は従来の直流電源回路の構成を示す
ブロック図、第４図は第３図の動作を説明するための波
形図。 １０．２０・・・並行運転されるスイッチングレギュレ
ータ、ＩＩ．１２，１３．１４・・・交流電源の入力端
子、Ｏｆ，０２・・・共通の直流負荷に連なる直流出力
端子、１１・・・安定化制御部、Ｉｌａ・・・スロース
タート部、ｌｌｂ・・・電流検出部、１２・・・分圧部
、１３・・・電流補正部、ＳＲＴ・・・始動信号、Ｖ１
・・・メイン・スイッチングトランジスタの導通時間を
制御する導通制１１電圧、ＳＷ・・・始動後所定時間が
経過すると立下ってトランジスタＱ１を非導通状態に移
行させる信号。 第１図

Claims (1)

1. 【特許請求の範囲】 直流出力端子が相互接続される複数のスイッチングレギ
   ュレータから構成される直流電源回路において、 各スイッチングレギュレータは、 メイン・スイッチング素子及びトランスを有し導通制御
   電圧が低くなるほどこのメイン・スイッチング素子の導
   通期間を増加させる安定化制御部（１１）と、 直列接続される抵抗器（Ｒ１）及び抵抗器（Ｒ２）から
   成り抵抗器（Ｒ１）の一方の端子に所定の直流電圧（Ｖ
   ｏ）を受けてその分圧点の電圧（Ｖ１）を前記安定化制
   御部（１１）の導通制御電圧として出力する分圧部（１
   ２）と、 この抵抗器（Ｒ１）に並列接続されるコンデンサ（Ｃ）
   及びスイッチ素子（Ｑ）から成りこのスイッチ素子（Ｑ
   ）の閉じた状態から開いた状態への移行によって安定化
   制御部（１１）の始動を行うスロースタート部（１１ａ
   ）と、 前記安定化制御部（１１）の直流出力端子に出力される
   出力電流値（Ｉｏ）を検出しこの出力電流値に応じた大
   きさの電圧を出力する出力電流検出部（１１ｂ）と、 前記分圧部（１２）の分圧点と前記出力電流検出部（１
   １ｂ）の出力端子との間に直列接続されるスイッチ素子
   （Ｑ１）、抵抗器（Ｒ３）及び分圧点側にアノードを向
   けて接続されるダイオード（ＤＤ）から成りこのスイッ
   チ素子（Ｑ１）が前記始動時から所定期間経過後は開か
   れる電流補正部（１３）とを備えたことを特徴とする直
   流電源回路。