JPH0746298B2 - リセツト回路 - Google Patents
リセツト回路Info
- Publication number
- JPH0746298B2 JPH0746298B2 JP61104122A JP10412286A JPH0746298B2 JP H0746298 B2 JPH0746298 B2 JP H0746298B2 JP 61104122 A JP61104122 A JP 61104122A JP 10412286 A JP10412286 A JP 10412286A JP H0746298 B2 JPH0746298 B2 JP H0746298B2
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- reset
- power supply
- voltage
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Circuits Of Receivers In General (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電子コントロールによりソフトウエアで電源を
オン・オフする、車載無線機等に使用するリセット回路
に関する。
オン・オフする、車載無線機等に使用するリセット回路
に関する。
従来の技術 第２図は従来のリセット回路の構成を示している。第２
図において１はマイクロプロセッサであり、電源として
外部より電源５が加えられている。またマイクロプロセ
ッサ１は電源スイッチ９を制御している。２は電圧比較
器であり、この出力ｂはリセット信号としてマイクロプ
ロセッサ１のリセット端子７に加えられている。また電
圧比較器２の入力８は抵抗３を介して電源５に接続され
ると同時にコンデンサ４が対アースに接続されている。
またここには、トランジスタスイッチ６が対アースに接
続されている。トランジスタスイッチ６の入力は外部リ
セット信号ａである。
図において１はマイクロプロセッサであり、電源として
外部より電源５が加えられている。またマイクロプロセ
ッサ１は電源スイッチ９を制御している。２は電圧比較
器であり、この出力ｂはリセット信号としてマイクロプ
ロセッサ１のリセット端子７に加えられている。また電
圧比較器２の入力８は抵抗３を介して電源５に接続され
ると同時にコンデンサ４が対アースに接続されている。
またここには、トランジスタスイッチ６が対アースに接
続されている。トランジスタスイッチ６の入力は外部リ
セット信号ａである。
次に上記従来例の動作について説明する。第２図におい
て、初期状態として電源５がO(v)であったとし、ここに
マイクロプロセッサ１を動作させるに足る電源電圧を印
加すると、電圧比較器２の入力８は抵抗３、コンデンサ
４による時間遅れが存在するため、マイクロプロセッサ
１の電源の立上りよりも電圧比較器２の入力８の電圧の
立上りを一定時間遅れるように抵抗３、コンデンサ４の
時定数を選び、かつ電圧比較器のしきい値を、マイクロ
プロセッサ１が正常動作するしきい値に選べば、パワー
オンリセット動作が実現する。また、電源５の電圧が低
下して上記しきい値を下まわる際にはやはり電圧比較器
２からリセット信号ｂが発生するため、マイクロプロセ
ッサ１が正常動作しないような電圧低下におけるリセッ
ト動作が実現する。また外部リセット信号ａによりトラ
ンジスタスイッチ６で電圧比較器２の入力を強制的にア
ースに落すことにより、外部リセット動作も実現でき
る。このように上記従来のリセット回路でもパワーオ
ンリセット、電源電圧低下時のリセット、外部リセ
ットの３種類のリセット動作を実現出来る。
て、初期状態として電源５がO(v)であったとし、ここに
マイクロプロセッサ１を動作させるに足る電源電圧を印
加すると、電圧比較器２の入力８は抵抗３、コンデンサ
４による時間遅れが存在するため、マイクロプロセッサ
１の電源の立上りよりも電圧比較器２の入力８の電圧の
立上りを一定時間遅れるように抵抗３、コンデンサ４の
時定数を選び、かつ電圧比較器のしきい値を、マイクロ
プロセッサ１が正常動作するしきい値に選べば、パワー
オンリセット動作が実現する。また、電源５の電圧が低
下して上記しきい値を下まわる際にはやはり電圧比較器
２からリセット信号ｂが発生するため、マイクロプロセ
ッサ１が正常動作しないような電圧低下におけるリセッ
ト動作が実現する。また外部リセット信号ａによりトラ
ンジスタスイッチ６で電圧比較器２の入力を強制的にア
ースに落すことにより、外部リセット動作も実現でき
る。このように上記従来のリセット回路でもパワーオ
ンリセット、電源電圧低下時のリセット、外部リセ
ットの３種類のリセット動作を実現出来る。
発明が解決しようとする問題点 しかしながら上記従来のリセット回路では、マイクロプ
ロセッサ１がリセットから復帰すると必ず一定の状態に
なるため、電源スイッチ９の状態はオンかオフのいずれ
かしか取り得ない。従ってリセット状態が起こる前の状
態を再現できないケースが存在し、そのために一瞬の電
源電圧低下によっても電源が切断される（あるいはひと
りでに入る）という不都合が起こる問題があった。
ロセッサ１がリセットから復帰すると必ず一定の状態に
なるため、電源スイッチ９の状態はオンかオフのいずれ
かしか取り得ない。従ってリセット状態が起こる前の状
態を再現できないケースが存在し、そのために一瞬の電
源電圧低下によっても電源が切断される（あるいはひと
りでに入る）という不都合が起こる問題があった。
本発明はこのような従来の問題を解決するものであり、
電源電圧の低下等でマイクロプロセッサ１にリセットが
かかった場合も、リセット状態が解除されればリセット
以前の電源状態を再現することの出来る優れたリセット
回路を提供することを目的とするものである。
電源電圧の低下等でマイクロプロセッサ１にリセットが
かかった場合も、リセット状態が解除されればリセット
以前の電源状態を再現することの出来る優れたリセット
回路を提供することを目的とするものである。
問題点を解決するための手段 本発明は上記目的を達成するために、マイクロプロセッ
サよりもはるかに低い電源電圧で情報を保持できる（動
作電圧が低い）フリップフロップを設け、電源電圧が低
下する前の電源スイッチの情報をこのフリップフロップ
に保持しておき、リセット解除時にマイクロプロセッサ
がこの状態を読み出すことによって電源電圧低下前の状
態を再現するようにしたものである。
サよりもはるかに低い電源電圧で情報を保持できる（動
作電圧が低い）フリップフロップを設け、電源電圧が低
下する前の電源スイッチの情報をこのフリップフロップ
に保持しておき、リセット解除時にマイクロプロセッサ
がこの状態を読み出すことによって電源電圧低下前の状
態を再現するようにしたものである。
作用 したがって、本発明によれば、フリップフロップが動作
する範囲の電源電圧までの低下ならば、電源の低下して
いる時間に依らず電源接断情報を保持させることが出来
るため必ず電源を復旧させることが出来るという効果を
有する。
する範囲の電源電圧までの低下ならば、電源の低下して
いる時間に依らず電源接断情報を保持させることが出来
るため必ず電源を復旧させることが出来るという効果を
有する。
実施例 第１図は本発明の一実施例の構成を示すものである。同
図で、第２図と同様の符号は同一の名称を表わすものと
する。10はＪ−Ｋフリップフロップ（FF）で、その電源
端子は電源５に接続されると共に、Ｑ端子及び端子11は
マイクロプロセッサ１のポートPin,Poutにそれぞれ接続
され、またJ,K端子はいずれも接地され、さらにリセッ
ト端子Ｒは電圧比較器２の入力８に接続されている。FF
10としてはマイクロプロセッサ１よりも低い動作電圧の
機種を使用するようになっている。
図で、第２図と同様の符号は同一の名称を表わすものと
する。10はＪ−Ｋフリップフロップ（FF）で、その電源
端子は電源５に接続されると共に、Ｑ端子及び端子11は
マイクロプロセッサ１のポートPin,Poutにそれぞれ接続
され、またJ,K端子はいずれも接地され、さらにリセッ
ト端子Ｒは電圧比較器２の入力８に接続されている。FF
10としてはマイクロプロセッサ１よりも低い動作電圧の
機種を使用するようになっている。
次に上記実施例では、従来例の１〜３の動作以外に電源
５の電圧（Bv）が低下ししかもFF10の動作電圧範囲内の
最も低い電源電圧（VF）以上の場合の動作が加わる。さ
らにマイクロプロセッサ１についてはFF10の出力Ｑの1,
0に対応して電源スイッチ９をそれぞれオン、オフに制
御し、またマイクロプロセッサ１は、リセット状態から
復帰すると、直ちにFF10の状態をＱ端子及びPout端子を
介して読み出し、この結果Ｑ端子の出力に合せて電源ス
イッチ９をオンまたはオフに制御する。またマイクロプ
ロセッサ１は電源スイッチ９の状態を反転させる際は必
ずFF10の状態を反転させ、この時上述の対応が取れてい
るものとする。
５の電圧（Bv）が低下ししかもFF10の動作電圧範囲内の
最も低い電源電圧（VF）以上の場合の動作が加わる。さ
らにマイクロプロセッサ１についてはFF10の出力Ｑの1,
0に対応して電源スイッチ９をそれぞれオン、オフに制
御し、またマイクロプロセッサ１は、リセット状態から
復帰すると、直ちにFF10の状態をＱ端子及びPout端子を
介して読み出し、この結果Ｑ端子の出力に合せて電源ス
イッチ９をオンまたはオフに制御する。またマイクロプ
ロセッサ１は電源スイッチ９の状態を反転させる際は必
ずFF10の状態を反転させ、この時上述の対応が取れてい
るものとする。
このようにすれば、各種リセットに対応して以下のよう
に電源スイッチ９が切替わる。
に電源スイッチ９が切替わる。
（１）イニシァルリセット： マイクロプロセッサ１、FF10が共にリセット状態になる
ため、電源スイッチ９はオフとなる。
ため、電源スイッチ９はオフとなる。
（２）電源電圧低下によるリセット （２−ａ）FF10の動作電圧範囲内の低下： マイクロプロセッサ１のみリセットされ、FF10は状態が
変らないので、電源スイッチ９はリセット前の状態に復
帰する。
変らないので、電源スイッチ９はリセット前の状態に復
帰する。
（２−ｂ）FF10の動作電圧範囲以下の低下： マイクロプロセッサ１はリセットされ、FF10の出力は不
定となる。但し電源５の電圧復帰時にイニシャルリセッ
トされ、結果的に電源スイッチ９はオフとなる。
定となる。但し電源５の電圧復帰時にイニシャルリセッ
トされ、結果的に電源スイッチ９はオフとなる。
（３）外部リセット： マイクロプロセッサ１とFF10の両方がリセットされるた
め、電源スイッチ９はオフになる。なお、上述の実施例
ではＪ−Ｋ型のフリップフロップを用いたが他の型のフ
リップフロップでも良い。Ｊ−Ｋ型を用いれば、マイク
ロプロセッサ１のリセット入力７により、マイクロプロ
セッサ１のリセット時にFF10の状態をホールドし、下記
のような変化に対する影響を防止出来る効果がある。
め、電源スイッチ９はオフになる。なお、上述の実施例
ではＪ−Ｋ型のフリップフロップを用いたが他の型のフ
リップフロップでも良い。Ｊ−Ｋ型を用いれば、マイク
ロプロセッサ１のリセット入力７により、マイクロプロ
セッサ１のリセット時にFF10の状態をホールドし、下記
のような変化に対する影響を防止出来る効果がある。
（ｉ）リセット時の各回路の電流変化に伴うノイズの影
響。
響。
（ii）電圧降下時のリセットに伴う電圧低下によるノイ
ズマージンの減少の影響。
ズマージンの減少の影響。
上記実施例では時間によらず電源電圧低下に対して電源
スイッチの状態の保護ができるため、例えば、車載装置
におけるエンジン立上げのような急激で長時間の電圧低
下に対しても状態保持の効果を有する。
スイッチの状態の保護ができるため、例えば、車載装置
におけるエンジン立上げのような急激で長時間の電圧低
下に対しても状態保持の効果を有する。
発明の効果 本発明は上記実施例より明らかなように、以下に示す効
果を有する。
果を有する。
（１）フリップフロップの低電圧動作により電源の接断
情報をスタティックに保持するので、フリップフロップ
の動作電圧範囲内の電圧低下に対しては必ず復旧でき
る。
情報をスタティックに保持するので、フリップフロップ
の動作電圧範囲内の電圧低下に対しては必ず復旧でき
る。
（２）ハード的にフリップフロップを外部よりリセット
可能なため暴走等の際に電源を強制切断できる。
可能なため暴走等の際に電源を強制切断できる。
（３）ハードウエア的には、低電圧動作可能のフリップ
フロップ１個の追加でよく、コスト的にも有利である。
フロップ１個の追加でよく、コスト的にも有利である。
第１図は本発明の一実施例におけるリセット回路のブロ
ック図、第２図は従来のリセット回路のブロック図であ
る。 １…マイクロプロセッサ、２…電圧比較器、５…電源、
６…トランジスタスイッチ、９…電源スイッチ、10…フ
リップフロップ（FF）、ａ…外部リセット信号、ｂ…リ
セット信号。
ック図、第２図は従来のリセット回路のブロック図であ
る。 １…マイクロプロセッサ、２…電圧比較器、５…電源、
６…トランジスタスイッチ、９…電源スイッチ、10…フ
リップフロップ（FF）、ａ…外部リセット信号、ｂ…リ
セット信号。
Claims (1)
- 【請求項１】一端が電源に接続されそのオンオフがマイ
クロプロセッサにより制御される電源スイッチと、前記
電源と外部リセット端子に入力が接続され前記マイクロ
プロセッサの動作電圧以下の入力電圧により前記マイク
ロプロセッサに対しリセット信号を発生する電圧比較器
と、前記マイクロプロセッサより低い動作電圧で作動す
るフリップフロップとを備え、前記電源電圧が前記マイ
クロプロセッサの動作電圧以下でかつフリップフロップ
の動作電圧以上の時には、前記フリップフロップの出力
を前記マイクロプロセッサで読み出すことにより前記電
源スイッチを電源電圧低下前の状態に復帰するようにし
たリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104122A JPH0746298B2 (ja) | 1986-05-07 | 1986-05-07 | リセツト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104122A JPH0746298B2 (ja) | 1986-05-07 | 1986-05-07 | リセツト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62260218A JPS62260218A (ja) | 1987-11-12 |
| JPH0746298B2 true JPH0746298B2 (ja) | 1995-05-17 |
Family
ID=14372318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61104122A Expired - Fee Related JPH0746298B2 (ja) | 1986-05-07 | 1986-05-07 | リセツト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746298B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3740078C1 (de) * | 1987-11-26 | 1988-12-08 | Kloeckner Moeller Elektrizit | Schaltungsanordnung zur sicherheitswirksamen Zustandsbestimmung einer Ausgangsspeichestufe |
-
1986
- 1986-05-07 JP JP61104122A patent/JPH0746298B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62260218A (ja) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951071B2 (ja) | メモリ保護回路 | |
| KR920005169A (ko) | 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리 | |
| JPH0746298B2 (ja) | リセツト回路 | |
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| JPH038126B2 (ja) | ||
| JPH0115239Y2 (ja) | ||
| JPS63257420A (ja) | 突入電流防止回路 | |
| JPS6176027A (ja) | 突入電流防止回路 | |
| JPS6338694Y2 (ja) | ||
| JP2580047Y2 (ja) | スイッチ入力回路 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPH07105333A (ja) | Ｉｃカード | |
| JPS6119536Y2 (ja) | ||
| JP2627341B2 (ja) | タイマー回路 | |
| JPS6090914U (ja) | Ｆｅｔ保護回路 | |
| JPS633171Y2 (ja) | ||
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| JP2581948Y2 (ja) | 電子回路の誤動作防止装置 | |
| JPS6124120A (ja) | ラッチングリレーの設定回路 | |
| JPS5893426A (ja) | 過電圧保護回路 | |
| JPS5844602U (ja) | 故障モ−ド判別回路 | |
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JPS5897721A (ja) | 電源回路 | |
| JPS6012631A (ja) | ラツチングリレ−の駆動回路 | |
| JPS5819321U (ja) | 負荷制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |