JPS63107031A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63107031A
JPS63107031A JP61253009A JP25300986A JPS63107031A JP S63107031 A JPS63107031 A JP S63107031A JP 61253009 A JP61253009 A JP 61253009A JP 25300986 A JP25300986 A JP 25300986A JP S63107031 A JPS63107031 A JP S63107031A
Authority
JP
Japan
Prior art keywords
protective film
phosphorus
containing phosphorus
semiconductor substrate
metallic pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61253009A
Other languages
English (en)
Inventor
Masaharu Yanai
柳井 正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61253009A priority Critical patent/JPS63107031A/ja
Publication of JPS63107031A publication Critical patent/JPS63107031A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体チップ表面に形
成する外部電極接続用の金属パッド周辺の保護膜の構造
に関する。
〔従来の技術〕
半導体集積回路の故障原因の一つに外部電極接続用の金
属パッドの腐食に起因するものがある。
第3図は従来の半導体装置の一例を示す断面図である。
半導体基板1の上に金属パッド2を形成し、この上をリ
ン含む第1の保護膜3を形成し、更にこの上に表面保護
としてのリンを含まない第2の保護膜4に形成し、金属
パッド5の上部を開孔する。
この半導体チップをリードフレームに搭載し、ボンデン
グ線5で金属パッド2とリード線とを接続する。これら
を樹脂封止した後、リードフレーム部を切断する。
〔発明が解決しようとする問題点〕
上述した従来の樹脂封止型の半導体装置は、樹脂とリー
ド界面及び樹脂とボンデング線5との界面を通って水分
が侵入し金属パッド2の上に水分が滞留し時間経過と共
に周辺の第1の保護膜3中に含まれるリンが滞留してい
る水中に溶は出し、リン酸となって金属パッド2を腐食
し、半導体チップの機能を損うという問題があった。そ
れ故、リンを含まない第2の保護膜4のみにすると、金
属パッド2の腐食の問題は解決されるが、重金属イオン
に対するパシベーション効果が低くなるという別の欠点
を生ずる問題があった。
本発明の目的は、半導体チップのボンデング線を接続す
る金属パッドの腐食を防止し、かつ重金属イオンに対す
るパシベーション効果をも維持して信頼性を向上させた
半導体装置を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、半導体基板の主表面に形成され
るリンを含む第1の保護膜と該第1の保護膜に設けられ
た開孔部内でかつ該第1の保護膜に接触しないように前
記半導体基板の表面上に形成される金属パッドと、該金
属パッドと前記第1の保護膜との間を埋めるように形成
されるリンを含まない第2の保護膜とを有して構成され
る。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a>、(b)は本発明の第1の実施例を示す平
面図及びA−A’線断面図である。
半導・体基板1の主表面にリンを含む第1の保護膜3を
形成する。次に、第1の保護膜3に設けられた開孔部内
でかつ第1の保護膜3に接触しない金属パッド2を半導
体基板1の上に形成する。次に、半導体基板1の上で金
属パッド2と第1の保護膜3との間を埋め、リン分含む
第1の保護膜3が露出しないように、リンを含まない第
2の保護膜4を形成する。次に、金属パッド5の上部の
第2の保護膜4を開孔する。この半導体チップをリード
フレームに搭載し、ボンデング5線で金属パッド2とリ
ードとを接続する。
第2図は本発明の第2の実施例を示す断面図である。
第2図の実施例においても、半導体基板1の主表面に、
金属パッド2とリンを含む第1の保護膜3とが接触しな
いように形成され、リンを含まない第2の保護膜4が金
属パッド2と第1の保護膜3との間を埋め、リンを含−
む第1の保護膜3が露出しないように形成されている。
このようにリンを含む第1の保護膜3がリンを含まない
第2の保護膜4で覆われるようにしたので、リード及び
ボンデング線5を伝わって外部より侵入した水分は金属
パッド2の上に滞留しても、リンを含む第1の保護膜3
と接触することがなく、従ってリンが溶は出すことがな
(なり、金属パッド2が腐食することがなくなる。
第4図は本発明による製品及び従来品の試験時間と不良
発生率の関係を示す相関図である。
この比較試験は、周囲温度85℃、相対湿度100%の
条件で行った。
初期の不良発生率では、従来品6の1000時間に対し
発明品7は6900時間であった。また不良発生率が1
00%では、従来品6の4500時間に対し発明品は1
oooo時間であった。
このように、本発明によれば、信頼性が格段に向上する
半導体装置が得られる。
〔発明の効果〕
以上説明したように本発明は、半導体基板の上に形成さ
れた、リンを含む保護膜をリンを含まない保護膜で覆っ
て露出しないようにして、金属パッド上に水分が滞留し
ても、リンを含む保護膜とが接触しないようにしたので
リンが溶は出すことがなく、従って金属パッドの腐食を
防止し、信頼性が向上する効果がある。
更に、リンを含む保護膜を使用しているので重金属イオ
ンに対するパシベーション効果も従来と同様に維持され
るという効果も得られる。
【図面の簡単な説明】
第1図(a)、(b)は本発明の第1の実施例を示す平
面図及びA−A’線断面図、第2図は本発明の第2の実
施例を示す断面図、第3図は従来の半導体装置の一例を
示す断面図、第4図は本発明による製品及び従来品の試
験時間と不良発生率の関係を示す相関図である。 1・・・半導体基板、2・・・金属パッド、3・・・第
1の保護膜、4・・・第2の保護膜、5・・・ボンデン
グ線。 第3図 試験時間(時) −1A 「]

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の主表面に形成されるリンを含む第1の保護
    膜と、該第1の保護膜に設けられた開孔部内でかつ該第
    1の保護膜に接触しないように前記半導体基板の表面上
    に形成される金属パッドと、該金属パッドと前記第1の
    保護膜との間を埋めるように形成されるリンを含まない
    第2の保護膜とを有することを特徴とする半導体装置。
JP61253009A 1986-10-23 1986-10-23 半導体装置 Pending JPS63107031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61253009A JPS63107031A (ja) 1986-10-23 1986-10-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61253009A JPS63107031A (ja) 1986-10-23 1986-10-23 半導体装置

Publications (1)

Publication Number Publication Date
JPS63107031A true JPS63107031A (ja) 1988-05-12

Family

ID=17245216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61253009A Pending JPS63107031A (ja) 1986-10-23 1986-10-23 半導体装置

Country Status (1)

Country Link
JP (1) JPS63107031A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002734A (ko) * 1994-06-15 1996-01-26 문정환 반도체 박막소자
JP2014192189A (ja) * 2013-03-26 2014-10-06 Seiko Epson Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795641A (en) * 1980-12-05 1982-06-14 Nec Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795641A (en) * 1980-12-05 1982-06-14 Nec Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002734A (ko) * 1994-06-15 1996-01-26 문정환 반도체 박막소자
JP2014192189A (ja) * 2013-03-26 2014-10-06 Seiko Epson Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5682065A (en) Hermetic chip and method of manufacture
US4733289A (en) Resin-molded semiconductor device using polyimide and nitride films for the passivation film
US20020056901A1 (en) Semiconductor device
JPS63107031A (ja) 半導体装置
KR100382965B1 (ko) 수지밀봉반도체장치및그의제조방법
JP2933554B2 (ja) 半導体装置およびその製造方法
JP2892055B2 (ja) 樹脂封止型半導体素子
JPH0546978B2 (ja)
JPS6224650A (ja) 半導体装置
JPS62224037A (ja) 半導体装置
JPH05136141A (ja) 半導体装置
JPS59213165A (ja) 半導体装置
JPS6232636A (ja) 半導体装置
JP3354716B2 (ja) 半導体集積回路装置の製造方法
JPS62216339A (ja) 半導体装置およびその製造方法
JPS5868957A (ja) 半導体装置
JPH03169057A (ja) 半導体装置
JPS61112357A (ja) 半導体装置
JPH04329694A (ja) はんだ接続部の防食構造
JPH027447A (ja) 樹脂封止型半導体装置
JPS58200559A (ja) 半導体装置
JPS5936420B2 (ja) 半導体装置
JPS6055634A (ja) 半導体集積回路装置
JPS6122659A (ja) 半導体装置
JPH04171835A (ja) 樹脂封止型半導体装置