KR100382965B1 - 수지밀봉반도체장치및그의제조방법 - Google Patents

수지밀봉반도체장치및그의제조방법 Download PDF

Info

Publication number
KR100382965B1
KR100382965B1 KR10-1998-0036499A KR19980036499A KR100382965B1 KR 100382965 B1 KR100382965 B1 KR 100382965B1 KR 19980036499 A KR19980036499 A KR 19980036499A KR 100382965 B1 KR100382965 B1 KR 100382965B1
Authority
KR
South Korea
Prior art keywords
lead
resin layer
semiconductor chip
sealing
filler
Prior art date
Application number
KR10-1998-0036499A
Other languages
English (en)
Other versions
KR19990029543A (ko
Inventor
신지 오우찌
노리따까 안자이
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19990029543A publication Critical patent/KR19990029543A/ko
Application granted granted Critical
Publication of KR100382965B1 publication Critical patent/KR100382965B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에 따른 수지밀봉반도체장치는, 전극이 형성되어 있는 회로형성면을 갖는 반도체칩; 리드의 선단이 반도체칩을 중첩하도록 배열되고, 각 전극에 전기적으로 접속되어 있는 리드; 반도체칩과 리드 사이에 끼여 그들을 고정시키는 리드고정수지층; 및 반도체칩과 리드를 피복하도록 코팅된 밀봉수지층을 구비하는 LOC 형 반도체장치이다. 리드고정수지층에 함유된 충전재의 직경은 밀봉수지층에 함유된 충전재의 직경의 약 1/10 내지 1/5 이고, 리드와 반도체칩 사이의 간격의 약 1/10 이다.

Description

수지밀봉반도체장치 및 그의 제조방법
본 발명은, IC 혹은 LSI 와 같은 수지밀봉반도체장치 및 그의 제조방법에 관한 것이다.
수지밀봉반도체장치는 반도체칩과 반도체칩의 전극에 접속된 리드를 구비한다. 리드의 선단과 반도체칩이 수지로 밀봉된다. 밀봉수지를 포함하는 수지밀봉반도체장치의 전체 크기는 규격에 의해 결정된다. 일반적으로, 회로의 집적도의 증가에 따라 반도체칩의 크기가 커진다. 반도체칩의 크기가 커지고 리드의 선단이 반도체칩을 중첩하지 않도록 배열되면, 수지로 고정되는 리드 부분의 길이가 짧아지고, 리드가 단단하게 고정될 수 없다. 그러므로, 이 경우에, 리드의 선단이 반도체칩을 중첩하는 LOC(Lead On Chip)형 구조가 일반적으로 채용된다.
일본 특개소 61-218139 호에는, LOC 형 수지밀봉반도체장치가 개시되어 있다. 도 5 에 도시한 바와 같이, 이 문헌에 개시되어 있는 구조에서는, 리드 (1) 의 선단이 절연 테이프 (4) 로 반도체칩 (3) 에 접착되고, 이 선단과 반도체칩 (3) 의 전극 (1b) 이 접합와이어 (5) 로 서로 접속된다. 반도체칩 (3), 리드 (1) 의 선단, 및 접합부분은 밀봉수지층 (2) 으로 피복된다.
밀봉수지층 (2) 은 일반적으로 중량비로 약 20 % 인 에폭시계 수지와 중량비로 약 80 % 인 충전재로 이루어진다. 충전재는 각각 50 내지 100 ㎛ 의 직경을 갖는 실리카계 고체로 수지층의 경도를 유지하고 열팽창을 억제하는 기능을 한다.
그러나, 상술된 절연 테이프 (4) 는 쉽게 수분을 흡수하므로, 절연 테이프(4) 에 함유된 수분이 실제 사용시에 발생되는 열에 의해 증기화된다. 이 때 발생하는 힘에 의해 도 6 에 도시한 바와 같이 밀봉수지층 (2) 에 크랙 (6) 을 형성하는 단점이 있다.
도 7 에 도시한 바와 같이, 큰 직경의 충전재 (7) 가 리드 (1) 와 반도체칩 (3) 사이의 약 100 ㎛ 의 간격내에 막히면, 밀봉수지층 (2) 이 고체화될 때 리드 (1) 와 반도체칩 (3) 사이에 응력이 발생한다. 이러한 응력은 밀봉수지층 (2) 의 수축도와 충전재 (7)의 수축도의 차이에 의해 발생된다. 이러한 응력에 의해 반도체칩 (3) 내에 크랙과 같은 금 (flaw) 이 생길 수 있다.
본 발명은 상술된 종래 기술의 문제점을 해결하여, 실제 사용시의 열에 의해 밀봉수지층내에 크랙이 형성되는 것을 억제하고, 밀봉수지층이 고체화될 때 반도체칩에 금 또는 크랙이 형성되는 것을 방지할 수 있는, LOC 형 구조를 채용한 수지밀봉반도체장치를 제공하는 것을 그 목적으로 한다.
본 발명에 따른 수지밀봉반도체장치는, 복수의 전극이 형성되어 있는 회로형성면을 갖는 반도체칩; 선단이 반도체칩을 중첩하도록 반도체칩에 대해 소정의 간격을 두고 배열되며, 각 전극에 전기적으로 접속되는 복수의 리드; 반도체칩과 리드들 사이에 충전되어 리드들을 반도체칩에 고정시키는 리드고정수지층; 및 리드의 선단과 반도체칩을 피복하기 위해 코팅되는 밀봉수지층을 구비하며, 리드고정수지층이 충전재를 함유하는 경우, 리드고정수지층에 함유된 충전재의 직경이 밀봉수지층에 함유된 충전재의 직경보다 작거나, 또는 리드고정수지층은 충전재를 함유하지않는다.
리드고정수지층이 충전재를 함유하는 경우, 충전재의 직경은 밀봉수지층에 함유된 충전재의 직경의 약 1/10 내지 1/5 인 것이 바람직하고, 또는 그 직경은 리드와 반도체칩 사이의 중첩부분에서 리드와 반도체칩 사이 간격의 약 1/10 이 바람직하다. 즉 그 직경은 약 10 ㎛ 인 것이 바람직하다. 게다가, 리드고정수지층에 함유된 충전재의 중량비는 밀봉수지층에 함유된 충전재의 중량비보다 작은 것이 바람직하다.
반도체칩과 리드를 밀봉수지층으로 밀봉시킴으로써 형성되는 본 발명에 따른 수지밀봉반도체장치의 제조방법은, 리드고정수지층을 반도체칩의 회로형성면상에 코팅하는 단계; 복수의 리드의 선단을 리드고정수지층으로 반도체칩에 고정시키는 단계; 리드의 선단과 회로형성면상에 형성된 전극을 접합시키는 단계; 및 반도체칩과 리드를 밀봉수지층으로 밀봉시키는 단계를 구비한다. 리드고정수지층은 밀봉수지층에 함유된 충전재의 직경보다 작은 직경을 갖는 충전재를 함유하거나 또는 충전재를 함유하지 않는다.
도 1 은 본 발명의 일실시예에 따른 수지밀봉반도체 장치의 부분단면도.
도 2a 는 도 1 에 도시된 장치내의 반도체칩의 측면도이고, 도 2b 는 도 2a 의 반도체칩의 평면도.
도 3a 는 리드고정수지층용 수지가 도 2 의 반도체칩상에 도포되어 있는 상태를 나타내는 측면도이고, 도 3b 는 도 3a 의 상태를 나타내는 평면도.
도 4a 는 리드가 도 3 에 도시된 반도체칩에 고정되어 있는 상태를 나타내는 측면도이고, 도 4b 는 도 4a 의 상태를 나타내는 평면도.
도 5 는 종래의 수지밀봉반도체장치의 부분단면도.
도 6 은 종래 수지밀봉반도체장치의 문제점을 나타내는 부분단면도.
도 7 은 종래 수지밀봉반도체장치의 다른 문제점을 나타내는 부분단면도.
※ 도면의 주요부분에 대한 부호의 설명
1 : 리드 2 : 밀봉수지층
3 : 반도체칩 3a : 회로형성면
5 : 접합와이어 9 : 리드고정수지층
10 : 전극
이하, 본 발명에 따른 수지밀봉반도체장치의 일실시예를 설명한다.
본 실시예에 따른 수지밀봉반도체장치는, 도 1 에 도시한 바와 같이, 반도체칩 (3), 리드 (1), 리드고정수지층 (9) 및 밀봉수지층 (2) 을 구비하는 LOC 형 반도체장치이다.
반도체칩 (3) 에는 (도 1 에서 상부면인) 회로형성면 (3a) 이 형성되어 있고, 전극 (10) 이 회로형성면 (3a) 상에 형성되어 있다. 리드 (1) 는 리드 (1) 의 선단이 반도체칩 (3) 을 중첩하도록 반도체칩 (3) 에 대해 소정의 간격을 두고 배치되어 있다.
접합와이어 (5) 는 리드 (1) 의 선단과 전극 (10) 을 전기적으로 접속시킨다. 리드고정수지층 (9) 이 반도체칩 (3) 과 리드 (1) 사이에 충전되어 리드 (1) 를 반도체칩 (3) 에 고정시킨다. 밀봉수지층 (2) 이 반도체칩 (3) 과 리드 (1) 를 피복하도록 코팅된다.
측면도인 도 2a 와 평면도인 도 2b 에 도시한 바와 같이 전극(10)이 반도체칩 (3) 상에 형성되어 복수의 전극 (10) 이 회로형성면 (3a) 의 중심부에 2 개의 라인으로 배열되어 있다. 복수의 리드 (1) 가 전극의 수에 대응하여 배열되도록 리드 (1) 가 전극 (10) 에 접속되어 있다.
반도체칩 (3) 의 회로형성면 (3a) 과 리드 (1) 의 선단 사이의 간격은 약 40 내지 100 ㎛ 이다. 리드고정수지층 (9) 이 리드 (1) 의 선단으로부터 반도체칩 (3) 의 둘레까지의 범위, 즉 리드 (1) 가 반도체칩 (3) 을 중첩하는 범위에 걸쳐 리드 (1) 및 회로형성면 (3a) 을 충전한다.
밀봉수지층 (2) 은 50 내지 100 ㎛ 의 직경을 갖는 충전재를 중량비로 약 80 % 함유하고, 나머지 20 % 는 에폭시계 수지이다. 다른 한편, 리드고정수지층 (9) 도 또한 충전재와 에폭시계 수지로 구성된다. 그러나, 이 충전재의 직경은 밀봉수지층 (2) 에 함유된 충전재 직경의 약 1/10 내지 1/5 이고, 리드 (1) 와 반도체칩 (3) 의 중첩부분에서 리드 (1) 와 반도체칩 (3) 사이 간격의 약 1/10 이다.리드고정수지층 (9) 내에 함유된 충전재의 중량비는 밀봉수지층 (2) 내에 함유된 충전재의 중량비보다 작게 설정된다. 보다 구체적으로는, 리드고정수지층 (9) 은 약 10 ㎛ 직경을 갖는 충전재를 중량비로 약 40 % 함유하고, 나머지 60 % 는 에폭시계 수지이다.
상술된 바와 같이, 수지층 (9) 이 종래의 절연테이프를 대체하여 리드 (1) 를 고정하는데 사용되면, 고정부분의 수분함량이 감소된다. 이러한 이유 때문에, 실제 사용시에 열에 의해 발생되는 증기가 억제될 수 있고, 밀봉수지층 (2) 에 크랙이 형성되는 가능성도 감소될 수 있다. 충전재 함량이 밀봉수지층 (2) 의 함량보다 작으면, 리드 (1) 와 회로형성면 (3a) 사이에 충전재가 막힐 가능성도 감소될 수 있다. 충전재 자체의 직경이 줄어들어도, 충전재가 막히는 것을 방지할 수 있다. 그러므로, 밀봉수지의 고체화시 수지의 수축도와 충전재의 수축도의 차이에 기초한 응력이 발생되는 것을 방지할 수 있고, 따라서 반도체칩 (3) 에 크랙이 생기는 것을 방지할 수 있다.
비록 상술된 실시예에서는 리드고정수지층 (9) 이 충전재를 함유하는 경우를 설명하였지만, 충전재를 함유하지 않는 재료도 리드고정수지층 (9) 으로 사용될 수 있다.
본 실시예에 따른 수지밀봉반도체장치를 제조하는 방법을 설명한다. 이 제조방법은, 반도체칩 (3) 의 회로형성면 (3a) 상에 리드고정수지층 (9) 을 코팅하는 제 1 단계; 복수의 리드 (1) 들의 선단을 리드고정수지층 (9) 으로 반도체칩 (3) 에 고정시키는 제 2 단계; 리드 (1) 들의 선단과 회로형성면 (3a) 상에 형성된 전극 (10) 을 서로 접합시키는 제 3 단계; 및 반도체칩 (3) 과 리드 (1) 를 밀봉수지층 (2) 으로 밀봉시키는 제 4 단계를 구비한다. 각 단계를 순서대로 설명한다.
제 1 단계에서, 측면도인 도 3a 와 평면도인 도 3b 에 도시한 바와 같이, 리드고정수지층 (9) 을 형성하기 위한 수지 (9a) 가 액화되어, 이 액화수지 (9a) 가 디스펜서 (11) 로부터 회로형성면 (3a) 상으로 공급된다. 이 수지 (9a) 는 리드 (1) 들이 고정되는 위치, 즉 전극 (10) 의 배열방향으로 전극열의 양측에 코팅된다. 코팅된 액화수지 (9a) 는 제 1 단계에서 초기에 반구형상을 형성한다.
제 2 단계에서, 측면도인 도 4a 에 도시한 바와 같이, 반도체칩(3)이 히트블록 (heat block; 12) 으로 형성된 오목부 (12a) 내에 배치되고, 복수의 리드 (1) 가 도 4a 의 상부측으로부터 액화수지 (9a) 에 대해 눌려져서 액화수지 (9a) 가 펼쳐진다. 히트블록 (12) 은 80℃ 내지 100℃ 의 온도로 유지되고, 열경화성 수지인 리드고정수지층 (9) 이 약 1 분 동안 고체화된다. 오목부 (12a) 의 깊이는 회로형성면 (3a) 의 레벨이 오목부 (12a) 의 주위면보다 40 내지 100 ㎛ 만큼 낮도록 설정된다. 리드 (1) 는 평면도인 도 4b 에 도시한 바와 같이 반도체칩 (3) 의 양측으로부터 중심전극 (10) 까지 연장하도록 배열되고, 리드 (1) 는 반도체칩 (3) 에 리드고정수지층 (9) 으로 고정된다.
제 3 단계에서, 반도체칩 (3) 의 전극 (10) 은 와이어 (5) 를 접합함으로써 제 2 단계에서 반도체칩 (3) 에 고정된 리드 (1) 의 선단에 전기적으로 접속된다. 그리고 제 4 단계에서, 반도체칩 (3), 리드 (1) 의 선단, 및 와이어 (5) 가 밀봉수지층으로 밀봉되고, 이 밀봉수지층 (2) 이 고체화된다. 그 후, 다이버 커팅, 리드 커팅, 및 리드 벤딩과 같은 리드 처리가 수행되어 도 1 에 도시한 바와 같은 반도체장치를 완성한다.
상술된 바와 같이, 본 발명에 따르면, 반도체칩에 접합하기 전에 리드를 고정하기 위해 리드고정수지층이 사용되면, 고정부분의 수분 함량이 감소된다. 이러한 이유로, 실제 사용시 열에 의해 발생되는 증기가 억제될 수 있고, 밀봉수지층에 크랙이 형성될 가능성도 감소된다. 게다가, 리드고정수지층에 함유된 충전재의 직경이 작아지면, 리드와 반도체칩 사이에 충전재가 막힐 가능성도 감소될 수 있다. 충전재 자체의 직경이 줄어들면, 충전재가 막히는 것을 방지할 수 있고, 밀봉수지의 고체화시 반도체칩에 크랙이 형성되는 것을 방지할 수 있다.
또한, 리드고정수지층의 충전재 함량이 밀봉수지층의 함량보다 적게 되면, 리드와 회로형성면 사이에 충전재가 막힐 가능성이 감소될 수 있다. 충전재를 함유하지 않는 수지가 사용되면, 충전재 막힘이 해소될 수 있다. 이런 방법으로, 밀봉수지가 고체화될 때 수지의 수축도와 충전재의 수축도 사이의 차이에 기초한 응력이 발생하는 것을 방지할 수 있고, 따라서 반도체칩에 크랙이 형성되는 것을 방지할 수 있다.

Claims (6)

  1. 복수의 전극들이 형성되어 있는 회로형성면을 갖는 반도체칩;
    선단이 상기 반도체칩을 중첩하도록 상기 반도체칩 상에 소정의 간격을 두고 배열되고, 상기 전극들에 각각 전기적으로 접속되는 복수의 리드;
    상기 반도체칩과 상기 리드들 사이에 충전되어 상기 리드들을 상기 반도체칩에 고정시키는 리드고정수지층; 및
    상기 리드의 선단과 상기 반도체칩을 피복하는 밀봉수지층을 구비하고,
    상기 리드고정수지층과 상기 밀봉수지층 모두는 충전재를 함유하고, 상기 리드고정수지층에 함유된 충전재의 직경이 상기 밀봉수지층에 함유된 충전재의 직경보다 작고,
    상기 리드고정수지층은 필수적으로 리드고정수지 및 상기 충전재로 이루어지고,
    상기 리드고정수지층은 상기 리드고정수지 이외의 접착층이 없고,
    상기 리드고정수지층은 상기 리드의 상기 각 선단으로부터 상기 칩의 적어도 외부경계까지 연속적으로 연장되는 것을 특징으로 하는 수지밀봉반도체장치.
  2. 제 1 항에 있어서,
    상기 리드고정수지층에 함유된 상기 충전재의 직경은 상기 밀봉수지층에 함유된 상기 충전재의 직경의 약 1/10 내지 1/5 인 것을 특징으로 하는 수지밀봉반도체장치.
  3. 제 1 항에 있어서,
    상기 리드고정수지층에 함유된 상기 충전재의 직경은 상기 리드와 상기 반도체칩 사이의 중첩부분에서 상기 리드와 상기 반도체칩 사이 간격의 약 1/10 인 것을 특징으로 하는 수지밀봉반도체장치.
  4. 제 1 항에 있어서,
    상기 리드고정수지층에 함유된 상기 충전재의 직경은 약 10 ㎛ 인 것을 특징으로 하는 수지밀봉반도체장치.
  5. 제 1 항에 있어서,
    상기 리드고정수지층에 함유된 상기 충전재의 중량비가 상기 밀봉수지층에 함유된 충전재의 중량비보다 낮은 것을 특징으로 하는 수지밀봉반도체장치.
  6. 반도체칩과 리드를 밀봉수지층으로 밀봉시킴으로써 형성되는 수지밀봉반도체 장치의 제조방법에 있어서,
    밀봉수지층에 함유된 충전재의 직경보다 작은 직경을 갖는 충전재를 함유하는 리드고정수지층을 상기 반도체칩의 회로형성면상에 코팅하는 단계;
    상기 리드고정수지층으로 복수의 리드들의 선단을 상기 반도체칩에 고정시키는 단계;
    상기 리드의 선단과 상기 회로형성면상에 형성된 전극을 접합시키는 단계; 및
    상기 반도체칩과 상기 리드를 상기 밀봉수지층으로 밀봉시키는 단계를 포함하고,
    상기 리드고정수지층은 필수적으로 리드고정수지 및 상기 충전재로 이루어지고,
    상기 리드고정수지층은 상기 리드고정수지 이외의 접착층이 없고,
    상기 리드고정수지층은 상기 리드의 상기 각 선단으로부터 상기 칩의 적어도 외부경계까지 연속적으로 연장되는 것을 특징으로 하는 것을 특징으로 하는 수지밀봉반도체장치의 제조방법.
KR10-1998-0036499A 1997-09-10 1998-09-04 수지밀봉반도체장치및그의제조방법 KR100382965B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-245808 1997-09-10
JP24580897A JPH1187572A (ja) 1997-09-10 1997-09-10 樹脂封止半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR19990029543A KR19990029543A (ko) 1999-04-26
KR100382965B1 true KR100382965B1 (ko) 2003-08-21

Family

ID=17139159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0036499A KR100382965B1 (ko) 1997-09-10 1998-09-04 수지밀봉반도체장치및그의제조방법

Country Status (7)

Country Link
US (2) US6274938B1 (ko)
EP (1) EP0902468B1 (ko)
JP (1) JPH1187572A (ko)
KR (1) KR100382965B1 (ko)
CN (1) CN100342528C (ko)
DE (1) DE69827212T2 (ko)
TW (1) TW392316B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6577018B1 (en) * 2000-08-25 2003-06-10 Micron Technology, Inc. Integrated circuit device having reduced bow and method for making same
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
US7053967B2 (en) * 2002-05-23 2006-05-30 Planar Systems, Inc. Light sensitive display
CN100378937C (zh) * 2002-05-31 2008-04-02 威宇科技测试封装有限公司 利用焊线技术在芯片上布线的方法
JP2011023458A (ja) * 2009-07-14 2011-02-03 Toshiba Corp 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300459A (en) * 1989-12-28 1994-04-05 Sanken Electric Co., Ltd. Method for reducing thermal stress in an encapsulated integrated circuit package
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
KR100234824B1 (ko) * 1991-03-20 1999-12-15 윌리엄 비. 켐플러 반도체 장치
JP2934357B2 (ja) 1992-10-20 1999-08-16 富士通株式会社 半導体装置
JP2997379B2 (ja) * 1993-03-26 2000-01-11 京セラ株式会社 半導体装置
JP3137518B2 (ja) * 1993-10-29 2001-02-26 株式会社巴川製紙所 電子部品用液状接着剤およびそれを用いる絶縁接着層の形成方法
TW270213B (ko) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
JP3350269B2 (ja) * 1995-02-09 2002-11-25 京セラ株式会社 半導体装置
TW330339B (en) * 1996-02-09 1998-04-21 Mci Comp Gmbh A semiconductor assembly
US5759875A (en) * 1996-10-04 1998-06-02 Micron Technology, Inc. Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US5286679A (en) * 1993-03-18 1994-02-15 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer

Also Published As

Publication number Publication date
DE69827212T2 (de) 2005-03-10
TW392316B (en) 2000-06-01
DE69827212D1 (de) 2004-12-02
KR19990029543A (ko) 1999-04-26
EP0902468B1 (en) 2004-10-27
JPH1187572A (ja) 1999-03-30
US6541306B2 (en) 2003-04-01
US20020000676A1 (en) 2002-01-03
US6274938B1 (en) 2001-08-14
CN1211074A (zh) 1999-03-17
EP0902468A1 (en) 1999-03-17
CN100342528C (zh) 2007-10-10

Similar Documents

Publication Publication Date Title
JPH08116016A (ja) リードフレーム及び半導体装置
KR100382965B1 (ko) 수지밀봉반도체장치및그의제조방법
KR100254749B1 (ko) 리드 온 칩 구조의 반도체 장치
JPH02125454A (ja) 樹脂封止型半導体装置
US6208017B1 (en) Semiconductor device with lead-on-chip structure
KR950034706A (ko) 반도체 장치 및 그 제조 방법
KR100475340B1 (ko) 리드온칩패키지
US6037652A (en) Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
KR970077602A (ko) 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
KR100468024B1 (ko) Loc패키지
JP2937959B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2007042702A (ja) 半導体装置
JP2968769B2 (ja) 樹脂封止型半導体装置
JPS5998540A (ja) 半導体装置
JP2871987B2 (ja) 半導体記憶装置
JP3084919B2 (ja) 半導体装置
JP2834074B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JPH0511661B2 (ko)
JP2704085B2 (ja) 半導体装置
KR930010070B1 (ko) 수지봉지형 반도체 장치
KR950002001A (ko) 반도체 패키지
JPH02285649A (ja) 半導体装置
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
JPH0652746B2 (ja) 半導体装置
JPH0823007A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee