JPH04329694A - はんだ接続部の防食構造 - Google Patents
はんだ接続部の防食構造Info
- Publication number
- JPH04329694A JPH04329694A JP3099920A JP9992091A JPH04329694A JP H04329694 A JPH04329694 A JP H04329694A JP 3099920 A JP3099920 A JP 3099920A JP 9992091 A JP9992091 A JP 9992091A JP H04329694 A JPH04329694 A JP H04329694A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- corrosion
- base metal
- solder joint
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005260 corrosion Methods 0.000 title claims abstract description 21
- 230000007797 corrosion Effects 0.000 title abstract description 18
- 238000005476 soldering Methods 0.000 title abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000010953 base metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 abstract description 23
- 239000007769 metal material Substances 0.000 abstract 1
- 239000008188 pellet Substances 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 230000006353 environmental stress Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000008407 joint function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Prevention Of Electric Corrosion (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体装置などのはんだ
付け部を防食する技術、特に、リードやバンプのはんだ
接続部あるいは封止部の腐食防止に用いて効果のある技
術に関するものである。
付け部を防食する技術、特に、リードやバンプのはんだ
接続部あるいは封止部の腐食防止に用いて効果のある技
術に関するものである。
【0002】
【従来の技術】従来、例えば表面実装型の半導体装置を
基板などへ実装する場合、基板の配線パターン上に半導
体装置のリードを位置合わせして載置し、はんだ付けに
より電気的接続及び機械的固定を行っている。
基板などへ実装する場合、基板の配線パターン上に半導
体装置のリードを位置合わせして載置し、はんだ付けに
より電気的接続及び機械的固定を行っている。
【0003】なお、この種の技術については、例えば、
応用技術出版株式会社発行「表面実装型LSIパッケー
ジの実装技術とその信頼性向上」333〜343頁に記
載がある。また、フリップチップ技術に関しては、総研
出版株式会社、1985年発行「超LSIテクノロジー
」605〜610頁に記載がある。
応用技術出版株式会社発行「表面実装型LSIパッケー
ジの実装技術とその信頼性向上」333〜343頁に記
載がある。また、フリップチップ技術に関しては、総研
出版株式会社、1985年発行「超LSIテクノロジー
」605〜610頁に記載がある。
【0004】
【発明が解決しようとする課題】ところが、上記公報に
記載された従来技術には、以下の問題のあることを本発
明者は見い出した。
記載された従来技術には、以下の問題のあることを本発
明者は見い出した。
【0005】すなわち、錫(Sn )を含まないはんだ
材を用い、かつリード間隔を狭くした場合、はんだ量が
少なくなる(リード幅が小さく、接触面積が少なくなる
ため)ために、はんだ付け部が環境ストレスによって腐
食の影響を受け易くなる。この腐食によってはんだ付け
部が劣化し、これが破断に到り、電極部での電気的な導
通不良、封止部での気密不良などを招くという問題があ
る。また、電極間への導電性腐食生成物の析出によって
、電流リークを生じ、信頼性を低下させるという問題も
あった。
材を用い、かつリード間隔を狭くした場合、はんだ量が
少なくなる(リード幅が小さく、接触面積が少なくなる
ため)ために、はんだ付け部が環境ストレスによって腐
食の影響を受け易くなる。この腐食によってはんだ付け
部が劣化し、これが破断に到り、電極部での電気的な導
通不良、封止部での気密不良などを招くという問題があ
る。また、電極間への導電性腐食生成物の析出によって
、電流リークを生じ、信頼性を低下させるという問題も
あった。
【0006】そこで、本発明の目的は、はんだ付け部に
腐食を生じないようにし、はんだ付け部の信頼性を向上
させることのできる技術を提供することにある。
腐食を生じないようにし、はんだ付け部の信頼性を向上
させることのできる技術を提供することにある。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
【0009】すなわち、表面実装型の半導体装置のリー
ドと基板などのプリント部とが接続されるはんだ接続部
であって、該はんだ接続部のはんだの組成金属に対し、
卑金属を電気的に接触させるようにしている。
ドと基板などのプリント部とが接続されるはんだ接続部
であって、該はんだ接続部のはんだの組成金属に対し、
卑金属を電気的に接触させるようにしている。
【0010】
【作用】上記した手段によれば、はんだ接続部に電気的
に接触している卑金属は、ガルバノ電池作用によって犠
牲陽極として機能し、はんだ接続部のはんだ又ははんだ
バンプが陰極防食され、はんだ又ははんだバンプの腐食
を防止する。したがって、はんだ接続部が防食され、は
んだ接続部の高信頼化を図ることができる。
に接触している卑金属は、ガルバノ電池作用によって犠
牲陽極として機能し、はんだ接続部のはんだ又ははんだ
バンプが陰極防食され、はんだ又ははんだバンプの腐食
を防止する。したがって、はんだ接続部が防食され、は
んだ接続部の高信頼化を図ることができる。
【0011】
【実施例1】図1は本発明によるはんだ接続部の防食構
造の一実施例を示す断面図である。
造の一実施例を示す断面図である。
【0012】ここでは、例えば、QFP,SOP等のF
PP型の半導体装置を配線基板に実装する場合を示して
いる。
PP型の半導体装置を配線基板に実装する場合を示して
いる。
【0013】半導体装置1は、ダイパッド2上に配設さ
れた半導体チップ3のパッドとリード4のインナーリー
ド部、及びパッドとインナーリード部とを接続するボン
ディングワイヤ5の各々がレジン6によってモールドさ
れた構成を有している。レジン6の側面より突出してい
るリード4のアウターリード部は、L字形に曲げ加工が
施され、その端部はレジン6の底面に平行になるように
されている。リード4の端部は、配線基板7の表面に形
成されたフットプリント8に、はんだ9を介して接続さ
れている。以上は従来構成に相当する部分であるが、こ
れに対し本発明は、はんだ接続部の防食のために、はん
だ9の周囲(又は少なくともその一部)のフットプリン
ト8上に保護膜10を電気的に接続している。
れた半導体チップ3のパッドとリード4のインナーリー
ド部、及びパッドとインナーリード部とを接続するボン
ディングワイヤ5の各々がレジン6によってモールドさ
れた構成を有している。レジン6の側面より突出してい
るリード4のアウターリード部は、L字形に曲げ加工が
施され、その端部はレジン6の底面に平行になるように
されている。リード4の端部は、配線基板7の表面に形
成されたフットプリント8に、はんだ9を介して接続さ
れている。以上は従来構成に相当する部分であるが、こ
れに対し本発明は、はんだ接続部の防食のために、はん
だ9の周囲(又は少なくともその一部)のフットプリン
ト8上に保護膜10を電気的に接続している。
【0014】この保護膜10は、はんだ9の組成金属よ
りも卑金属な金属が用いられる。例えば、常温水中にお
ける金属の卑金属と貴金属は次のような関係にある。
りも卑金属な金属が用いられる。例えば、常温水中にお
ける金属の卑金属と貴金属は次のような関係にある。
【0015】
卑金属←
→貴
金属 K Ca Na Mg Al
Zn Fe Ni Sn Pb H C
u Hg Ag Pt Au (陽極
)
(陰極
)卑金属と貴金属は離れるほど効果は顕著になるが、例
えばはんだ9にPbや銀Agを含む場合、保護膜10に
はNi、Znなどを用いることが生産性の点からも好ま
しい。このような組み合わせにより、ガルバノ電池作用
によって卑金属側であるNi、Znが陽極として機能し
、はんだ9が陰極として機能し、陰極を防食する。
→貴
金属 K Ca Na Mg Al
Zn Fe Ni Sn Pb H C
u Hg Ag Pt Au (陽極
)
(陰極
)卑金属と貴金属は離れるほど効果は顕著になるが、例
えばはんだ9にPbや銀Agを含む場合、保護膜10に
はNi、Znなどを用いることが生産性の点からも好ま
しい。このような組み合わせにより、ガルバノ電池作用
によって卑金属側であるNi、Znが陽極として機能し
、はんだ9が陰極として機能し、陰極を防食する。
【0016】なお、図1の構成では、保護膜10をはん
だ9の周辺にのみ設けるものとしたが、図2に示す如く
、はんだ9の接続面の下面を覆うように形成することも
できる。この構成では保護膜10の形成は、図1の実施
例に比べて容易であるので、量産性は向上する。
だ9の周辺にのみ設けるものとしたが、図2に示す如く
、はんだ9の接続面の下面を覆うように形成することも
できる。この構成では保護膜10の形成は、図1の実施
例に比べて容易であるので、量産性は向上する。
【0017】
【実施例2】図3は本発明の実施例2を示す断面図であ
る。本実施例においては、前記実施例とは同一であるも
のには同一引用数字を用いたので、以下においては重複
する説明を省略する。
る。本実施例においては、前記実施例とは同一であるも
のには同一引用数字を用いたので、以下においては重複
する説明を省略する。
【0018】本実施例は、接続部以外のリード4の外表
面に保護膜10を設けるようにしたところに特徴がある
。このように、はんだ9と保護膜10が直接的に接して
いなくとも、電気的な導通の得られる金属(この場合、
リード4の先端部)であれば間接的であっても問題はな
い。この実施例では、保護膜10が半導体装置側に設け
られることから、半導体メーカ側で加工できる利点があ
る。
面に保護膜10を設けるようにしたところに特徴がある
。このように、はんだ9と保護膜10が直接的に接して
いなくとも、電気的な導通の得られる金属(この場合、
リード4の先端部)であれば間接的であっても問題はな
い。この実施例では、保護膜10が半導体装置側に設け
られることから、半導体メーカ側で加工できる利点があ
る。
【0019】
【実施例3】図4は本発明の実施例3を示す断面図であ
る。本実施例においても、前記各実施例と同一であるも
のには同一引用数字を用いたので、以下においては重複
する説明を省略する。
る。本実施例においても、前記各実施例と同一であるも
のには同一引用数字を用いたので、以下においては重複
する説明を省略する。
【0020】本実施例は、接続部の全表面(リード先端
及びはんだ9の各露出面)に保護膜10を設けるように
したものである。この構成では、はんだ9の露出面が保
護膜10によって直接に覆われるので、ガルバノ電池作
用による防食効果に対し、更に防食効果は高くなる。
及びはんだ9の各露出面)に保護膜10を設けるように
したものである。この構成では、はんだ9の露出面が保
護膜10によって直接に覆われるので、ガルバノ電池作
用による防食効果に対し、更に防食効果は高くなる。
【0021】
【実施例4】図5は本発明の実施例4を示す断面図であ
る。本実施例においても、前記各実施例と同一であるも
のには同一引用数字を用いている。
る。本実施例においても、前記各実施例と同一であるも
のには同一引用数字を用いている。
【0022】ここでは、半導体装置としてフリップチッ
プ型を示している。この半導体装置は、半導体ペレット
11にはんだバンプ12を設けて構成されている。はん
だバンプ12は、下地金属層13を介して半導体ペレッ
ト11に接続されている。このような半導体装置は、配
線基板7上の形成された下地金属層14にはんだ接続さ
れる。この下地金属層14の露出面に対し、保護膜10
が設けられる。はんだバンプ12がPb−Sn系の場合
、保護膜10にNi、Znなどを用いれば、ガルバノ電
池作用により保護膜10自身が陽極となり、はんだバン
プ12を陰極防食する。以上により、はんだバンプ12
の腐食を防止できるので、マイクロ接続部の高信頼化を
図ることが可能になる。
プ型を示している。この半導体装置は、半導体ペレット
11にはんだバンプ12を設けて構成されている。はん
だバンプ12は、下地金属層13を介して半導体ペレッ
ト11に接続されている。このような半導体装置は、配
線基板7上の形成された下地金属層14にはんだ接続さ
れる。この下地金属層14の露出面に対し、保護膜10
が設けられる。はんだバンプ12がPb−Sn系の場合
、保護膜10にNi、Znなどを用いれば、ガルバノ電
池作用により保護膜10自身が陽極となり、はんだバン
プ12を陰極防食する。以上により、はんだバンプ12
の腐食を防止できるので、マイクロ接続部の高信頼化を
図ることが可能になる。
【0023】
【実施例5】図6は本発明の実施例5を示す断面図であ
る。本実施例においては、図5の実施例と同一であるも
のには同一引用数字を用いているので、ここでは説明を
省略する。
る。本実施例においては、図5の実施例と同一であるも
のには同一引用数字を用いているので、ここでは説明を
省略する。
【0024】本実施例は、前記実施例が保護膜10を下
地金属層14上に設けていたのに対し、はんだバンプ1
2の露出面に保護膜10を設けたところに特徴がある。 このようにすれば、配線基板7側及び半導体ペレット1
1側に設ける必要がなくなり、高密度実装化に対応する
ことができる。
地金属層14上に設けていたのに対し、はんだバンプ1
2の露出面に保護膜10を設けたところに特徴がある。 このようにすれば、配線基板7側及び半導体ペレット1
1側に設ける必要がなくなり、高密度実装化に対応する
ことができる。
【0025】
【実施例6】図7は本発明の実施例6を示す断面図であ
る。
る。
【0026】本実施例はハーメチック型のMCC(マイ
クロ・チップ・キャリア)半導体装置の例である。
クロ・チップ・キャリア)半導体装置の例である。
【0027】図5に示した構造の半導体ペレット11は
、その上面(放熱面)が“コ”の字形断面形状を有する
キャップ15の内面のメタライズ18aに熱伝導はんだ
16によって接続され、はんだバンプ12はベース17
(絶縁材が用いられると共に内部に上下方向に配線パタ
ーンが形成されている)上のパターン電極に接続されて
いる。キャップ15及びベース17の周縁部の各対向面
にはメタライズ18bが施され、対向する周縁部のメタ
ライズ18b間は半導体ペレット11を密封するために
封止はんだ19によって接続されている。
、その上面(放熱面)が“コ”の字形断面形状を有する
キャップ15の内面のメタライズ18aに熱伝導はんだ
16によって接続され、はんだバンプ12はベース17
(絶縁材が用いられると共に内部に上下方向に配線パタ
ーンが形成されている)上のパターン電極に接続されて
いる。キャップ15及びベース17の周縁部の各対向面
にはメタライズ18bが施され、対向する周縁部のメタ
ライズ18b間は半導体ペレット11を密封するために
封止はんだ19によって接続されている。
【0028】このような構造の半導体装置にあって、保
護膜10は封止部の上下又は一方の外側面に施される。 例えば、封止はんだ19がPb−Ag系である場合、保
護膜10にはSn、Ni、Znなどを用いることで、ガ
ルバノ電池作用により、保護膜10自身を陽極とし、封
止はんだ19を陰極防食とすることができる。
護膜10は封止部の上下又は一方の外側面に施される。 例えば、封止はんだ19がPb−Ag系である場合、保
護膜10にはSn、Ni、Znなどを用いることで、ガ
ルバノ電池作用により、保護膜10自身を陽極とし、封
止はんだ19を陰極防食とすることができる。
【0029】
【実施例7】図8は本発明の実施例7を示す断面図であ
る。
る。
【0030】本実施例は、図7の実施例と対象を同じに
するものであるが、保護膜10の設置部分を異ならせた
ところに特徴がある。すなわち、封止部を覆うように保
護膜10を設け、図6の実施例と同様に、封止はんだ1
9の防食効果に加え、キャップ15及びベース17の外
側面に保護膜10のための領域を確保する必要が無くな
るので、パッケージの薄型化が可能になる。
するものであるが、保護膜10の設置部分を異ならせた
ところに特徴がある。すなわち、封止部を覆うように保
護膜10を設け、図6の実施例と同様に、封止はんだ1
9の防食効果に加え、キャップ15及びベース17の外
側面に保護膜10のための領域を確保する必要が無くな
るので、パッケージの薄型化が可能になる。
【0031】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【0032】例えば、上記実施例の内の複数の組み合わ
せとすることも可能である。
せとすることも可能である。
【0033】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
表的なものによって得られる効果を簡単に説明すれば、
下記の通りである。
【0034】すなわち、表面実装型の半導体装置のリー
ドと基板などのプリント部とが接続されるはんだ接続部
であって、該はんだ接続部のはんだの組成金属に対し、
卑金属を電気的に接触させるようにしたので、はんだ接
続部が防食され、はんだ接続部の高信頼化を図ることが
できる。
ドと基板などのプリント部とが接続されるはんだ接続部
であって、該はんだ接続部のはんだの組成金属に対し、
卑金属を電気的に接触させるようにしたので、はんだ接
続部が防食され、はんだ接続部の高信頼化を図ることが
できる。
【図1】本発明によるはんだ接続部の防食構造の一実施
例を示す断面図である。
例を示す断面図である。
【図2】図1の実施例の変形例を示す断面図である。
【図3】本発明の実施例2を示す断面図である。
【図4】本発明の実施例3を示す断面図である。
【図5】本発明の実施例4を示す断面図である。
【図6】本発明の実施例5を示す断面図である。
【図7】本発明の実施例6を示す断面図である。
【図8】本発明の実施例7を示す断面図である。
1 半導体装置
2 ダイパッド
3 半導体チップ
4 リード
5 ボンディングワイヤ
6 レジン
7 配線基板
8 フットプリント
9 はんだ
10 保護膜
11 半導体ペレット
12 はんだバンプ
13 下地金属層
14 下地金属層
15 キャップ
16 熱伝導はんだ
17 ベース
18a メタライズ
18b メタライズ
19 封止はんだ
Claims (6)
- 【請求項1】 表面実装型の半導体装置のリードと基
板などのプリント部とが接続されるはんだ接続部であっ
て、該はんだ接続部のはんだの組成金属に対し、卑金属
を電気的に接触させることを特徴とするはんだ接続部の
防食構造。 - 【請求項2】 前記卑金属を少なくとも前記リードの
表面又は前記プリント部の表面に設けたことを特徴とす
る請求項1記載のはんだ接続部の防食構造。 - 【請求項3】 前記卑金属を前記はんだ接続部を覆う
ように設けることを特徴とする請求項1記載のはんだ接
続部の防食構造。 - 【請求項4】 マイクロ・チップ・キャリア型の半導
体装置のはんだバンプとベースの下地金属層とが接続さ
れるはんだ接続部であって、該はんだ接続部のはんだの
組成金属に対し、卑金属を電気的に接触させることを特
徴とするはんだ接続部の防食構造。 - 【請求項5】 前記卑金属を前記はんだバンプの表面
又は前記下地金属層の表面に設けたことを特徴とする請
求項4記載のはんだ接続部の防食構造。 - 【請求項6】 前記半導体装置がハーメチック型であ
り、その封止部のはんだの組成金属に対し、卑金属を電
気的に接触させることを特徴とする請求項4記載のはん
だ接続部の防食構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3099920A JPH04329694A (ja) | 1991-05-01 | 1991-05-01 | はんだ接続部の防食構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3099920A JPH04329694A (ja) | 1991-05-01 | 1991-05-01 | はんだ接続部の防食構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04329694A true JPH04329694A (ja) | 1992-11-18 |
Family
ID=14260211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3099920A Pending JPH04329694A (ja) | 1991-05-01 | 1991-05-01 | はんだ接続部の防食構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04329694A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590047A (en) * | 1993-08-05 | 1996-12-31 | Clarion Co., Ltd. | Information processing apparatus |
-
1991
- 1991-05-01 JP JP3099920A patent/JPH04329694A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590047A (en) * | 1993-08-05 | 1996-12-31 | Clarion Co., Ltd. | Information processing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3217624B2 (ja) | 半導体装置 | |
KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
EP1354350B1 (en) | Plastic encapsulated semiconductor devices with improved corrosion resistance | |
US6075286A (en) | Stress clip design | |
KR100214544B1 (ko) | 볼 그리드 어레이 반도체 패키지 | |
US4818821A (en) | Brazed leaded package | |
JPH0445985B2 (ja) | ||
JPH04329694A (ja) | はんだ接続部の防食構造 | |
JP2008098285A (ja) | 半導体装置 | |
JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
JPH02110960A (ja) | 半導体装置 | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
CN212434612U (zh) | 一种引线框架结构及芯片封装结构 | |
JP2018190875A (ja) | 半導体装置 | |
JPH03169057A (ja) | 半導体装置 | |
JP3107648B2 (ja) | 半導体装置 | |
JPS6122659A (ja) | 半導体装置 | |
JPS5926602Y2 (ja) | 半導体パッケ−ジ | |
US20080029874A1 (en) | Integrated Circuit Component with a Surface-Mount Housing and Method for Producing the Same | |
JPS62249465A (ja) | 半導体装置 | |
JPH08330704A (ja) | 電子装置 | |
JPH05291460A (ja) | 樹脂封止型半導体フラットパッケージ | |
JPS63107126A (ja) | 半導体装置 | |
JPH01255259A (ja) | 樹脂封止型半導体装置 | |
JP2000003976A (ja) | 半導体装置 |