JPS5936420B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5936420B2
JPS5936420B2 JP57178526A JP17852682A JPS5936420B2 JP S5936420 B2 JPS5936420 B2 JP S5936420B2 JP 57178526 A JP57178526 A JP 57178526A JP 17852682 A JP17852682 A JP 17852682A JP S5936420 B2 JPS5936420 B2 JP S5936420B2
Authority
JP
Japan
Prior art keywords
semiconductor
aluminum
moisture
pad
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57178526A
Other languages
English (en)
Other versions
JPS58116746A (ja
Inventor
正憲 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57178526A priority Critical patent/JPS5936420B2/ja
Publication of JPS58116746A publication Critical patent/JPS58116746A/ja
Publication of JPS5936420B2 publication Critical patent/JPS5936420B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、外部リード接続部（以下パットと略す）を有
する半導体装置に関する。
〔発明の技術的背景とその問題点〕
一般の半導体装置は、第１図及び第２図に示すように大
半が半導体ペレット１２、２２を、水分、不純物等から
防護するため、エポキシ等の樹脂１１や、気密セラミッ
ク２１によるパッケージング構造がとられている。
しかしながら、それらによる気密封止は、ペレット１２
、２２に、水分、ハロゲン物質等が付着していたり、パ
ッケージの外から侵入してくる水分、不純物などにより
、不完全防護となり多くの不良品を提出してしまつてい
る。
それら不良品提出の原因を追求してみると、すなわち第
１図に示す樹脂モールド半導体装置１０は、アッセンブ
リ工程中にペレット１２と樹脂１１の間に、水分や不純
物を残してしまつた場合、それら水分、不純物は、長時
間の年月において、ペレットを腐蝕するものと考えられ
る。
また樹脂１１の外部より樹脂１１中を水分や不純物が長
時間の年月に侵透しペレットを腐蝕する場合もある。ま
た第２図に示すセラミック気密装置２０においては、気
密セラミック２１と気密封止冠２３に囲まれる空間２４
に、水分、不純物を封じ込んでしまい、長時間の間に半
導体素子２２を腐蝕させてしまうものと考えられる。半
導体ペレット１２、２２は、第３図に示すように、半導
体基体３１に半導体素子３２群が形成されているもので
あり、それら基体３１上には、二酸化珪素膜３３が形成
されている。
そしてそれらには金属配線接続のため、写真蝕刻により
コンタクトホール３４が形成され、金属配線物質が例え
ばアルミニウムが蒸着される。そしてそれらアルミニウ
ム蒸着層（図示しない。）は、所望形状に区画され、そ
の端部には、外部リード３６を接続するための電極パッ
ド３５が、外部リード３６のヘッド３Ｔを十分に被着で
きる面積にして残され、他は除去される。そして次に半
導体素子３２群、及びアルミニウム配線３８の保護、ま
た外部からの水分や、不純物汚染を防止するため、保護
被膜３９が、例えばリンガラス膜が電極パッド３５上の
外部リード取り出し部分４０を露出させて、アルミニウ
ムをむき出しにして形成される。このようにして完成さ
れた半導体ペレット１２、２２は、第１図に示すリード
フレームベース１３、または第２図に示すセラミック２
１に取り付けられ、外部リード（以下ワイヤーと称す）
３６にて例えばアルミニウムや金にて外部端子１４，２
５に接続される。そしてそれらは樹脂モールドまたはセ
ラミツク気密封止が行なわれて半導体装置１０，２０が
完成される。そして半導体ペレツト１２，２２の腐蝕さ
れる部分は大半が半導体ペレツト１２，２２に存在する
外気接触部であつた。その部分はペレツト１２，２２の
外部リード取り出し部分４０と、ワイヤー３６のヘツド
３１間のアルミニウムパツド３５が、モールド樹脂１１
や気密シール内気２４と直接接触している部分であつた
。その場所は何らかの原因により、外気接触部に水分や
不純物が残されたまま、樹脂モールドや気密封止がなさ
れたり、あるいはパツケージの外から水分や不純物が侵
入して来た場合長時間の間に電極パツド部３５のリンガ
ラス膜３８のエツジ３９部分にコロージヨンと称される
アルミニウム腐蝕Ｃを生じていた。
アルミニウムコロージヨンＣは、水分と、ハロゲン物質
と、電場の複合作用によつて生じるものであり、これが
生じると初期状態においては配線抵抗が異常に増加して
しまい、これが悪化すると断線現象さえ起生させる。
これは装置の寿命を短かくしているものであり、信頼住
の点でも大へんな問題であつた。〔発明の目的〕 本発明の目的は、電極パツドを有する半導体装置におい
て半導体チツプが外気との接触部をもたないようにし、
アルミニウムコロージヨンが生じないようにした半導体
装置を提供するにある。
また他の目的とするところは、素子寿命が長い、信頼性
向上が計れる半導体装置を提供するにある。また更に他
の目的とするところは、モールド樹脂、セラミツク封止
等のパツケージの外から侵入してくる水分や不純物に対
して、半導体ペレツトの特に電極パツドを防護できる半
導体装置を絹供するにある。〔発明の概要〕 この発明は、半導体素子を有する半導体基体面に形成さ
れた絶縁膜と、上記絶縁膜土に形成され上記半導体素子
に接続される配線電極並びに電極パツドと、上記電極パ
ツドに接続された外部りードと、上記配線電極、電極パ
ツド上に直接積載される低温窒化膜とを具備するもので
ある。
〔発明の実施例〕
では本発明の目的・構成をよりよく理解するため第４図
をもつて本発明の一実施例を説明する。
第４図は本発明の一実施例を示す半導体装置の断面図で
あり、半導体基体４１には、機能回路を構成する半導体
素子４２が形成される。半導体素子４２の形成された基
体全面には、二酸化珪素膜４３が形成され、そして半導
体素子４２の電極引き出し部にはコンタクトホール４４
が形成される。それらコンタクトホール４４を含む基体
全面には、アルミニウムが蒸着され、アルミニウム蒸着
層（図示しない）は、機能回路を構成するごときに区画
エツチングされる。そのうちの１区画は、基体４１のパ
ツド４８に延長されるアルミニウム配線４５として、特
にパツド４８は、ワイヤー４６のヘツド４Ｔを十分に占
有できる面積にして形成される。次にこれは、半導体ペ
レツトとして第１図、第２図に示す如きのリードフレー
ムヘツド１３またはセラミツク２１にマウントされ、電
極パツド４８部分に例えば金などからなるワイヤーによ
り外部端子１４，２５との間にボンデイングされる。
そしてその後に、半導体チツプ土のワイヤー４６を含む
半導体基体４１の全面に２００℃以下で保護被膜として
低温窒化膜５０が被着されるものである。ここで保護被
膜を２００℃以下のものとする理由は、保護被膜を２０
０℃以上の温度で被着した場合、金ワイヤー４６とアル
ミニウムパツド４８との間にパープルプレーグと称され
る金とアルミニウムの共晶を生じその部分に亀裂を生じ
るからである。これらパープルプレーグによる亀裂は、
該部分の抵抗を異常に高くしてしまうものであり、つい
にはオープン状態にさえしてしまうからである。またワ
イヤーをアルミニウムとした場合でもリード（例えば第
２図に示す外部リード端子２５）の端には、金メツキが
なされているので、それらとの間にも２００℃以上であ
ると、パープルブレーグが生じてしまう。そして保護被
膜に最も適する被膜として低温窒化膜を選択した理由は
、低温窒化膜が、プラズマ反応装置により、２００℃以
下の温度で形成できる利点をもつからである。
これら各プロセスを経て装置は次に第１図に示すように
エポキシなどによりモールドされるか、第２図に示すよ
うにセラミツクにより気密封止されて最終完成する。
尚、上記実施例では、低温保護被膜５０はワイヤー４６
のヘツド４Ｔを完全に被覆するごとく形成したが、第５
図に示すようにパツド４８は完全に被覆するが、へツド
４７は一部を包囲するだけでもよい。
〔発明の効果〕
以上、本発明によれば、従来ワイヤボンデイングした後
にむき出しにしていた電極パツド部を、低温窒化膜によ
り児全に被覆する構造とするので水分、ハロゲン化合物
質等の侵入を完全に遮断した構成となり、水分と、ハロ
ゲン化合物質と、電場との複合作用によつて生じるアル
ミニウムコロージヨンを児全に防止することができる。
よつてアルミニウムコロージヨンによる配線の高抵抗化
や断線がなくなり、装置寿命を相当長いものとすること
ができるし、信頼住も向上することができる。また本発
明によれば、気密パツケージの外から侵入してくる水分
や、不純物を、電極パツドを含む装置全面に形成した保
護被膜により確実に＜いとめることができる。
またリンガラス膜は水分を吸着し易い住質を持つており
、これをアルミニウム配線層上に直接形成すると、アル
ミニウム配線層が腐蝕し易いが、本発明ではリンガラス
膜を省き、水分を吸着しにくい低温窒化膜をアルミニウ
ム配線上に直接形成した構造にしており、アルミニウム
配線層の腐蝕問題はほとんど無い。
また本発明によれば、リンガラス膜の形成工程が不要で
あり、装置の製造方法が簡略化できる。
また本発明によれば、金ワイヤーによるアルミニウムパ
ツドへのボンデイングのあとに、２００℃以上の温度を
印加することがないので、金とアルミニウムの共晶点を
作らない。したがつてパツドとワイヤーとの間にパープ
ルプレーグが生じるということはない。以上ここに、長
寿命、高信頼住が約束される半導体装置が提供できる。
尚、ここに特定の実施例を例えばその装置構造をＭＯＳ
型半導体装置に関して述べたが、ここに記載された実施
例に対して本発明の精神から逸脱することなく変形、改
変を施し得ることは、当業者において明らかである。
たとえば、装置構造をバイポーラ型としてもよいし、ま
たその装置構造がフエイスダウンボンデイング構造とし
ても同様に適用できるものである。
【図面の簡単な説明】
第１図は、樹脂モールド型半導体装置の断面図、第２図
はセラミツクパツケージ型半導体装置の断面図、第３図
Ａは従来の半導体ペレツトの平面図、第３図Ｂはその平
面図をＩ−Ｉ’線に沿つて切断した断面図、第４図は本
発明一実施例を示すペレツト断面図、第５図は本発明の
他の実施例を示すペレツト断面図である。 ４１・・・・・・半導体基体、４２・・・・・・半導体
素子、４３・・・・・・絶縁膜、４４・・・・・・コン
タクトホール、４５・・・・・・アルミ配線電極、４６
・・・・・・外部リード（ワイヤー）、４７・・・・・
・リードヘツド、４８・・・・・・外部リード接続部（
パツド）、５０・・・・・・低温窒化膜。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体素子を有する半導体基体面に形成された絶縁
    膜と、上記絶縁膜上に形成され上記半導体素子に接続さ
    れるアルミニウムの配線電極並びに電極パッドと、上記
    電極パッドに接続された外部リードと、上記配線電極、
    電極パッドを含む上記半導体基体全面に直接積載される
    低温窒化膜とを具備することを特徴とする半導体装置。
JP57178526A 1982-10-13 1982-10-13 半導体装置 Expired JPS5936420B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57178526A JPS5936420B2 (ja) 1982-10-13 1982-10-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57178526A JPS5936420B2 (ja) 1982-10-13 1982-10-13 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1775277A Division JPS53103375A (en) 1977-02-22 1977-02-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS58116746A JPS58116746A (ja) 1983-07-12
JPS5936420B2 true JPS5936420B2 (ja) 1984-09-04

Family

ID=16050011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57178526A Expired JPS5936420B2 (ja) 1982-10-13 1982-10-13 半導体装置

Country Status (1)

Country Link
JP (1) JPS5936420B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294037A (ja) * 1989-05-09 1990-12-05 Matsushita Electron Corp 半導体装置

Also Published As

Publication number Publication date
JPS58116746A (ja) 1983-07-12

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
US6576993B2 (en) Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US4472730A (en) Semiconductor device having an improved moisture resistance
KR100559062B1 (ko) 반도체소자및그제조방법
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
JP2000040775A (ja) 半導体装置及びその製造方法
JP3940298B2 (ja) 半導体装置及びその半導体装置の製造方法
JPS5936420B2 (ja) 半導体装置
JP3063847B2 (ja) リードフレーム及びそれを用いた半導体装置
JP2633557B2 (ja) 樹脂封止型集積回路装置
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JPS6224650A (ja) 半導体装置
JP3070929B2 (ja) パッケージの組立方法とパッケージ
JPH06112398A (ja) 樹脂封止型半導体装置
JPH04233255A (ja) 強誘電体装置パッケージ技術
KR100251331B1 (ko) 리드 프레임 및 그것을 이용한 반도체 디바이스
KR19980025552A (ko) 저응력 반도체 칩 패키지
JPS5852331B2 (ja) 半導体装置およびその製法
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
KR940011379B1 (ko) 반도체장치의 제조방법
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
JPS59224153A (ja) 半導体装置の製造法
JPS6232636A (ja) 半導体装置
JPH0870089A (ja) 半導体装置及びその製造方法