JPS62232155A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62232155A JPS62232155A JP61074980A JP7498086A JPS62232155A JP S62232155 A JPS62232155 A JP S62232155A JP 61074980 A JP61074980 A JP 61074980A JP 7498086 A JP7498086 A JP 7498086A JP S62232155 A JPS62232155 A JP S62232155A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- internal
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 27
- 238000012360 testing method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims 1
- 230000001133 acceleration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、M源電圧変換回路を内蔵した半導体集積回路
装置に関する。
装置に関する。
(従来の技術)
MOSトランジスタを集積した半導体集積回路の分野で
は、最小加工寸法が1.2μTrL程度の微細素子を2
00万個以上も1!積した1MビットdRAMの試作品
が相次いで発表されている。今後更に4Mビット、16
Mビットと集積度を増していくためには、1μm以下の
最小加工寸法が用いられると予想される。その場合、回
路を構成するMOS F E Tのチャネル環は1μm
以下になり、耐圧の低下や高電圧を印加した時の特性劣
化が著しくなってくる。従って現在一般に用いられてい
る5V1!源をそのまま用いることは回路動作上、また
信頼性上好ましくない。そこで今後、1μm以下の加工
寸法を用いた集積回路においては、沢用性の点から外部
電源電圧としては5vを用い、内部の微細素子からなる
回路部分にはより低い電源電圧を与えるように、電源電
圧変換回路を内蔵させることが必要になってくる。
は、最小加工寸法が1.2μTrL程度の微細素子を2
00万個以上も1!積した1MビットdRAMの試作品
が相次いで発表されている。今後更に4Mビット、16
Mビットと集積度を増していくためには、1μm以下の
最小加工寸法が用いられると予想される。その場合、回
路を構成するMOS F E Tのチャネル環は1μm
以下になり、耐圧の低下や高電圧を印加した時の特性劣
化が著しくなってくる。従って現在一般に用いられてい
る5V1!源をそのまま用いることは回路動作上、また
信頼性上好ましくない。そこで今後、1μm以下の加工
寸法を用いた集積回路においては、沢用性の点から外部
電源電圧としては5vを用い、内部の微細素子からなる
回路部分にはより低い電源電圧を与えるように、電源電
圧変換回路を内蔵させることが必要になってくる。
この様な電源電圧変換回路としては、一般には定電圧回
路を用いたものが用いられる。例えば第6図はその様な
定電圧回路を用いた電源電圧変換回路の外部電源電圧V
cc−内部電源電圧Vc c 1の特性例である。外部
電源電圧Vccがある一定(aVA以上になると、内部
電源電圧Vcclは外部電源電圧VCCに依存しない一
定値を示す。この様な特性をもつ電源電圧変換回路を集
積回路チップ上に搭載することによって、外8Il電源
電圧が上昇した場合でも内部回路は常に一定の定電圧下
で動作させることができる。
路を用いたものが用いられる。例えば第6図はその様な
定電圧回路を用いた電源電圧変換回路の外部電源電圧V
cc−内部電源電圧Vc c 1の特性例である。外部
電源電圧Vccがある一定(aVA以上になると、内部
電源電圧Vcclは外部電源電圧VCCに依存しない一
定値を示す。この様な特性をもつ電源電圧変換回路を集
積回路チップ上に搭載することによって、外8Il電源
電圧が上昇した場合でも内部回路は常に一定の定電圧下
で動作させることができる。
しかしながら、この種の電!II!圧変換回路を内蔵し
た集積回路では次のような問題があった。一般に集積回
路の長期的な信頼性を短期間でチェックする場合、その
集積回路チップを通常使用電源電圧より数V高い電源電
圧で動作させる、いわゆる加速試験を行なう。ところが
、前述のように内部電源電圧が外部電源電圧に依存せず
一定値になる電源電圧変換回路を内蔵した場合、この様
な加速試験を行なうことができない。
た集積回路では次のような問題があった。一般に集積回
路の長期的な信頼性を短期間でチェックする場合、その
集積回路チップを通常使用電源電圧より数V高い電源電
圧で動作させる、いわゆる加速試験を行なう。ところが
、前述のように内部電源電圧が外部電源電圧に依存せず
一定値になる電源電圧変換回路を内蔵した場合、この様
な加速試験を行なうことができない。
この様な問題を解決するため、第7図に示すように内部
電源電圧Vc c 1を、外部電源電圧VccがVB以
上では外部電源電圧Vccと共に上昇する特性とするこ
とが考えられている。しかしこれでは、内部回路の動作
電圧を上げるために外部電源電圧VCCを相当高くする
ことが必要になり、それが直接印加される電源電圧変換
回路自身を破壊してしまう危険がある。この様な危険を
避けるためには、電圧Vsを余り高い値に設定すること
ができず、従って内部回路の通常動作が可能な電源電圧
範囲Va−VAを大きくとることができない。
電源電圧Vc c 1を、外部電源電圧VccがVB以
上では外部電源電圧Vccと共に上昇する特性とするこ
とが考えられている。しかしこれでは、内部回路の動作
電圧を上げるために外部電源電圧VCCを相当高くする
ことが必要になり、それが直接印加される電源電圧変換
回路自身を破壊してしまう危険がある。この様な危険を
避けるためには、電圧Vsを余り高い値に設定すること
ができず、従って内部回路の通常動作が可能な電源電圧
範囲Va−VAを大きくとることができない。
(発明が解決しようとする問題点)
以上のように従来提案されている電源電圧変換回路では
、集積回路の通常動作モードとテスト・モードとをうま
く両立させることができない、という問題があった。
、集積回路の通常動作モードとテスト・モードとをうま
く両立させることができない、という問題があった。
本発明は上記した点に鑑みなされたもので、通常動作モ
ードでは内部電源電圧が一定値になる外部電源電圧範囲
を十分に広くとることができ、且つ加速試験時には外部
電源電圧をそのまま内部回路に印加できるようにした半
導体集積回路V装置を提供することを目的とする。
ードでは内部電源電圧が一定値になる外部電源電圧範囲
を十分に広くとることができ、且つ加速試験時には外部
電源電圧をそのまま内部回路に印加できるようにした半
導体集積回路V装置を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
本発明は、集積回路チップに内蔵する電源電圧変換回路
に、外部電源電圧より低い所定の内部電源電圧を出力す
る第1の動作モードと、外部電源電圧と等しい内部′f
4源電圧電圧力する第2の動作モードとを切換える切換
え手段を設けたことを特徴とする。
に、外部電源電圧より低い所定の内部電源電圧を出力す
る第1の動作モードと、外部電源電圧と等しい内部′f
4源電圧電圧力する第2の動作モードとを切換える切換
え手段を設けたことを特徴とする。
(作用)
本発明によれば、第2の動作モードでは外部電源電圧と
等しい内部電源電圧を出力することができ、このモード
で加速試験を行なうことができる。従って従来のように
加速試験時に電源電圧変換回路自身に極端に高い電源電
圧が印加されることがなく、電源電圧変換回路の破壊や
劣化を防止することができる。また通常動作を行なう第
1の動作モードと第2の動作モードとは、切換え制御さ
れるのであって、従来の第7図の例のように通常動作モ
ードの電源電圧範囲の延長上にテスト・モードがある訳
ではない。即ち、第1の動作モードの電源電圧範囲は第
2の動作モードのTi電源電圧は独立に設定することが
できる。従って第1の動作モードの電源電圧範囲を広く
とることが可能であるため、動作マージンの大きい集積
回路がI!7られる。
等しい内部電源電圧を出力することができ、このモード
で加速試験を行なうことができる。従って従来のように
加速試験時に電源電圧変換回路自身に極端に高い電源電
圧が印加されることがなく、電源電圧変換回路の破壊や
劣化を防止することができる。また通常動作を行なう第
1の動作モードと第2の動作モードとは、切換え制御さ
れるのであって、従来の第7図の例のように通常動作モ
ードの電源電圧範囲の延長上にテスト・モードがある訳
ではない。即ち、第1の動作モードの電源電圧範囲は第
2の動作モードのTi電源電圧は独立に設定することが
できる。従って第1の動作モードの電源電圧範囲を広く
とることが可能であるため、動作マージンの大きい集積
回路がI!7られる。
(実施例)
以下、本発明の実施例を図面を参照して説明する。
第1図は一実施例の集積回路8i置の概略構成を示す。
図において、1はI!積回路チップであり、このチップ
1に@硼素子により構成された内部回路2が集積形成さ
れている。3は外部電源電圧VCCからこれより低い一
定の内部1fili′:f1圧Vc c 1を得る電源
電圧変換回路であり、この内部電源電圧Vc c 1が
内部回路2の動作電源電圧として供給される。チップ1
上には更に、内部回路2に内部! IQ電圧Vc c
tを供給する第1の動作モードと、外部電源電圧Vcc
をそのまま内部回路2に供給する第2の動作モードとを
切換える切換え回路4が集積形成されている。切換え回
路4は、外部電源電圧VCCが印加される′iB源線と
内部電源電圧VCC1が出力される電源線との間に設け
られて電源電圧変換回路3をバイパスするスイッチ素子
としてのMO8t−ランジスタ5と、これを選択的にオ
ン、オフちり御する制御11回路6とから構成している
。
1に@硼素子により構成された内部回路2が集積形成さ
れている。3は外部電源電圧VCCからこれより低い一
定の内部1fili′:f1圧Vc c 1を得る電源
電圧変換回路であり、この内部電源電圧Vc c 1が
内部回路2の動作電源電圧として供給される。チップ1
上には更に、内部回路2に内部! IQ電圧Vc c
tを供給する第1の動作モードと、外部電源電圧Vcc
をそのまま内部回路2に供給する第2の動作モードとを
切換える切換え回路4が集積形成されている。切換え回
路4は、外部電源電圧VCCが印加される′iB源線と
内部電源電圧VCC1が出力される電源線との間に設け
られて電源電圧変換回路3をバイパスするスイッチ素子
としてのMO8t−ランジスタ5と、これを選択的にオ
ン、オフちり御する制御11回路6とから構成している
。
この様な構成として、第1の動作モードではMOSトラ
ンジスタ5をオフに保つことにより、内部回路2には外
部li源電#I電圧VCCより低い一定の内部電源電圧
Vc c 1が印加される。これが通常動作モードであ
る。第2の動作モードではMOSトランジスタ5がオン
にされる。このとき内部回路2には外部電源電圧Vcc
tfiMOSトランジスタ5を介して直接印加される。
ンジスタ5をオフに保つことにより、内部回路2には外
部li源電#I電圧VCCより低い一定の内部電源電圧
Vc c 1が印加される。これが通常動作モードであ
る。第2の動作モードではMOSトランジスタ5がオン
にされる。このとき内部回路2には外部電源電圧Vcc
tfiMOSトランジスタ5を介して直接印加される。
従って外部電源電圧VCCを高くすることにより、内部
回路2の加速試験を行なうことができる。
回路2の加速試験を行なうことができる。
第2図は、具体的な実施例での外部電源電圧VCCと内
部電源電圧Vc CIの関係を示す。図に示すように外
部電源電圧Vc c @OVから上げて行くと、Vc
c >Viでは電源゛層圧変換回路3の働きによって内
部電源電圧はVcc1=V+一定になる。VCCを一旦
V2以上にまで上昇させ、これを戻してv1以下にする
ことによって、i+llI211回路6の働ぎによりM
OSトランジスタ5がオンとなる。この後再度VCCを
上げてもMOSトランジスタ5はオン状態を保ち、その
電圧降下が無視できる程度に小さいとすれば、Vccが
そのまま内部回路2に供給されることになる。このよう
に外部電源電圧VCCを一度V2まで上げてv1以下ま
で下げる、という操作を行なうことにより始めて、外部
電源電圧Vccをそのまま内部回路2に供給することが
できる。これにより集積回路の加速試験を行なうことが
できる。そしてこの様な条件を満たす外部電源電圧操作
を行なわない限り、外部電源電圧V。。を如何に大きく
しても内部回路2には電源電圧変換回路3からの一定の
内部電源電圧Vc c 1が与えられ、通常動作を行な
うことができる。
部電源電圧Vc CIの関係を示す。図に示すように外
部電源電圧Vc c @OVから上げて行くと、Vc
c >Viでは電源゛層圧変換回路3の働きによって内
部電源電圧はVcc1=V+一定になる。VCCを一旦
V2以上にまで上昇させ、これを戻してv1以下にする
ことによって、i+llI211回路6の働ぎによりM
OSトランジスタ5がオンとなる。この後再度VCCを
上げてもMOSトランジスタ5はオン状態を保ち、その
電圧降下が無視できる程度に小さいとすれば、Vccが
そのまま内部回路2に供給されることになる。このよう
に外部電源電圧VCCを一度V2まで上げてv1以下ま
で下げる、という操作を行なうことにより始めて、外部
電源電圧Vccをそのまま内部回路2に供給することが
できる。これにより集積回路の加速試験を行なうことが
できる。そしてこの様な条件を満たす外部電源電圧操作
を行なわない限り、外部電源電圧V。。を如何に大きく
しても内部回路2には電源電圧変換回路3からの一定の
内部電源電圧Vc c 1が与えられ、通常動作を行な
うことができる。
第3図は、以上のような電源電圧切換えを行なうための
制御回路6の具体的な構成例である。この制御回路は、
二つの定電圧発生回路11,12、二つの電圧比較器1
3.14および二つのフリップフロップを構成するNA
NDゲート15〜18を有する。抵抗R1、R213よ
びキャパシタCは、NANDゲート15.16からなる
フリップフロップを初期化するための回路を構成し、抵
抗R3゜R4は電圧比較器13および14に入る基準電
圧を発生する回路を構成している。
制御回路6の具体的な構成例である。この制御回路は、
二つの定電圧発生回路11,12、二つの電圧比較器1
3.14および二つのフリップフロップを構成するNA
NDゲート15〜18を有する。抵抗R1、R213よ
びキャパシタCは、NANDゲート15.16からなる
フリップフロップを初期化するための回路を構成し、抵
抗R3゜R4は電圧比較器13および14に入る基準電
圧を発生する回路を構成している。
第4図は、定電圧発生回路11および12の出力特性を
示す。一方の定電圧発生回路11の出力(ノード(C)
)は、■−αV2なる定電圧であり、他方の定電圧発生
回路12の出力(ノード(d))は、V−α1なる定電
圧である。またノード(a)の基rP−電圧はαVcc
である。
示す。一方の定電圧発生回路11の出力(ノード(C)
)は、■−αV2なる定電圧であり、他方の定電圧発生
回路12の出力(ノード(d))は、V−α1なる定電
圧である。またノード(a)の基rP−電圧はαVcc
である。
次に第3図の制御回路の動作を、第4図および第5図の
各部信号波形図を参照して説明する。外部電源電圧Vc
cを徐々に上昇させた時、■、。
各部信号波形図を参照して説明する。外部電源電圧Vc
cを徐々に上昇させた時、■、。
−Vlになるまでの間、即ちノード(a)の電圧αVc
cがノード(c)、(d)の電圧αV2゜αVlより小
さい間は電圧比較器13の出力ノード(e)は“HII
レベル、電圧比較器14の出力ノード(f)はL ”レ
ベルである。ノード(b)は電源投入直後は゛°L゛°
レベルであるから、ノード(h)が゛°H゛レベル、ノ
ード(Q)が°゛L″L″レベルド(j)が“HI+レ
ベルに初期設定される。この状態では、スイッチング素
子とじてのMOSトランジスタ5はこれがpチャネルで
ある場合、オフ状態に制御されている。VCCがVlを
越えると電圧比較器14の出力が反転してノード(f)
が゛H″レベルになり、ノード(i)が“L ”レベル
になる。このときノード(j>はii Hnレベルに保
たれる。更にVccが上昇してVc c =V2を越え
ると、電圧比較器13の出力が反転してノード(e)が
“L”レベルになり、これによりノード(Q)が゛H″
レベル、ノード(h)が゛L″レベルになる。このとき
ノード(j>はノード(i)が“し”レベルのままであ
るから、未だ″H″レベルのままである。そしてVcc
を再び下降させ、Vc c ”V2以下になると電圧比
較器13の出力が再び反転してノード(e)がH”レベ
ルになり、Vcc−Vl以下になると電圧比較器14の
出力が反転してノード(f)が゛L′°レベルになって
、ノード(i)が” H’レベルになり、従ってノード
(j>が゛L″レベルになる。これにより、MoSトラ
ンジスタ5はオン状態になり、外部電源電圧VCCがそ
のまま内部回路の電源電圧Vcctとして印加される。
cがノード(c)、(d)の電圧αV2゜αVlより小
さい間は電圧比較器13の出力ノード(e)は“HII
レベル、電圧比較器14の出力ノード(f)はL ”レ
ベルである。ノード(b)は電源投入直後は゛°L゛°
レベルであるから、ノード(h)が゛°H゛レベル、ノ
ード(Q)が°゛L″L″レベルド(j)が“HI+レ
ベルに初期設定される。この状態では、スイッチング素
子とじてのMOSトランジスタ5はこれがpチャネルで
ある場合、オフ状態に制御されている。VCCがVlを
越えると電圧比較器14の出力が反転してノード(f)
が゛H″レベルになり、ノード(i)が“L ”レベル
になる。このときノード(j>はii Hnレベルに保
たれる。更にVccが上昇してVc c =V2を越え
ると、電圧比較器13の出力が反転してノード(e)が
“L”レベルになり、これによりノード(Q)が゛H″
レベル、ノード(h)が゛L″レベルになる。このとき
ノード(j>はノード(i)が“し”レベルのままであ
るから、未だ″H″レベルのままである。そしてVcc
を再び下降させ、Vc c ”V2以下になると電圧比
較器13の出力が再び反転してノード(e)がH”レベ
ルになり、Vcc−Vl以下になると電圧比較器14の
出力が反転してノード(f)が゛L′°レベルになって
、ノード(i)が” H’レベルになり、従ってノード
(j>が゛L″レベルになる。これにより、MoSトラ
ンジスタ5はオン状態になり、外部電源電圧VCCがそ
のまま内部回路の電源電圧Vcctとして印加される。
これ以降、内部電源電圧VCCIは外部電源電圧Vcc
に追随し、第2図で説明したテスト・モードになる。ま
た外部電源電圧VCCを上述のように−Hv2まで上げ
て再びv1以下に下げるという掃引を行なわない場合は
、ノード(j)1ユ″H″レベルのままであってMOS
トランジスタ5はオフ状態に保たれ、従って電源電圧変
換回路3の働きにより内部電源電圧Vc c sはVC
Cによらず一定の値に保たれる通常動作モードとなる。
に追随し、第2図で説明したテスト・モードになる。ま
た外部電源電圧VCCを上述のように−Hv2まで上げ
て再びv1以下に下げるという掃引を行なわない場合は
、ノード(j)1ユ″H″レベルのままであってMOS
トランジスタ5はオフ状態に保たれ、従って電源電圧変
換回路3の働きにより内部電源電圧Vc c sはVC
Cによらず一定の値に保たれる通常動作モードとなる。
以上のようにしてこの実施例による集積回路では、動作
モード切換え回路を設けて、加速試験時には外部電源電
圧をそのまま内部回路に供給し、通常動作時には広い外
部電源電圧範囲で一定の内部電源電圧を内部回路に供給
することができる。
モード切換え回路を設けて、加速試験時には外部電源電
圧をそのまま内部回路に供給し、通常動作時には広い外
部電源電圧範囲で一定の内部電源電圧を内部回路に供給
することができる。
従って微細化した素子を高集積化した信頼性の高い1!
積回路が得られる。
積回路が得られる。
本発明は上記した実施例に限られるものではない。例え
ば上記実施例では、動作モード切換え回路として電源電
圧変換回路とは別に、外部′/!i源線と内部電源線の
間にスイッチ素子を挿入して、これを選択的にオン、オ
フi制御する回路を設けたが、電m1!圧変換回路が内
部電源電圧を設定するための基準電圧発生器を持つもの
である場合には、その出力電圧を第3図と同様の1bl
JI11回路で切換え制御するように構成することがで
きる。また実施例では、外部電源の所定条件を満たす掃
引により制御回路が自動的にスイッチング素子をオン、
オフ1111aするように構成したが、例えばスイッチ
ング素子を制御するための端子をチップ外部に設けるこ
とが許容されるならば、上記実施例のような制御回路を
用いることなく、動作モードの切換えが可能である。
ば上記実施例では、動作モード切換え回路として電源電
圧変換回路とは別に、外部′/!i源線と内部電源線の
間にスイッチ素子を挿入して、これを選択的にオン、オ
フi制御する回路を設けたが、電m1!圧変換回路が内
部電源電圧を設定するための基準電圧発生器を持つもの
である場合には、その出力電圧を第3図と同様の1bl
JI11回路で切換え制御するように構成することがで
きる。また実施例では、外部電源の所定条件を満たす掃
引により制御回路が自動的にスイッチング素子をオン、
オフ1111aするように構成したが、例えばスイッチ
ング素子を制御するための端子をチップ外部に設けるこ
とが許容されるならば、上記実施例のような制御回路を
用いることなく、動作モードの切換えが可能である。
その池水発明はその趣旨を逸脱しない範囲で種々変形し
て実施することができる。
て実施することができる。
[発明の効果]
以上述べたように本発明によれば、加速試験時には無用
に高い外部電源電圧を用いることなく加速試験を行なう
ことができ、通常動作時には広い外部電源電圧範囲で一
定の内部電源電圧を得ることを可能とした、信頼性の高
い電源電圧変換回路を備えた集積回路を提供することが
できる。
に高い外部電源電圧を用いることなく加速試験を行なう
ことができ、通常動作時には広い外部電源電圧範囲で一
定の内部電源電圧を得ることを可能とした、信頼性の高
い電源電圧変換回路を備えた集積回路を提供することが
できる。
第1図は本発明の一実施例の集積回路の概略構成を示す
図、第2図はその内部電源電圧特性を示す図、第3図は
動作モード切換え回路の具体的に構成例を示す図、第4
図はその定電圧発生回路の特性を示す図、第5図は動作
タイムチャートを示す図、第6図および第7図は従来の
1!源雷電圧変換路の特性例を示す図である。 1・・・集積回路チップ、2・・・内部回路、3・・・
ffl源電圧電圧変換回路・・・動作モード切換え回路
、5・・・MOSトランジスタ(スイッチング素子)、
6・・・制御回路、11.12・・・定電圧発生回路、
13゜14・・・電圧比較器、15〜18・・・NAN
Dゲート、VCC・・・外部電源電圧、Vc C1・・
・内部電源電圧。 出願人代理人 弁理士 鈴江武彦 第1図 外部電1電圧 ”V”c c 外部電源電圧Vc c 第4図 第5図
図、第2図はその内部電源電圧特性を示す図、第3図は
動作モード切換え回路の具体的に構成例を示す図、第4
図はその定電圧発生回路の特性を示す図、第5図は動作
タイムチャートを示す図、第6図および第7図は従来の
1!源雷電圧変換路の特性例を示す図である。 1・・・集積回路チップ、2・・・内部回路、3・・・
ffl源電圧電圧変換回路・・・動作モード切換え回路
、5・・・MOSトランジスタ(スイッチング素子)、
6・・・制御回路、11.12・・・定電圧発生回路、
13゜14・・・電圧比較器、15〜18・・・NAN
Dゲート、VCC・・・外部電源電圧、Vc C1・・
・内部電源電圧。 出願人代理人 弁理士 鈴江武彦 第1図 外部電1電圧 ”V”c c 外部電源電圧Vc c 第4図 第5図
Claims (4)
- (1)半導体基板に、電源電圧変換回路と、この電源電
圧変換回路から得られる内部電源電圧により駆動される
内部回路とを集積形成して構成される半導体集積回路装
置において、前記電源電圧変換回路によつて外部電源電
圧より低い所定の内部電源電圧を出力する第1の動作モ
ードと、外部電源電圧と等しい内部電源電圧を出力する
第2の動作モードとを切換える切換え手段を有すること
を特徴とする半導体集積回路装置。 - (2)前記第1の動作モードは通常動作モードであり、
第2の動作モードはテスト・モードである特許請求の範
囲第1項記載の半導体集積回路装置。 - (3)前記切換え手段は、V_1<V_2なる二つの電
圧値に対して、外部電源電圧を一旦V_2以上に上げた
後、V_1以下にまで下げることにより、前記電源電圧
変換回路をバイパスして外部電源電圧を前記内部回路に
供給するものである特許請求の範囲第1項記載の半導体
集積回路装置。 - (4)前記切換え手段は、外部電源電圧が印加される電
源線と内部電源電圧が出力される電源線との間に設けら
れたスイッチ素子と、このスイッチ素子を制御する制御
回路とから構成した特許請求の範囲第1項記載の半導体
集積回路装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61074980A JP2721151B2 (ja) | 1986-04-01 | 1986-04-01 | 半導体集積回路装置 |
US07/031,263 US4833341A (en) | 1986-04-01 | 1987-03-30 | Semiconductor device with power supply voltage converter circuit |
KR1019870003080A KR900003833B1 (ko) | 1986-04-01 | 1987-04-01 | 반도체 집적회로 장치 |
DE19873710865 DE3710865A1 (de) | 1986-04-01 | 1987-04-01 | Halbleitervorrichtung |
US07/299,424 US5023476A (en) | 1986-04-01 | 1989-01-23 | Semiconductor device with power supply mode-change controller for reliability testing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61074980A JP2721151B2 (ja) | 1986-04-01 | 1986-04-01 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62232155A true JPS62232155A (ja) | 1987-10-12 |
JP2721151B2 JP2721151B2 (ja) | 1998-03-04 |
Family
ID=13562942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61074980A Expired - Lifetime JP2721151B2 (ja) | 1986-04-01 | 1986-04-01 | 半導体集積回路装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US4833341A (ja) |
JP (1) | JP2721151B2 (ja) |
KR (1) | KR900003833B1 (ja) |
DE (1) | DE3710865A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63207000A (ja) * | 1987-02-24 | 1988-08-26 | Oki Electric Ind Co Ltd | 半導体装置 |
JPS63262866A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | 電源回路 |
DE3942656A1 (de) * | 1988-12-28 | 1990-07-05 | Mitsubishi Electric Corp | Verbesserte dynamische halbleiterspeichereinrichtung und verfahren fuer einen verbesserten alterungstest der speicherzellen |
JPH03159267A (ja) * | 1989-11-17 | 1991-07-09 | Fujitsu Ltd | 基準電圧入力回路 |
JPH03297154A (ja) * | 1990-04-17 | 1991-12-27 | Kawasaki Steel Corp | 半導体集積回路 |
JPH0439963A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 半導体装置 |
US6550038B2 (en) | 2000-10-17 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuitry |
JP2005117025A (ja) * | 2003-10-03 | 2005-04-28 | Power Integrations Inc | 高電圧集積回路用のモード選択のための方法と装置 |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402375A (en) * | 1987-11-24 | 1995-03-28 | Hitachi, Ltd | Voltage converter arrangement for a semiconductor memory |
JP2777136B2 (ja) * | 1988-03-08 | 1998-07-16 | 株式会社東芝 | 半導体集積回路の誤動作防止回路 |
EP0333353A3 (en) * | 1988-03-17 | 1991-10-23 | Precision Monolithics Inc. | Dual mode voltage reference circuit and method |
JPH01238217A (ja) * | 1988-03-18 | 1989-09-22 | Toshiba Corp | 半導体集積回路の誤動作防止回路 |
US5297097A (en) * | 1988-06-17 | 1994-03-22 | Hitachi Ltd. | Large scale integrated circuit for low voltage operation |
USRE40132E1 (en) | 1988-06-17 | 2008-03-04 | Elpida Memory, Inc. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
KR950011803B1 (ko) * | 1988-08-30 | 1995-10-10 | 금성일렉트론주식회사 | 테스트 모우드 기능 수행, 입력 회로 |
JP2688976B2 (ja) * | 1989-03-08 | 1997-12-10 | 三菱電機株式会社 | 半導体集積回路装置 |
US5047663A (en) * | 1989-07-28 | 1991-09-10 | Dallas Semiconductor Corporation | Low-power comparator which tolerates high-slew-rate incoming signals and deriving power from the incoming signals |
WO1991002408A1 (en) * | 1989-07-28 | 1991-02-21 | Dallas Semiconductor Corporation | Line-powered integrated circuit transceiver |
CA2000636C (en) * | 1989-10-13 | 1991-04-13 | Gennum Corp | SWITCH WITH FREQUENCY COMPENSATION, EARLY VOLTAGE COMPENSATION AND VALIDATION INDICATOR |
JP2888898B2 (ja) * | 1990-02-23 | 1999-05-10 | 株式会社日立製作所 | 半導体集積回路 |
JPH03283562A (ja) * | 1990-03-30 | 1991-12-13 | Sony Corp | 半導体集積回路装置 |
JPH0447591A (ja) * | 1990-06-14 | 1992-02-17 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
JP2566067B2 (ja) * | 1991-04-26 | 1996-12-25 | 株式会社東芝 | 論理回路 |
KR930009490B1 (ko) * | 1991-07-15 | 1993-10-04 | 금성일렉트론 주식회사 | 순간 테스트 모드 지정회로 |
FR2680586B1 (fr) * | 1991-08-19 | 1994-03-11 | Samsung Electronics Co Ltd | Circuit generateur de tension d'alimentation interne programmable electriquement. |
KR940008286B1 (ko) * | 1991-08-19 | 1994-09-09 | 삼성전자 주식회사 | 내부전원발생회로 |
CN1075690C (zh) * | 1991-11-07 | 2001-11-28 | 摩托罗拉公司 | 混合信号处理***及其供电方法 |
JP3308572B2 (ja) * | 1991-11-12 | 2002-07-29 | 富士通株式会社 | 半導体装置 |
KR950008453B1 (ko) * | 1992-03-31 | 1995-07-31 | 삼성전자주식회사 | 내부전원전압 발생회로 |
JPH05314769A (ja) * | 1992-05-13 | 1993-11-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2918397B2 (ja) * | 1992-06-26 | 1999-07-12 | 三菱電機株式会社 | 半導体ウエハ及びその製造方法 |
US5394028A (en) * | 1992-06-26 | 1995-02-28 | Motorola, Inc. | Apparatus for transitioning between power supply levels |
JP3362873B2 (ja) * | 1992-08-21 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
US5532618A (en) * | 1992-11-30 | 1996-07-02 | United Memories, Inc. | Stress mode circuit for an integrated circuit with on-chip voltage down converter |
JP3365804B2 (ja) * | 1993-01-12 | 2003-01-14 | 株式会社日立製作所 | 通信回線駆動回路、及びインタフェース用lsi、並びに通信端末装置 |
JPH06236686A (ja) * | 1993-01-22 | 1994-08-23 | Nec Corp | 半導体装置 |
JP2925422B2 (ja) * | 1993-03-12 | 1999-07-28 | 株式会社東芝 | 半導体集積回路 |
JP2838761B2 (ja) * | 1993-08-11 | 1998-12-16 | セイコープレシジョン株式会社 | カメラ用制御回路 |
US5424673A (en) * | 1994-01-28 | 1995-06-13 | Compaq Computer Corporation | LCD display precharge regulator circuit |
JP3072880B2 (ja) * | 1994-06-02 | 2000-08-07 | 株式会社アドバンテスト | Ic試験用電圧発生回路 |
JP3629308B2 (ja) * | 1995-08-29 | 2005-03-16 | 株式会社ルネサステクノロジ | 半導体装置およびその試験方法 |
US5694297A (en) * | 1995-09-05 | 1997-12-02 | Astec International Limited | Integrated circuit mounting structure including a switching power supply |
JPH10125742A (ja) * | 1996-10-22 | 1998-05-15 | Mitsubishi Electric Corp | 半導体集積回路の良否判定方法及び半導体集積回路 |
DE19654504C2 (de) * | 1996-12-18 | 2003-08-21 | X Fab Semiconductor Foundries | Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise |
US5883797A (en) * | 1997-06-30 | 1999-03-16 | Power Trends, Inc. | Parallel path power supply |
JP3482873B2 (ja) * | 1998-05-20 | 2004-01-06 | 株式会社デンソー | 負荷駆動装置 |
JP3500322B2 (ja) * | 1999-04-09 | 2004-02-23 | シャープ株式会社 | 定電流駆動装置および定電流駆動半導体集積回路 |
WO2000073870A1 (de) * | 1999-06-02 | 2000-12-07 | Micronas Munich Gmbh | Schaltungsanordnung mit integriertem schaltkreis und spannungsregelkreis |
US6675330B1 (en) * | 2000-01-07 | 2004-01-06 | National Seminconductor Corporation | Testing the operation of integrated circuits by simulating a switching-mode of their power supply inputs |
JP4057260B2 (ja) * | 2001-08-07 | 2008-03-05 | 株式会社日立製作所 | 電源回路、電源システム、および電子装置 |
JP2003168300A (ja) * | 2001-11-29 | 2003-06-13 | Mitsubishi Electric Corp | 半導体装置 |
US6691294B2 (en) * | 2002-01-23 | 2004-02-10 | Ati Technologies, Inc. | Method and device for implementing by-pass capacitors |
WO2004102299A2 (en) * | 2003-05-13 | 2004-11-25 | Incep Technologies, Inc. | Test apparatus for evaluating voltage regulators |
US7212067B2 (en) * | 2003-08-01 | 2007-05-01 | Sandisk Corporation | Voltage regulator with bypass for multi-voltage storage system |
US7702479B2 (en) * | 2005-05-12 | 2010-04-20 | International Business Machines Corporation | On-board guard-band chamber environment emulator |
JP4805698B2 (ja) * | 2006-03-13 | 2011-11-02 | 株式会社東芝 | 半導体記憶装置 |
EP1884954B1 (en) | 2006-07-27 | 2009-02-04 | STMicroelectronics Asia Pacific Pte Ltd. | Supply voltage distribution system with reduced resistance for semiconductor devices |
EP2073262B1 (de) * | 2007-12-18 | 2015-09-30 | Micronas GmbH | Halbleiterbauelement |
FR3042876B1 (fr) | 2015-10-27 | 2017-12-15 | STMicroelectronics (Alps) SAS | Detection de perturbations d'une alimentation |
US11150295B1 (en) * | 2018-10-02 | 2021-10-19 | Marvell Asia Pte, Ltd. | Relay circuit for reducing a voltage glitch during device testing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58171842A (ja) * | 1982-03-31 | 1983-10-08 | Matsushita Electronics Corp | 集積回路装置 |
JPS59186330A (ja) * | 1983-04-06 | 1984-10-23 | Nippon Denso Co Ltd | ハイブリツド集積回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3639779A (en) * | 1971-03-15 | 1972-02-01 | Gte Sylvania Inc | Limiter circuit with enable function |
DE3337906A1 (de) * | 1983-10-19 | 1985-05-09 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum pruefen von elektronischen digitalschaltungen |
JPS60176121A (ja) * | 1984-02-22 | 1985-09-10 | Toshiba Corp | 電圧降下回路 |
JPS61163655A (ja) * | 1985-01-14 | 1986-07-24 | Toshiba Corp | 相補型半導体集積回路 |
US4782355A (en) * | 1985-06-26 | 1988-11-01 | Canon Kabushiki Kaisha | Power source device |
JPH07113863B2 (ja) * | 1985-06-29 | 1995-12-06 | 株式会社東芝 | 半導体集積回路装置 |
-
1986
- 1986-04-01 JP JP61074980A patent/JP2721151B2/ja not_active Expired - Lifetime
-
1987
- 1987-03-30 US US07/031,263 patent/US4833341A/en not_active Expired - Lifetime
- 1987-04-01 KR KR1019870003080A patent/KR900003833B1/ko not_active IP Right Cessation
- 1987-04-01 DE DE19873710865 patent/DE3710865A1/de active Granted
-
1989
- 1989-01-23 US US07/299,424 patent/US5023476A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58171842A (ja) * | 1982-03-31 | 1983-10-08 | Matsushita Electronics Corp | 集積回路装置 |
JPS59186330A (ja) * | 1983-04-06 | 1984-10-23 | Nippon Denso Co Ltd | ハイブリツド集積回路 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63207000A (ja) * | 1987-02-24 | 1988-08-26 | Oki Electric Ind Co Ltd | 半導体装置 |
JPS63262866A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | 電源回路 |
DE3942656A1 (de) * | 1988-12-28 | 1990-07-05 | Mitsubishi Electric Corp | Verbesserte dynamische halbleiterspeichereinrichtung und verfahren fuer einen verbesserten alterungstest der speicherzellen |
US5079743A (en) * | 1988-12-28 | 1992-01-07 | Mitsubishi Denki Kabushiki Kaisha | Circuit for applying selected voltages to dynamic random access memory |
US5337272A (en) * | 1988-12-28 | 1994-08-09 | Mitsubishi Denki Kabushiki Kaisha | Circuit for applying selected voltages to dynamic random access memory |
JPH03159267A (ja) * | 1989-11-17 | 1991-07-09 | Fujitsu Ltd | 基準電圧入力回路 |
JPH03297154A (ja) * | 1990-04-17 | 1991-12-27 | Kawasaki Steel Corp | 半導体集積回路 |
JPH0439963A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 半導体装置 |
US6550038B2 (en) | 2000-10-17 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuitry |
JP2005117025A (ja) * | 2003-10-03 | 2005-04-28 | Power Integrations Inc | 高電圧集積回路用のモード選択のための方法と装置 |
JP2011150703A (ja) * | 2003-10-03 | 2011-08-04 | Power Integrations Inc | 高電圧集積回路用のモード選択のための方法と装置 |
Also Published As
Publication number | Publication date |
---|---|
KR870010630A (ko) | 1987-11-30 |
DE3710865A1 (de) | 1987-10-22 |
KR900003833B1 (ko) | 1990-06-02 |
JP2721151B2 (ja) | 1998-03-04 |
US4833341A (en) | 1989-05-23 |
DE3710865C2 (ja) | 1989-03-02 |
US5023476A (en) | 1991-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62232155A (ja) | 半導体集積回路装置 | |
US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
US6285213B1 (en) | Semiconductor integrated circuit device | |
JPH0447591A (ja) | 半導体集積回路装置 | |
KR20040017043A (ko) | 파워-온 리셋 회로 | |
US20030011418A1 (en) | Level shifting circuit | |
KR100662689B1 (ko) | 히스테리시스 콤퍼레이터 및 그것을 이용한 리세트 신호발생 회로 | |
JPH0488518A (ja) | 半導体装置 | |
JP2904276B2 (ja) | 半導体集積回路装置 | |
US7761757B2 (en) | Apparatus and method of setting test mode in semiconductor integrated circuit | |
JPH09204798A (ja) | 信号発生回路 | |
CN114696587A (zh) | 电源监控电路及开关电源 | |
US7626845B2 (en) | Voltage programming switch for one-time-programmable (OTP) memories | |
KR100231139B1 (ko) | 리세트 신호 발생 회로 | |
KR100287185B1 (ko) | 퓨즈의 절단 없이도 퓨즈 절단의 효과를 얻어 반복해서 전압 레벨을 트리밍 할 수 있는 전압 레벨 발생회로 및 이를 이용하여전압 레벨을 트리밍하는 방법 | |
JP2865486B2 (ja) | 半導体記憶装置 | |
CN114257226A (zh) | 一种快速响应的上电下电复位电路 | |
JP3211881B2 (ja) | 半導体記憶装置 | |
JPH03172782A (ja) | 半導体集積回路 | |
JP3091601B2 (ja) | バッファ回路 | |
KR100303995B1 (ko) | 내부전압 강하회로 | |
KR940006505B1 (ko) | 전원전압 변동에 둔감한 티티엘 입력버퍼 | |
JP3106993B2 (ja) | スイッチ回路 | |
KR100306992B1 (ko) | 반도체집적회로에있어서의출력논리설정회로 | |
JPH098644A (ja) | 論理&レベル変換回路及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |