JPS6169368A - 多相チヨツパ装置 - Google Patents

多相チヨツパ装置

Info

Publication number
JPS6169368A
JPS6169368A JP19088784A JP19088784A JPS6169368A JP S6169368 A JPS6169368 A JP S6169368A JP 19088784 A JP19088784 A JP 19088784A JP 19088784 A JP19088784 A JP 19088784A JP S6169368 A JPS6169368 A JP S6169368A
Authority
JP
Japan
Prior art keywords
phase difference
transistors
gate
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19088784A
Other languages
English (en)
Inventor
Hiromichi Kuno
裕道 久野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP19088784A priority Critical patent/JPS6169368A/ja
Publication of JPS6169368A publication Critical patent/JPS6169368A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電気自動車の制御装置において用いられる
ことが多い多相チョッパ装置に関し、特に、チョッパ装
置のスイッチング素子が開放状態で故障した際のフェイ
ルセーフ機口しを備えた多相チョッパ装置に関するもの
である。
〔従来の技術〕
電気自動車のモータの制御回路の一例が第6図に示され
ている(三菱電機技報 昭和42年V。
1.41  No、12  P、1492〜1498「
電動機制御用多相多重サイリスクDCチョッパ」により
公知)。この図において、810が電源を成すバッテリ
、840がモータの電機子、850がモータの界磁コイ
ル、860が界磁用チョッパ、700が電機子用チョッ
パである。
この場合、モータは直流分巻モータで、電機子840お
よび界磁コイル850は、それぞれ電機子用チョッパ7
00および界磁用チョッパ860を介してバッテリ81
0に接続され、この接続回路中には、メインコンタクタ
スイッチ820およびメインヒユーズ830が介挿され
ている。従って、メインコンタクタスイッチ820がオ
ン操作されている状態で、電機子用チョッパ700およ
び界磁用チョッパ860が作動され、電機子840およ
び界磁コイル850に流される電流が調整されることに
よってモータの回転数やトルクを制御できるようになっ
ている。
ところで、電機子用チョッパ700は3相チヨツパであ
り、スイッチング素子としてNPN型トランジスタが3
つ互いに並列接続され、各トランジスタ110〜130
のコレクタ、エミッタ回路には、それぞれリアクトル5
10が接続されて成る。そして、リアクトル510に蓄
えられた電磁エネルギを電機子840に供給するように
、各トランジスタ110〜130とリアクトル510と
の接続点並びに電機子840の一端の間には、それぞれ
ダイオード521〜523が接続され、ダイオード52
1〜523、リアクトル5】0および電機子840の閉
回路が形成されている。また、各トランジスタ110〜
130のベースには、制御回路600が接続され、各ト
ランジスタ110〜130を互いに120度の位相差を
持って導通制御するようになっている。
第7図は、電機子用チョッパ700の各部の電流波形を
示しており、各トランジスタ110〜130のベースに
は、制御回路600からIbl〜Ib3の如く、互いに
120度位相差のパルス電流が供給され、その間トラン
ジスタは導通される。
各トランジスタ110〜130がそれぞれ導通される結
果、リアクトル510には、各トランジスタ110〜1
30に対応してIal〜Ia3の如き電流が流れ、電機
子840には、電流1al〜Ia3が総合されてIaの
如き電流が流れる。従って、各トランジスタ110〜1
30のベースに供給される電流1bl〜Tb3のデユー
ティ比を変えることによって、電機子840に流れる電
流Taをm竪することができる。
〔発明が解決しようとする問題点〕
しかし、ここで、トランジスタ110〜130の一つ、
例えばトランジスタ130が開放状態で故障してしまう
と、第8図のタイムチャー1・で示すように、各トラン
ジスタ110〜130のベースには、制御回路600か
らそれまでと同様にベース電流1bl〜Ib3が供給さ
れていても、電流Ta3が全く流れなくなってしまう。
こうなると、電流1aの脈動が大きくなり、モータはト
ルク変動を生じ、車両は滑らかに走行することができな
くなる。
従って、本発明の目的は、多相チョッパ装置において、
トランジスタ、つまりスイッチング素子が開放状態で故
障した場合のモータ、つまり負荷への供給電流の脈動を
抑えて負荷を滑らかに作動させることにある。
〔問題点を解決するための手段〕
そこで、本発明は、開放状態で故障したスイッチング素
子があるとき、故障したスイッチング素子を除いた残り
のスイッチング素子の導通制御の位相差を、残りのスイ
ッチング素子だけで互いの位相差が均等になるように改
めて設定することを特徴とする。
具体的には、本発明の多相チョッパ装置は、互いに並列
接続されて負荷の電源回路中に介挿されているN個のス
イッチング素子と、N個のスイッチング素子を互いに3
60度/Nの位相差を持って導通させる制御回路と、各
スイッチング素子からの信号を入力するように設けられ
、制御回路によって導通制御されたスイッチング素子が
導通したか否かを検出する検出器と、検出器によってM
個のスイッチング素子の非導通状態が検出されると、制
御回路による残りのスイッチング素子への導通制御の位
相差を360度/ (N−M)とする位相差指令回路と
を備えることを特徴とする。
〔作用〕
開放状態で故障したスイッチング素子があると、それは
検出器によって検出され、残りのスイッチング素子の導
通制御の位相差が、それまでの360度/Nから360
度/ (N−M)とされる。従って、残りのスイッチン
グ素子の作動によって、故障前よりもチョッパの相数が
少なくされるだけで、同様に作動する。
〔実施例〕
以下、本発明の実施例を図面によって説明する。
第1図は、本発明の一実施例を示す電気回路図であり、
第6図の電機子用チョッパ700と同様の3相チヨツパ
装置である。ここで、スイッチング素子であるトランジ
スタ110〜130、リアクトル510およびダイオー
ド521〜523は、接続関係を含めて第6図の電機子
用チョッパ700と全く同一である。
一方、制御回路200は、第6図の制御回路600と同
様に各トランジスタ110〜130にベース電流1bl
〜Ib3を供給して、3つのトランジスタ110〜13
0を互いに120度(360度/3)の位相差を持って
導imさせ、また、各トランジスタ110〜130のコ
レクタ、エミッタ間電圧信号を入力する検出器300が
設けられ、この検出器300では、制御回路200によ
って導通制御されたトランジスタが導通したか否かをコ
レクタ、エミッタ間電圧信号のレベルに基づいて検出す
るようになっている。そして、位相差指令回路400で
は、あるトランジスタが非導通状イ1      態に
あることが検出器300によって検出されると、制御回
路200により残りの2つのトランジスタへの導通制御
の位相差を180度(360度/(3−1))とする。
第2図は、第1図における制御回路200の詳細を示し
ており、クロックジェネレータ201で発生された基本
クロックパルスは、アナログスイッチ202およびアン
ドゲート203を介して分周回路から成るタイマ207
に送り込まれ、ここで、互いに120度位相差の3つの
パルス信号が形成される。そして、3つのパルス信号は
、それぞれオアゲート211〜213およびパルス増幅
器214〜216を介して増幅され、各端子252〜2
54を介してトランジスタ110〜130のベースに供
給される。
また、タイマ207に対して並列にタイマ2゜8が設け
られ、このタイマ208にも、やはりクロックジェネレ
ータ201からのクロックパルスがアナログスイッチ2
02およびアンドゲート204を介して送り込まれ、タ
イマ208では、互いに180度位相差の2つのパルス
信号が形成される。この2つのパルス信号の一方は、ア
ンドゲート221.222を介して、オアゲート211
.2′12に信号を送り、他方はアンドゲート223.
224を介してオアゲート212.213に信号を送る
ようになっている。
そして、各タイマ207.208には、デユーティ指令
発生器206から信号が送り込まれ、各タイマ207.
20Bにおいて発生するパルス信号のデユーティ比を調
整するようになっている。
アナログスイッチ202のゲートには、ロジック回路2
30から信号が送り込まれるようになっており、ロジッ
ク回路230は、アンドゲート231〜234、ノット
ゲート235〜237.239およびオアゲート238
から成り、端子241〜243から入力される信号の少
なくとも2つが論理レベルで「1」レベルとなったとき
、アナログスイッチ202のゲートへの信号を「0」レ
ベルとしてアナログスイッチ202を遮断し、クロック
ジェネレータ201のクロックパルスがアンドゲート2
03.204に出力されないようにするものである。
また、アンドゲート203.204には、端子244か
ら入力される信号がアンドゲート204には直接、アン
ドゲート203にはノットゲート205を介して送り込
まれ、端子244から論理レベルで「0」レベルの信号
が入力されている間は、アンドゲート203が開かれて
アンドゲート204は閉じられ、「1」レベルの信号が
入力されている間は、アンドゲート204が開かれてア
ンドゲート203は閉じられる。従って、端子244か
ら「0」レベルの信号が入力されている間は、クロック
ジェネレータ201で発生されたクロックパルスは、タ
イマ207に送られ、タイマ208には送られない。ま
た、端子244から入力される信号が「1」レベルとな
ると、クロックパルスは、タイマ208に送られ、タイ
マ207には送られなくなる。
さらに、各アンドゲート221〜224には、それぞれ
端子245〜248から入力される信号が送り込まれて
おり、各端子245〜248から「1」レベルの信号を
送り込まれているアンドゲートのみが開き、「0」レベ
ルの信号を送り込まれているアンドゲートは閉じられる
第3図は、第1図における検出器300の詳細を示して
おり、ここで、310〜330は電圧検出回路、340
は遅延回路、357〜359はD型フリップフロップで
ある。電圧検出回路310〜330は、符号310の付
された回路を代表として示すように、ツェナーダイオー
ド311、抵抗312.314、ホトカプラ313など
から成り、端子364〜369を介してトランジスタ1
10〜130のコレクタ、エミッタ間に、ツェナーダイ
オード311、抵抗312、発光ダイオード313aの
直列回路が接続されている。そして、ホトトランジスタ
313bのコレクタ、エミッタは抵抗314を介して、
電源(図示せず)に接続され、このホトトランジスタ3
13bのコレクタ電圧が検出信号として取り出される。
従って、トランジスタ110が導通しているときは、端
子3、      64.365間の電圧は低く、発光
ダイオード313aが発光せず、ホトトランジスタ31
3bは非導通であるため、検出信号は論理レベル「1」
の信号となるが、トランジスタ110が非導通のときは
、それぞれ逆になって検出信号は「0」レベルとなる。
各電圧検出回路310〜330の検出信号は、ノットゲ
ート351〜353およびアンドゲート354〜356
を介してフリップフロップ357〜359のCP端子に
送り込まれている。そして、各フリップフロップ357
〜359は、そのD端子が電源(図示せず)に接続され
、PR端子およびCL端子が接地されており、一旦、C
P端子に「1」レベルの信号が送り込まれると、その後
継続してQ端子に「l」レベルの信号を発生するもので
、Q端子は、端子370〜372から信号を出力するよ
うになっている。
一方、遅延回路340は、第2図の端子249〜251
および第3図の端子361〜363を介して第2図のタ
イマ207からの3つのパルス信号を入力し、これらの
パルス信号のプラスエツジのめを短時間遅延して、アン
ドゲート354〜356に送り込むようになっており、
遅延回路340は、3つの信号に対応して3つの積分回
路を構成するように、それぞれ抵抗、コンデンサが組み
合わされて成り、各抵抗にはダイオードが並列接続され
ている。
従って、各トランジスタ110〜130のベースにタイ
マ207からパルス信号が供給されているときに、トラ
ンジスタ110〜130が導通せず、非導通のままであ
ると、電圧検出回路310〜330からは検出信号とし
て「0」レベルの信号が発生され、一方、遅延回路34
0からは、タイマ207のパルス信号よりも若干遅れて
アンドゲート354〜356に「1」レベルの信号が送
り込まれ、アンドゲート354〜356を開く。
電圧検出回路310〜330からの検出信号は、ノット
ゲート351〜353で論理を反転されて「1」レベル
とされるため、この信号は、アンドゲート354〜35
6を介してフリップフロップ357〜359のCP端子
に送り込まれて、フリツブフロップ357〜359のQ
端子から「1」レベルの信号を発生させる。
トランジスタ110〜130が導通しているききには、
電圧検出回路310〜330の検出信号は「1」レベル
となり、これがノットゲート351〜353で反転され
ると、rOJレベルの信号となるため、フリップフロッ
プ357〜359のCP端子には、「1」レベルの信号
が送り込、まれず、また、トランジスタ110〜130
が非導通であっても、トランジスタ110〜130のベ
ースにタイマ207からパルス信号が供給されていない
ときには、遅延回路340がらアンドゲート354〜3
56に「1」レベルの信号が送り込まれないため、やは
りフリップフロップ357〜359のCP端子には、「
1」レベルの信号が送り込まれず、Q端子からは「1」
レベルの信号は発生されず、「0」レベルのままとなる
第4図は、第1図における位相差指令回路4゜Oの詳細
を示しており、ここで、405〜407.409は、そ
れぞれ4個づつのトランスミソションゲートの群である
。トランスミッションゲートは、言わば双方向スイッチ
であり、非反転側ゲートに論理レベル「1」の信号が印
加されたとき、あるいは反転側ゲートに論理レベル「0
」の信号が印加されたとき導通され、その他のときは非
導通とされて出力インピーダンスが高くされる素子であ
る。
トランスミッションゲー ト群405は、ノットゲート
402とともに組み合わされて、端子415に「1」レ
ベルの信号が入力されたとき、端子411〜414から
それぞれroj、Ill、「0」、「1」の信号を出力
するようにされ、また、トランスミッションゲート群4
06は、ノットゲート403とともに組み合わされて、
端子416に「1」レベルの信号が入力されたとき、端
子411〜414からそれぞれ「1」、「0」、「0」
、「1」の信号を出力するようにされ、さらに、トラン
スミッションゲート群407は、ノットゲート404と
ともに組み合わされて、端子417に「1」レベルの信
号が入力されたとき、端子411〜414からそれぞれ
「1」、「0」、「1」、「0」の信号を出力するよう
にされている。
一方、トランスミッションゲート群409は、オアゲー
1−408とともに組み合わされて、端子415〜41
7の全てに「0」レベルの信号が入力されているときに
、端子411〜414の全てに「0」レベルの信号を出
力させるようにされている。
ところで、端子415〜417は、第3図の端子370
〜372に接続され、端子411〜414は、第2図の
端子245〜248に接続されている。そして、端子4
15〜417に入力される信号は、そのまま端子419
〜421を介して第2図の端子241〜243に送り込
まれるとともに、オアゲート401を介して端子41B
から第2図の端子244に送り込まれる。
次に作用を説明する。
いま、トランジスタ110〜130がいずれも正常に作
動する状態にあり、検出器300のフリップフロップ3
57〜359から「0」レベルのfil) 信号が発生されているときには、位相差指令回路400
のトランスミッションゲート群409によって制御回路
200のアンドゲート221〜224には、rOJレベ
ルの信号が送り込まれ、さらに、位相差指令回路400
のオアゲート40】を介して制御回路200のアンドゲ
ート204に「0ルベルの信号が送り込まれるため、タ
イマ208は作動せず、タイマ207が作動されて、第
7図のIbl〜Ib3と同様の120度位相差のパルス
il[がトランジスタ110〜130のベースに供給さ
れ、負荷(図示せず)には、第7図のIaと同様の電流
が流される。このとき、制御回路200の端子241〜
243に入力される信号も「0」レベルであるため、ロ
ジック回路230は、アナログスイッチ202のゲート
に「1」レベルの信号を供給して、アナログスイッチ2
02を導通状態にしている。
しかし、トランジスタ130が故障して、制御回路20
0のパルス増幅器216からベース電流Ib3が供給さ
れてもトランジスタ130が導通Ib せず、非導通のままとなると、検出器300の電圧検出
回路330は検出信号として「l」レベルの信号を発生
し、フリップフロップ359は、Q端子から「1」レベ
ルの信号を発生するため、位相差指令回路400のオア
ゲート401を介して制御回路200のアンドゲート2
04に「1」レベルの信号、さらに、ノットゲート20
5を介してアンドゲート203に「0」レベルの信号を
送り、タイマ207の作動を停止して、タイマ208を
作動させる。同時に位相差指令回路400のトランスミ
ッションゲート群407によって制御回路200のアン
ドゲート221〜224にそれぞれ「1」、「0」、「
1」、「0」のレベルの信号が送り込まれ、タイマ20
8からの位相差180度の2つのパルス信号がアンドゲ
ート221.223およびオアゲート211.212を
介してパルス増@器214.215からトランジスタ1
10.120のベースに供給される。そして、アンドゲ
ート222.224が閉じられるため、トランジスタ1
30にはベース電流Ib3が供給されず、ベース電流I
b3を供給するための無駄な電力消費を避けることがで
きる。
第5図は、このときの各部の電流波形を示しており、ト
ランジスタ110.120のベース電流Ibl、Ib2
は、互いの位相差が180度のパルス電流となり、トラ
ンジスタ1300ベース電流1b3は全く流れないこと
がわかる。従って、Ia1〜Ia3、Iaは、第5図の
如くとなり、負荷に供給される電流であるIaは、第8
図に示される従来の場合に比べて脈動が少なくなってい
ることがわかる。
トランジスタ110,120が故障した場合も、トラン
ジスタ130が故障した場合と同様であり、検出器30
0の電圧検出回路310.320によってトランジスタ
110.120の非導通状態が検出されて、故障したト
ランジスタを除くトランジスタのベースに180度位相
差のベース電流が供給される。
ところで、故障のトランジスタが2つとなると、′□ 
       検出器300の2つのフリップフロップ
が「1」レベルの信号を発生して、制御回路200のロ
ジック回路230に送り込まれる信号の2つが「1」レ
ベルの信号となるため、ロジック回路230からアナロ
グスイッチ202のゲートへは「0」レベルの信号が送
り込まれ、アナログスイッチ202を遮断する。従って
、このときは、チョッパ装置の作動が停止卜され、一つ
のトランジスタのみの導通作動による負荷の断続的な作
動が防止される。
以上、本発明の特定の実施例について説明したが、本発
明は、この実施例に限定されるものではなく、特許請求
の範囲に記載の範囲内で種々の実施態様が包含されるも
のであり、例えば、チョッパの相数は、3相に限らず、
一般的にN相の多相であることができる。また、スイッ
チング素子は、号イリスタでも良い。
〔発明の効果〕
本発明によれば、多相チョッパ装置におけるスイッチン
グ素子のうちで、開放状態のまま故障するものがあって
も、それを検出して、故障したスイツチング素子を除く
、残りのスイッチング素子の導通制御の位相差を、残り
のスイッチング素子だけで互いの位相差が均等になるよ
うに設定するので、故障したスイッチング素子が導通し
ないことによって、負荷への電流が脈動することを最小
限に抑えることができ、負荷を滑らかに作動することが
できる。
【図面の簡単な説明】
第1図は、本発明の一実施例の電気回路図、第2図は、
第1図の制御回路の詳細を示す電気回路図、第3図は、
第1図の検出器の詳細を示す電気回路図、第4図は、第
1図の位相差指令回路の詳細を示す電気回路図、第5図
は、第1図における各部の電流波形を示すタイムチャー
ト、第6図は、本発明の従来例を示す電気回路図、第7
図および第8図は、第6図における各部の電流波形を示
すタイムチャートである。 110〜130−−−−−− )ランジスタ(スイッチ
ング素子) 200−−−−−一制御回路 300−−−−一検出器 400−−−一位相差指令回路

Claims (1)

  1. 【特許請求の範囲】 1、互いに並列接続されて負荷の電源回路中に介挿され
    ているN個のスイッチング素子と、N個のスイッチング
    素子を互いに360度/Nの位相差を持って導通させる
    制御回路と、 各スイッチング素子からの信号を入力するように設けら
    れ、制御回路によって導通制御されたスイッチング素子
    が導通したか否かを検出する検出器と、 検出器によってM個のスイッチング素子の非導通状態が
    検出されると、制御回路による残りのスイッチング素子
    への導通制御の位相差を360度/(N−M)とする位
    相差指令回路と、 を備える多相チョッパ装置。
JP19088784A 1984-09-12 1984-09-12 多相チヨツパ装置 Pending JPS6169368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19088784A JPS6169368A (ja) 1984-09-12 1984-09-12 多相チヨツパ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19088784A JPS6169368A (ja) 1984-09-12 1984-09-12 多相チヨツパ装置

Publications (1)

Publication Number Publication Date
JPS6169368A true JPS6169368A (ja) 1986-04-09

Family

ID=16265393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19088784A Pending JPS6169368A (ja) 1984-09-12 1984-09-12 多相チヨツパ装置

Country Status (1)

Country Link
JP (1) JPS6169368A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63112235A (ja) * 1986-10-29 1988-05-17 Fuji Electric Co Ltd 回生電力吸収装置の運転方法
JPH0195623A (ja) * 1987-10-08 1989-04-13 Koito Ind Ltd 高圧用スイツチング装置
JP2012050207A (ja) * 2010-08-25 2012-03-08 Denso Corp マルチフェーズ型dc/dcコンバータ回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138865A (en) * 1981-02-18 1982-08-27 Mitsubishi Electric Corp Polyphase parallel chopper controlling device
JPS5858863A (ja) * 1981-10-01 1983-04-07 Nec Corp スイツチド・キヤパシタ変成器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57138865A (en) * 1981-02-18 1982-08-27 Mitsubishi Electric Corp Polyphase parallel chopper controlling device
JPS5858863A (ja) * 1981-10-01 1983-04-07 Nec Corp スイツチド・キヤパシタ変成器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63112235A (ja) * 1986-10-29 1988-05-17 Fuji Electric Co Ltd 回生電力吸収装置の運転方法
JPH0777859B2 (ja) * 1986-10-29 1995-08-23 富士電機株式会社 回生電力吸収装置の運転方法
JPH0195623A (ja) * 1987-10-08 1989-04-13 Koito Ind Ltd 高圧用スイツチング装置
JP2012050207A (ja) * 2010-08-25 2012-03-08 Denso Corp マルチフェーズ型dc/dcコンバータ回路

Similar Documents

Publication Publication Date Title
JP2004507999A (ja) バング・バング制御を組み込んだインターリーブ方式電力変換器
JP2717542B2 (ja) Mosトランジスタブリッジを制御するための回路と方法
JPS6169368A (ja) 多相チヨツパ装置
US8937450B2 (en) Motor driving system and motor system
US4145647A (en) Arrangement for controlling the speed and rotary direction of a three-phase asynchronous motor
US11368147B2 (en) Gate drive circuit
CN113383493A (zh) 用于传输控制信号的电路布置、功率转换器和车辆
JP2624524B2 (ja) 電動機の過負荷検出装置
CN217545928U (zh) 一种电机工作状态切换控制电路
CN219247699U (zh) 三相桥臂驱动电路、三相逆变器、电路板及电子设备
JP2681394B2 (ja) Pwm制御装置
CN113983664A (zh) 空调器及其控制方法、计算机可读存储介质
KR910000096B1 (ko) 유도 전동기의 역률 개선장치
JPH11332288A (ja) モータ駆動回路
JPH09331629A (ja) Dcチョッパ回路によるモータ制御時の電流制限構造
US7015668B2 (en) Method for commutating an electronically commutated motor and motor for carrying out said method
JPH0274196A (ja) 電磁駆動手段の駆動回路
JPH0145201Y2 (ja)
JP2995919B2 (ja) モータの速度制御装置
EP1681763A1 (en) Universal device for DC motor speed control
JPH0239196B2 (ja)
CN115622472A (zh) 直通放电控制电路、车辆驱动模块和汽车
KR900009637Y1 (ko) 이중전압에 의한 스텝모터 구동회로
JPH06335260A (ja) Pwm波形制御用マイクロコンピュータ
JPS61173679A (ja) トランジスタインバ−タの制御回路