JPS6169368A - Polyphase chopper - Google Patents

Abstract

PURPOSE:To suppress the pulsation of a supply current and to smoothly operate a load by setting the conduction control phase difference of the remaining element except a switching element which is defective in an open state so that the phase difference between the remaining elements becomes uniform. CONSTITUTION:An armature 3-phase chopper is composed of transistors 110-130 of switching elements, a reactor 510 and diodes 521-523, its control circuit 200 supplies base currents Ib1-Ib3 to conduct three transistors 110-130 in the phase difference of 120 deg. from each other. A detector 300 is provided to detect whether the transistors controlled to be conducted by the controller 200 is conducted or not. Thus, when the nonconduction is detected, the remaining 2 transistors except the nonconductive state are controlled to be conducted at 180 deg. of phase difference by a phase difference instructing circuit 400.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電気自動車の制御装置において用いられる
ことが多い多相チョッパ装置に関し、特に、チョッパ装
置のスイッチング素子が開放状態で故障した際のフェイ
ルセーフ機口しを備えた多相チョッパ装置に関するもの
である。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a multiphase chopper device often used in electric vehicle control devices, and in particular, to a multiphase chopper device that is often used in electric vehicle control devices, and in particular to a multiphase chopper device that is used when a switching element of the chopper device fails in an open state. The present invention relates to a multiphase chopper device equipped with a fail-safe machine mouth.

〔従来の技術〕[Conventional technology]

電気自動車のモータの制御回路の一例が第６図に示され
ている（三菱電機技報　昭和４２年Ｖ。An example of a control circuit for an electric vehicle motor is shown in Fig. 6 (Mitsubishi Electric Technical Report, 1964 V).

１．４１　　Ｎｏ、１２　　Ｐ、１４９２〜１４９８「
電動機制御用多相多重サイリスクＤＣチョッパ」により
公知）。この図において、８１０が電源を成すバッテリ
、８４０がモータの電機子、８５０がモータの界磁コイ
ル、８６０が界磁用チョッパ、７００が電機子用チョッ
パである。1.41 No, 12 P, 1492-1498
known as "Multiphase Multi-Sirisk DC Chopper for Motor Control"). In this figure, 810 is a battery serving as a power source, 840 is a motor armature, 850 is a field coil of the motor, 860 is a field chopper, and 700 is an armature chopper.

この場合、モータは直流分巻モータで、電機子８４０お
よび界磁コイル８５０は、それぞれ電機子用チョッパ７
００および界磁用チョッパ８６０を介してバッテリ８１
０に接続され、この接続回路中には、メインコンタクタ
スイッチ８２０およびメインヒユーズ８３０が介挿され
ている。従って、メインコンタクタスイッチ８２０がオ
ン操作されている状態で、電機子用チョッパ７００およ
び界磁用チョッパ８６０が作動され、電機子８４０およ
び界磁コイル８５０に流される電流が調整されることに
よってモータの回転数やトルクを制御できるようになっ
ている。In this case, the motor is a DC shunt motor, and the armature 840 and field coil 850 are each provided by an armature chopper 7.
00 and the battery 81 via the field chopper 860.
0, and a main contactor switch 820 and a main fuse 830 are inserted in this connection circuit. Therefore, while the main contactor switch 820 is turned on, the armature chopper 700 and the field chopper 860 are operated, and the current flowing through the armature 840 and the field coil 850 is adjusted, thereby controlling the motor. It is possible to control the rotation speed and torque.

ところで、電機子用チョッパ７００は３相チヨツパであ
り、スイッチング素子としてＮＰＮ型トランジスタが３
つ互いに並列接続され、各トランジスタ１１０〜１３０
のコレクタ、エミッタ回路には、それぞれリアクトル５
１０が接続されて成る。そして、リアクトル５１０に蓄
えられた電磁エネルギを電機子８４０に供給するように
、各トランジスタ１１０〜１３０とリアクトル５１０と
の接続点並びに電機子８４０の一端の間には、それぞれ
ダイオード５２１〜５２３が接続され、ダイオード５２
１〜５２３、リアクトル５】０および電機子８４０の閉
回路が形成されている。また、各トランジスタ１１０〜
１３０のベースには、制御回路６００が接続され、各ト
ランジスタ１１０〜１３０を互いに１２０度の位相差を
持って導通制御するようになっている。By the way, the armature chopper 700 is a three-phase chopper, and three NPN transistors are used as switching elements.
The transistors 110 to 130 are connected in parallel to each other.
The collector and emitter circuits each have a reactor 5.
10 are connected. Diodes 521 to 523 are connected between the connection point between each transistor 110 to 130 and the reactor 510 and one end of the armature 840 so as to supply the electromagnetic energy stored in the reactor 510 to the armature 840. and diode 52
1 to 523, a reactor 5]0, and an armature 840 form a closed circuit. In addition, each transistor 110~
A control circuit 600 is connected to the base of the transistor 130 to control conduction of each transistor 110 to 130 with a phase difference of 120 degrees.

第７図は、電機子用チョッパ７００の各部の電流波形を
示しており、各トランジスタ１１０〜１３０のベースに
は、制御回路６００からＩｂｌ〜Ｉｂ３の如く、互いに
１２０度位相差のパルス電流が供給され、その間トラン
ジスタは導通される。FIG. 7 shows the current waveforms of each part of the armature chopper 700, and pulse currents with a phase difference of 120 degrees are supplied from the control circuit 600 to the bases of the respective transistors 110 to 130, such as Ibl to Ib3. during which the transistor is turned on.

各トランジスタ１１０〜１３０がそれぞれ導通される結
果、リアクトル５１０には、各トランジスタ１１０〜１
３０に対応してＩａｌ〜Ｉａ３の如き電流が流れ、電機
子８４０には、電流１ａｌ〜Ｉａ３が総合されてＩａの
如き電流が流れる。従って、各トランジスタ１１０〜１
３０のベースに供給される電流１ｂｌ〜Ｔｂ３のデユー
ティ比を変えることによって、電機子８４０に流れる電
流Ｔａをｍ竪することができる。As a result of each of the transistors 110 to 130 being made conductive, each of the transistors 110 to 130 is connected to the reactor 510.
30, currents such as Ial to Ia3 flow through the armature 840, and a current such as Ia flows through the armature 840 by combining the currents 1al to Ia3. Therefore, each transistor 110-1
By changing the duty ratio of the currents 1bl to Tb3 supplied to the base of the armature 30, the current Ta flowing through the armature 840 can be reduced by m.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、ここで、トランジスタ１１０〜１３０の一つ、
例えばトランジスタ１３０が開放状態で故障してしまう
と、第８図のタイムチャー１・で示すように、各トラン
ジスタ１１０〜１３０のベースには、制御回路６００か
らそれまでと同様にベース電流１ｂｌ〜Ｉｂ３が供給さ
れていても、電流Ｔａ３が全く流れなくなってしまう。However, here, one of the transistors 110 to 130,
For example, if the transistor 130 fails in an open state, as shown by time chart 1 in FIG. Even if the current Ta3 is supplied, the current Ta3 stops flowing at all.

こうなると、電流１ａの脈動が大きくなり、モータはト
ルク変動を生じ、車両は滑らかに走行することができな
くなる。In this case, the pulsation of the current 1a becomes large, the torque of the motor fluctuates, and the vehicle cannot run smoothly.

従って、本発明の目的は、多相チョッパ装置において、
トランジスタ、つまりスイッチング素子が開放状態で故
障した場合のモータ、つまり負荷への供給電流の脈動を
抑えて負荷を滑らかに作動させることにある。Therefore, an object of the present invention is to provide a multiphase chopper device with
The purpose is to suppress ripples in the current supplied to the motor, or load, in the event that a transistor, or switching element, fails due to an open state, thereby allowing the load to operate smoothly.

〔問題点を解決するための手段〕[Means for solving problems]

そこで、本発明は、開放状態で故障したスイッチング素
子があるとき、故障したスイッチング素子を除いた残り
のスイッチング素子の導通制御の位相差を、残りのスイ
ッチング素子だけで互いの位相差が均等になるように改
めて設定することを特徴とする。Therefore, when there is a switching element that has failed in an open state, the phase difference of the conduction control of the remaining switching elements other than the failed switching element can be equalized by using only the remaining switching elements. The feature is that it can be set again.

具体的には、本発明の多相チョッパ装置は、互いに並列
接続されて負荷の電源回路中に介挿されているＮ個のス
イッチング素子と、Ｎ個のスイッチング素子を互いに３
６０度／Ｎの位相差を持って導通させる制御回路と、各
スイッチング素子からの信号を入力するように設けられ
、制御回路によって導通制御されたスイッチング素子が
導通したか否かを検出する検出器と、検出器によってＭ
個のスイッチング素子の非導通状態が検出されると、制
御回路による残りのスイッチング素子への導通制御の位
相差を３６０度／　（Ｎ−Ｍ）とする位相差指令回路と
を備えることを特徴とする。Specifically, the multiphase chopper device of the present invention includes N switching elements that are connected in parallel to each other and inserted into the power supply circuit of the load, and
A control circuit that conducts with a phase difference of 60 degrees/N, and a detector that is provided to input signals from each switching element and detects whether or not the switching element whose conduction is controlled by the control circuit is conductive. and M by the detector
and a phase difference command circuit that sets a phase difference of 360 degrees/(N-M) for conduction control of the remaining switching elements by the control circuit when the non-conduction state of one of the switching elements is detected. do.

〔作用〕[Effect]

開放状態で故障したスイッチング素子があると、それは
検出器によって検出され、残りのスイッチング素子の導
通制御の位相差が、それまでの３６０度／Ｎから３６０
度／　（Ｎ−Ｍ）とされる。従って、残りのスイッチン
グ素子の作動によって、故障前よりもチョッパの相数が
少なくされるだけで、同様に作動する。If there is a switching element that has failed in the open state, it will be detected by the detector, and the phase difference of the conduction control of the remaining switching elements will change from the previous 360 degrees/N to 360 degrees/N.
degrees/(N-M). Therefore, by operating the remaining switching elements, the number of chopper phases is reduced compared to before the failure, and the chopper operates in the same manner.

〔実施例〕〔Example〕

以下、本発明の実施例を図面によって説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第１図は、本発明の一実施例を示す電気回路図であり、
第６図の電機子用チョッパ７００と同様の３相チヨツパ
装置である。ここで、スイッチング素子であるトランジ
スタ１１０〜１３０、リアクトル５１０およびダイオー
ド５２１〜５２３は、接続関係を含めて第６図の電機子
用チョッパ７００と全く同一である。FIG. 1 is an electrical circuit diagram showing one embodiment of the present invention,
This is a three-phase chopper device similar to the armature chopper 700 shown in FIG. Here, transistors 110 to 130, reactor 510, and diodes 521 to 523, which are switching elements, are completely the same as armature chopper 700 in FIG. 6, including connection relationships.

一方、制御回路２００は、第６図の制御回路６００と同
様に各トランジスタ１１０〜１３０にベース電流１ｂｌ
〜Ｉｂ３を供給して、３つのトランジスタ１１０〜１３
０を互いに１２０度（３６０度／３）の位相差を持って
導ｉｍさせ、また、各トランジスタ１１０〜１３０のコ
レクタ、エミッタ間電圧信号を入力する検出器３００が
設けられ、この検出器３００では、制御回路２００によ
って導通制御されたトランジスタが導通したか否かをコ
レクタ、エミッタ間電圧信号のレベルに基づいて検出す
るようになっている。そして、位相差指令回路４００で
は、あるトランジスタが非導通状イ１　　　　　　態に
あることが検出器３００によって検出されると、制御回
路２００により残りの２つのトランジスタへの導通制御
の位相差を１８０度（３６０度／（３−１））とする。On the other hand, the control circuit 200 supplies each transistor 110 to 130 with a base current of 1 bl, similar to the control circuit 600 in FIG.
~Ib3 to supply three transistors 110-13
0 with a phase difference of 120 degrees (360 degrees/3) from each other, and a detector 300 is provided which inputs a voltage signal between the collector and emitter of each transistor 110 to 130. Whether or not the transistor whose conduction is controlled by the control circuit 200 is conductive is detected based on the level of the collector-emitter voltage signal. In the phase difference command circuit 400, when the detector 300 detects that a certain transistor is in the non-conducting state, the control circuit 200 sets the phase difference of conduction control to the remaining two transistors to 180 degrees. (360 degrees/(3-1)).

第２図は、第１図における制御回路２００の詳細を示し
ており、クロックジェネレータ２０１で発生された基本
クロックパルスは、アナログスイッチ２０２およびアン
ドゲート２０３を介して分周回路から成るタイマ２０７
に送り込まれ、ここで、互いに１２０度位相差の３つの
パルス信号が形成される。そして、３つのパルス信号は
、それぞれオアゲート２１１〜２１３およびパルス増幅
器２１４〜２１６を介して増幅され、各端子２５２〜２
５４を介してトランジスタ１１０〜１３０のベースに供
給される。FIG. 2 shows the details of the control circuit 200 in FIG.
Here, three pulse signals having a phase difference of 120 degrees from each other are formed. Then, the three pulse signals are amplified via OR gates 211 to 213 and pulse amplifiers 214 to 216, respectively, and each terminal 252 to 2
54 to the bases of transistors 110-130.

また、タイマ２０７に対して並列にタイマ２゜８が設け
られ、このタイマ２０８にも、やはりクロックジェネレ
ータ２０１からのクロックパルスがアナログスイッチ２
０２およびアンドゲート２０４を介して送り込まれ、タ
イマ２０８では、互いに１８０度位相差の２つのパルス
信号が形成される。この２つのパルス信号の一方は、ア
ンドゲート２２１．２２２を介して、オアゲート２１１
．２′１２に信号を送り、他方はアンドゲート２２３．
２２４を介してオアゲート２１２．２１３に信号を送る
ようになっている。Further, a timer 2.8 is provided in parallel to the timer 207, and this timer 208 also receives clock pulses from the clock generator 201 from the analog switch 2.
02 and the AND gate 204, and the timer 208 forms two pulse signals with a phase difference of 180 degrees from each other. One of these two pulse signals is passed through AND gates 221 and 222 to OR gate 211.
．． 2'12, and the other is an AND gate 223.
224 to the OR gates 212 and 213.

そして、各タイマ２０７．２０８には、デユーティ指令
発生器２０６から信号が送り込まれ、各タイマ２０７．
２０Ｂにおいて発生するパルス信号のデユーティ比を調
整するようになっている。A signal is sent from the duty command generator 206 to each timer 207.208, and each timer 207.208 receives a signal from the duty command generator 206.
The duty ratio of the pulse signal generated at 20B is adjusted.

アナログスイッチ２０２のゲートには、ロジック回路２
３０から信号が送り込まれるようになっており、ロジッ
ク回路２３０は、アンドゲート２３１〜２３４、ノット
ゲート２３５〜２３７．２３９およびオアゲート２３８
から成り、端子２４１〜２４３から入力される信号の少
なくとも２つが論理レベルで「１」レベルとなったとき
、アナログスイッチ２０２のゲートへの信号を「０」レ
ベルとしてアナログスイッチ２０２を遮断し、クロック
ジェネレータ２０１のクロックパルスがアンドゲート２
０３．２０４に出力されないようにするものである。A logic circuit 2 is connected to the gate of the analog switch 202.
30, and the logic circuit 230 includes AND gates 231 to 234, NOT gates 235 to 237, 239, and OR gate 238.
When at least two of the signals input from the terminals 241 to 243 have a logic level of "1", the signal to the gate of the analog switch 202 is set to the "0" level, and the analog switch 202 is cut off. The clock pulse of the generator 201 is the AND gate 2
This is to prevent it from being output on 03.204.

また、アンドゲート２０３．２０４には、端子２４４か
ら入力される信号がアンドゲート２０４には直接、アン
ドゲート２０３にはノットゲート２０５を介して送り込
まれ、端子２４４から論理レベルで「０」レベルの信号
が入力されている間は、アンドゲート２０３が開かれて
アンドゲート２０４は閉じられ、「１」レベルの信号が
入力されている間は、アンドゲート２０４が開かれてア
ンドゲート２０３は閉じられる。従って、端子２４４か
ら「０」レベルの信号が入力されている間は、クロック
ジェネレータ２０１で発生されたクロックパルスは、タ
イマ２０７に送られ、タイマ２０８には送られない。ま
た、端子２４４から入力される信号が「１」レベルとな
ると、クロックパルスは、タイマ２０８に送られ、タイ
マ２０７には送られなくなる。In addition, a signal input from the terminal 244 is directly sent to the AND gate 204 and sent to the AND gate 203 via the NOT gate 205. While a signal is being input, the AND gate 203 is open and the AND gate 204 is closed, and while a "1" level signal is being input, the AND gate 204 is open and the AND gate 203 is closed. . Therefore, while a "0" level signal is being input from the terminal 244, the clock pulses generated by the clock generator 201 are sent to the timer 207 and not to the timer 208. Further, when the signal inputted from the terminal 244 reaches the "1" level, the clock pulse is sent to the timer 208 and is no longer sent to the timer 207.

さらに、各アンドゲート２２１〜２２４には、それぞれ
端子２４５〜２４８から入力される信号が送り込まれて
おり、各端子２４５〜２４８から「１」レベルの信号を
送り込まれているアンドゲートのみが開き、「０」レベ
ルの信号を送り込まれているアンドゲートは閉じられる
。Further, signals input from terminals 245 to 248 are sent to each AND gate 221 to 224, respectively, and only the AND gate to which a "1" level signal is sent from each terminal 245 to 248 is opened. The AND gate to which a "0" level signal is fed is closed.

第３図は、第１図における検出器３００の詳細を示して
おり、ここで、３１０〜３３０は電圧検出回路、３４０
は遅延回路、３５７〜３５９はＤ型フリップフロップで
ある。電圧検出回路３１０〜３３０は、符号３１０の付
された回路を代表として示すように、ツェナーダイオー
ド３１１、抵抗３１２．３１４、ホトカプラ３１３など
から成り、端子３６４〜３６９を介してトランジスタ１
１０〜１３０のコレクタ、エミッタ間に、ツェナーダイ
オード３１１、抵抗３１２、発光ダイオード３１３ａの
直列回路が接続されている。そして、ホトトランジスタ
３１３ｂのコレクタ、エミッタは抵抗３１４を介して、
電源（図示せず）に接続され、このホトトランジスタ３
１３ｂのコレクタ電圧が検出信号として取り出される。FIG. 3 shows details of the detector 300 in FIG. 1, where 310 to 330 are voltage detection circuits, 340
is a delay circuit, and 357 to 359 are D-type flip-flops. The voltage detection circuits 310 to 330 are made up of a Zener diode 311, a resistor 312, 314, a photocoupler 313, etc., and are connected to a transistor 1 via terminals 364 to 369.
A series circuit of a Zener diode 311, a resistor 312, and a light emitting diode 313a is connected between the collectors and emitters of the transistors 10 to 130. The collector and emitter of the phototransistor 313b are connected via a resistor 314,
This phototransistor 3 is connected to a power source (not shown).
The collector voltage of 13b is taken out as a detection signal.

従って、トランジスタ１１０が導通しているときは、端
子３、　　　　　　６４．３６５間の電圧は低く、発光
ダイオード３１３ａが発光せず、ホトトランジスタ３１
３ｂは非導通であるため、検出信号は論理レベル「１」
の信号となるが、トランジスタ１１０が非導通のときは
、それぞれ逆になって検出信号は「０」レベルとなる。Therefore, when the transistor 110 is conductive, the voltage between the terminals 3 and 64.365 is low, the light emitting diode 313a does not emit light, and the phototransistor 31
Since 3b is non-conductive, the detection signal is at logic level "1"
However, when the transistor 110 is non-conductive, the detection signals are reversed and the detection signals are at the "0" level.

各電圧検出回路３１０〜３３０の検出信号は、ノットゲ
ート３５１〜３５３およびアンドゲート３５４〜３５６
を介してフリップフロップ３５７〜３５９のＣＰ端子に
送り込まれている。そして、各フリップフロップ３５７
〜３５９は、そのＤ端子が電源（図示せず）に接続され
、ＰＲ端子およびＣＬ端子が接地されており、一旦、Ｃ
Ｐ端子に「１」レベルの信号が送り込まれると、その後
継続してＱ端子に「ｌ」レベルの信号を発生するもので
、Ｑ端子は、端子３７０〜３７２から信号を出力するよ
うになっている。The detection signals of each voltage detection circuit 310-330 are transmitted through NOT gates 351-353 and AND gates 354-356.
The signals are sent to the CP terminals of flip-flops 357 to 359 via . And each flip-flop 357
~359, its D terminal is connected to a power supply (not shown), its PR terminal and CL terminal are grounded, and once the C
When a "1" level signal is sent to the P terminal, a "L" level signal is continuously generated at the Q terminal, and the Q terminal outputs signals from terminals 370 to 372. There is.

一方、遅延回路３４０は、第２図の端子２４９〜２５１
および第３図の端子３６１〜３６３を介して第２図のタ
イマ２０７からの３つのパルス信号を入力し、これらの
パルス信号のプラスエツジのめを短時間遅延して、アン
ドゲート３５４〜３５６に送り込むようになっており、
遅延回路３４０は、３つの信号に対応して３つの積分回
路を構成するように、それぞれ抵抗、コンデンサが組み
合わされて成り、各抵抗にはダイオードが並列接続され
ている。On the other hand, the delay circuit 340 has terminals 249 to 251 in FIG.
The three pulse signals from the timer 207 in FIG. 2 are inputted through the terminals 361 to 363 in FIG. It looks like this,
The delay circuit 340 is composed of a combination of resistors and capacitors so as to form three integrating circuits corresponding to three signals, and a diode is connected in parallel to each resistor.

従って、各トランジスタ１１０〜１３０のベースにタイ
マ２０７からパルス信号が供給されているときに、トラ
ンジスタ１１０〜１３０が導通せず、非導通のままであ
ると、電圧検出回路３１０〜３３０からは検出信号とし
て「０」レベルの信号が発生され、一方、遅延回路３４
０からは、タイマ２０７のパルス信号よりも若干遅れて
アンドゲート３５４〜３５６に「１」レベルの信号が送
り込まれ、アンドゲート３５４〜３５６を開く。Therefore, when a pulse signal is supplied from the timer 207 to the base of each transistor 110 to 130, if the transistors 110 to 130 do not conduct and remain non-conductive, the voltage detection circuits 310 to 330 output a detection signal. A “0” level signal is generated as a signal, while the delay circuit 34
From 0, a "1" level signal is sent to the AND gates 354 to 356 slightly later than the pulse signal of the timer 207, and the AND gates 354 to 356 are opened.

電圧検出回路３１０〜３３０からの検出信号は、ノット
ゲート３５１〜３５３で論理を反転されて「１」レベル
とされるため、この信号は、アンドゲート３５４〜３５
６を介してフリップフロップ３５７〜３５９のＣＰ端子
に送り込まれて、フリツブフロップ３５７〜３５９のＱ
端子から「１」レベルの信号を発生させる。Since the detection signals from the voltage detection circuits 310 to 330 are inverted in logic by the NOT gates 351 to 353 and set to the "1" level, this signal is applied to the AND gates 354 to 35.
6 to the CP terminals of the flip-flops 357-359, and the Q of the flip-flops 357-359.
Generates a “1” level signal from the terminal.

トランジスタ１１０〜１３０が導通しているききには、
電圧検出回路３１０〜３３０の検出信号は「１」レベル
となり、これがノットゲート３５１〜３５３で反転され
ると、ｒＯＪレベルの信号となるため、フリップフロッ
プ３５７〜３５９のＣＰ端子には、「１」レベルの信号
が送り込、まれず、また、トランジスタ１１０〜１３０
が非導通であっても、トランジスタ１１０〜１３０のベ
ースにタイマ２０７からパルス信号が供給されていない
ときには、遅延回路３４０がらアンドゲート３５４〜３
５６に「１」レベルの信号が送り込まれないため、やは
りフリップフロップ３５７〜３５９のＣＰ端子には、「
１」レベルの信号が送り込まれず、Ｑ端子からは「１」
レベルの信号は発生されず、「０」レベルのままとなる
。When the transistors 110 to 130 are conducting,
The detection signals of the voltage detection circuits 310 to 330 are at the "1" level, and when this is inverted by the not gates 351 to 353, they become rOJ level signals, so the CP terminals of the flip-flops 357 to 359 have a "1" level. level signals are sent and not received, and the transistors 110 to 130
Even if the gates 354 to 3 are non-conductive, when the pulse signal is not supplied from the timer 207 to the bases of the transistors 110 to 130, the delay circuit 340 outputs the AND gates 354 to 3.
Since the "1" level signal is not sent to 56, the CP terminals of flip-flops 357 to 359 are also "1" level.
1" level signal is not sent, and "1" is output from the Q terminal.
No level signal is generated and remains at the "0" level.

第４図は、第１図における位相差指令回路４゜Ｏの詳細
を示しており、ここで、４０５〜４０７．４０９は、そ
れぞれ４個づつのトランスミソションゲートの群である
。トランスミッションゲートは、言わば双方向スイッチ
であり、非反転側ゲートに論理レベル「１」の信号が印
加されたとき、あるいは反転側ゲートに論理レベル「０
」の信号が印加されたとき導通され、その他のときは非
導通とされて出力インピーダンスが高くされる素子であ
る。FIG. 4 shows details of the phase difference command circuit 4°O in FIG. 1, where 405 to 407 and 409 are groups of four transmission gates each. The transmission gate is a bidirectional switch, and when a logic level "1" signal is applied to the non-inverting gate, or a logic level "0" signal is applied to the inverting gate.
It is an element that is made conductive when a signal `` is applied, and is made non-conductive at other times, increasing the output impedance.

トランスミッションゲー　ト群４０５は、ノットゲート
４０２とともに組み合わされて、端子４１５に「１」レ
ベルの信号が入力されたとき、端子４１１〜４１４から
それぞれｒｏｊ、Ｉｌｌ、「０」、「１」の信号を出力
するようにされ、また、トランスミッションゲート群４
０６は、ノットゲート４０３とともに組み合わされて、
端子４１６に「１」レベルの信号が入力されたとき、端
子４１１〜４１４からそれぞれ「１」、「０」、「０」
、「１」の信号を出力するようにされ、さらに、トラン
スミッションゲート群４０７は、ノットゲート４０４と
ともに組み合わされて、端子４１７に「１」レベルの信
号が入力されたとき、端子４１１〜４１４からそれぞれ
「１」、「０」、「１」、「０」の信号を出力するよう
にされている。The transmission gate group 405 is combined with the not gate 402, and when a "1" level signal is input to the terminal 415, the transmission gate group 405 outputs rij, Ill, "0", and "1" signals from the terminals 411 to 414, respectively. The transmission gate group 4
06 is combined with knot gate 403,
When a “1” level signal is input to the terminal 416, “1”, “0”, and “0” are output from the terminals 411 to 414, respectively.
, "1" level signals are output, and furthermore, the transmission gate group 407 is combined with the not gate 404, and when a "1" level signal is input to the terminal 417, the transmission gate group 407 outputs a "1" level signal from the terminals 411 to 414, respectively. It is designed to output signals of "1", "0", "1", and "0".

一方、トランスミッションゲート群４０９は、オアゲー
１−４０８とともに組み合わされて、端子４１５〜４１
７の全てに「０」レベルの信号が入力されているときに
、端子４１１〜４１４の全てに「０」レベルの信号を出
力させるようにされている。On the other hand, the transmission gate group 409 is combined with the or game 1-408, and the terminals 415 to 41
When "0" level signals are input to all terminals 7, "0" level signals are outputted to all terminals 411 to 414.

ところで、端子４１５〜４１７は、第３図の端子３７０
〜３７２に接続され、端子４１１〜４１４は、第２図の
端子２４５〜２４８に接続されている。そして、端子４
１５〜４１７に入力される信号は、そのまま端子４１９
〜４２１を介して第２図の端子２４１〜２４３に送り込
まれるとともに、オアゲート４０１を介して端子４１Ｂ
から第２図の端子２４４に送り込まれる。By the way, the terminals 415 to 417 are the terminals 370 in FIG.
-372, and terminals 411-414 are connected to terminals 245-248 in FIG. And terminal 4
Signals inputted to terminals 15 to 417 are sent directly to terminal 419.
~ 421 to the terminals 241 to 243 in FIG.
from there to the terminal 244 in FIG.

次に作用を説明する。Next, the action will be explained.

いま、トランジスタ１１０〜１３０がいずれも正常に作
動する状態にあり、検出器３００のフリップフロップ３
５７〜３５９から「０」レベルのｆｉｌ） 信号が発生されているときには、位相差指令回路４００
のトランスミッションゲート群４０９によって制御回路
２００のアンドゲート２２１〜２２４には、ｒＯＪレベ
ルの信号が送り込まれ、さらに、位相差指令回路４００
のオアゲート４０】を介して制御回路２００のアンドゲ
ート２０４に「０ルベルの信号が送り込まれるため、タ
イマ２０８は作動せず、タイマ２０７が作動されて、第
７図のＩｂｌ〜Ｉｂ３と同様の１２０度位相差のパルス
ｉｌ［がトランジスタ１１０〜１３０のベースに供給さ
れ、負荷（図示せず）には、第７図のＩａと同様の電流
が流される。このとき、制御回路２００の端子２４１〜
２４３に入力される信号も「０」レベルであるため、ロ
ジック回路２３０は、アナログスイッチ２０２のゲート
に「１」レベルの信号を供給して、アナログスイッチ２
０２を導通状態にしている。Now, all of the transistors 110 to 130 are in a normal operating state, and the flip-flop 3 of the detector 300 is
When a "0" level fil) signal is generated from 57 to 359, the phase difference command circuit 400
A signal at the rOJ level is sent to the AND gates 221 to 224 of the control circuit 200 by the transmission gate group 409, and further, the phase difference command circuit 400
Since a signal of 0 level is sent to the AND gate 204 of the control circuit 200 through the OR gate 40 of A pulse il[ with a degree phase difference is supplied to the bases of the transistors 110 to 130, and a current similar to Ia in FIG.
Since the signal input to the analog switch 243 is also at the "0" level, the logic circuit 230 supplies a "1" level signal to the gate of the analog switch 202, and the analog switch 2
02 is in a conductive state.

しかし、トランジスタ１３０が故障して、制御回路２０
０のパルス増幅器２１６からベース電流Ｉｂ３が供給さ
れてもトランジスタ１３０が導通Ｉｂ せず、非導通のままとなると、検出器３００の電圧検出
回路３３０は検出信号として「ｌ」レベルの信号を発生
し、フリップフロップ３５９は、Ｑ端子から「１」レベ
ルの信号を発生するため、位相差指令回路４００のオア
ゲート４０１を介して制御回路２００のアンドゲート２
０４に「１」レベルの信号、さらに、ノットゲート２０
５を介してアンドゲート２０３に「０」レベルの信号を
送り、タイマ２０７の作動を停止して、タイマ２０８を
作動させる。同時に位相差指令回路４００のトランスミ
ッションゲート群４０７によって制御回路２００のアン
ドゲート２２１〜２２４にそれぞれ「１」、「０」、「
１」、「０」のレベルの信号が送り込まれ、タイマ２０
８からの位相差１８０度の２つのパルス信号がアンドゲ
ート２２１．２２３およびオアゲート２１１．２１２を
介してパルス増＠器２１４．２１５からトランジスタ１
１０．１２０のベースに供給される。そして、アンドゲ
ート２２２．２２４が閉じられるため、トランジスタ１
３０にはベース電流Ｉｂ３が供給されず、ベース電流Ｉ
ｂ３を供給するための無駄な電力消費を避けることがで
きる。However, the transistor 130 fails and the control circuit 20
Even if the base current Ib3 is supplied from the pulse amplifier 216 of 0, if the transistor 130 does not become conductive and remains non-conductive, the voltage detection circuit 330 of the detector 300 generates an "L" level signal as a detection signal. , the flip-flop 359 generates a “1” level signal from the Q terminal, so it is connected to the AND gate 2 of the control circuit 200 via the OR gate 401 of the phase difference command circuit 400.
04 has a “1” level signal, and not gate 20
5 to the AND gate 203, the timer 207 is stopped, and the timer 208 is started. At the same time, the transmission gate group 407 of the phase difference command circuit 400 sets the AND gates 221 to 224 of the control circuit 200 to "1", "0", "
1" and "0" level signals are sent to the timer 20.
Two pulse signals with a phase difference of 180 degrees from 8 are sent from the pulse amplifier 214.215 to the transistor 1 via the AND gate 221.223 and the OR gate 211.212.
Supplied on a base of 10.120. And gates 222 and 224 are closed, so transistor 1
30 is not supplied with the base current Ib3, and the base current Ib3 is not supplied to the base current Ib3.
Wasteful power consumption for supplying b3 can be avoided.

第５図は、このときの各部の電流波形を示しており、ト
ランジスタ１１０．１２０のベース電流Ｉｂｌ、Ｉｂ２
は、互いの位相差が１８０度のパルス電流となり、トラ
ンジスタ１３００ベース電流１ｂ３は全く流れないこと
がわかる。従って、Ｉａ１〜Ｉａ３、Ｉａは、第５図の
如くとなり、負荷に供給される電流であるＩａは、第８
図に示される従来の場合に比べて脈動が少なくなってい
ることがわかる。FIG. 5 shows the current waveforms of each part at this time, and the base currents Ibl and Ib2 of the transistors 110 and 120.
It can be seen that the pulse currents have a phase difference of 180 degrees, and the base current 1b3 of the transistor 1300 does not flow at all. Therefore, Ia1 to Ia3, Ia are as shown in FIG. 5, and Ia, which is the current supplied to the load, is the 8th
It can be seen that the pulsation is reduced compared to the conventional case shown in the figure.

トランジスタ１１０，１２０が故障した場合も、トラン
ジスタ１３０が故障した場合と同様であり、検出器３０
０の電圧検出回路３１０．３２０によってトランジスタ
１１０．１２０の非導通状態が検出されて、故障したト
ランジスタを除くトランジスタのベースに１８０度位相
差のベース電流が供給される。The case where the transistors 110 and 120 fail is similar to the case where the transistor 130 fails, and the detector 30
The non-conducting state of the transistors 110 and 120 is detected by the voltage detection circuits 310 and 320 of 0, and base currents with a phase difference of 180 degrees are supplied to the bases of the transistors except for the failed transistor.

ところで、故障のトランジスタが２つとなると、′□　
　　　　　　　検出器３００の２つのフリップフロップ
が「１」レベルの信号を発生して、制御回路２００のロ
ジック回路２３０に送り込まれる信号の２つが「１」レ
ベルの信号となるため、ロジック回路２３０からアナロ
グスイッチ２０２のゲートへは「０」レベルの信号が送
り込まれ、アナログスイッチ２０２を遮断する。従って
、このときは、チョッパ装置の作動が停止卜され、一つ
のトランジスタのみの導通作動による負荷の断続的な作
動が防止される。By the way, if there are two failed transistors, ′□
The two flip-flops of the detector 300 generate "1" level signals, and two of the signals sent to the logic circuit 230 of the control circuit 200 are "1" level signals, so the analog switch is sent from the logic circuit 230. A "0" level signal is sent to the gate of analog switch 202 to shut off analog switch 202. Therefore, at this time, the operation of the chopper device is stopped, and intermittent operation of the load due to conduction of only one transistor is prevented.

以上、本発明の特定の実施例について説明したが、本発
明は、この実施例に限定されるものではなく、特許請求
の範囲に記載の範囲内で種々の実施態様が包含されるも
のであり、例えば、チョッパの相数は、３相に限らず、
一般的にＮ相の多相であることができる。また、スイッ
チング素子は、号イリスタでも良い。Although specific embodiments of the present invention have been described above, the present invention is not limited to these embodiments, and includes various embodiments within the scope of the claims. For example, the number of phases of the chopper is not limited to three phases,
Generally, it can be polyphase with N phases. Further, the switching element may be a number iris transistor.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、多相チョッパ装置におけるスイッチン
グ素子のうちで、開放状態のまま故障するものがあって
も、それを検出して、故障したスイツチング素子を除く
、残りのスイッチング素子の導通制御の位相差を、残り
のスイッチング素子だけで互いの位相差が均等になるよ
うに設定するので、故障したスイッチング素子が導通し
ないことによって、負荷への電流が脈動することを最小
限に抑えることができ、負荷を滑らかに作動することが
できる。According to the present invention, even if some of the switching elements in a multiphase chopper device fail while remaining open, this is detected and conduction control of the remaining switching elements except for the failed switching element is performed. Since the phase difference is set so that only the remaining switching elements have the same phase difference, it is possible to minimize the ripples in the current to the load due to failure of the failed switching element. , the load can be operated smoothly.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、本発明の一実施例の電気回路図、第２図は、
第１図の制御回路の詳細を示す電気回路図、第３図は、
第１図の検出器の詳細を示す電気回路図、第４図は、第
１図の位相差指令回路の詳細を示す電気回路図、第５図
は、第１図における各部の電流波形を示すタイムチャー
ト、第６図は、本発明の従来例を示す電気回路図、第７
図および第８図は、第６図における各部の電流波形を示
すタイムチャートである。 １１０〜１３０−−−−−−　）ランジスタ（スイッチ
ング素子） ２００−−−−−一制御回路 ３００−−−−一検出器 ４００−−−一位相差指令回路FIG. 1 is an electrical circuit diagram of an embodiment of the present invention, and FIG.
The electric circuit diagram showing the details of the control circuit in Fig. 1 and Fig. 3 are as follows.
Fig. 1 is an electric circuit diagram showing details of the detector, Fig. 4 is an electric circuit diagram showing details of the phase difference command circuit of Fig. 1, and Fig. 5 is a current waveform of each part in Fig. 1. The time chart, Fig. 6, is an electric circuit diagram showing a conventional example of the present invention, Fig. 7.
The figure and FIG. 8 are time charts showing current waveforms at various parts in FIG. 6. 110 to 130 ------) transistor (switching element) 200 ---- one control circuit 300 --- one detector 400 --- one phase difference command circuit

Claims (1)

【特許請求の範囲】 １、互いに並列接続されて負荷の電源回路中に介挿され
ているＮ個のスイッチング素子と、Ｎ個のスイッチング
素子を互いに３６０度／Ｎの位相差を持って導通させる
制御回路と、 各スイッチング素子からの信号を入力するように設けら
れ、制御回路によって導通制御されたスイッチング素子
が導通したか否かを検出する検出器と、 検出器によってＭ個のスイッチング素子の非導通状態が
検出されると、制御回路による残りのスイッチング素子
への導通制御の位相差を３６０度／（Ｎ−Ｍ）とする位
相差指令回路と、 を備える多相チョッパ装置。[Claims] 1. N switching elements connected in parallel to each other and inserted in a load power supply circuit are brought into conduction with a phase difference of 360 degrees/N. a control circuit, a detector provided to input signals from each switching element and detecting whether or not the switching element whose conduction is controlled by the control circuit is conductive; A multiphase chopper device comprising: a phase difference command circuit that sets a phase difference of 360 degrees/(N-M) in conduction control to the remaining switching elements by the control circuit when a conduction state is detected.