JPS6081664A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS6081664A JPS6081664A JP58190368A JP19036883A JPS6081664A JP S6081664 A JPS6081664 A JP S6081664A JP 58190368 A JP58190368 A JP 58190368A JP 19036883 A JP19036883 A JP 19036883A JP S6081664 A JPS6081664 A JP S6081664A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- signal
- protect
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明ハ、マイクロコンピュータシステム１こ関し、更
に詳しくはその故障検知技術に係るものである。
に詳しくはその故障検知技術に係るものである。
従来技術とその問題点
マイクロコンピュータシステムでは、ランダム、アクセ
ス メモリ（以下ｒＲＡＭＪと称する）に記憶された情
報の内、重要な情報は書換えられないように、メモリ、
プロテクト回路を設けることかある。
ス メモリ（以下ｒＲＡＭＪと称する）に記憶された情
報の内、重要な情報は書換えられないように、メモリ、
プロテクト回路を設けることかある。
しかしながら、メモリ、プロテクト回路を設けただけで
は、このメモリ、プロテクト回路が故障した場合、シス
テムはそれを検出することができない。従って、メモリ
、プロテクト回路が故障した後にプロテクトエラーが発
生した場合には、その異畠を検出することができず、シ
ステムはメモリ プロテクト回路が正常であると誤認し
て動作し、二重故障へと遷移してしまうと言う問題かあ
った。
は、このメモリ、プロテクト回路が故障した場合、シス
テムはそれを検出することができない。従って、メモリ
、プロテクト回路が故障した後にプロテクトエラーが発
生した場合には、その異畠を検出することができず、シ
ステムはメモリ プロテクト回路が正常であると誤認し
て動作し、二重故障へと遷移してしまうと言う問題かあ
った。
本発明の目的
本発明は上述する従来からの問題点を解決し、メモリ、
プロテクト回路の機能を定期的に検査して、プロテクト
エラーの見進しによる誤動作を防止し、二重故障への遷
移を阻止し得るようにしたマイクロコンピュータシステ
ムを提供することを目的とする。
プロテクト回路の機能を定期的に検査して、プロテクト
エラーの見進しによる誤動作を防止し、二重故障への遷
移を阻止し得るようにしたマイクロコンピュータシステ
ムを提供することを目的とする。
本発明の構成
上記目的を達成するため、本発明は、メモリの記憶情報
の書換えを阻止するメモリ、プロテクト回路を有するマ
イクロコンピュータシステムにおいて、予め、プロテク
トエラーとなるデータを１没定しておき、定期的にプロ
テクトエラーを書込み、このプロテクトエラーが検出さ
れることを確認することにより、前記メモリ、プロテク
ト回路の正常、異常を監視することを特徴とする。
の書換えを阻止するメモリ、プロテクト回路を有するマ
イクロコンピュータシステムにおいて、予め、プロテク
トエラーとなるデータを１没定しておき、定期的にプロ
テクトエラーを書込み、このプロテクトエラーが検出さ
れることを確認することにより、前記メモリ、プロテク
ト回路の正常、異常を監視することを特徴とする。
実施例
第１図は本発明に係るマイクロコンピュータシステムの
ブロック図である。図において、１はマイクロコンピュ
ータ（以下ｒｃＰＵＪと称する）、２はＲＡＭ、３はリ
ード、オンリー、メモリ（以下ｒＲＯＭＪと称する）で
ある。前記ＲＡＭ２はアドレスを分割していくつかのエ
リアに分け、各エリア単位毎にプロテクトの設定／解除
を可能にしである。
ブロック図である。図において、１はマイクロコンピュ
ータ（以下ｒｃＰＵＪと称する）、２はＲＡＭ、３はリ
ード、オンリー、メモリ（以下ｒＲＯＭＪと称する）で
ある。前記ＲＡＭ２はアドレスを分割していくつかのエ
リアに分け、各エリア単位毎にプロテクトの設定／解除
を可能にしである。
４はＲＡＭ２のプロテクト、エリアに記憶されている情
報の書換えを阻止するメモリ、プロテクト回路である。
報の書換えを阻止するメモリ、プロテクト回路である。
該メモリ、プロテクト回路４はプロテクト指示用ラッチ
回路４０、プロテクトエリア選択回路４１、アンドゲー
ト４２及び４３、インバータ４４等を備えて構成されて
いる。前記プロテクト指示用ラッチ回路４０はＲＡＭ２
の各エリア単位のプロテクトの設定／解除を記憶してお
く回路であり、ＣＰＵＩからのデータを受けることによ
りその内容を換えることができる。また前記プロテクト
エリア選択回路４１はプロテクト指示用ラッチ回路４０
より与えられるプロテクト指示信号と、ＣＰＵＩから与
えられるアドレス信号とより、プロテクトエリアを選択
し、そのエリアが書込み可能であれば論理「１」を出力
する。
回路４０、プロテクトエリア選択回路４１、アンドゲー
ト４２及び４３、インバータ４４等を備えて構成されて
いる。前記プロテクト指示用ラッチ回路４０はＲＡＭ２
の各エリア単位のプロテクトの設定／解除を記憶してお
く回路であり、ＣＰＵＩからのデータを受けることによ
りその内容を換えることができる。また前記プロテクト
エリア選択回路４１はプロテクト指示用ラッチ回路４０
より与えられるプロテクト指示信号と、ＣＰＵＩから与
えられるアドレス信号とより、プロテクトエリアを選択
し、そのエリアが書込み可能であれば論理「１」を出力
する。
５はトランス結合型交流増幅回路、６は整流回路、７は
継電器、７１はその接点、８は電源である。９はアドレ
スバス、ｌＯはデータバス、１１は割込み信号線である
。
継電器、７１はその接点、８は電源である。９はアドレ
スバス、ｌＯはデータバス、１１は割込み信号線である
。
次に第２図（ａ）及υ（＋））のフローチャートを参照
して動作を説明する。まず、ソフトウェアに従って、通
常のプロセス処理とメモリ、プロテクト回路４の故障チ
ェックとが一定の時間間隔で定期的に交互に行なわれる
。そして、通常のプロセス処理が終了すると、第３図（
ａ）に示す如く、ソフトウェアがメモリ、プロテクト回
路４のチェツク中となる。ＣＰＵＩには、予め、プロテ
クトエラーとなるデータが設定されており、ソフトウェ
アがメモリ、プロテクト回路４のチェック中になると、
このデータは、データバス１０を通して、定期的にプロ
テクト指示用ラッチ回路４０に書込まれる。プロテクト
エリア選択回路４１ではＣＰＵＩからアドレスバス９を
通して与えられるアドレス信号と、プロテクト指示用ラ
ンチ回路４０より与えられたプロテクト指示信号とより
、ＲＡＭ２のプロテクトエリアを選択する。そして、選
択されたエリアが書込みＨ（能であれば、信号線１２に
論理「１」が出力され、アンドゲート４２及びイン／ヘ
ータ４４を通７してアントケート４３に入力される。
して動作を説明する。まず、ソフトウェアに従って、通
常のプロセス処理とメモリ、プロテクト回路４の故障チ
ェックとが一定の時間間隔で定期的に交互に行なわれる
。そして、通常のプロセス処理が終了すると、第３図（
ａ）に示す如く、ソフトウェアがメモリ、プロテクト回
路４のチェツク中となる。ＣＰＵＩには、予め、プロテ
クトエラーとなるデータが設定されており、ソフトウェ
アがメモリ、プロテクト回路４のチェック中になると、
このデータは、データバス１０を通して、定期的にプロ
テクト指示用ラッチ回路４０に書込まれる。プロテクト
エリア選択回路４１ではＣＰＵＩからアドレスバス９を
通して与えられるアドレス信号と、プロテクト指示用ラ
ンチ回路４０より与えられたプロテクト指示信号とより
、ＲＡＭ２のプロテクトエリアを選択する。そして、選
択されたエリアが書込みＨ（能であれば、信号線１２に
論理「１」が出力され、アンドゲート４２及びイン／ヘ
ータ４４を通７してアントケート４３に入力される。
一方、ＲＡＭ２に対するデータの書込みに当って、ＣＰ
ＴＪｌから信号線１３を通してアンドゲート４２に論理
ｒｌＪのメモリ／書込信号（以下ｒＭ／Ｗ信号」と称す
る）か入力され、前記プロテクトエリア選択回路４１の
チェックが行なわれる。ここで、プロテクトエリア選択
回路４２で選択されたエリアが書込み可能であれば、前
述した如く、プロテクトエリア選択回路４２から信号線
１２に論理ｒｌＪの信号が出力されるから、アンドゲー
ト４２の入力条件が調い、アンドゲート４２から信号線
１４を通してＲＡＭ２に書込可能を意味するＷＥ倍信号
人力される。なお、論理ｒｌＪ（７）Ｍ／Ｗ信号はアン
ドケート４３にも入力されるが、アンドゲート４３の前
にインへ−夕４４が接続されているので、アンドゲート
４３の出力は論理「０」である。
ＴＪｌから信号線１３を通してアンドゲート４２に論理
ｒｌＪのメモリ／書込信号（以下ｒＭ／Ｗ信号」と称す
る）か入力され、前記プロテクトエリア選択回路４１の
チェックが行なわれる。ここで、プロテクトエリア選択
回路４２で選択されたエリアが書込み可能であれば、前
述した如く、プロテクトエリア選択回路４２から信号線
１２に論理ｒｌＪの信号が出力されるから、アンドゲー
ト４２の入力条件が調い、アンドゲート４２から信号線
１４を通してＲＡＭ２に書込可能を意味するＷＥ倍信号
人力される。なお、論理ｒｌＪ（７）Ｍ／Ｗ信号はアン
ドケート４３にも入力されるが、アンドゲート４３の前
にインへ−夕４４が接続されているので、アンドゲート
４３の出力は論理「０」である。
ところか書込不可能であると、ＣＰｔＪｌから信号線１
３を通してアンドゲート４２に与えられるＭ／Ｗ信号が
論理「０」となり、アントゲート４２側では入力条件が
調わないのでＷＥ＠号は発生しないが、アントゲート４
３では入力条件か調い、アントゲート４３の出力側に割
込み信号が発生し、プロテクトエラーか検出される。こ
の割込み信号は信号線１１を通してＣＰＵＩに入力され
、第３図（ｂ）のフローチャー１・に示すように、メモ
リ、プロテクト回路チェック中か否かが判定される。メ
モリ、プロテクト回路チェック中であるか否かはソフト
ウェアによって判定できる。その結果がｒＹＥＳＪであ
るときは、メモリ、プロテクト回路チェック処理を解除
し、次のプロセス処理用ソフトウェアへと移行する。
３を通してアンドゲート４２に与えられるＭ／Ｗ信号が
論理「０」となり、アントゲート４２側では入力条件が
調わないのでＷＥ＠号は発生しないが、アントゲート４
３では入力条件か調い、アントゲート４３の出力側に割
込み信号が発生し、プロテクトエラーか検出される。こ
の割込み信号は信号線１１を通してＣＰＵＩに入力され
、第３図（ｂ）のフローチャー１・に示すように、メモ
リ、プロテクト回路チェック中か否かが判定される。メ
モリ、プロテクト回路チェック中であるか否かはソフト
ウェアによって判定できる。その結果がｒＹＥＳＪであ
るときは、メモリ、プロテクト回路チェック処理を解除
し、次のプロセス処理用ソフトウェアへと移行する。
一方、前記判定の結果が「ＮＯ」であるときは、メモリ
、プロテクト回路チェック中でないにも拘わらず、割込
み信号が発生したのであるから、メモリ、プロテクト回
路４の異常と判定し、停止命令を実行させる。
、プロテクト回路チェック中でないにも拘わらず、割込
み信号が発生したのであるから、メモリ、プロテクト回
路４の異常と判定し、停止命令を実行させる。
上述の如く、メモリ、プロテクト回路４が正常であれば
、通常のプロセス処理とメモリ、プロテクト回路チェッ
ク処理とが一定の時間間隔で定期的に行なわれ、メモリ
、プロテクト回路チェック処理の度毎に割込み信号が発
生する。従って、メモリ、プロテクト回路４の出力はパ
ルス列となり、トランス結合型交流増幅回路５で増幅□
された交流信号が整流回路６に入力され、整流回路６か
ら整流出力が得られるから、継電器７が扛−ヒレ、電源
８に直列に挿入接続した接点７１が閉じ、ＣＰＵＩには
ｆ＃、続して電力が供給される。
、通常のプロセス処理とメモリ、プロテクト回路チェッ
ク処理とが一定の時間間隔で定期的に行なわれ、メモリ
、プロテクト回路チェック処理の度毎に割込み信号が発
生する。従って、メモリ、プロテクト回路４の出力はパ
ルス列となり、トランス結合型交流増幅回路５で増幅□
された交流信号が整流回路６に入力され、整流回路６か
ら整流出力が得られるから、継電器７が扛−ヒレ、電源
８に直列に挿入接続した接点７１が閉じ、ＣＰＵＩには
ｆ＃、続して電力が供給される。
一方、メモリ、プロテクト回路４が故障したため、プロ
テクトエラーか検出できなかった場合は、割込み信号が
発生せず、メモリ、プロテクト回路４の出力はパルス列
とはならないから、トランス結合型増幅器５の出力は一
定の直流的なレベルになるかまたは出力なしとなる。ま
た、ソフトウェアに従って停止命令が実行された場合も
メモリ、プロテクト回路４の出力はパルス列とはならな
い。従って、これらの場合には、整流回路６からは整波
出力が得られず、継電器７が落下するから、その接点７
１が開き、ＣＰＵＩに対する電源供給が遮断され、ＣＰ
ＵＩは異常動作を行なわずに停止する。
テクトエラーか検出できなかった場合は、割込み信号が
発生せず、メモリ、プロテクト回路４の出力はパルス列
とはならないから、トランス結合型増幅器５の出力は一
定の直流的なレベルになるかまたは出力なしとなる。ま
た、ソフトウェアに従って停止命令が実行された場合も
メモリ、プロテクト回路４の出力はパルス列とはならな
い。従って、これらの場合には、整流回路６からは整波
出力が得られず、継電器７が落下するから、その接点７
１が開き、ＣＰＵＩに対する電源供給が遮断され、ＣＰ
ＵＩは異常動作を行なわずに停止する。
本発明の効果
以」二連へたように、本発明は、メモリの記憶情報の書
換えを阻止するメモリ、プロテクト回路を有するマイク
ロコンピュータシステムに゛おいて、予め、プロテクト
エラーとなるデータを設定しておき、定期的にプロテク
トエラーを書込み。
換えを阻止するメモリ、プロテクト回路を有するマイク
ロコンピュータシステムに゛おいて、予め、プロテクト
エラーとなるデータを設定しておき、定期的にプロテク
トエラーを書込み。
このプロテクトエラーが検出されることを確認すること
により、前記メモリ、プロテクト回路の正常、異常を監
視することを特徴とするから、メモリ、プロテクト回路
の機能を定期的に検査して、プロテクトエラーの見逃し
による誤動作を防止し、二重故障への遷移を阻１にし得
るようにしたマイクロコンピュータシステムを提供する
ことができる。
により、前記メモリ、プロテクト回路の正常、異常を監
視することを特徴とするから、メモリ、プロテクト回路
の機能を定期的に検査して、プロテクトエラーの見逃し
による誤動作を防止し、二重故障への遷移を阻１にし得
るようにしたマイクロコンピュータシステムを提供する
ことができる。
第１図は本発明に係るマイクロコンピュータシステムの
プロ・ンク図、第２図（、ａ ）及び（ｂ）は本発明に
係るマイクロコンピュータシステムのフローチャートで
ある。 ｌ・・φマイクロコンピュータ（ＣＰＵ）２・・・ラン
ダム、アクセス、メモリ（ＲＡＭ）４・・・メモリ、プ
ロテクト回路 ４０・・・プロテクト指示用ラッチ回路４１・φ命プロ
テクトエリア選択回路 第２図 官１込ｌｆ、飼 〉 （０）
プロ・ンク図、第２図（、ａ ）及び（ｂ）は本発明に
係るマイクロコンピュータシステムのフローチャートで
ある。 ｌ・・φマイクロコンピュータ（ＣＰＵ）２・・・ラン
ダム、アクセス、メモリ（ＲＡＭ）４・・・メモリ、プ
ロテクト回路 ４０・・・プロテクト指示用ラッチ回路４１・φ命プロ
テクトエリア選択回路 第２図 官１込ｌｆ、飼 〉 （０）
Claims (1)
- （１） メモリの記憶情報の書換えを阻止するメモリ、
プロテクト回路を有するマイクロコンピュータシステム
において、予め、プロテクトエラーとなるデータを設定
しておき、定期的にプロテクトエラーを発生させ、この
プロテクトエラーが検出されることを確認することによ
り、前記メモリ プロテクト回路の正常、異常を監視す
ることを特徴とするマイクロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58190368A JPS6081664A (ja) | 1983-10-12 | 1983-10-12 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58190368A JPS6081664A (ja) | 1983-10-12 | 1983-10-12 | マイクロコンピユ−タシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6081664A true JPS6081664A (ja) | 1985-05-09 |
| JPH0332822B2 JPH0332822B2 (ja) | 1991-05-14 |
Family
ID=16257015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58190368A Granted JPS6081664A (ja) | 1983-10-12 | 1983-10-12 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6081664A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530432A (ja) * | 2005-02-17 | 2008-08-07 | スカニア シーブイ アクチボラグ（パブル） | 過給空気冷却器 |
-
1983
- 1983-10-12 JP JP58190368A patent/JPS6081664A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530432A (ja) * | 2005-02-17 | 2008-08-07 | スカニア シーブイ アクチボラグ（パブル） | 過給空気冷却器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332822B2 (ja) | 1991-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6280733A (ja) | 情報処理装置 | |
| JPH02156357A (ja) | プログラム破壊防止方法 | |
| JPS6081664A (ja) | マイクロコンピユ−タシステム | |
| JP3659014B2 (ja) | メモリの故障診断装置 | |
| JPH11143784A (ja) | プログラマブルコントローラ用表示装置 | |
| JPS6259400B2 (ja) | ||
| JPH0844629A (ja) | メモリアクセス異常監視装置 | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JP2002032239A (ja) | 多重化システム | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPS6232544A (ja) | 情報処理装置の異常検出回路 | |
| JPS61162899A (ja) | Ｐｒｏｍ誤***検出装置 | |
| JPH08220198A (ja) | 電池バックアップメモリユニットおよびバックアップ機能試験方法 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH05324487A (ja) | メモリ制御システム | |
| JPH02166510A (ja) | ディスク制御装置 | |
| JPH04172911A (ja) | 保護継電器 | |
| JPS6252650A (ja) | メモリのチエツク方法 | |
| JPS621037A (ja) | メモリ未定義領域アクセス検出方式 | |
| JPS6319053A (ja) | メモリ装置 | |
| JPS6070600A (ja) | マイクロコンピユ−タシステム | |
| JPH03273347A (ja) | マイクロプロセッサ監視回路 | |
| JPH0683720A (ja) | データバックアップ式コンピュータシステム | |
| JPH01102658A (ja) | ファイル書込みバックアップ方式 | |
| JPH05297901A (ja) | プロセス制御装置 |