JPS61162899A - Prom誤***検出装置 - Google Patents
Prom誤***検出装置Info
- Publication number
- JPS61162899A JPS61162899A JP60002976A JP297685A JPS61162899A JP S61162899 A JPS61162899 A JP S61162899A JP 60002976 A JP60002976 A JP 60002976A JP 297685 A JP297685 A JP 297685A JP S61162899 A JPS61162899 A JP S61162899A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- mounting position
- proms
- address
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、CPUと複数のPROMを持つ電子装置に
おいて、全てのPROMがそれぞれの正Gい実装位置に
挿入されているか否かを検出する装置に関する。
おいて、全てのPROMがそれぞれの正Gい実装位置に
挿入されているか否かを検出する装置に関する。
この種の電子装置において、PROMの挿入位置を間違
えていると、当然装置全体が動作しない。 このように装置全体が動作しない場合、生じ得る不具合
点は数多くあるため、PROMの誤挿入に気がつかない
とき、不具合点の調査に多大な時間がかかるという問題
点がある。 また誤挿入に気付かない゛まま電源投入した時には一、
誤ったプログラムにより、予測できない、さまざまの動
作が行われる可能性があるため、例えばバックアップさ
れていたRAMの内容を不正な内容に書き換えてしまう
、すなわちメモリを破壊してしまうという問題点もある
。
えていると、当然装置全体が動作しない。 このように装置全体が動作しない場合、生じ得る不具合
点は数多くあるため、PROMの誤挿入に気がつかない
とき、不具合点の調査に多大な時間がかかるという問題
点がある。 また誤挿入に気付かない゛まま電源投入した時には一、
誤ったプログラムにより、予測できない、さまざまの動
作が行われる可能性があるため、例えばバックアップさ
れていたRAMの内容を不正な内容に書き換えてしまう
、すなわちメモリを破壊してしまうという問題点もある
。
この発明は前記の問題点を除去し、複数のPROMを一
つでも本来の位置と間違えて挿入した時には警報を出し
、またそれ以上プログラムが実行されないようにしてメ
モリ破壊などの自己を防止することを目的とする。
つでも本来の位置と間違えて挿入した時には警報を出し
、またそれ以上プログラムが実行されないようにしてメ
モリ破壊などの自己を防止することを目的とする。
この発明の要点は、CPUと通常処理の手順(通常ルー
チンなど)を記憶する複数のPROMとを備えた装置に
おいて、 前記の各PROM内のそれぞれ対応する所定の同一の相
対アドレス領域に設けられ、当該のPROMを特定し得
るデータ(実装位−、PROM番号など、以下特定化デ
ータという)を記憶する手段(メモリ領域など)と、 前記の各PROM中、先頭アドレスを割当られたもの(
以下先頭PROMという)の初期のアドレス領域に設け
られ、少くとも先頭P RO,M以外の全てのPROM
(以下他PROMという)の各々について、前記特定
化データを読出し、この読出しに係る他PROMがその
正しい実装位置に(挿入などにより)取付られているか
否かを判別し、この取付の少なくとも1つに誤があれば
、警報を出力し、全ての取付に誤が無いときにのみ、次
の前記通常処理に進む手順を記憶する手段(メモリ領域
など)と、 他PROMの各々の初期のアドレス領域に設けられ、当
該手順が実行されると警報を出力する手順を記憶する手
段(メモリ領域など)とを備えるようにした点にある。
チンなど)を記憶する複数のPROMとを備えた装置に
おいて、 前記の各PROM内のそれぞれ対応する所定の同一の相
対アドレス領域に設けられ、当該のPROMを特定し得
るデータ(実装位−、PROM番号など、以下特定化デ
ータという)を記憶する手段(メモリ領域など)と、 前記の各PROM中、先頭アドレスを割当られたもの(
以下先頭PROMという)の初期のアドレス領域に設け
られ、少くとも先頭P RO,M以外の全てのPROM
(以下他PROMという)の各々について、前記特定
化データを読出し、この読出しに係る他PROMがその
正しい実装位置に(挿入などにより)取付られているか
否かを判別し、この取付の少なくとも1つに誤があれば
、警報を出力し、全ての取付に誤が無いときにのみ、次
の前記通常処理に進む手順を記憶する手段(メモリ領域
など)と、 他PROMの各々の初期のアドレス領域に設けられ、当
該手順が実行されると警報を出力する手順を記憶する手
段(メモリ領域など)とを備えるようにした点にある。
以下第1図、第2図に基づいて本発明の一実施例を説明
する。第1図は本発明の一実施例としてのテストプログ
ラムの要部の手順を説明するフローチャート、第2図(
A) 、 CB)はPROMの誤った挿入のそれぞれ異
る例を示す実装図である。なお各図において同一の符号
は同一または相当部分を示す。 第2図においてPは実装されたPROM、PAは各PR
OM自身の番号(PROM番号という)で、1〜4の数
で表されている。なお番号1〜4の各PROM番号PA
を表すときはそれぞれPAL〜PA4のように表わすも
のとする。 L (Ll〜L4)はPROMPの実装位
置で、各実装位置Ll −L4のPROMはこの例では
それぞれ0〜IFFFHの相対番地を持ち、アドレスA
Dに示される順次連続の番地(絶対番地)が割当てられ
ている。 PROMPの正しい実装は、実装位置Ll−L4の各々
に順次PROM番号PAL〜PA4が相対するように行
われるべきものとし、第2図(A)はPROM番号PA
L、PA4の2つのPROMのみが正しく挿入された場
合を、同図(B)は全てのPROMが誤挿入された場合
を示す。 第1図において実線経路で示されるフローチャートは、
先頭の絶対番地を割当てられた、PROM番号FAIの
PROMP (便宜状先頭PROMともいう)に格納さ
れるテストプログラムの手順を、点線を含む経路は番号
PA2〜PA3のPROMP(便宜状他PROMともい
う)に格納されてるテストプログラムの手順を示す、ま
た各番号PAL〜PA4のPROMPにはそれ自身が本
来実装挿入されるべき実装位置L(Ll〜L4のいずれ
か1つ)、又はそれ自身のPROM番号をしめずデータ
(特定化データ)が、所定のアドレス(便宜上特定化デ
ータアドレスという、このアドレスは各PROMについ
て同一の相対アドレスとなっている)に格納されている
。 次に第2図を参照しつつ、第1図の手順を説明する。ま
ず第2図(A)のように先頭アドレスADが割当てられ
たPROMが実装されるべき実装位置し1には正しい番
号FAIの先頭PROMが挿入され、次の実装位置し2
には誤った番号PA3の他PROMが挿入されている場
合のCPU (図外)の動作を述べる。なお第1図の手
順は先頭アドレスを含む初期の絶対アドレス領域で実行
される手順であり、従って実装位置し1に来る何れかの
PROMの初期のアドレス領域から読出されて実行され
ることになる。 電源投入後、ステップS1で入出力信号等の初期化を行
ったのち、ステップS2で実装位置し2に実装されてい
る他PROMPにおける前記特定化データアドレス内の
特定化データ(この例では実装位置データとする)を読
出し実装位置し2に相当する特定化データであるか否か
を判別する。第2図(A)の例では否である(分岐N、
つまり実装位置L3に相当する特定化データが格納され
ている)ため、ステップS6に抜けて警報を出力し誤挿
入が行われていることを知らせる。 もし実装位置L2に番号PA2の他PROMが挿入され
ている場合は(ステップS2諾(分岐Y))、ステップ
S3において次の実装位置し3に実装されている他PR
OM内の前記特定化データを読出し、実装位置し3に相
当するものか否かを判別する。同様にしてステップS4
では実装位置し4に挿入されている他PROM内の特定
化データを読出して正しく該当するものか否かを判別し
、共に諾(分岐Y)であれば、ステップS5で通常動作
ルーチンに入る。 ただし前記ステップ33.54の判別で1つでも先に否
(分岐N)であると判別されると、ステップS6に抜け
て前記と同様に警報を出力する。 次に第2図(B)のように始めの実装位置し1には誤っ
た番号(この例ではPA4)のPROM、すなわち何れ
かの他PROMが挿入された場合には、第1図において
CPUは、電源投入後、ステップS1で前記と同様な初
期化を行ったのち点線の経路で直ちにステップS6に抜
は警報を出力する。 なお前記の手順以外にも、この電子装置が数字表示出力
手段を備えている場合には、PROMが誤挿入された際
に、どの特定化データをもつPROMが、どの実装位置
に挿入されているかといったことなどを、数字表示する
ことも可能である。
する。第1図は本発明の一実施例としてのテストプログ
ラムの要部の手順を説明するフローチャート、第2図(
A) 、 CB)はPROMの誤った挿入のそれぞれ異
る例を示す実装図である。なお各図において同一の符号
は同一または相当部分を示す。 第2図においてPは実装されたPROM、PAは各PR
OM自身の番号(PROM番号という)で、1〜4の数
で表されている。なお番号1〜4の各PROM番号PA
を表すときはそれぞれPAL〜PA4のように表わすも
のとする。 L (Ll〜L4)はPROMPの実装位
置で、各実装位置Ll −L4のPROMはこの例では
それぞれ0〜IFFFHの相対番地を持ち、アドレスA
Dに示される順次連続の番地(絶対番地)が割当てられ
ている。 PROMPの正しい実装は、実装位置Ll−L4の各々
に順次PROM番号PAL〜PA4が相対するように行
われるべきものとし、第2図(A)はPROM番号PA
L、PA4の2つのPROMのみが正しく挿入された場
合を、同図(B)は全てのPROMが誤挿入された場合
を示す。 第1図において実線経路で示されるフローチャートは、
先頭の絶対番地を割当てられた、PROM番号FAIの
PROMP (便宜状先頭PROMともいう)に格納さ
れるテストプログラムの手順を、点線を含む経路は番号
PA2〜PA3のPROMP(便宜状他PROMともい
う)に格納されてるテストプログラムの手順を示す、ま
た各番号PAL〜PA4のPROMPにはそれ自身が本
来実装挿入されるべき実装位置L(Ll〜L4のいずれ
か1つ)、又はそれ自身のPROM番号をしめずデータ
(特定化データ)が、所定のアドレス(便宜上特定化デ
ータアドレスという、このアドレスは各PROMについ
て同一の相対アドレスとなっている)に格納されている
。 次に第2図を参照しつつ、第1図の手順を説明する。ま
ず第2図(A)のように先頭アドレスADが割当てられ
たPROMが実装されるべき実装位置し1には正しい番
号FAIの先頭PROMが挿入され、次の実装位置し2
には誤った番号PA3の他PROMが挿入されている場
合のCPU (図外)の動作を述べる。なお第1図の手
順は先頭アドレスを含む初期の絶対アドレス領域で実行
される手順であり、従って実装位置し1に来る何れかの
PROMの初期のアドレス領域から読出されて実行され
ることになる。 電源投入後、ステップS1で入出力信号等の初期化を行
ったのち、ステップS2で実装位置し2に実装されてい
る他PROMPにおける前記特定化データアドレス内の
特定化データ(この例では実装位置データとする)を読
出し実装位置し2に相当する特定化データであるか否か
を判別する。第2図(A)の例では否である(分岐N、
つまり実装位置L3に相当する特定化データが格納され
ている)ため、ステップS6に抜けて警報を出力し誤挿
入が行われていることを知らせる。 もし実装位置L2に番号PA2の他PROMが挿入され
ている場合は(ステップS2諾(分岐Y))、ステップ
S3において次の実装位置し3に実装されている他PR
OM内の前記特定化データを読出し、実装位置し3に相
当するものか否かを判別する。同様にしてステップS4
では実装位置し4に挿入されている他PROM内の特定
化データを読出して正しく該当するものか否かを判別し
、共に諾(分岐Y)であれば、ステップS5で通常動作
ルーチンに入る。 ただし前記ステップ33.54の判別で1つでも先に否
(分岐N)であると判別されると、ステップS6に抜け
て前記と同様に警報を出力する。 次に第2図(B)のように始めの実装位置し1には誤っ
た番号(この例ではPA4)のPROM、すなわち何れ
かの他PROMが挿入された場合には、第1図において
CPUは、電源投入後、ステップS1で前記と同様な初
期化を行ったのち点線の経路で直ちにステップS6に抜
は警報を出力する。 なお前記の手順以外にも、この電子装置が数字表示出力
手段を備えている場合には、PROMが誤挿入された際
に、どの特定化データをもつPROMが、どの実装位置
に挿入されているかといったことなどを、数字表示する
ことも可能である。
以上の説明から明らかなように本発明によれば、各P1
?OM内の所定の同一相対アドレスの記憶領域に、当該
のPROMが本来挿入されるべき実装位置又は自らを示
す番号等からなる特定化データを格納し、各PROM中
先頭アドレスを割当てられた先頭PROMには、その初
期のアドレス領域に、他の全てのPROMについて前記
特定化データの当否を、実装位置の順に1つづつ確認し
、1つでも誤りのものがあれば警報を出力し、全てが正
しい場合にのみ次の通常動作ルーチンに進むテストプロ
グラムを格納し、先頭PROM以外の他PROMには、
その初期のアドレス領域に、前記の警報を出力するテス
トプログラムを格納することとしたので、PROM誤挿
入をすぐに発見することができる。またCPUにより制
御される各負荷の、PROM誤挿入に基づく (誤動作
による)事故等も未然に防ぐことができるといった効果
がある。
?OM内の所定の同一相対アドレスの記憶領域に、当該
のPROMが本来挿入されるべき実装位置又は自らを示
す番号等からなる特定化データを格納し、各PROM中
先頭アドレスを割当てられた先頭PROMには、その初
期のアドレス領域に、他の全てのPROMについて前記
特定化データの当否を、実装位置の順に1つづつ確認し
、1つでも誤りのものがあれば警報を出力し、全てが正
しい場合にのみ次の通常動作ルーチンに進むテストプロ
グラムを格納し、先頭PROM以外の他PROMには、
その初期のアドレス領域に、前記の警報を出力するテス
トプログラムを格納することとしたので、PROM誤挿
入をすぐに発見することができる。またCPUにより制
御される各負荷の、PROM誤挿入に基づく (誤動作
による)事故等も未然に防ぐことができるといった効果
がある。
第1図は本発明の一実施例としてのテストプログラムの
要部の手順を説明するフローチャート、第2図(A)
、 (B)はPROM誤挿入のそれぞれ異る例を示す実
装図である。 P : PROM、PA(PAI〜PA4):PROM
番号、L (Ll〜L4):実装位置、ADニアドレス
。 第1図 inl PROMi8 L3匝=刀 (B) L32=口 LI+舒ヨコ 才2図 アドレス D O〜IFFFH’i地 2000H〜3FFFH4Q
要部の手順を説明するフローチャート、第2図(A)
、 (B)はPROM誤挿入のそれぞれ異る例を示す実
装図である。 P : PROM、PA(PAI〜PA4):PROM
番号、L (Ll〜L4):実装位置、ADニアドレス
。 第1図 inl PROMi8 L3匝=刀 (B) L32=口 LI+舒ヨコ 才2図 アドレス D O〜IFFFH’i地 2000H〜3FFFH4Q
Claims (1)
- 【特許請求の範囲】 1)CPUと通常処理の手順を記憶する複数のPROM
とを備えた装置において、 前記の各PROM内のそれぞれ対応する所定の同一の相
対アドレス領域に設けられ、当該のPROMを特定し得
るデータ(以下特定化データという)を記憶する手段と
、 前記の各PROM中、先頭アドレスを割当てられたもの
(以下先頭PROMという)の初期のアドレス領域に設
けられ、少なくとも先頭PROM以外の全てのPROM
(以下他PROMという)の各々について、前記特定化
データを読出し、この読出しに係る他PROMがその正
しい実装位置に取付られているか否かを判別し、この取
付の少なくとも1つに誤があれば、警報を出力し、全て
の取付に誤が無いときにのみ、次の前記通常処理に進む
手順を記憶する手段と、 他PROMの各々の初期のアドレス領域に設けられ、当
該手順が実行されると警報を出力する手順を記憶する手
段とを備えたことを特徴とするPROM誤挿入検出装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60002976A JPS61162899A (ja) | 1985-01-11 | 1985-01-11 | Prom誤***検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60002976A JPS61162899A (ja) | 1985-01-11 | 1985-01-11 | Prom誤***検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61162899A true JPS61162899A (ja) | 1986-07-23 |
Family
ID=11544398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60002976A Pending JPS61162899A (ja) | 1985-01-11 | 1985-01-11 | Prom誤***検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61162899A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63145558A (ja) * | 1986-12-09 | 1988-06-17 | Nippon Signal Co Ltd:The | 読出し専用メモリの誤挿入実装検知方法 |
JPS63285654A (ja) * | 1987-05-18 | 1988-11-22 | Sanyo Electric Co Ltd | メモリモジュ−ル実装誤り検出方式 |
WO2015083226A1 (ja) * | 2013-12-02 | 2015-06-11 | 富士通株式会社 | 情報処理装置及び情報処理装置制御プログラム |
-
1985
- 1985-01-11 JP JP60002976A patent/JPS61162899A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63145558A (ja) * | 1986-12-09 | 1988-06-17 | Nippon Signal Co Ltd:The | 読出し専用メモリの誤挿入実装検知方法 |
JPS63285654A (ja) * | 1987-05-18 | 1988-11-22 | Sanyo Electric Co Ltd | メモリモジュ−ル実装誤り検出方式 |
WO2015083226A1 (ja) * | 2013-12-02 | 2015-06-11 | 富士通株式会社 | 情報処理装置及び情報処理装置制御プログラム |
JP6094685B2 (ja) * | 2013-12-02 | 2017-03-15 | 富士通株式会社 | 情報処理装置及び情報処理装置制御プログラム |
US10025683B2 (en) | 2013-12-02 | 2018-07-17 | Fujitsu Limited | Information processing device and computer-readable recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4298934A (en) | Programmable memory protection logic for microprocessor systems | |
JP3667920B2 (ja) | Icカード | |
US4550278A (en) | Control device | |
US4924465A (en) | Memory with function test of error detection/correction device | |
JPS61162899A (ja) | Prom誤***検出装置 | |
JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
JPS5539994A (en) | Multiprocessor system | |
US5327362A (en) | System for detecting a runaway of a microcomputer | |
JPH09288594A (ja) | 障害対処方法通知システム | |
EP0482527B1 (en) | A normal to spare switching control system | |
JPS5899841A (ja) | 部分実装された制御メモリのアドレス制御方式 | |
JPS6448152A (en) | Memory write protection system | |
JPH0250226A (ja) | マイクロコンピュータ | |
JPS6292063A (ja) | マイクロコンピユ−タ装置 | |
JP3044665B2 (ja) | 制御装置 | |
JPH06119193A (ja) | データ処理システム | |
JPH05181573A (ja) | 障害処理方式 | |
JPH0546487A (ja) | フアイル盤誤実装検出装置 | |
JPS6081664A (ja) | マイクロコンピユ−タシステム | |
JPS58103040A (ja) | マイクロプログラム制御装置 | |
JPS6020247A (ja) | 障害検出装置 | |
JPH0359740A (ja) | メモリ障害検出方式 | |
JPS61199142A (ja) | メモリ装置 | |
JPS5878240A (ja) | プログラムメモリを有するデ−タ処理装置 | |
JPS5845700A (ja) | メモリデ−タサムチエツク回路 |