JPS6252650A - メモリのチエツク方法 - Google Patents
メモリのチエツク方法Info
- Publication number
- JPS6252650A JPS6252650A JP60191769A JP19176985A JPS6252650A JP S6252650 A JPS6252650 A JP S6252650A JP 60191769 A JP60191769 A JP 60191769A JP 19176985 A JP19176985 A JP 19176985A JP S6252650 A JPS6252650 A JP S6252650A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- power
- power source
- checking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000006870 function Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、計器等に用いられるマイクロコンピュータ
等の処理装置のメモリのチェック方法に関するものであ
る。
等の処理装置のメモリのチェック方法に関するものであ
る。
[従来の技術]
計器等の装置に用いられる処理装置(CPU)は、RA
M等のメモリにパラメータを格納し、読み出しを行って
プログラムを実行している。従って、メモリの機能が正
常に動作しなかったり、記憶内容が破壊されたりすると
、異常な動作をしてしまう。
M等のメモリにパラメータを格納し、読み出しを行って
プログラムを実行している。従って、メモリの機能が正
常に動作しなかったり、記憶内容が破壊されたりすると
、異常な動作をしてしまう。
[この発明の解決しようとする問題点]この−ため、メ
モリの内容をチェックする必要があるが、従来の方法で
は、種々の場合に対してチェックが十分ではなかった。
モリの内容をチェックする必要があるが、従来の方法で
は、種々の場合に対してチェックが十分ではなかった。
この発明の目的は、以上の点に鑑み、メモリの機能チェ
ックおよび復電時の異常チェックを行うようにしたメモ
リのチェック方法を提供することである。
ックおよび復電時の異常チェックを行うようにしたメモ
リのチェック方法を提供することである。
[問題点を解決するための手段]
この発明は、電源投入時または、メモリのクリアぢ時は
、メモリの所定番地にデータの書き込み呼び出しを行い
データの変化をチェックし、復電時または処理装置のリ
セット時、メモリの所定番地のデータを呼び出し変化を
チェックするようにしたメモリのチェック方法である。
、メモリの所定番地にデータの書き込み呼び出しを行い
データの変化をチェックし、復電時または処理装置のリ
セット時、メモリの所定番地のデータを呼び出し変化を
チェックするようにしたメモリのチェック方法である。
[実施例]
第1図は、この発明の一実施例を示す構成説明図である
。
。
図において、1は、ROMのようなメモリ2に格納され
たプログラム、RAMのようなメモリ3に格納されたパ
ラメータ等に従って所定の動作を行うマイクロコンピュ
ータのような処理装置(CPU)で、処理装!!1等に
は、交流電源AC@電源スイッチSを介し、電源回路呑
で直流化した電源が供給され、また、停電検出回路#が
停電を検出すると、電源回路含に含れるバックアップ電
源によりRAMのようなメモリ3のバックアップを行う
。
たプログラム、RAMのようなメモリ3に格納されたパ
ラメータ等に従って所定の動作を行うマイクロコンピュ
ータのような処理装置(CPU)で、処理装!!1等に
は、交流電源AC@電源スイッチSを介し、電源回路呑
で直流化した電源が供給され、また、停電検出回路#が
停電を検出すると、電源回路含に含れるバックアップ電
源によりRAMのようなメモリ3のバックアップを行う
。
次に第2図を参照して動作を説明する。
電源スィッチSをオンとした?a電源投入時あるいはメ
モリのクリア信号を受は取ったメモリのクリア時は、処
理装置1は、RAMのメモリ3の所定番地に所定のデー
タMを書き込み、次いでそのデータMを読み出し、デー
タが一致しているか、変化しているかを確認、チェック
する。データMが一致していれば、メモリ3は正常と判
断し、一致していず変化していればメモリ3の機能は異
常とし、ランプの点灯、メモリのクリア等により、その
旨を報知する。
モリのクリア信号を受は取ったメモリのクリア時は、処
理装置1は、RAMのメモリ3の所定番地に所定のデー
タMを書き込み、次いでそのデータMを読み出し、デー
タが一致しているか、変化しているかを確認、チェック
する。データMが一致していれば、メモリ3は正常と判
断し、一致していず変化していればメモリ3の機能は異
常とし、ランプの点灯、メモリのクリア等により、その
旨を報知する。
また、電源スィッチSがオンのまま交流電源ACが来な
くなる停電時は、たとえば停電検出回路5で電2源スイ
ッチSの状態等から停電を検出し、電源回路4に含まれ
るバックアップ電源によりRAMのメモリ3の内容をバ
ックアップする。そして、交流電源ACtfi復電し、
バックアップが解除すると、処理装置1、メモリ3の一
所定の番地のデータMを呼び出し、そこに格納されてい
るデータMが破壊されているかいないかを確認する。破
壊されていなければ正常とし、破壊されて変化している
場合は異常と報知する。また、処理装@1のリセット時
も、復電時と同様に、メモリ3の一データMの呼び出し
、チェックを行う。
くなる停電時は、たとえば停電検出回路5で電2源スイ
ッチSの状態等から停電を検出し、電源回路4に含まれ
るバックアップ電源によりRAMのメモリ3の内容をバ
ックアップする。そして、交流電源ACtfi復電し、
バックアップが解除すると、処理装置1、メモリ3の一
所定の番地のデータMを呼び出し、そこに格納されてい
るデータMが破壊されているかいないかを確認する。破
壊されていなければ正常とし、破壊されて変化している
場合は異常と報知する。また、処理装@1のリセット時
も、復電時と同様に、メモリ3の一データMの呼び出し
、チェックを行う。
なお、メモリ3がバックアップされているかいないかは
、停電検出回路ヰの出力により知ることができ、機能チ
ェックのための番地と、バックアップ時のチェック番地
とは一致していても異っていてもよい。
、停電検出回路ヰの出力により知ることができ、機能チ
ェックのための番地と、バックアップ時のチェック番地
とは一致していても異っていてもよい。
[発明の効果〕
この発明は、電源投入時またはメモリのクリア時は、デ
ータの書き込み、呼び出しを行って、メモリの機能チェ
ックを行い、復電時またはりセラ1一時は、データの呼
び出しチェックを行って格納データのチェックを行うよ
うにしているので、メモリ機能、格納データのチェック
を確実に行うことができ、常に正しい状態で、動1ヤを
行うことができ、高信頼性のものとなる。
ータの書き込み、呼び出しを行って、メモリの機能チェ
ックを行い、復電時またはりセラ1一時は、データの呼
び出しチェックを行って格納データのチェックを行うよ
うにしているので、メモリ機能、格納データのチェック
を確実に行うことができ、常に正しい状態で、動1ヤを
行うことができ、高信頼性のものとなる。
第1図、第2図は、この発明の一実施例を示す説明図で
ある。 1・・・処理装置、2.3・・・メモリ、4・・・電源
回路、5・・・停電検出回路
ある。 1・・・処理装置、2.3・・・メモリ、4・・・電源
回路、5・・・停電検出回路
Claims (1)
- 1、処理装置とメモリとを備え、処理装置は、電源投入
時またはメモリのクリア時は、メモリの所定番地にデー
タの書き込み、呼び出しを行いデータの変化をチェック
し、復電時または処理装置のリセット時は、メモリの所
定番地のデータを呼び出し、変化をチェックすることを
特徴とするメモリのチェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60191769A JPS6252650A (ja) | 1985-08-30 | 1985-08-30 | メモリのチエツク方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60191769A JPS6252650A (ja) | 1985-08-30 | 1985-08-30 | メモリのチエツク方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6252650A true JPS6252650A (ja) | 1987-03-07 |
Family
ID=16280210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60191769A Pending JPS6252650A (ja) | 1985-08-30 | 1985-08-30 | メモリのチエツク方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6252650A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167157A (ja) * | 1990-10-31 | 1992-06-15 | Fujitsu Ltd | メモリカード制御方式 |
JP2006147024A (ja) * | 2004-11-18 | 2006-06-08 | Takashi Oshikiri | 半導体メモリおよび半導体メモリのテスト方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57127220A (en) * | 1981-01-29 | 1982-08-07 | Fujitsu Ltd | System for detecting turning-off of backup power source for memory |
JPS5856294A (ja) * | 1981-09-30 | 1983-04-02 | Hitachi Ltd | ランダムアクセスメモリのリ−ドライトチエツク方法 |
-
1985
- 1985-08-30 JP JP60191769A patent/JPS6252650A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57127220A (en) * | 1981-01-29 | 1982-08-07 | Fujitsu Ltd | System for detecting turning-off of backup power source for memory |
JPS5856294A (ja) * | 1981-09-30 | 1983-04-02 | Hitachi Ltd | ランダムアクセスメモリのリ−ドライトチエツク方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167157A (ja) * | 1990-10-31 | 1992-06-15 | Fujitsu Ltd | メモリカード制御方式 |
JP2006147024A (ja) * | 2004-11-18 | 2006-06-08 | Takashi Oshikiri | 半導体メモリおよび半導体メモリのテスト方法 |
US8090958B2 (en) | 2004-11-18 | 2012-01-03 | Takashi Oshikiri | Semiconductor memory and method of testing semiconductor memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2290891B (en) | Multiprocessor system | |
JPS6252650A (ja) | メモリのチエツク方法 | |
JPH10105422A (ja) | 保護装置の制御回路 | |
JPS6316314A (ja) | 無停電電源装置のインタ−フエイス装置 | |
JPS6310463B2 (ja) | ||
JPH064418A (ja) | メモリバックアップ装置の異常処理方式 | |
KR0136864Y1 (ko) | 메모리 백업 장치 | |
JPS6234358Y2 (ja) | ||
JPH02100743A (ja) | 電子機器 | |
JPS58195968A (ja) | 再実行制御方式 | |
JPS5812719B2 (ja) | 回路素子の良否判定装置 | |
JPS61278953A (ja) | Ramのエラ−チエツク方法 | |
JPS5947605A (ja) | バツク・アツプ制御装置 | |
JPS58225401A (ja) | プロセス入出力システム | |
JPH01160547U (ja) | ||
JPH082740Y2 (ja) | 言語搭載のコンピュータ装置 | |
JPS5850029A (ja) | 停電検出装置 | |
JP3028836B2 (ja) | 演算処理システム | |
JPH05224968A (ja) | データチェック方式 | |
JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
JPS6093517A (ja) | 入出力装置の接続検出装置 | |
JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
JPS61164437A (ja) | 停電補償装置 | |
JPH07230432A (ja) | 計算装置 | |
JPS6265117A (ja) | 情報処理装置の電源異常処理方法 |