JPH03219360A - マルチプロセッサ制御方式 - Google Patents
マルチプロセッサ制御方式Info
- Publication number
- JPH03219360A JPH03219360A JP1521690A JP1521690A JPH03219360A JP H03219360 A JPH03219360 A JP H03219360A JP 1521690 A JP1521690 A JP 1521690A JP 1521690 A JP1521690 A JP 1521690A JP H03219360 A JPH03219360 A JP H03219360A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- substitutive
- load
- alternative processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000010365 information processing Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のプロセッサを有する情報処理装置のマル
チプロセッサ制御方式に関する。
チプロセッサ制御方式に関する。
従来、この種のマルチプロセッサ制御方式は、プロセッ
サの障害発生時において代替処理可能なプロセッサの有
無が格納されている情報テーブルを有し、代替処理可能
なプロセッサがあれば、そのプロセッサの負荷状況にか
かわらず、代替処理を行なわせる方式となっていた。
サの障害発生時において代替処理可能なプロセッサの有
無が格納されている情報テーブルを有し、代替処理可能
なプロセッサがあれば、そのプロセッサの負荷状況にか
かわらず、代替処理を行なわせる方式となっていた。
上述した従来のマルチプロセッサ制御方式は、プロセッ
サ障害発生時の制御情報として代替処理可能なプロセッ
サの有無を調べ、代替可能なプロセッサの負荷状況を判
断せずに代替処理に割り当てるので、代替処理を行なう
プロセッサの負荷に偏りが起き、システムの性能が十分
に引き出せないという欠点がある。
サ障害発生時の制御情報として代替処理可能なプロセッ
サの有無を調べ、代替可能なプロセッサの負荷状況を判
断せずに代替処理に割り当てるので、代替処理を行なう
プロセッサの負荷に偏りが起き、システムの性能が十分
に引き出せないという欠点がある。
本発明は、ファームウェアの制御によって動作する複数
のプロセッサと、各プロセッサから参照可能な主記憶と
を具備する情報処理装置のマルチプロセッサ制御方式に
おいて、前記主記憶にプロセッサ番号を入力し、動作可
能なプロセッサ番号を出力する代替処理情報テーブルと
、各プロセッサの処理能力と負荷をあらわす代替処理能
力テーブルを具備し、マルチプロセッサシステムにおい
てプロセッサの障害発生時に、動作状況テーブルより、
代替可能な組合せのすべてについて、各プロセッサの負
荷を再計算し、その組合の中で、各プロセッサの負荷の
偏差が最も小さくなるような組合せを１つ選択し、前記
代替処理情報テーブルの更新を行ない、この代替処理情
報テーブルの内容に従って代替処理を行なうよう制御す
ることを特徴とするものである。
のプロセッサと、各プロセッサから参照可能な主記憶と
を具備する情報処理装置のマルチプロセッサ制御方式に
おいて、前記主記憶にプロセッサ番号を入力し、動作可
能なプロセッサ番号を出力する代替処理情報テーブルと
、各プロセッサの処理能力と負荷をあらわす代替処理能
力テーブルを具備し、マルチプロセッサシステムにおい
てプロセッサの障害発生時に、動作状況テーブルより、
代替可能な組合せのすべてについて、各プロセッサの負
荷を再計算し、その組合の中で、各プロセッサの負荷の
偏差が最も小さくなるような組合せを１つ選択し、前記
代替処理情報テーブルの更新を行ない、この代替処理情
報テーブルの内容に従って代替処理を行なうよう制御す
ることを特徴とするものである。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
この実施例は、プロセッサ１〜４と、プロセッサとバス
を接続するバス５〜８と、主記憶とバスを接続するバス
９と、バス１０と、主記憶１１とを具備する。
を接続するバス５〜８と、主記憶とバスを接続するバス
９と、バス１０と、主記憶１１とを具備する。
第２図は第１図に示す実施例で使用される主記憶１１上
の動作状況テーブルの図である。このテーブルは正常動
作を行なっているプロセ、ツサに対応したビットが“１
″にセットされる。
の動作状況テーブルの図である。このテーブルは正常動
作を行なっているプロセ、ツサに対応したビットが“１
″にセットされる。
第３図は第１図に示す実施例で使用される主記憶１１上
の代替処理情報テーブルの図である。このテーブルは各
プロセッサが現在どのプロセッサとして動作しているか
を示している。
の代替処理情報テーブルの図である。このテーブルは各
プロセッサが現在どのプロセッサとして動作しているか
を示している。
第４図は第１図に示す実施例で使用される主記憶１１上
の代替処理能力テーブルの図である。このテーブルは各
プロセッサの処理能力の状態を示す。
の代替処理能力テーブルの図である。このテーブルは各
プロセッサの処理能力の状態を示す。
次にこの実施例の動作について説明する。マルチプロセ
ッサシステムとして、プロセッサ１〜７が接続されてい
るものとする。このマルチプロセッサシステムが立上る
と、第２図の動作状況テーブル１１１、第３図の代替処
理情報テーブル１１２の各プロセッサに対応するビット
をバス５〜９゜バス１０を経由して１１１１１を書込む
。全プロセッサが正常動作可能である場合には、第２図
、第３図のように動作状況テーブル、代替処理情報テー
ブルにセットされる。次にプロセッサに障害が発生した
例として、マルチプロセッサシステム運用中にプロセッ
サ２に障害が発生した場合を考える。
ッサシステムとして、プロセッサ１〜７が接続されてい
るものとする。このマルチプロセッサシステムが立上る
と、第２図の動作状況テーブル１１１、第３図の代替処
理情報テーブル１１２の各プロセッサに対応するビット
をバス５〜９゜バス１０を経由して１１１１１を書込む
。全プロセッサが正常動作可能である場合には、第２図
、第３図のように動作状況テーブル、代替処理情報テー
ブルにセットされる。次にプロセッサに障害が発生した
例として、マルチプロセッサシステム運用中にプロセッ
サ２に障害が発生した場合を考える。
このプロセッサの障害を検知すると、主記憶上の動作状
況テーブルのプロセッサ２に対応する第２のビットをク
リアし、動作不能状態を示す。そして、動作状況テーブ
ル上で動作可能なプロセッサを全て取り出し、取り出し
たプロセッサについて代替処理能力テーブルより、各プ
ロセッサの負荷の処理能力を調べ、障害が発生したプロ
セッサ２の代替処理を行なっても負荷／能力の偏差が最
も小さくなるような組合せを再計算し１代替処理プロセ
ッサの代替処理情報テーブル中の代替するプロセッサの
エントリのプロセッサ２のビットに“１″を書込み、そ
のプロセッサが障害が発生したプロセッサ２の代替処理
を可能にする。
況テーブルのプロセッサ２に対応する第２のビットをク
リアし、動作不能状態を示す。そして、動作状況テーブ
ル上で動作可能なプロセッサを全て取り出し、取り出し
たプロセッサについて代替処理能力テーブルより、各プ
ロセッサの負荷の処理能力を調べ、障害が発生したプロ
セッサ２の代替処理を行なっても負荷／能力の偏差が最
も小さくなるような組合せを再計算し１代替処理プロセ
ッサの代替処理情報テーブル中の代替するプロセッサの
エントリのプロセッサ２のビットに“１″を書込み、そ
のプロセッサが障害が発生したプロセッサ２の代替処理
を可能にする。
以上説明したように本発明は、マルチプロセッサシステ
ムにおいて、一部のプロセッサに障害が発生した場合に
、動作状況テーブルを参照することによって、代替処理
のプロセッサの有無を調べ、代替処理情報テーブル、代
替処理能力テーブルを参照し、それを基に代替処理を行
なわせるプロセッサの最適化をし、そして代替処理情報
テーブルを更新し、代替処理を行なわせることにより、
プロセッサの障害発生時におけるシステムの持ちうるス
ループットをダウンさせないという効果を奏する。
ムにおいて、一部のプロセッサに障害が発生した場合に
、動作状況テーブルを参照することによって、代替処理
のプロセッサの有無を調べ、代替処理情報テーブル、代
替処理能力テーブルを参照し、それを基に代替処理を行
なわせるプロセッサの最適化をし、そして代替処理情報
テーブルを更新し、代替処理を行なわせることにより、
プロセッサの障害発生時におけるシステムの持ちうるス
ループットをダウンさせないという効果を奏する。
第１図は本発明の一実施例のブロック図、第２図は第１
図中の主記憶内の動作状況テーブルを示す図、第３図は
第１図中の主記憶内の代替処理情報テーブルを示す図、
第４図は第１図中の主記憶内の代替処理能力テーブルを
示す図である。 １〜４・・・プロセッサ、５〜８・・・パス、９・・・
パス、１０・・・パス、１１・・・主記憶、１１１・・
・動作状況テーブル、１１２・・・代替処理情報テーブ
ル、１１３・・・代替処理能力テーブル。
図中の主記憶内の動作状況テーブルを示す図、第３図は
第１図中の主記憶内の代替処理情報テーブルを示す図、
第４図は第１図中の主記憶内の代替処理能力テーブルを
示す図である。 １〜４・・・プロセッサ、５〜８・・・パス、９・・・
パス、１０・・・パス、１１・・・主記憶、１１１・・
・動作状況テーブル、１１２・・・代替処理情報テーブ
ル、１１３・・・代替処理能力テーブル。
Claims (1)
- ファームウェアの制御によって動作する複数のプロセッ
サと、各プロセッサから参照可能な主記憶とを具備する
情報処理装置のマルチプロセッサ制御方式において、前
記主記憶にプロセッサ番号を入力し、動作可能なプロセ
ッサ番号を出力する代替処理情報テーブルと、各プロセ
ッサの処理能力と負荷をあらわす代替処理能力テーブル
を具備し、マルチプロセッサシステムにおいてプロセッ
サの障害発生時に、動作状況テーブルより、代替可能な
組合せのすべてについて、各プロセッサの負荷を再計算
し、その組合の中で、各プロセッサの負荷の偏差が最も
小さくなるような組合せを１つ選択し、前記代替処理情
報テーブルの更新を行ない、この代替処理情報テーブル
の内容に従って代替処理を行なうよう制御することを特
徴とするマルチプロセッサ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1521690A JPH03219360A (ja) | 1990-01-24 | 1990-01-24 | マルチプロセッサ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1521690A JPH03219360A (ja) | 1990-01-24 | 1990-01-24 | マルチプロセッサ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03219360A true JPH03219360A (ja) | 1991-09-26 |
Family
ID=11882681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1521690A Pending JPH03219360A (ja) | 1990-01-24 | 1990-01-24 | マルチプロセッサ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03219360A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001101149A (ja) * | 1999-09-30 | 2001-04-13 | Nec Corp | 分散並列型データ処理装置及び分散並列型データ処理プログラムを記録した記録媒体並びに分散並列型データ処理システム |
| JP2006119941A (ja) * | 2004-10-22 | 2006-05-11 | Hitachi Ltd | 動画像蓄積方法 |
| JP2009116380A (ja) * | 2007-11-01 | 2009-05-28 | Nec Corp | 仮想サーバ移動制御装置、仮想サーバ移動制御方法およびプログラム |
| JPWO2012053393A1 (ja) * | 2010-10-19 | 2014-02-24 | 株式会社日立製作所 | 仮想計算機を配置する方法及び装置 |
-
1990
- 1990-01-24 JP JP1521690A patent/JPH03219360A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001101149A (ja) * | 1999-09-30 | 2001-04-13 | Nec Corp | 分散並列型データ処理装置及び分散並列型データ処理プログラムを記録した記録媒体並びに分散並列型データ処理システム |
| JP2006119941A (ja) * | 2004-10-22 | 2006-05-11 | Hitachi Ltd | 動画像蓄積方法 |
| JP2009116380A (ja) * | 2007-11-01 | 2009-05-28 | Nec Corp | 仮想サーバ移動制御装置、仮想サーバ移動制御方法およびプログラム |
| JPWO2012053393A1 (ja) * | 2010-10-19 | 2014-02-24 | 株式会社日立製作所 | 仮想計算機を配置する方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0106572A1 (en) | Data processing system with virtual machines | |
| JPH02297228A (ja) | 障害情報格納方式 | |
| US3680052A (en) | Configuration control of data processing system units | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| US5696983A (en) | Decentralized system connected by individual buses and bus connection method | |
| JPH0895614A (ja) | 制御装置 | |
| JPS6127778B2 (ja) | ||
| JPH0462641A (ja) | マルチプロセッサシステム | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JPS60258610A (ja) | プログラマブル・コントロ−ラ | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| US20020089772A1 (en) | Automation system with a work drive unit | |
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| JPH06222969A (ja) | 共通メモリ制御方式 | |
| JPH0410137A (ja) | 故障バックアップ方式 | |
| JPS6249556A (ja) | 計算機システム構成制御方式 | |
| JPH0199144A (ja) | Ｒｏｍデータ保証方式 | |
| JPH10285251A (ja) | データ処理装置 | |
| JPS63278159A (ja) | 情報処理装置 | |
| JPS59121525A (ja) | サブチヤネル制御方式 | |
| JPH04296938A (ja) | コンピュータ装置 | |
| JP2006178614A (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPH05274169A (ja) | 計算機 | |
| JPS63140356A (ja) | ストアチエツク機構の故障検出方式 |