JPH03273347A - マイクロプロセッサ監視回路 - Google Patents
マイクロプロセッサ監視回路Info
- Publication number
- JPH03273347A JPH03273347A JP2075010A JP7501090A JPH03273347A JP H03273347 A JPH03273347 A JP H03273347A JP 2075010 A JP2075010 A JP 2075010A JP 7501090 A JP7501090 A JP 7501090A JP H03273347 A JPH03273347 A JP H03273347A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- address
- circuit
- outputs
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 10
- 230000005856 abnormality Effects 0.000 claims abstract description 8
- 239000000284 extract Substances 0.000 claims abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサシス1ム内に設けられ、マ
イクロプロセッサの動作をC視し、異常を検出したとき
にアラーム信号を出力するマイクロプロセッサ監視回路
に関する。
イクロプロセッサの動作をC視し、異常を検出したとき
にアラーム信号を出力するマイクロプロセッサ監視回路
に関する。
従来、マイクロプロセッサの動作を監視することは、
(1)アドレス信号の常変する任意の1ビツト(例えば
最下位ビット)をC視し、連続して同じ信号が出力され
たときにマイクロプロセッサを異常と判断してアラーム
信号を出力する。
最下位ビット)をC視し、連続して同じ信号が出力され
たときにマイクロプロセッサを異常と判断してアラーム
信号を出力する。
(2)マイクロプロセッサより出力されるアドレス信号
が、マイクロプロセッサシステム内にて使用されている
ものかどうかを診断するプログラムを、システム全体を
動かすプログラムの随所に挿入する。等の方法によって
行なわれていた。
が、マイクロプロセッサシステム内にて使用されている
ものかどうかを診断するプログラムを、システム全体を
動かすプログラムの随所に挿入する。等の方法によって
行なわれていた。
上述した従来の方法のうち、(1)に示したアドレス信
号の任意の1ピツトを監視する方法においては、マイク
ロプロセッサが出力するアドレス信号が、マイクロプロ
セッサシステムに使用されていない無効なものであって
もそのことを検出することができないという欠点がある
。(2)に示した診断ブムグラムを挿入する方法におい
ては、診断プログラムか挿入された箇所に相当するとき
だけが判断されることになり、マイクロプロセッサの動
作を常時監視することができないという欠点がある。
号の任意の1ピツトを監視する方法においては、マイク
ロプロセッサが出力するアドレス信号が、マイクロプロ
セッサシステムに使用されていない無効なものであって
もそのことを検出することができないという欠点がある
。(2)に示した診断ブムグラムを挿入する方法におい
ては、診断プログラムか挿入された箇所に相当するとき
だけが判断されることになり、マイクロプロセッサの動
作を常時監視することができないという欠点がある。
本発明は、これらの方法によらず、マイクロプロセッサ
の動作を常時監視することのできるマイクロプロセッサ
監視回路を提供することを目的とする。
の動作を常時監視することのできるマイクロプロセッサ
監視回路を提供することを目的とする。
本発明のマイクロプロセッサ監視回路は、マイクロプロ
セッサシステム内に設けられ、マイクロプロセッサの動
作を監視し、異常を検出したときにアラーム信号を出力
するマイクロプロセッサ監視回路であって、 マイクロプロセッサとバスを介して接続し、該マイクロ
プロセッサが出ツノするアドレス情報のみを抽出して出
力するアドレスラッチ回路と、マイクロプロセッサシス
テム内で使用されるアドレス領域を記憶し、アドレスラ
ッチ回路が出力するアドレス情報を入力して記憶するア
ドレス領域内に該当するものかどうかを判定し、該当し
ないものである場合にはアラーム信号を出力するアドレ
ス有効判定回路とを有する。
セッサシステム内に設けられ、マイクロプロセッサの動
作を監視し、異常を検出したときにアラーム信号を出力
するマイクロプロセッサ監視回路であって、 マイクロプロセッサとバスを介して接続し、該マイクロ
プロセッサが出ツノするアドレス情報のみを抽出して出
力するアドレスラッチ回路と、マイクロプロセッサシス
テム内で使用されるアドレス領域を記憶し、アドレスラ
ッチ回路が出力するアドレス情報を入力して記憶するア
ドレス領域内に該当するものかどうかを判定し、該当し
ないものである場合にはアラーム信号を出力するアドレ
ス有効判定回路とを有する。
マイクロプロセッサが出力するアドレス情報がアドレス
有効判定回路により常に監視され、本来出力されること
のないマイクロプロセッサシステムに無効なアドレス情
報が出力されたときにアラーム信号が出力される。
有効判定回路により常に監視され、本来出力されること
のないマイクロプロセッサシステムに無効なアドレス情
報が出力されたときにアラーム信号が出力される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明のマイクロプロセッサ監視回路を含んだ
マイクロプロセッサシステムの一実施例の構成を示すブ
ロック図である。
マイクロプロセッサシステムの一実施例の構成を示すブ
ロック図である。
第1図に示されるマイクロプロセッサシステムは、11
111回路1、マイクロプロセッサ10、アドレスラッ
チ回路2およびアドレス有効判定回路3より構成されて
いる。これらのうち、1llil11回路1、アドレス
ラッチ回路2およびマイクロプロセッサ10はアドレス
バス、データバス、コントロールバス等によって構成さ
れるシステムバス14により相互に接続されている。制
御回路1はROM11、RAM12および入力装@(I
lo>13を内蔵し、マイクロプロセッサ10の出力内
容に応じてマイクロプロセッサシステムの動作を制御す
る。アドレスラッチ回路2およびアドレス有効判定回路
3はマイクロプロセッサ監視回路を構成するもので、ア
ドレスラッチ回路2はアドレス情報15を7ドレス有効
判定回路3へ出力し、アドレス有効判定回路3はその内
容に応じてアラーム信号16を出力する。
111回路1、マイクロプロセッサ10、アドレスラッ
チ回路2およびアドレス有効判定回路3より構成されて
いる。これらのうち、1llil11回路1、アドレス
ラッチ回路2およびマイクロプロセッサ10はアドレス
バス、データバス、コントロールバス等によって構成さ
れるシステムバス14により相互に接続されている。制
御回路1はROM11、RAM12および入力装@(I
lo>13を内蔵し、マイクロプロセッサ10の出力内
容に応じてマイクロプロセッサシステムの動作を制御す
る。アドレスラッチ回路2およびアドレス有効判定回路
3はマイクロプロセッサ監視回路を構成するもので、ア
ドレスラッチ回路2はアドレス情報15を7ドレス有効
判定回路3へ出力し、アドレス有効判定回路3はその内
容に応じてアラーム信号16を出力する。
次に、本実施例の動作について説明する。
III I!1回路1はマイクロプロセッサ10よりシ
ステムバス14を介して送られてくるアドレス情報およ
びデータ情報により111mを行なう。辺のとき、アド
レスラッチ回路2はバス14に送出された各情報の中か
らアドレス情報15のみを抽出し、アドレス有効判定回
路3へ出力する。アドレス有効判定回路3は、本マイク
ロプロセッサシステt1内で使用されるアドレス領域を
予め配憶するもので、入力されたアドレス情報15が記
憶するアドレス領域内に該当するものかどうかを判定す
る。このとき、マイクロプロセッサ10が送出したアド
レス情報15がマイクロプロセッサシステム内で使用さ
れない(該当しない)ものであり、1llllj回路1
にとって無効のものである場合にはマイクロプロセッサ
10が異常である旨を示すアラーム信号を出力する。
ステムバス14を介して送られてくるアドレス情報およ
びデータ情報により111mを行なう。辺のとき、アド
レスラッチ回路2はバス14に送出された各情報の中か
らアドレス情報15のみを抽出し、アドレス有効判定回
路3へ出力する。アドレス有効判定回路3は、本マイク
ロプロセッサシステt1内で使用されるアドレス領域を
予め配憶するもので、入力されたアドレス情報15が記
憶するアドレス領域内に該当するものかどうかを判定す
る。このとき、マイクロプロセッサ10が送出したアド
レス情報15がマイクロプロセッサシステム内で使用さ
れない(該当しない)ものであり、1llllj回路1
にとって無効のものである場合にはマイクロプロセッサ
10が異常である旨を示すアラーム信号を出力する。
以上説明したように本発明は、マイクロプロセッサが出
力するアドレス情報のみをすべて抽出して、常にアドレ
ス情報の有効性を判定することにより、マイクロプロセ
ッサシステムに無効なアドレス情報をマイクロプロセッ
サが出力した場合にマイクロプロセッサの異常を検出す
ることができ、マイクロプロセッサのプログラム上にて
アドレス情報の有効性を判定することなく、マイク[]
ププロセラサシステの信頼性を向上することができる効
果がある。
力するアドレス情報のみをすべて抽出して、常にアドレ
ス情報の有効性を判定することにより、マイクロプロセ
ッサシステムに無効なアドレス情報をマイクロプロセッ
サが出力した場合にマイクロプロセッサの異常を検出す
ることができ、マイクロプロセッサのプログラム上にて
アドレス情報の有効性を判定することなく、マイク[]
ププロセラサシステの信頼性を向上することができる効
果がある。
第1図は本発明のマイクロプロセッサ監視回路を含むマ
イクロプロセッサシステムの一実施例の構成を示すブロ
ック図である。 1・・・制御回路、 2・・・アドレスラッチ回路、
3・・・アドレス有効判定回路、 10・・・マイクロプロセッサ、 11・・・ROM、 12・・・RAM。 13・・・Ilo、 14・・・システムバス、15
・・・アドレス情報、 16・・・アラーム信号。
イクロプロセッサシステムの一実施例の構成を示すブロ
ック図である。 1・・・制御回路、 2・・・アドレスラッチ回路、
3・・・アドレス有効判定回路、 10・・・マイクロプロセッサ、 11・・・ROM、 12・・・RAM。 13・・・Ilo、 14・・・システムバス、15
・・・アドレス情報、 16・・・アラーム信号。
Claims (1)
- 【特許請求の範囲】 1、マイクロプロセッサシステム内に設けられ、マイク
ロプロセッサの動作を監視し、異常を検出したときにア
ラーム信号を出力するマイクロプロセッサ監視回路であ
って、 前記マイクロプロセッサとシステムバスを介して接続し
、該マイクロプロセッサが出力するアドレス情報のみを
抽出して出力するアドレス回路と、前記マイクロプロセ
ッサシステム内で使用されるアドレス領域を記憶し、前
記アドレス回路が出力するアドレス情報を入力して記憶
するアドレス領域内に該当するものかどうかを判定し、
該当しないものである場合にはアラーム信号を出力する
アドレス有効判定回路とを有することを特徴とするマイ
クロプロセッサ監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2075010A JPH03273347A (ja) | 1990-03-22 | 1990-03-22 | マイクロプロセッサ監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2075010A JPH03273347A (ja) | 1990-03-22 | 1990-03-22 | マイクロプロセッサ監視回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03273347A true JPH03273347A (ja) | 1991-12-04 |
Family
ID=13563791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2075010A Pending JPH03273347A (ja) | 1990-03-22 | 1990-03-22 | マイクロプロセッサ監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03273347A (ja) |
-
1990
- 1990-03-22 JP JP2075010A patent/JPH03273347A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03273347A (ja) | マイクロプロセッサ監視回路 | |
JP2000146765A (ja) | 車両用電子制御装置 | |
JPS6236270B2 (ja) | ||
JP2554268B2 (ja) | 計算機分散システム | |
JPS56143599A (en) | Check system for fault of p-rom | |
JPS61267810A (ja) | 停電検出判定回路 | |
JPH0296840A (ja) | 中央処理装置の暴走防止回路 | |
JPH0782068B2 (ja) | 診断回路 | |
JPH10307601A (ja) | Cpuの出力制御回路 | |
JPH01169642A (ja) | 暴走検出回路 | |
JPS6288047A (ja) | インタフエ−ス制御装置 | |
JPH05325079A (ja) | 地震監視端末装置 | |
JPH0117180B2 (ja) | ||
KR960008567A (ko) | 다중 프로세서에서의 공통버스 점유권 요구방법 | |
JPS62217347A (ja) | バス診断装置 | |
JPH0887938A (ja) | ラッチリレー監視装置 | |
JPH0721093A (ja) | ダイレクトメモリアクセス装置の異常監視方式 | |
JPH0756776A (ja) | 入出力系選択監視装置 | |
JPS5868299A (ja) | アドレス異常検出回路 | |
JPS6081664A (ja) | マイクロコンピユ−タシステム | |
JPH02268096A (ja) | アラーム通知機能付きコントローラ | |
KR920014083A (ko) | 프로세서 정합 운용시 장애 진단 및 복구방법 | |
JPS6464456A (en) | System for detecting traffic event collecting omission | |
JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
JPH02105228A (ja) | マイクロプロセッサの動作確認方式 |