JPH09325741A - 画像表示システム - Google Patents
画像表示システムInfo
- Publication number
- JPH09325741A JPH09325741A JP8161027A JP16102796A JPH09325741A JP H09325741 A JPH09325741 A JP H09325741A JP 8161027 A JP8161027 A JP 8161027A JP 16102796 A JP16102796 A JP 16102796A JP H09325741 A JPH09325741 A JP H09325741A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixels
- scanning circuit
- driver
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 表示パネルの画面に画像信号と黒信号を領域
分割的に書き込む。 【解決手段】 表示パネル３は行列配置した画素３２か
らなる画面３１、画素３２の行を順次選択する転送段を
備えた垂直走査回路３３、画素３２の列にドライバ１か
ら供給された画像信号ＶＳＩＧを順次分配して選択され
た画素３２に書き込む転送段を備えた水平走査回路３
４、及び画素３２の列にドライバ１から供給された黒信
号ＶＢＬＫを分配して選択された画素３２に書き込む水
平補助回路３５を内蔵している。タイミングジェネレー
タ２はドライバ１から供給される画像信号ＶＳＩＧの解
像度に応じて制御信号を表示パネル３の各回路３３，３
４，３５に供給してその動作を制御する。垂直走査回路
３３及び水平走査回路３４は制御信号に応じて表示領域
３６を変化させる転送段の切替スイッチを内蔵してお
り、解像度に適合した行数及び列数の画素３２を含む画
面３１内の表示領域３６に画像信号ＶＳＩＧを書き込む
と共に、表示領域３６以外の余白領域３７に属する画素
３２に黒信号ＶＢＬＫを書き込む。
分割的に書き込む。 【解決手段】 表示パネル３は行列配置した画素３２か
らなる画面３１、画素３２の行を順次選択する転送段を
備えた垂直走査回路３３、画素３２の列にドライバ１か
ら供給された画像信号ＶＳＩＧを順次分配して選択され
た画素３２に書き込む転送段を備えた水平走査回路３
４、及び画素３２の列にドライバ１から供給された黒信
号ＶＢＬＫを分配して選択された画素３２に書き込む水
平補助回路３５を内蔵している。タイミングジェネレー
タ２はドライバ１から供給される画像信号ＶＳＩＧの解
像度に応じて制御信号を表示パネル３の各回路３３，３
４，３５に供給してその動作を制御する。垂直走査回路
３３及び水平走査回路３４は制御信号に応じて表示領域
３６を変化させる転送段の切替スイッチを内蔵してお
り、解像度に適合した行数及び列数の画素３２を含む画
面３１内の表示領域３６に画像信号ＶＳＩＧを書き込む
と共に、表示領域３６以外の余白領域３７に属する画素
３２に黒信号ＶＢＬＫを書き込む。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示パネル等をディスプレイとして用いた画
像表示システムに関する。より詳しくは、解像度の規格
が異なる画像信号を適宜表示可能な画像表示システムに
関する。
ス型の液晶表示パネル等をディスプレイとして用いた画
像表示システムに関する。より詳しくは、解像度の規格
が異なる画像信号を適宜表示可能な画像表示システムに
関する。
【０００２】
【従来の技術】図６を参照して、従来のアクティブマト
リクス型表示パネルの一例を簡潔に説明する。図示する
様に、この表示パネルは駆動基板１０１と対向基板１０
２と両者の間に保持された電気光学物質１０３とを備え
ている。電気光学物質１０３としては液晶が広く用いら
れている。駆動基板１０１には画面部１０４と周辺回路
部とが集積形成されている。周辺回路部は垂直走査回路
１０５と水平走査回路１０６とに分かれている。又、駆
動基板１０１の上端には外部接続用の端子部１０７が形
成されている。端子部１０７は配線１０８を介して垂直
走査回路１０５及び水平走査回路１０６に接続してい
る。一方、対向基板１０２の内表面には対向電極（図示
せず）が全面的に形成されている。画面部１０４には行
方向に沿ったゲート線１０９と列方向に沿った信号線１
１０が形成されている。ゲート線１０９は垂直走査回路
１０５に接続し、信号線１１０は水平走査回路１０６に
接続する。両者の交差部には画素電極１１１とこれを駆
動する薄膜トランジスタ１１２とからなる画素が集積形
成されている。垂直走査回路１０５は外部から入力され
る垂直クロック信号に同期して同じく外部から入力され
る垂直スタート信号を順次転送する転送段を含んでお
り、画面部１０４に設けられた画素の行を順次選択す
る。水平走査回路１０６も外部から入力される水平スタ
ート信号や水平クロック信号等の制御信号に応じて動作
する転送段を含んでおり、外部から供給される画像信号
を画素の列に順次分配して選択された画素に書き込む。
リクス型表示パネルの一例を簡潔に説明する。図示する
様に、この表示パネルは駆動基板１０１と対向基板１０
２と両者の間に保持された電気光学物質１０３とを備え
ている。電気光学物質１０３としては液晶が広く用いら
れている。駆動基板１０１には画面部１０４と周辺回路
部とが集積形成されている。周辺回路部は垂直走査回路
１０５と水平走査回路１０６とに分かれている。又、駆
動基板１０１の上端には外部接続用の端子部１０７が形
成されている。端子部１０７は配線１０８を介して垂直
走査回路１０５及び水平走査回路１０６に接続してい
る。一方、対向基板１０２の内表面には対向電極（図示
せず）が全面的に形成されている。画面部１０４には行
方向に沿ったゲート線１０９と列方向に沿った信号線１
１０が形成されている。ゲート線１０９は垂直走査回路
１０５に接続し、信号線１１０は水平走査回路１０６に
接続する。両者の交差部には画素電極１１１とこれを駆
動する薄膜トランジスタ１１２とからなる画素が集積形
成されている。垂直走査回路１０５は外部から入力され
る垂直クロック信号に同期して同じく外部から入力され
る垂直スタート信号を順次転送する転送段を含んでお
り、画面部１０４に設けられた画素の行を順次選択す
る。水平走査回路１０６も外部から入力される水平スタ
ート信号や水平クロック信号等の制御信号に応じて動作
する転送段を含んでおり、外部から供給される画像信号
を画素の列に順次分配して選択された画素に書き込む。
【０００３】
【発明が解決しようとする課題】外部から供給される画
像信号は解像度に関して種々の規格があり、例えばテレ
ビ用の映像信号ではＮＴＳＣ規格やＰＡＬ規格が挙げら
れる。仮に、図６に示した表示パネルの画面部がＮＴＳ
Ｃ規格に合わせた画素配列を有しているとする。この表
示パネルに例えばＰＡＬ規格の映像信号を表示する場
合、従来ＰＡＬ映像信号の走査線変換を行ない、所謂画
素行の間引き駆動をしていた。この為に、映像信号を一
旦格納する為のフィールドメモリが必要になる。又、画
面部のアスペクト比が１６：９に設定されたワイド規格
対応の表示パネルに、アスペクト比が４：３に決められ
たノーマル規格対応の映像信号を表示する場合、画面部
の左右両端を黒く表示する事により、１６：９から４：
３にアスペクト変換する方法が既に考案されている。さ
らに、近年ではアクティブマトリクス型の表示パネルが
コンピュータグラフィックスのディスプレイに適用され
ている。この場合にも、パーソナルコンピュータは種々
の解像度の規格を有する画像信号を出力する。しかしな
がら、パーソナルコンピュータから出力される画像信号
は予めドット単位の信号である為、解像度の規格に合わ
せてテレビジョンの映像信号と同様な走査線変換を行な
うと、画面上に所謂モアレが発生してしまう。即ち、走
査線変換の過程で画像信号のサンプリングタイミングが
ドット単位のデータ配列から位相的にずれると画面の画
素配列との間で比較的大きな周期の位相差が生じ、これ
がモアレとなって現われてしまう。従って、パーソナル
コンピュータ等から供給される画像信号の解像度と表示
パネル側の画面に設けられた画素配列とを一致させる事
がモアレを抑制する為に必要である。この場合、比較的
高い解像度の画像信号（例えば、ＳＶＧＡ規格の画像信
号）用に設計された表示パネルに比較的低い解像度の画
像信号（例えば、ＶＧＡ規格の画像信号）を表示させる
と、画面の周辺に画像信号が書き込まれない画素が残る
事になり、余白領域が生じる。画面の見栄えを良くする
為、表示領域外の余白領域は黒表示とする事が好まし
い。従来、この様な黒表示を行なう為、予め画像信号中
に黒表示用のドットデータを挿入していた。この様な画
像信号の処理を行なう為画像表示システムの構成中にフ
ィールドメモリ又はフレームメモリが必要となり、シス
テム構成が複雑化すると共にコストアップになるという
課題があった。
像信号は解像度に関して種々の規格があり、例えばテレ
ビ用の映像信号ではＮＴＳＣ規格やＰＡＬ規格が挙げら
れる。仮に、図６に示した表示パネルの画面部がＮＴＳ
Ｃ規格に合わせた画素配列を有しているとする。この表
示パネルに例えばＰＡＬ規格の映像信号を表示する場
合、従来ＰＡＬ映像信号の走査線変換を行ない、所謂画
素行の間引き駆動をしていた。この為に、映像信号を一
旦格納する為のフィールドメモリが必要になる。又、画
面部のアスペクト比が１６：９に設定されたワイド規格
対応の表示パネルに、アスペクト比が４：３に決められ
たノーマル規格対応の映像信号を表示する場合、画面部
の左右両端を黒く表示する事により、１６：９から４：
３にアスペクト変換する方法が既に考案されている。さ
らに、近年ではアクティブマトリクス型の表示パネルが
コンピュータグラフィックスのディスプレイに適用され
ている。この場合にも、パーソナルコンピュータは種々
の解像度の規格を有する画像信号を出力する。しかしな
がら、パーソナルコンピュータから出力される画像信号
は予めドット単位の信号である為、解像度の規格に合わ
せてテレビジョンの映像信号と同様な走査線変換を行な
うと、画面上に所謂モアレが発生してしまう。即ち、走
査線変換の過程で画像信号のサンプリングタイミングが
ドット単位のデータ配列から位相的にずれると画面の画
素配列との間で比較的大きな周期の位相差が生じ、これ
がモアレとなって現われてしまう。従って、パーソナル
コンピュータ等から供給される画像信号の解像度と表示
パネル側の画面に設けられた画素配列とを一致させる事
がモアレを抑制する為に必要である。この場合、比較的
高い解像度の画像信号（例えば、ＳＶＧＡ規格の画像信
号）用に設計された表示パネルに比較的低い解像度の画
像信号（例えば、ＶＧＡ規格の画像信号）を表示させる
と、画面の周辺に画像信号が書き込まれない画素が残る
事になり、余白領域が生じる。画面の見栄えを良くする
為、表示領域外の余白領域は黒表示とする事が好まし
い。従来、この様な黒表示を行なう為、予め画像信号中
に黒表示用のドットデータを挿入していた。この様な画
像信号の処理を行なう為画像表示システムの構成中にフ
ィールドメモリ又はフレームメモリが必要となり、シス
テム構成が複雑化すると共にコストアップになるという
課題があった。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる画像表示システムは基本的にドライバと表示パネル
とタイミングジェネレータとから構成されている。前記
ドライバは異なる解像度の規格を有する複数種の画像信
号及びこれらから独立した黒信号を供給する。前記表示
パネルは、行列配置した画素からなる画面、画素の行を
順次選択する転送段を備えた垂直走査回路、画素の列に
ドライバから供給された画像信号を順次分配して選択さ
れた画素に書き込む転送段を備えた水平走査回路、及び
画素の列にドライバから供給された黒信号を分配して選
択された画素に書き込む水平補助回路を内蔵している。
前記タイミングジェネレータは該ドライバに供給される
画像信号の解像度に応じて制御信号を該表示パネルの各
回路に供給してその動作を制御する。かかる構成によ
り、該解像度に適合した行数及び列数の画素を含む画面
内の表示領域に画像信号を書き込むと共に、該表示領域
外の余白領域に属する画素に黒信号を書き込む。特徴事
項として、前記垂直走査回路は該制御信号に応じて表示
領域を変化させる転送段の切替スイッチを内蔵してお
り、画像信号の垂直ブランキング期間に余白領域の上側
及び下側に含まれる画素の行に黒信号を書き込む。又、
前記水平走査回路は該制御信号に応じて表示領域を変化
させる転送段の切替スイッチを内蔵しており、余白領域
の右側及び左側に含まれる画素の列に黒信号を書き込
む。
題を解決する為以下の手段を講じた。即ち、本発明にか
かる画像表示システムは基本的にドライバと表示パネル
とタイミングジェネレータとから構成されている。前記
ドライバは異なる解像度の規格を有する複数種の画像信
号及びこれらから独立した黒信号を供給する。前記表示
パネルは、行列配置した画素からなる画面、画素の行を
順次選択する転送段を備えた垂直走査回路、画素の列に
ドライバから供給された画像信号を順次分配して選択さ
れた画素に書き込む転送段を備えた水平走査回路、及び
画素の列にドライバから供給された黒信号を分配して選
択された画素に書き込む水平補助回路を内蔵している。
前記タイミングジェネレータは該ドライバに供給される
画像信号の解像度に応じて制御信号を該表示パネルの各
回路に供給してその動作を制御する。かかる構成によ
り、該解像度に適合した行数及び列数の画素を含む画面
内の表示領域に画像信号を書き込むと共に、該表示領域
外の余白領域に属する画素に黒信号を書き込む。特徴事
項として、前記垂直走査回路は該制御信号に応じて表示
領域を変化させる転送段の切替スイッチを内蔵してお
り、画像信号の垂直ブランキング期間に余白領域の上側
及び下側に含まれる画素の行に黒信号を書き込む。又、
前記水平走査回路は該制御信号に応じて表示領域を変化
させる転送段の切替スイッチを内蔵しており、余白領域
の右側及び左側に含まれる画素の列に黒信号を書き込
む。
【０００５】本発明にかかる画像表示システムは、解像
度の異なる画像信号を同一の表示パネルに表示可能な様
に構成されている。表示パネルの画面を構成する画素の
個数に対してドライバから供給される画像信号の解像度
が小さい場合、表示領域外に残された余白領域を黒表示
する。この為、ドライバは画像信号と独立に表示パネル
へ黒信号を入力する。従って、従来と異なり、黒表示を
行なう為の信号処理は何等必要ではない。これに対応し
て、表示パネル側では画像信号書き込み用の垂直走査回
路及び水平走査回路と別に黒信号書き込み用の水平補助
回路を備えている。垂直走査回路及び水平走査回路は転
送段の切替スイッチを内蔵しており、タイミングジェネ
レータから供給される制御信号に応じて切替スイッチを
開閉制御する事で、表示領域には画像信号を書き込むと
共に余白領域には黒信号を書き込む事が可能になる。即
ち、本発明では異なる解像度の規格を有する複数種の画
像信号を表示する場合、何等ドライバ側で信号処理を行
なう必要はなく、全て表示パネル側で対処可能な構成と
なっている。
度の異なる画像信号を同一の表示パネルに表示可能な様
に構成されている。表示パネルの画面を構成する画素の
個数に対してドライバから供給される画像信号の解像度
が小さい場合、表示領域外に残された余白領域を黒表示
する。この為、ドライバは画像信号と独立に表示パネル
へ黒信号を入力する。従って、従来と異なり、黒表示を
行なう為の信号処理は何等必要ではない。これに対応し
て、表示パネル側では画像信号書き込み用の垂直走査回
路及び水平走査回路と別に黒信号書き込み用の水平補助
回路を備えている。垂直走査回路及び水平走査回路は転
送段の切替スイッチを内蔵しており、タイミングジェネ
レータから供給される制御信号に応じて切替スイッチを
開閉制御する事で、表示領域には画像信号を書き込むと
共に余白領域には黒信号を書き込む事が可能になる。即
ち、本発明では異なる解像度の規格を有する複数種の画
像信号を表示する場合、何等ドライバ側で信号処理を行
なう必要はなく、全て表示パネル側で対処可能な構成と
なっている。
【０００６】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる画
像表示システムの全体構成を示すブロック図である。図
示する様に、本画像表示システムはドライバ１とタイミ
ングジェネレータ２と表示パネル３とから構成されてい
る。ドライバ１は異なる解像度の規格を有する複数種の
画像信号ＶＳＩＧを選択的に表示パネル３側に供給す
る。ドライバ１は例えばパーソナルコンピュータ等から
出力された元の画像信号ＳＩＧをタイミングジェネレー
タ２から供給される交流化信号ＦＲＰに応じて交流化処
理を行ないＲＧＢ毎に分かれた画像信号ＶＳＩＧを出力
する。ドライバ１はさらに画像信号ＶＳＩＧから独立し
た黒信号ＶＢＬＫを表示パネル３に供給する。具体的に
は、レベル調整可能な黒レベル電圧ＢＬＫの供給を受
け、これをタイミングジェネレータ２から供給されるＦ
ＲＰに応じて交流化処理し、最終的な黒信号ＶＢＬＫを
画像信号ＶＳＩＧとは別系統で表示パネル３側に出力す
る。
な実施形態を詳細に説明する。図１は本発明にかかる画
像表示システムの全体構成を示すブロック図である。図
示する様に、本画像表示システムはドライバ１とタイミ
ングジェネレータ２と表示パネル３とから構成されてい
る。ドライバ１は異なる解像度の規格を有する複数種の
画像信号ＶＳＩＧを選択的に表示パネル３側に供給す
る。ドライバ１は例えばパーソナルコンピュータ等から
出力された元の画像信号ＳＩＧをタイミングジェネレー
タ２から供給される交流化信号ＦＲＰに応じて交流化処
理を行ないＲＧＢ毎に分かれた画像信号ＶＳＩＧを出力
する。ドライバ１はさらに画像信号ＶＳＩＧから独立し
た黒信号ＶＢＬＫを表示パネル３に供給する。具体的に
は、レベル調整可能な黒レベル電圧ＢＬＫの供給を受
け、これをタイミングジェネレータ２から供給されるＦ
ＲＰに応じて交流化処理し、最終的な黒信号ＶＢＬＫを
画像信号ＶＳＩＧとは別系統で表示パネル３側に出力す
る。
【０００７】表示パネル３は画面３１を備えており無数
の画素３２が画面３１に行列配置されている。この表示
パネル３は周辺回路内蔵型であり、画面３１の周囲には
垂直走査回路３３、水平走査回路３４及び水平補助回路
３５が同一基板上に集積形成されている。垂直走査回路
３３はシフトレジスタからなる転送段を備えており、画
面３１に設けられた画素３２の行を順次選択する。水平
走査回路３４もシフトレジスタからなる転送段を備えて
おり、画素３２の列にドライバ１から供給された画像信
号ＶＳＩＧを順次分配して選択された画素３２に書き込
む。水平補助回路３５は画素３２の列にドライバ１から
供給された黒信号ＶＢＬＫを分配して選択された画素３
２に書き込む。
の画素３２が画面３１に行列配置されている。この表示
パネル３は周辺回路内蔵型であり、画面３１の周囲には
垂直走査回路３３、水平走査回路３４及び水平補助回路
３５が同一基板上に集積形成されている。垂直走査回路
３３はシフトレジスタからなる転送段を備えており、画
面３１に設けられた画素３２の行を順次選択する。水平
走査回路３４もシフトレジスタからなる転送段を備えて
おり、画素３２の列にドライバ１から供給された画像信
号ＶＳＩＧを順次分配して選択された画素３２に書き込
む。水平補助回路３５は画素３２の列にドライバ１から
供給された黒信号ＶＢＬＫを分配して選択された画素３
２に書き込む。
【０００８】タイミングジェネレータ２はパーソナルコ
ンピュータ１から供給された同期信号ＳＹＮＣに基づ
き、ドライバ１から表示パネル３側に供給される画像信
号ＶＳＩＧの解像度に応じて各種の制御信号を表示パネ
ル３の各回路３３，３４，３５に出力してその動作を制
御する。この制御信号には垂直走査回路３３に供給され
るＶＳＴ，ＶＣＫ，ＶＮ，ＶＮＸ，ＢＣＰＸ，ＤＷ，Ｄ
ＷＸが含まれる。ＶＳＴは垂直スタート信号であり、Ｖ
ＣＫは垂直クロック信号である。互いに逆相のＶＮ及び
ＶＮＸは転送段の切替制御を行なう転送切替信号であ
る。ＢＣＰＸは垂直ブランキング期間に黒信号を余白領
域に書き込む為のパルス信号である。互いに逆相のＤＷ
及びＤＷＸは転送段の転送動作を順方向又は逆方向に切
り替える為の転送反転信号である。転送方向を順逆で切
り替える事により、画像の上下反転表示が可能になる。
又、タイミングジェネレータ２から供給される制御信号
には水平走査回路３４用のＨＳＴ，ＨＣＫ，ＨＮが含ま
れる。ＨＳＴは水平スタート信号であり、ＨＣＫは水平
クロック信号である。又、ＨＮは表示領域を切り替える
為の転送切替信号である。なお、タイミングジェネレー
タ２からは水平補助回路３５に対してもＶＮやＨＮが供
給される。かかる構成により、画像信号ＶＳＩＧの解像
度に適合した行数及び列数の画素３２を含む画面３１内
の表示領域３６に画像信号ＶＳＩＧが書き込まれると共
に、表示領域３６以外の余白領域３７に属する画素３２
に黒信号ＶＢＬＫが書き込まれる。具体的には、垂直走
査回路３３は転送切替信号ＶＮに応じて表示領域３６を
変化させる転送段の切替スイッチを内蔵しており、画像
信号ＶＳＩＧの垂直ブランキング期間に余白領域３７の
上側及び下側に含まれる画素３２の行に黒信号ＶＢＬＫ
を書き込む。同様に、水平走査回路３４は転送切替信号
ＨＮに応じて表示領域３６を変化させる転送段の切替ス
イッチを内蔵しており、余白領域３７の右側及び左側に
含まれる画素３２の列に黒信号ＶＢＬＫを書き込む。
ンピュータ１から供給された同期信号ＳＹＮＣに基づ
き、ドライバ１から表示パネル３側に供給される画像信
号ＶＳＩＧの解像度に応じて各種の制御信号を表示パネ
ル３の各回路３３，３４，３５に出力してその動作を制
御する。この制御信号には垂直走査回路３３に供給され
るＶＳＴ，ＶＣＫ，ＶＮ，ＶＮＸ，ＢＣＰＸ，ＤＷ，Ｄ
ＷＸが含まれる。ＶＳＴは垂直スタート信号であり、Ｖ
ＣＫは垂直クロック信号である。互いに逆相のＶＮ及び
ＶＮＸは転送段の切替制御を行なう転送切替信号であ
る。ＢＣＰＸは垂直ブランキング期間に黒信号を余白領
域に書き込む為のパルス信号である。互いに逆相のＤＷ
及びＤＷＸは転送段の転送動作を順方向又は逆方向に切
り替える為の転送反転信号である。転送方向を順逆で切
り替える事により、画像の上下反転表示が可能になる。
又、タイミングジェネレータ２から供給される制御信号
には水平走査回路３４用のＨＳＴ，ＨＣＫ，ＨＮが含ま
れる。ＨＳＴは水平スタート信号であり、ＨＣＫは水平
クロック信号である。又、ＨＮは表示領域を切り替える
為の転送切替信号である。なお、タイミングジェネレー
タ２からは水平補助回路３５に対してもＶＮやＨＮが供
給される。かかる構成により、画像信号ＶＳＩＧの解像
度に適合した行数及び列数の画素３２を含む画面３１内
の表示領域３６に画像信号ＶＳＩＧが書き込まれると共
に、表示領域３６以外の余白領域３７に属する画素３２
に黒信号ＶＢＬＫが書き込まれる。具体的には、垂直走
査回路３３は転送切替信号ＶＮに応じて表示領域３６を
変化させる転送段の切替スイッチを内蔵しており、画像
信号ＶＳＩＧの垂直ブランキング期間に余白領域３７の
上側及び下側に含まれる画素３２の行に黒信号ＶＢＬＫ
を書き込む。同様に、水平走査回路３４は転送切替信号
ＨＮに応じて表示領域３６を変化させる転送段の切替ス
イッチを内蔵しており、余白領域３７の右側及び左側に
含まれる画素３２の列に黒信号ＶＢＬＫを書き込む。
【０００９】図２を参照して図１に示した画像表示シス
テムの動作を詳細に説明する。（Ａ）に示す様に、本例
では表示パネル３はＸＧＡ規格に従った画面３１を備え
ている。即ち、ＸＧＡ規格の画像信号は高解像度であ
り、これに応じて画面３１には７６８行×１０２４列分
の画素３２が含まれている。ドライバ１側からＸＧＡ規
格の画像信号ＶＳＩＧが供給された場合、表示パネル３
側では画面３１に含まれる全画素３２を用いて通常の表
示駆動が行なわれる。即ち、この場合には画面３１の全
体が表示領域となり余白領域は生じない。
テムの動作を詳細に説明する。（Ａ）に示す様に、本例
では表示パネル３はＸＧＡ規格に従った画面３１を備え
ている。即ち、ＸＧＡ規格の画像信号は高解像度であ
り、これに応じて画面３１には７６８行×１０２４列分
の画素３２が含まれている。ドライバ１側からＸＧＡ規
格の画像信号ＶＳＩＧが供給された場合、表示パネル３
側では画面３１に含まれる全画素３２を用いて通常の表
示駆動が行なわれる。即ち、この場合には画面３１の全
体が表示領域となり余白領域は生じない。
【００１０】（Ｂ）はＸＧＡ規格用に設計された表示パ
ネルにＳＶＧＡ規格の画像信号が供給された場合におけ
る表示状態を表わしている。ＳＶＧＡ規格はＸＧＡ規格
に比べ低解像度であり、６００行×８００列の画素配列
に対応している。そこで本発明では、ＳＶＧＡ規格の解
像度に適合した行数（６００行）及び列数（８００列）
の画素３２を含む画面３１内の表示領域３６に画像信号
を書き込んでいる。この表示領域３６以外の余白領域３
７に属する画素３２には黒信号が書き込まれる。この様
に、本発明では表示すべき画像信号の解像度と表示領域
の画素配列とが完全に対応している為、モアレ等の問題
は生じない。
ネルにＳＶＧＡ規格の画像信号が供給された場合におけ
る表示状態を表わしている。ＳＶＧＡ規格はＸＧＡ規格
に比べ低解像度であり、６００行×８００列の画素配列
に対応している。そこで本発明では、ＳＶＧＡ規格の解
像度に適合した行数（６００行）及び列数（８００列）
の画素３２を含む画面３１内の表示領域３６に画像信号
を書き込んでいる。この表示領域３６以外の余白領域３
７に属する画素３２には黒信号が書き込まれる。この様
に、本発明では表示すべき画像信号の解像度と表示領域
の画素配列とが完全に対応している為、モアレ等の問題
は生じない。
【００１１】（Ｃ）はさらにＳＶＧＡ規格より低解像度
のＶＧＡ規格の画像信号がドライバ側から供給された場
合における表示パネル側の表示状態を表わしている。こ
の場合には、ＶＧＡ規格の画像信号は４８０行×６４０
列分の画素３２を含む表示領域３６に限定して書き込ま
れる。この表示領域３６以外の余白領域３７には黒信号
が書き込まれる。この場合、タイミングジェネレータ２
は、画像信号の垂直ブランキング期間に表示パネル３の
垂直走査回路３３に含まれる転送段の一部を一斉動作さ
せ、余白領域３７の上側及び下側に含まれる画素の行
（上側行及び下側行）に黒信号を一括で書き込む。この
後、上側行と下側行に挟まれた各中間行に対し通常の転
送動作で黒信号及び画像信号を画素毎に順次書き込んで
いく。この場合、画像信号から独立した黒信号を余白領
域３７に属する左側及び右側に供給し、同時に表示領域
３６には画像信号を供給する。これらの領域に対して同
時に通常の転送動作に従って順次黒信号及び画像信号が
書き込まれる。この様にして、中間行と中間列の交差部
分に規定された表示領域３６にのみＶＧＡ規格の画像信
号が書き込まれる。なお、上述の実施例では、ＸＧＡ規
格の表示パネルに対してＳＶＧＡ規格又はＶＧＡ規格の
画像信号を書き込む場合であるが、本発明はこれに限ら
れるものではない。例えば、ＳＶＧＡ規格の表示パネル
に対してＶＧＡ規格又はＮＴＳＣ規格の画像信号を表示
する場合にも適用可能である。本発明では、黒表示の為
のフレームメモリを使う事なく、余白領域の増減により
ＶＧＡ規格の画像信号やＮＴＳＣ規格の映像信号を表示
する事ができる。
のＶＧＡ規格の画像信号がドライバ側から供給された場
合における表示パネル側の表示状態を表わしている。こ
の場合には、ＶＧＡ規格の画像信号は４８０行×６４０
列分の画素３２を含む表示領域３６に限定して書き込ま
れる。この表示領域３６以外の余白領域３７には黒信号
が書き込まれる。この場合、タイミングジェネレータ２
は、画像信号の垂直ブランキング期間に表示パネル３の
垂直走査回路３３に含まれる転送段の一部を一斉動作さ
せ、余白領域３７の上側及び下側に含まれる画素の行
（上側行及び下側行）に黒信号を一括で書き込む。この
後、上側行と下側行に挟まれた各中間行に対し通常の転
送動作で黒信号及び画像信号を画素毎に順次書き込んで
いく。この場合、画像信号から独立した黒信号を余白領
域３７に属する左側及び右側に供給し、同時に表示領域
３６には画像信号を供給する。これらの領域に対して同
時に通常の転送動作に従って順次黒信号及び画像信号が
書き込まれる。この様にして、中間行と中間列の交差部
分に規定された表示領域３６にのみＶＧＡ規格の画像信
号が書き込まれる。なお、上述の実施例では、ＸＧＡ規
格の表示パネルに対してＳＶＧＡ規格又はＶＧＡ規格の
画像信号を書き込む場合であるが、本発明はこれに限ら
れるものではない。例えば、ＳＶＧＡ規格の表示パネル
に対してＶＧＡ規格又はＮＴＳＣ規格の画像信号を表示
する場合にも適用可能である。本発明では、黒表示の為
のフレームメモリを使う事なく、余白領域の増減により
ＶＧＡ規格の画像信号やＮＴＳＣ規格の映像信号を表示
する事ができる。
【００１２】図３は、図１に示した表示パネル３の具体
的な構成例を示すブロック図である。図示する様に、本
表示パネルは行状に配列したゲート線Ｘと列状に配列し
た信号線Ｙとを備えている。又、ゲート線Ｘと信号線Ｙ
の交差部には液晶画素ＬＣが行列状に配されている。本
表示パネルは液晶画素を備えているが、他の電気光学物
質からなる画素であっても良い事は勿論である。液晶画
素ＬＣは薄膜トランジスタＴｒにより駆動される。薄膜
トランジスタＴｒのソース電極は対応する信号線Ｙに接
続され、ゲート電極は対応するゲート線Ｘに接続され、
ドレイン電極は対応する液晶画素ＬＣに接続されてい
る。
的な構成例を示すブロック図である。図示する様に、本
表示パネルは行状に配列したゲート線Ｘと列状に配列し
た信号線Ｙとを備えている。又、ゲート線Ｘと信号線Ｙ
の交差部には液晶画素ＬＣが行列状に配されている。本
表示パネルは液晶画素を備えているが、他の電気光学物
質からなる画素であっても良い事は勿論である。液晶画
素ＬＣは薄膜トランジスタＴｒにより駆動される。薄膜
トランジスタＴｒのソース電極は対応する信号線Ｙに接
続され、ゲート電極は対応するゲート線Ｘに接続され、
ドレイン電極は対応する液晶画素ＬＣに接続されてい
る。
【００１３】各ゲート線Ｘには垂直走査回路３３が接続
されている。この垂直走査回路３３は例えばＤ型フリッ
プフロップ（ＤＦＦ）を多段接続したシフトレジスタ
（転送段）を含んでおり、垂直クロック信号ＶＣＫに応
じて垂直スタート信号ＶＳＴを順次転送し、各ゲート線
Ｘに対して選択パルスφV1，…，φVMを供給する。これ
により各ゲート線Ｘを順次走査し、一水平期間毎に１行
分の液晶画素ＬＣを選択する。
されている。この垂直走査回路３３は例えばＤ型フリッ
プフロップ（ＤＦＦ）を多段接続したシフトレジスタ
（転送段）を含んでおり、垂直クロック信号ＶＣＫに応
じて垂直スタート信号ＶＳＴを順次転送し、各ゲート線
Ｘに対して選択パルスφV1，…，φVMを供給する。これ
により各ゲート線Ｘを順次走査し、一水平期間毎に１行
分の液晶画素ＬＣを選択する。
【００１４】一方、個々の信号線Ｙは対応する水平スイ
ッチング素子ＨＳＷを介して入力線３８に接続されてい
る。この入力線３８にはドライバ１から画像信号ＶＳＩ
Ｇが供給される。又、水平走査回路３４を備えており、
各水平スイッチング素子ＨＳＷの開閉制御を行なう。即
ち、水平走査回路３４は垂直走査回路３３と同様にＤＦ
Ｆを多段接続したシフトレジスタを含んでおり、水平ク
ロック信号ＨＣＫに同期して水平スタート信号ＨＳＴを
順次転送する事で、サンプリングパルスφH1，φH2，φ
H3，…，φHNを出力して水平スイッチング素子ＨＳＷを
開閉する。かかる動作により各信号線Ｙに対して画像信
号ＶＳＩＧをサンプリングし、一水平期間内に選択され
た１行分の画素ＬＣに対して導通状態にある薄膜トラン
ジスタＴｒを介し画像信号ＶＳＩＧを書き込む。
ッチング素子ＨＳＷを介して入力線３８に接続されてい
る。この入力線３８にはドライバ１から画像信号ＶＳＩ
Ｇが供給される。又、水平走査回路３４を備えており、
各水平スイッチング素子ＨＳＷの開閉制御を行なう。即
ち、水平走査回路３４は垂直走査回路３３と同様にＤＦ
Ｆを多段接続したシフトレジスタを含んでおり、水平ク
ロック信号ＨＣＫに同期して水平スタート信号ＨＳＴを
順次転送する事で、サンプリングパルスφH1，φH2，φ
H3，…，φHNを出力して水平スイッチング素子ＨＳＷを
開閉する。かかる動作により各信号線Ｙに対して画像信
号ＶＳＩＧをサンプリングし、一水平期間内に選択され
た１行分の画素ＬＣに対して導通状態にある薄膜トラン
ジスタＴｒを介し画像信号ＶＳＩＧを書き込む。
【００１５】個々の信号線Ｙは別の水平スイッチング素
子ＰＳＷを介して別の入力線３９に接続されている。こ
の入力線３９にはドライバ１から黒信号ＶＢＬＫが供給
される。又、水平補助回路３５を備えており、各水平ス
イッチング素子ＰＳＷの開閉制御を行なう。即ち、水平
補助回路３５はタイミングジェネレータ２側から供給さ
れる転送切替信号ＶＮ，ＨＮに応じて選択的にサンプリ
ングパルスφP1，φP2，φP3，…，φPNを出力して水平
スイッチング素子ＰＳＷを開閉する。各信号線Ｙに対し
て黒信号ＶＢＬＫをサンプリングし、一水平期間内に選
択された１行分の画素ＬＣに対して導通状態にある薄膜
トランジスタＴｒを介し黒信号ＶＢＬＫを書き込む。
子ＰＳＷを介して別の入力線３９に接続されている。こ
の入力線３９にはドライバ１から黒信号ＶＢＬＫが供給
される。又、水平補助回路３５を備えており、各水平ス
イッチング素子ＰＳＷの開閉制御を行なう。即ち、水平
補助回路３５はタイミングジェネレータ２側から供給さ
れる転送切替信号ＶＮ，ＨＮに応じて選択的にサンプリ
ングパルスφP1，φP2，φP3，…，φPNを出力して水平
スイッチング素子ＰＳＷを開閉する。各信号線Ｙに対し
て黒信号ＶＢＬＫをサンプリングし、一水平期間内に選
択された１行分の画素ＬＣに対して導通状態にある薄膜
トランジスタＴｒを介し黒信号ＶＢＬＫを書き込む。
【００１６】引き続き図３を参照して、表示パネルの動
作を説明する。図２の（Ａ）に示した様に、ＸＧＡ規格
の画像信号が入力された場合には、画面に含まれる全液
晶画素ＬＣに画像信号ＶＳＩＧのみが書き込まれる。こ
の為、垂直走査回路３３のシフトレジスタは先頭段から
最終段まで順次選択パルスφV を出力する。又、水平走
査回路３４も通常の転送動作を行ない、先頭段から最終
段まで順次サンプリングパルスφH を出力する。これに
より、全液晶画素ＬＣにＸＧＡ規格の画像信号ＶＳＩＧ
が過不足なく書き込まれる事になる。この場合には、水
平補助回路３５は全水平スイッチング素子ＰＳＷを開状
態（非導通状態）に保持する。
作を説明する。図２の（Ａ）に示した様に、ＸＧＡ規格
の画像信号が入力された場合には、画面に含まれる全液
晶画素ＬＣに画像信号ＶＳＩＧのみが書き込まれる。こ
の為、垂直走査回路３３のシフトレジスタは先頭段から
最終段まで順次選択パルスφV を出力する。又、水平走
査回路３４も通常の転送動作を行ない、先頭段から最終
段まで順次サンプリングパルスφH を出力する。これに
より、全液晶画素ＬＣにＸＧＡ規格の画像信号ＶＳＩＧ
が過不足なく書き込まれる事になる。この場合には、水
平補助回路３５は全水平スイッチング素子ＰＳＷを開状
態（非導通状態）に保持する。
【００１７】一方、図２の（Ｃ）に示す様に、ＶＧＡ規
格の画像信号ＶＳＩＧを書き込む場合には、先ず余白領
域に属する上側行及び下側行に対して垂直ブランキング
期間内に黒信号ＶＢＬＫが一括で書き込まれる。この
為、垂直走査回路３３は転送切替信号ＶＮ，ＶＮＸに応
じて上側行及び下側行に対応した転送段のみを選択す
る。そして、垂直ブランキング期間内にタイミングジェ
ネレータから供給されるパルス信号ＢＣＰＸを選択され
た転送段から一斉に対応するゲート線Ｘに出力する。こ
の際、垂直走査回路３３は転送切替信号ＶＮ，ＶＮＸに
従って中間行に対応した段を非選択状態におく。一方、
水平補助回路３５が転送切替信号ＶＮに応じて動作状態
となり、サンプリングパルスφP を一斉に出力し、全Ｐ
ＳＷを閉状態（導通状態）にして黒信号ＶＢＬＫを書き
込む。これに対し、水平走査回路３４は垂直ブランキン
グ期間中休止状態に置かれる。次に、垂直ブランキング
期間が経過すると、図２の（Ｃ）に示した様に中間行に
対して黒信号ＶＢＬＫ及び画像信号ＶＳＩＧが列分割的
に書き込まれる。この場合、垂直走査回路３３は転送切
替信号ＶＮ，ＶＮＸに従って中間行に対応する転送段の
みを順次選択して、中間行のゲート線Ｘに対してのみ通
常の動作で選択パルスφV を出力する。先に黒信号を書
き込む為、先ず各水平ブランキング期間内で水平走査回
路３４側を休止状態におく。一方、水平補助回路３５は
転送切替信号ＨＮに従って余白領域に含まれる左側列及
び右側列に対応した水平スイッチング素子ＰＳＷのみを
導通状態におく。これにより、余白領域の右側及び左側
に位置する画素に黒信号ＶＢＬＫが供給される。水平走
査回路３４側が動作状態に入ると、余白領域の右側及び
左側に位置する画素に黒信号が書き込まれると同時に、
表示領域に含まれる画素に画像信号を書き込む。これに
より、表示領域に対してのみ画像信号ＶＳＩＧが書き込
まれる事になる。
格の画像信号ＶＳＩＧを書き込む場合には、先ず余白領
域に属する上側行及び下側行に対して垂直ブランキング
期間内に黒信号ＶＢＬＫが一括で書き込まれる。この
為、垂直走査回路３３は転送切替信号ＶＮ，ＶＮＸに応
じて上側行及び下側行に対応した転送段のみを選択す
る。そして、垂直ブランキング期間内にタイミングジェ
ネレータから供給されるパルス信号ＢＣＰＸを選択され
た転送段から一斉に対応するゲート線Ｘに出力する。こ
の際、垂直走査回路３３は転送切替信号ＶＮ，ＶＮＸに
従って中間行に対応した段を非選択状態におく。一方、
水平補助回路３５が転送切替信号ＶＮに応じて動作状態
となり、サンプリングパルスφP を一斉に出力し、全Ｐ
ＳＷを閉状態（導通状態）にして黒信号ＶＢＬＫを書き
込む。これに対し、水平走査回路３４は垂直ブランキン
グ期間中休止状態に置かれる。次に、垂直ブランキング
期間が経過すると、図２の（Ｃ）に示した様に中間行に
対して黒信号ＶＢＬＫ及び画像信号ＶＳＩＧが列分割的
に書き込まれる。この場合、垂直走査回路３３は転送切
替信号ＶＮ，ＶＮＸに従って中間行に対応する転送段の
みを順次選択して、中間行のゲート線Ｘに対してのみ通
常の動作で選択パルスφV を出力する。先に黒信号を書
き込む為、先ず各水平ブランキング期間内で水平走査回
路３４側を休止状態におく。一方、水平補助回路３５は
転送切替信号ＨＮに従って余白領域に含まれる左側列及
び右側列に対応した水平スイッチング素子ＰＳＷのみを
導通状態におく。これにより、余白領域の右側及び左側
に位置する画素に黒信号ＶＢＬＫが供給される。水平走
査回路３４側が動作状態に入ると、余白領域の右側及び
左側に位置する画素に黒信号が書き込まれると同時に、
表示領域に含まれる画素に画像信号を書き込む。これに
より、表示領域に対してのみ画像信号ＶＳＩＧが書き込
まれる事になる。
【００１８】図４は、図３に示した垂直走査回路３３の
具体的な構成例を示す回路図である。なお、水平走査回
路３４側も同様な構成を有している。図示する様に、垂
直走査回路３３は転送路３３１、転送段３３２、中間段
３３３、出力段３３４等を含んでいる。又、第１切替ス
イッチ３３５及び第２切替スイッチ３３６を備えてい
る。本図では、各信号線Ｙに対応した段番号をａ〜ｈで
表わしている。転送段３３２はＤＦＦａ〜ＤＦＦｈの多
段接続からなりシフトレジスタを構成している。このシ
フトレジスタはＶＣＫに同期してＶＳＴを順次転送する
事で選択パルスφVa〜φVhを生成する。なお垂直スター
ト信号ＶＳＴは各ＤＦＦを結ぶ転送路３３１を介して順
次転送されていく。本実施例では、垂直走査回路３３は
転送方向が順逆で切替可能な構造を有しており、画像の
上下反転表示が可能である。この転送方向を制御する為
転送反転信号ＤＷ，ＤＷＸがタイミングジェネレータ側
から供給される。ＤＷがハイレベルでＤＷＸがローレベ
ルとなる時、ＶＳＴはＤＦＦａからＤＦＦｈに向う順方
向に転送される。逆に、ＤＷがローでＤＷＸがハイの
時、ＶＳＴはＤＦＦｈからＤＦＦａに向う逆方向に沿っ
て転送される。この転送方向の切替は転送路３３１に介
在するトランスミッションゲート素子をＤＷ及びＤＷＸ
により選択的に開閉する事で行なわれる。各ＤＦＦはＶ
ＣＫの半周期毎にＶＳＴを順次転送していく。そこで、
本例では隣り合うＤＦＦから出力されるパルスを中間段
３３３に含まれるゲート素子でアンド処理する事によ
り、最終的な選択パルスφVa〜φVhを生成している。
具体的な構成例を示す回路図である。なお、水平走査回
路３４側も同様な構成を有している。図示する様に、垂
直走査回路３３は転送路３３１、転送段３３２、中間段
３３３、出力段３３４等を含んでいる。又、第１切替ス
イッチ３３５及び第２切替スイッチ３３６を備えてい
る。本図では、各信号線Ｙに対応した段番号をａ〜ｈで
表わしている。転送段３３２はＤＦＦａ〜ＤＦＦｈの多
段接続からなりシフトレジスタを構成している。このシ
フトレジスタはＶＣＫに同期してＶＳＴを順次転送する
事で選択パルスφVa〜φVhを生成する。なお垂直スター
ト信号ＶＳＴは各ＤＦＦを結ぶ転送路３３１を介して順
次転送されていく。本実施例では、垂直走査回路３３は
転送方向が順逆で切替可能な構造を有しており、画像の
上下反転表示が可能である。この転送方向を制御する為
転送反転信号ＤＷ，ＤＷＸがタイミングジェネレータ側
から供給される。ＤＷがハイレベルでＤＷＸがローレベ
ルとなる時、ＶＳＴはＤＦＦａからＤＦＦｈに向う順方
向に転送される。逆に、ＤＷがローでＤＷＸがハイの
時、ＶＳＴはＤＦＦｈからＤＦＦａに向う逆方向に沿っ
て転送される。この転送方向の切替は転送路３３１に介
在するトランスミッションゲート素子をＤＷ及びＤＷＸ
により選択的に開閉する事で行なわれる。各ＤＦＦはＶ
ＣＫの半周期毎にＶＳＴを順次転送していく。そこで、
本例では隣り合うＤＦＦから出力されるパルスを中間段
３３３に含まれるゲート素子でアンド処理する事によ
り、最終的な選択パルスφVa〜φVhを生成している。
【００１９】本垂直走査回路３３は転送段３３２を切り
替える為に第１切替スイッチ３３５及び第２切替スイッ
チ３３６を備えている。ここでは、順方向転送の場合に
ついて説明を行なう。黒表示なしの通常表示を行なう場
合には、転送切替信号ＶＮがハイレベルとなりＶＮＸが
ローレベルとなる。この場合には、第１切替スイッチ３
３５及び第２切替スイッチ３３６は機能せず、転送路３
３１は何等中断されない。そこで、ＶＳＴはＤＦＦａか
らＤＦＦｈの方向に向って転送路３３１を介し順次転送
されていく。逆に、黒表示を行なう場合ＶＮがローレベ
ルとなりＶＮＸがハイレベルとなる。この場合には第１
切替スイッチ３３５が閉じられる為転送路３３１はＤＦ
ＦｂとＤＦＦｃとの間で遮断される。同様にＤＦＦｅと
ＤＦＦｆとの間でも遮断される。一方、第２切替スイッ
チ３３６が導通状態となりＶＳＴがこれを介してＤＦＦ
ｃの入力端子に供給される。従って、ＶＳＴはＤＦＦｃ
からＤＦＦｅの間でのみ転送が行なわれる。なお、図で
は理解を容易にする為段数を３にしているが実際には相
当な段数に及ぶ。画面内で表示領域はＶＳＴが実際に転
送される段に対応した部分だけとなり、転送路から切り
離された段に対応した部分は余白領域になる。図示の例
では２個の段ｄ及びｅが表示領域に属し、その他の段
ａ，ｂ，ｃ，ｆ，ｇ，ｈは余白領域に属する事になる。
替える為に第１切替スイッチ３３５及び第２切替スイッ
チ３３６を備えている。ここでは、順方向転送の場合に
ついて説明を行なう。黒表示なしの通常表示を行なう場
合には、転送切替信号ＶＮがハイレベルとなりＶＮＸが
ローレベルとなる。この場合には、第１切替スイッチ３
３５及び第２切替スイッチ３３６は機能せず、転送路３
３１は何等中断されない。そこで、ＶＳＴはＤＦＦａか
らＤＦＦｈの方向に向って転送路３３１を介し順次転送
されていく。逆に、黒表示を行なう場合ＶＮがローレベ
ルとなりＶＮＸがハイレベルとなる。この場合には第１
切替スイッチ３３５が閉じられる為転送路３３１はＤＦ
ＦｂとＤＦＦｃとの間で遮断される。同様にＤＦＦｅと
ＤＦＦｆとの間でも遮断される。一方、第２切替スイッ
チ３３６が導通状態となりＶＳＴがこれを介してＤＦＦ
ｃの入力端子に供給される。従って、ＶＳＴはＤＦＦｃ
からＤＦＦｅの間でのみ転送が行なわれる。なお、図で
は理解を容易にする為段数を３にしているが実際には相
当な段数に及ぶ。画面内で表示領域はＶＳＴが実際に転
送される段に対応した部分だけとなり、転送路から切り
離された段に対応した部分は余白領域になる。図示の例
では２個の段ｄ及びｅが表示領域に属し、その他の段
ａ，ｂ，ｃ，ｆ，ｇ，ｈは余白領域に属する事になる。
【００２０】出力段３３４には中間段３３３から出力さ
れた選択パルスφV が供給されると共に、転送切替信号
ＶＮ及びパルス信号ＢＣＰＸも供給されている。黒表示
を行なう場合には前述した様にＶＮがローレベルとな
り、各選択パルスφV は出力段３３４から切り離され
る。一方、垂直ブランキング期間に入力されたパルス信
号ＢＣＰＸが出力段３３４を通過する事になる。この
時、表示領域に属する段ｄ及びｅだけは予めＢＣＰＸの
通過が遮断される様になっている。この結果、垂直ブラ
ンキング期間中に、余白領域に属する段ａ，ｂ，ｃ，
ｆ，ｇ，ｈには通常の選択パルスφV に代えパルス信号
ＢＣＰＸが一斉に出力される事になる。これにより、垂
直ブランキング期間中にＢＣＰＸを出力する事で黒表示
したい余白領域のみを一斉にアクセスする事ができる。
この時、水平補助回路３５側から黒信号ＶＢＬＫを信号
線Ｙに一斉に分配する事で黒表示が行なわれる。垂直ブ
ランキング期間が経過するとＢＣＰＸがもはや出力され
ない。これに代え、通常の選択パルスが表示領域に属す
るゲート線Ｘに対して順次出力される事になる。なお、
本例では切替スイッチを１セット設ける事により２種の
画像信号の間における表示領域の切替を行なっている。
本発明はこれに限られるものではなく、切替スイッチの
セット数を増やし且つこれに対応してＤＮ及びＤＮＸの
入力線を増やす事により、原理的には何種類の画像信号
に対しても表示領域の切替が可能になる。又、水平走査
回路についても同様に切替スイッチが内蔵されており、
垂直走査回路と同時に制御する事で、枠状の余白領域に
対し黒表示を行なう事が可能になる。
れた選択パルスφV が供給されると共に、転送切替信号
ＶＮ及びパルス信号ＢＣＰＸも供給されている。黒表示
を行なう場合には前述した様にＶＮがローレベルとな
り、各選択パルスφV は出力段３３４から切り離され
る。一方、垂直ブランキング期間に入力されたパルス信
号ＢＣＰＸが出力段３３４を通過する事になる。この
時、表示領域に属する段ｄ及びｅだけは予めＢＣＰＸの
通過が遮断される様になっている。この結果、垂直ブラ
ンキング期間中に、余白領域に属する段ａ，ｂ，ｃ，
ｆ，ｇ，ｈには通常の選択パルスφV に代えパルス信号
ＢＣＰＸが一斉に出力される事になる。これにより、垂
直ブランキング期間中にＢＣＰＸを出力する事で黒表示
したい余白領域のみを一斉にアクセスする事ができる。
この時、水平補助回路３５側から黒信号ＶＢＬＫを信号
線Ｙに一斉に分配する事で黒表示が行なわれる。垂直ブ
ランキング期間が経過するとＢＣＰＸがもはや出力され
ない。これに代え、通常の選択パルスが表示領域に属す
るゲート線Ｘに対して順次出力される事になる。なお、
本例では切替スイッチを１セット設ける事により２種の
画像信号の間における表示領域の切替を行なっている。
本発明はこれに限られるものではなく、切替スイッチの
セット数を増やし且つこれに対応してＤＮ及びＤＮＸの
入力線を増やす事により、原理的には何種類の画像信号
に対しても表示領域の切替が可能になる。又、水平走査
回路についても同様に切替スイッチが内蔵されており、
垂直走査回路と同時に制御する事で、枠状の余白領域に
対し黒表示を行なう事が可能になる。
【００２０】図５は図４に示した垂直走査回路における
黒信号の書き込みタイミングを表わしている。画像信号
の垂直ブランキング期間に表示パネルの垂直走査回路に
含まれる転送段の一部を一斉動作させ、余白領域の上側
行及び下側行に黒信号ＶＢＬＫを一括で書き込んでい
る。即ち、タイミングジェネレータは垂直ブランキング
期間に単発のパルス信号ＢＣＰＸを供給する。表示パネ
ル側の垂直走査回路は上側行及び下側行に対応するゲー
ト線Ｘに対して選択パルスφV の代わりにＢＰＣＸを一
斉に出力する。これにより、黒信号ＶＢＬＫが上側行及
び下側行の全てに一括で書き込まれる。この垂直ブラン
キング期間経過後、表示パネルは通常の動作に入り一水
平期間毎に１行分の画素に対して画像信号ＶＳＩＧ及び
黒信号ＶＢＬＫが列分割的に書き込まれる。この様に、
本例では垂直ブランキング期間内の特定時間（ＢＣＰＸ
の出力時間）で、余白領域の上側行及び下側行を一括選
択し、同時に黒信号ＶＢＬＫを画素に書き込む。この駆
動方法は高速転送を要さないので画素電位の書き込み時
間を十分に取る事が可能である。但し、余白領域に対し
ては黒信号をライン反転で書き込む事ができない。従っ
て、この駆動方法では余白領域の上側行及び下側行に対
してフィールド反転で黒信号を書き込む事になる。
黒信号の書き込みタイミングを表わしている。画像信号
の垂直ブランキング期間に表示パネルの垂直走査回路に
含まれる転送段の一部を一斉動作させ、余白領域の上側
行及び下側行に黒信号ＶＢＬＫを一括で書き込んでい
る。即ち、タイミングジェネレータは垂直ブランキング
期間に単発のパルス信号ＢＣＰＸを供給する。表示パネ
ル側の垂直走査回路は上側行及び下側行に対応するゲー
ト線Ｘに対して選択パルスφV の代わりにＢＰＣＸを一
斉に出力する。これにより、黒信号ＶＢＬＫが上側行及
び下側行の全てに一括で書き込まれる。この垂直ブラン
キング期間経過後、表示パネルは通常の動作に入り一水
平期間毎に１行分の画素に対して画像信号ＶＳＩＧ及び
黒信号ＶＢＬＫが列分割的に書き込まれる。この様に、
本例では垂直ブランキング期間内の特定時間（ＢＣＰＸ
の出力時間）で、余白領域の上側行及び下側行を一括選
択し、同時に黒信号ＶＢＬＫを画素に書き込む。この駆
動方法は高速転送を要さないので画素電位の書き込み時
間を十分に取る事が可能である。但し、余白領域に対し
ては黒信号をライン反転で書き込む事ができない。従っ
て、この駆動方法では余白領域の上側行及び下側行に対
してフィールド反転で黒信号を書き込む事になる。
【００２１】
【発明の効果】以上説明した様に、本発明によれば、解
像度の異なる画像信号を同一表示パネルで表示する場
合、表示領域外の余白領域を黒表示する為、画像信号と
は独立の黒信号を表示パネル側に供給している。表示パ
ネル側では垂直走査回路及び水平走査回路内に切替スイ
ッチを内蔵しておりこれを制御する事で表示領域に画像
信号を分配し余白領域に黒信号を分配できる。この様
に、本発明によればドライバ側に画像信号処理用のフレ
ームメモリを設ける事なくパネル側の制御のみで黒枠表
示が可能になる。又、切替スイッチを必要に応じて複数
セット設ければ、原理的にあらゆる画角の画像信号を表
示する事が可能になる。
像度の異なる画像信号を同一表示パネルで表示する場
合、表示領域外の余白領域を黒表示する為、画像信号と
は独立の黒信号を表示パネル側に供給している。表示パ
ネル側では垂直走査回路及び水平走査回路内に切替スイ
ッチを内蔵しておりこれを制御する事で表示領域に画像
信号を分配し余白領域に黒信号を分配できる。この様
に、本発明によればドライバ側に画像信号処理用のフレ
ームメモリを設ける事なくパネル側の制御のみで黒枠表
示が可能になる。又、切替スイッチを必要に応じて複数
セット設ければ、原理的にあらゆる画角の画像信号を表
示する事が可能になる。
【図面の簡単な説明】
【図１】本発明にかかる画像表示システムの基本的な構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示した画像表示システムの動作説明に供
する模式図である。
する模式図である。
【図３】図１に示した画像表示システムに含まれる表示
パネルの具体的な構成例を示すブロック図である。
パネルの具体的な構成例を示すブロック図である。
【図４】図３に示した表示パネルに内蔵される垂直走査
回路の構成例を示す回路図である。
回路の構成例を示す回路図である。
【図５】図４に示した垂直走査回路の動作説明に供する
タイミングチャートである。
タイミングチャートである。
【図６】従来の表示パネルの一例を示す模式的な斜視図
である。
である。
１…ドライバ、２…タイミングジェネレータ、３…表示
パネル、３１…画面、３２…画素、３３…垂直走査回
路、３４…水平走査回路、３５…水平補助回路、３６…
表示領域、３７…余白領域、３３１…転送路、３３２…
転送段、３３３…中間段、３３４…出力段、３３５…第
１切替スイッチ、３３６…第２切替スイッチ
パネル、３１…画面、３２…画素、３３…垂直走査回
路、３４…水平走査回路、３５…水平補助回路、３６…
表示領域、３７…余白領域、３３１…転送路、３３２…
転送段、３３３…中間段、３３４…出力段、３３５…第
１切替スイッチ、３３６…第２切替スイッチ
Claims (5)
- 【請求項１】 異なる解像度の規格を有する複数種の画
像信号及びこれらから独立した黒信号を供給するドライ
バと、 行列配置した画素からなる画面、画素の行を順次選択す
る転送段を備えた垂直走査回路、画素の列にドライバか
ら供給された画像信号を順次分配して選択された画素に
書き込む転送段を備えた水平走査回路及び画素の列にド
ライバから供給された黒信号を分配して選択された画素
に書き込む水平補助回路を内蔵した表示パネルと、 該ドライバから供給される画像信号の解像度に応じて制
御信号を該表示パネルの各回路に供給してその動作を制
御するタイミングジェネレータとからなり、 該解像度に適合した行数及び列数の画素を含む画面内の
表示領域に画像信号を書き込むと共に、該表示領域以外
の余白領域に属する画素に黒信号を書き込む画像表示シ
ステムであって、 前記垂直走査回路は該制御信号に応じて表示領域を変化
させる転送段の切替スイッチを内蔵しており、画像信号
の垂直ブランキング期間に余白領域の上側及び下側に含
まれる画素の行に黒信号を書き込む事を特徴とする画像
表示システム。 - 【請求項２】 前記水平走査回路は該制御信号に応じて
表示領域を変化させる転送段の切替スイッチを内蔵して
おり、画像信号から独立した黒信号がドライバから供給
された時余白領域の右側及び左側に含まれる画素の列に
黒信号を書き込む事を特徴とする請求項１記載の画像表
示システム。 - 【請求項３】 前記表示パネルは電気光学物質として液
晶を用いた事を特徴とする請求項１記載の画像表示シス
テム。 - 【請求項４】 異なる解像度の規格を有する複数種の画
像信号及びこれらから独立した黒信号を供給するドライ
バと、行列配置した画素からなる画面、画素の行を順次
選択する転送段を備えた垂直走査回路、画素の列にドラ
イバから供給された画像信号を順次分配して選択された
画素に書き込む転送段を備えた水平走査回路及び画素の
列にドライバから供給された黒信号を分配して選択され
た画素に書き込む水平補助回路を内蔵した表示パネル
と、該ドライバから供給される画像信号の解像度に応じ
て制御信号を該表示パネルの各回路に供給してその動作
を制御するタイミングジェネレータとからなる画像表示
システムの駆動方法であって、 該解像度に適合した行数及び列数の画素を含む画面内の
表示領域に画像信号を書き込むと共に、該表示領域以外
の余白領域に属する画素に黒信号を書き込む為、 該垂直走査回路に内蔵された切替スイッチを該制御信号
に従って開閉して転送段を切り替え表示領域を変化させ
ると共に、画像信号の垂直ブランキング期間に余白領域
の上側及び下側に含まれる画素の行に黒信号を書き込む
事を特徴とする画像表示システムの駆動方法。 - 【請求項５】 該水平走査回路に内蔵された切替スイッ
チを該制御信号に従って開閉して転送段を切り替え表示
領域を変化させると共に、画像信号から独立した黒信号
がドライバから供給された時余白領域の右側及び左側に
含まれる画素の列に黒信号を書き込む事を特徴とする請
求項４記載の画像表示システムの駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8161027A JPH09325741A (ja) | 1996-05-31 | 1996-05-31 | 画像表示システム |
| TW086106061A TW375695B (en) | 1996-05-31 | 1997-05-07 | Image display system and method for driving the same |
| KR1019970020602A KR100497703B1 (ko) | 1996-05-31 | 1997-05-26 | 화상표시시스템 및 그 구동방법 |
| US08/863,189 US6236388B1 (en) | 1996-05-31 | 1997-05-27 | Image display system for displaying images of different resolutions |
| EP97401179A EP0810575A1 (en) | 1996-05-31 | 1997-05-29 | Image display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8161027A JPH09325741A (ja) | 1996-05-31 | 1996-05-31 | 画像表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09325741A true JPH09325741A (ja) | 1997-12-16 |
Family
ID=15727207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8161027A Pending JPH09325741A (ja) | 1996-05-31 | 1996-05-31 | 画像表示システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6236388B1 (ja) |
| EP (1) | EP0810575A1 (ja) |
| JP (1) | JPH09325741A (ja) |
| KR (1) | KR100497703B1 (ja) |
| TW (1) | TW375695B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001188504A (ja) * | 1999-10-22 | 2001-07-10 | Toshiba Corp | 平面表示装置およびその駆動方法 |
| JP2004239992A (ja) * | 2003-02-04 | 2004-08-26 | Sanyo Electric Co Ltd | 液晶プロジェクタ |
| JP2005275008A (ja) * | 2004-03-25 | 2005-10-06 | Sony Corp | 表示装置 |
| KR100744740B1 (ko) * | 2005-11-29 | 2007-08-01 | 노바텍 마이크로일렉트로닉스 코포레이션 | 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3946307B2 (ja) * | 1997-05-28 | 2007-07-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| EP0919849A4 (en) * | 1997-06-20 | 2000-09-13 | Citizen Watch Co Ltd | ANTIFERROMAGNETIC LIQUID CRYSTAL DISPLAY AND METHOD FOR CONTROLLING THE SAME |
| JPH11231844A (ja) * | 1998-02-19 | 1999-08-27 | Toshiba Electronic Engineering Corp | 画像表示方法及びその装置 |
| US6937277B1 (en) * | 1998-04-24 | 2005-08-30 | Canon Kabushiki Kaisha | Image input apparatus employing read region size determination |
| JP3734629B2 (ja) * | 1998-10-15 | 2006-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示装置 |
| JP2001042852A (ja) * | 1999-05-21 | 2001-02-16 | Canon Inc | 表示装置、方法及びコンピュータ読み取り可能な記憶媒体 |
| US6597373B1 (en) * | 2000-01-07 | 2003-07-22 | Intel Corporation | System and method of aligning images for display devices |
| KR20000037308A (ko) * | 2000-04-17 | 2000-07-05 | 김종현 | 도미노 효과를 이용한 컴퓨터 그래픽 이미지 합성 기술 및응용 |
| JP2001315378A (ja) * | 2000-05-08 | 2001-11-13 | Fujitsu Ltd | 表示データ変換装置及びこれを使用したｌｅｄヘッド装置 |
| US6605902B2 (en) * | 2000-07-07 | 2003-08-12 | Seiko Epson Corporation | Display and electronic device |
| EP1182637A1 (en) * | 2000-08-22 | 2002-02-27 | STMicroelectronics S.r.l. | Liquid crystal display memory controller using folded addressing |
| GB2366440A (en) * | 2000-09-05 | 2002-03-06 | Sharp Kk | Driving arrangement for active matrix LCDs |
| KR100365499B1 (ko) * | 2000-12-20 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 및 장치 |
| TW493159B (en) * | 2001-01-05 | 2002-07-01 | Acer Peripherals Inc | Method and device to detect the full-screen size by data enable signal |
| US20030001845A1 (en) * | 2001-05-11 | 2003-01-02 | Willis Donald Henry | Black line insertion for overly tall liquid crystal imagers |
| US6636196B2 (en) * | 2001-06-08 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Electro-optic display device using a multi-row addressing scheme |
| US7161576B2 (en) * | 2001-07-23 | 2007-01-09 | Hitachi, Ltd. | Matrix-type display device |
| JP4106888B2 (ja) * | 2001-09-19 | 2008-06-25 | カシオ計算機株式会社 | 液晶表示装置および携帯端末装置 |
| US7098934B2 (en) * | 2001-10-23 | 2006-08-29 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display and its driving method |
| JP4218249B2 (ja) * | 2002-03-07 | 2009-02-04 | 株式会社日立製作所 | 表示装置 |
| GB2386804A (en) | 2002-03-22 | 2003-09-24 | Motorola Inc | Communications network node access switches |
| KR100853772B1 (ko) * | 2002-04-20 | 2008-08-25 | 엘지디스플레이 주식회사 | 액정표시장치의 구동방법 및 장치 |
| JP3882678B2 (ja) * | 2002-05-21 | 2007-02-21 | ソニー株式会社 | 表示装置 |
| JP3741079B2 (ja) * | 2002-05-31 | 2006-02-01 | ソニー株式会社 | 表示装置および携帯端末 |
| KR100895303B1 (ko) * | 2002-07-05 | 2009-05-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| AU2003254653A1 (en) * | 2002-07-23 | 2004-02-09 | Research In Motion Limited | Method and apparatus of controlling a liquid crystal display viewing area |
| KR100925453B1 (ko) * | 2002-08-02 | 2009-11-06 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 방법 |
| KR100400602B1 (en) * | 2003-02-21 | 2003-10-08 | Humax Co Ltd | Method for controlling resolution of graphic image |
| TWI241845B (en) * | 2004-05-19 | 2005-10-11 | Benq Corp | A method of detecting resolution for an electronic display device |
| JP4846217B2 (ja) * | 2004-09-17 | 2011-12-28 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| US20070018999A1 (en) * | 2005-07-25 | 2007-01-25 | Rai Barinder S | Auto-centering of main image |
| JP4929952B2 (ja) * | 2006-09-28 | 2012-05-09 | 船井電機株式会社 | デジタル放送録画装置 |
| US20080129751A1 (en) * | 2006-12-04 | 2008-06-05 | George Lyons | Smart Blanking Graphics Controller, Device Having Same, And Method |
| KR101279892B1 (ko) * | 2008-06-10 | 2013-06-28 | 엘지디스플레이 주식회사 | 액정표시모듈의 검사 장치 |
| JP2013167772A (ja) * | 2012-02-16 | 2013-08-29 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置 |
| KR102036641B1 (ko) | 2012-11-06 | 2019-10-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그것의 동작 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5351064A (en) * | 1987-06-19 | 1994-09-27 | Kabushiki Kaisha Toshiba | CRT/flat panel display control system |
| EP0295691B1 (en) * | 1987-06-19 | 1994-11-23 | Kabushiki Kaisha Toshiba | Display mode switching system for plasma display apparatus |
| US5592194A (en) * | 1988-04-27 | 1997-01-07 | Seiko Epson Corporation | Display controller |
| JP2877381B2 (ja) | 1989-10-06 | 1999-03-31 | キヤノン株式会社 | 表示装置及び表示方法 |
| CA2041819C (en) * | 1990-05-07 | 1995-06-27 | Hiroki Zenda | Color lcd display control system |
| JPH05119734A (ja) | 1991-10-28 | 1993-05-18 | Canon Inc | 表示制御装置 |
| JPH05127616A (ja) * | 1991-10-31 | 1993-05-25 | Canon Inc | 電気光学表示装置および電気光学素子駆動装置 |
| JP3329009B2 (ja) * | 1993-06-30 | 2002-09-30 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JPH07191630A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | Ｌｃｄマルチシンクモニター方法 |
| JPH088663A (ja) * | 1994-06-23 | 1996-01-12 | Hitachi Denshi Ltd | 電子ボリュームの拡張方法 |
| JPH0879663A (ja) * | 1994-09-07 | 1996-03-22 | Sharp Corp | 駆動回路及び表示装置 |
| KR0142468B1 (ko) * | 1995-01-27 | 1998-08-17 | 김광호 | 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 |
| JPH09212139A (ja) * | 1996-02-02 | 1997-08-15 | Sony Corp | 画像表示システム |
-
1996
- 1996-05-31 JP JP8161027A patent/JPH09325741A/ja active Pending
-
1997
- 1997-05-07 TW TW086106061A patent/TW375695B/zh active
- 1997-05-26 KR KR1019970020602A patent/KR100497703B1/ko not_active IP Right Cessation
- 1997-05-27 US US08/863,189 patent/US6236388B1/en not_active Expired - Fee Related
- 1997-05-29 EP EP97401179A patent/EP0810575A1/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001188504A (ja) * | 1999-10-22 | 2001-07-10 | Toshiba Corp | 平面表示装置およびその駆動方法 |
| JP2004239992A (ja) * | 2003-02-04 | 2004-08-26 | Sanyo Electric Co Ltd | 液晶プロジェクタ |
| JP2005275008A (ja) * | 2004-03-25 | 2005-10-06 | Sony Corp | 表示装置 |
| KR100744740B1 (ko) * | 2005-11-29 | 2007-08-01 | 노바텍 마이크로일렉트로닉스 코포레이션 | 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW375695B (en) | 1999-12-01 |
| EP0810575A1 (en) | 1997-12-03 |
| KR100497703B1 (ko) | 2005-09-30 |
| US6236388B1 (en) | 2001-05-22 |
| KR970075983A (ko) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09325741A (ja) | 画像表示システム | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| JP2937130B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3454971B2 (ja) | 画像表示装置 | |
| JPH09212139A (ja) | 画像表示システム | |
| US7176947B2 (en) | Device for driving a display apparatus | |
| US6542139B1 (en) | Matrix type display apparatus | |
| JP3243932B2 (ja) | アクティブマトリクス表示装置 | |
| JPH09130708A (ja) | 液晶画像表示装置 | |
| JPH0748148B2 (ja) | 液晶表示コントローラ、液晶表示装置、及び情報処理装置 | |
| JP2006301166A (ja) | 表示装置及びその駆動方法 | |
| JPH06148680A (ja) | マトリクス型液晶表示装置 | |
| JPH0736406A (ja) | ドットマトリクス型表示装置及びその駆動方法 | |
| JP3202345B2 (ja) | 液晶表示装置 | |
| JPH07253566A (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3505543B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0916131A (ja) | 液晶表示装置及び液晶表示素子の駆動方法 | |
| JPH11133934A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| EP1111576A2 (en) | Liquid crystal display and driving method for liquid crystal display | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JPH08122743A (ja) | 映像表示装置 | |
| JP2001331153A (ja) | 液晶表示装置 | |
| JP3826930B2 (ja) | 液晶表示装置 | |
| JPH07199864A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |