JP3882678B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3882678B2 JP3882678B2 JP2002145619A JP2002145619A JP3882678B2 JP 3882678 B2 JP3882678 B2 JP 3882678B2 JP 2002145619 A JP2002145619 A JP 2002145619A JP 2002145619 A JP2002145619 A JP 2002145619A JP 3882678 B2 JP3882678 B2 JP 3882678B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- pulse
- output
- gate
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Description
【発明の属する技術分野】
本発明はLCDによって代表されるアクティブマトリクス型の表示装置に関する。より詳しくは、マトリクス状の画素アレイを駆動する垂直駆動回路の構成に関する。
【0002】
【従来の技術】
図5は、アクティブマトリクス型表示装置の一般的な構成を示す斜視図である。図示する様に、従来の表示装置は、一対の基板1,2と両者の間に保持された液晶3とを備えたパネル構造を有する。上側の基板2には対向電極が形成されている。下側の基板1には画素アレイ部4と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路5と水平駆動回路6とに分かれている。又、基板の周辺部上端には外部接続用の端子7が形成されている。各端子7は配線8を介して垂直駆動回路5及び水平駆動回路6に接続している。画素アレイ部4にはゲート線Gと信号線Sが形成されている。両者の交差部には画素電極9とこれを駆動する薄膜トランジスタ10が形成されている。画素電極9と薄膜トランジスタ10の組み合わせで画素Pを構成する。薄膜トランジスタ10のゲート電極は対応するゲート線Gに接続され、ドレイン領域は対応する画素電極9に接続され、ソース領域は対応する信号線Sに接続している。ゲート線Gは垂直駆動回路5に接続する一方、信号線Sは水平駆動回路6に接続している。垂直駆動回路5は、ゲート線Gを介して各画素Pを順次選択する。水平駆動回路6は、選択された画素Pに対し信号線Sを介して画像信号を書き込む。
【0003】
【発明が解決しようとする課題】
LCDの高精細化が進むに連れて、画素のサイズの縮小化も進んでいる。画素の縮小化に伴い、垂直駆動回路も縮小化する必要がある。一般に、垂直駆動回路はシフトレジスタの多段接続からなり、各段が各ゲート線に対応している。シフトレジスタの各段から順次出力されるシフトパルスで、対応する各ゲート線に接続された画素行を線順次で選択する様になっている。しかしながら、画素の縮小化が進むと、ゲート線の配列間隔が狭くなる為、シフトレジスタの一段分がゲート線一本分に対応した一画素分のスペースに対応できなくなる。
【0004】
そこで、二本のゲート線に対して一段のシフトレジスタを設けた垂直駆動回路が開発されており、デコード型垂直駆動回路と呼ばれている。このデコード型垂直駆動回路は、一段のシフトレジスタから出力されたシフトパルスを論理的に処理して二本のゲートライン分のドライブパルスを作成している。シフトパルスを外部から供給されるクロックパルスに従って順次処理する為、シフトレジスタの各段に対応した論理ゲート回路が用いられている。しかしながら、従来用いていた論理ゲート回路は、シフトレジスタの先頭段に対応した部分が、後続段に対応した部分と完全に同等とすることができず、最初の数パルス分は、正規と異なり不規則なドライブパルスとなっていた。この為、最初の数本分のゲート線に対応した画素の行が規則正しく線順次で選択されず、水平駆動回路側は最初の数行の画素に映像信号を正しく書き込むことができなかった。その為、従来のデコード型垂直駆動回路を用いた構成では、最初の数行分の画素をダミーとして、実際には映像信号を書き込まない様にしていた。しかしながら、ダミーの画素行を設けると、その分基板上の有効表示面積が犠牲になる為、解決すべき課題となっていた。
【0005】
【課題を解決するための手段】
上述した従来の技術の課題を解決するために以下の手段を講じた。即ち、複数のゲート線、複数の信号線及び各ゲート線と各信号線の交差部分に行列配置した画素で構成された画素アレイ部と、該ゲート線を介して各画素を順次選択する垂直駆動回路と、選択された画素に対し該信号線を介して画像信号を書き込む水平駆動回路とを同一基板上に配した表示装置において、前記垂直駆動回路は、少くとも二本のゲート線に対して一段が対応した多段接続構造を有するとともに、外部から供給される第1のクロックパルスに応じて動作し先頭段に入力されたスタートパルスを転送して各段ごとに順次シフトパルスを出力するシフトレジスタと、該シフトレジスタの各段に対応して配され、当該段のシフトパルスと前段のシフトパルスとを処理して各段ごと時間的に分かれた中間パルスを生成する中間ゲート回路部と、該中間ゲート回路部の各段に対応して配されるとともに外部から供給される第2のクロックパルスに応じて動作し、該中間ゲート回路部の各段から出力される中間パルスを処理して対応する二本のゲート線に順次ドライブパルスを出力して画素の順次選択を行なう出力ゲート回路部とを有する。前記シフトレジスタは先頭段の前に配されたダミーの追加段を含んでおり、該追加段から出力されたシフトパルスを先頭段に対応した該中間ゲート回路部の第一段に供給して、第一段から正規の中間パルスが出力可能にする。前記第2のクロックパルスは、前記第1のクロックパルスと周期が同じで位相が90度シフトしたものである。又、前記出力ゲート回路部は、該中間ゲート回路部の第一段から出力される中間パルスを処理して、一番目のゲート線から正規のドライブパルスを出力可能である。更に、前記水平駆動回路は、一番目のゲート線に対応した画素の行から正規に画像信号を書き込み可能であり、正規に画像信号が書き込まれないダミー画素の行の存在を排除した。
【0006】
本発明によれば、アクティブマトリクス型の表示装置は二本のゲート線に対して一段のシフトレジスタを設けたデコード型垂直駆動回路を用いている。このデコード型垂直駆動回路は、一段のシフトレジスタから出力されたシフトパルスをゲート処理して二本のゲート線分のドライブパルスを作成している。その際、シフトレジスタの先頭段の前にダミーの追加段を配することで、初めから正常な波形を有するドライブパルスを規則正しく順次に形成することが可能である。これにより、画像フレームの先頭から正規に画像信号を書き込むことが可能となり、従来必要とされていたダミーの画素行を削減することができる。
【0007】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係る表示装置の具体的な構成を示す回路図である。図示する様に、本表示装置は基本的に、画素アレイ部4と垂直駆動回路5と水平駆動回路6とで構成されており、何れも同一基板上に薄膜トランジスタなどで集積形成されている。画素アレイ部4は、複数のゲート線G、複数の信号線S及び各ゲート線Gと各信号線Sの交差部分に行列配置した画素Pとで構成されている。本例の場合、画素Pは画素電極9と薄膜トランジスタ10とで構成されている。尚、図示しないが画素電極9に対面配置して対向電極が形成されており、両電極の間には電気光学物質として例えば液晶が保持されている。薄膜トランジスタ10のゲート電極は対応するゲート線Gに接続され、ソース電極は対応する信号線Sに接続され、ドレイン電極は対応する画素電極9に接続されている。垂直駆動回路5は各ゲート線Gを介して各画素Pを順次選択する。図では理解を容易にする為、垂直駆動回路5によるゲート線Gの線順次選択は画面の下から上に向って行なわれている。具体的には、一番目のゲート線G1に対応した画素Pの行を選択し、次に二番目のゲート線G2に対応した画素Pの行を選択し、以下順に行単位で画素Pを選択していく。水平駆動回路6は行単位で順次選択された画素Pに対し各信号線Sを介して画像信号を書き込む。これにより、画面を構成する画素アレイ部4に所望の画像を表示することができる。
【0008】
垂直駆動回路5はシフトレジスタ5Rと中間ゲート回路部5Tと出力ゲート回路部5Uとを有している。シフトレジスタ5Rは少なくとも二本のゲート線に対して一段が対応し、各段毎に順次シフトパルスを出力する。図示の例では、シフトレジスタ5Rの一段分SRは三個のインバータで構成されており、その内の一個は外部から供給されるクロックパルス2VCKでクロックドライブされ、他の一個は同じく外部から入力されるクロックパルス2VCKXでクロックドライブされている。尚、2VCKXは2VCKに対して極性が反転しており、これを表わす為符号Xを用いている。これは、他のクロックパルスについても同様である。多段接続されたシフトレジスタ5Rはクロックパルス2VCK,2VCKXに応じて動作し、同じく外部から入力されたスタートパルス2VSTを順次転送することで、シフトレジスタ5Rの各段から順次シフトパルスR1,R2・・・を出力している。図示の例では、最初の二本のゲート線G1,G2に対応して、一段目のシフトレジスタSR1(先頭段)が設けてあり、二本のゲート線G1,G2に対して一個のシフトパルスR1を出力している。次の二本のゲート線G3,G4に対して二段目のシフトレジスタSR2が対応しており、同じくシフトパルスR2を出力している。
【0009】
中間ゲート回路部5Tは、シフトレジスタ5Rの各段に対応して配され、当該段のシフトパルスと前段のシフトパルスとを処理して各段毎時間的に分かれた中間パルスを生成する。具体的には、シフトレジスタ5Rの第一段SR1に対応して、中間ゲート回路部5Tの第一段は二入力一出力のナンドゲート素子NAND1とインバータとの直列接続で構成されている。同様に、シフトレジスタ5Rの第二段SR2に対応して、中間ゲート回路部5Tはナンドゲート素子NAND2とインバータの直列接続を有している。係る構成を有する中間ゲート回路部5Tは、例えば第二段に着目すると、当該段(第二段SR2)のシフトレジスタ5Rから出力されたシフトパルスR2と前段(第一段SR1)から出力されたシフトパルスR1とをNAND2でナンド処理した後インバータで反転し、各段毎時間的に分かれた中間パルスBを生成している。この動作は中間ゲート回路部5Tの第一段も同様であり、中間パルスBに先立って時間的に分かれた中間パルスAを出力している。
【0010】
出力ゲート回路部5Uは、中間ゲート回路部5Tの各段に対応して配されるとともに外部から供給されるクロックパルスHalf2VCK,Half2VCKXに応じて動作し、中間ゲート回路部5Tの各段から出力される中間パルスA,B・・・を処理して対応する二本のゲート線Gに順次ドライブパルスを出力して画素Pの順次選択を行なう。尚外部から供給されるクロックパルスHalf2VCKはシフトレジスタ5Rに供給されるクロックパルス2VCKから位相が90度シフトしているので、これをHalfで表わしている。又、クロックパルスHalf2VCKXはHalf2VCKの反転信号である。具体的に見ると、出力ゲート回路部5Uの第一段は、中間ゲート回路部5Tの第一段に対応して一対のナンドゲート素子NANDと一対のインバータとで構成されている。一対のナンドゲート素子NANDの共通接続された入力端子には、対応する中間ゲート回路部の段から中間パルスAが供給される。片方のNANDの共通接続されていない入力端子にはクロックパルスHalf2VCKが供給される。他方のNANDの同じく共通接続されていない入力端子にはHalf2VCKXが供給される。一対のナンドゲート素子NANDの内一方の出力端子はインバータを介してドライブパルスP1を一番目のゲート線G1に出力する。他方のナンドゲート素子NANDも同様にドライブパルスP2を二番目のゲート線G2に出力する。同様に、中間ゲート回路部5Tの二段目に対応した出力ゲート回路部5Uの部分も、中間パルスBを処理して二本のゲート線G3,G4に順次ドライブパルスP3,P4を出力し、画素Pの順次選択を行なう。
【0011】
本発明の特徴事項として、シフトレジスタ5Rは先頭段(第一段)SR1の前に配されたダミーの追加段SR0を備えている。この追加段SR0から出力されたシフトパルスR0を先頭段に対応した中間ゲート回路部5Tの第一段(NAND1)に供給して、第一段から正規の中間パルスAが出力可能にしている。すなわち、中間ゲート回路部5Tの第一段に属するナンドゲート素子NAND1は、シフトレジスタ5Rの当該段SR1から出力されるシフトパルスR1と前段(追加段)SR0から出力されるシフトパルスR0をナンド処理して中間パルスAを出力している。この中間ゲート回路部5Tの第一段の動作は、後続の第二段以下の動作と全く同様であり、垂直スキャンの最初から規則正しく中間パルスAを出力可能である。換言すると、一番目の中間パルスAを正規に出力する為、ダミーの追加段SR0を設けている。この追加段SR0はシフトレジスタ5Rの第一段SR1に先行して配されており、初めにスタートパルス2VSTを受け入れる。この結果、SR0が初めにシフトパルスR0を出力した後先頭段(第一段)SR1がシフトパルスR1を出力する様になっている。
【0012】
出力ゲート回路部5Uは、中間ゲート回路部5Tの第一段(NAND1)から出力される中間パルスAを処理して、一番目のゲート線G1から正規のドライブパルスP1を出力可能である。この場合、水平駆動回路6は一番目のゲート線G1に対応した画素Pの行から正規に画像信号を書き込み可能であり、正規に画像信号が書き込まれないダミー画素の行の存在を排除できる。
【0013】
図2のタイミングチャートを参照して、図1に示した表示装置の動作を説明する。前述した様に、垂直駆動回路には、外部からスタートパルス2VST,クロックパルス2VCK,2VCKX,Half2VCK,Half2VCKXが供給される。これらのパルスの内、2VST,2VCK,2VCKXは、垂直駆動回路のシフトレジスタの動作に用いられ、シフトパルスR0,R1,R2・・・を作成する為のものである。Half2VCK,Half2VCKXは垂直駆動回路の出力ゲート回路部に供給され、順次ドライブパルスP1,P2,P3,P4・・・を作成する為に用いられる。
【0014】
前述した様に、シフトレジスタは2VCK,2VCKXに応じて2VSTを順次転送し、各段からシフトパルスR0,R1,R2・・・を出力する。本発明ではシフトレジスタの先頭にダミーの追加段を加えている為、一番目のシフトパルスR1に先立って追加のシフトパルスR0が出力されている。中間ゲート回路部の第一段はシフトパルスR0,R1をナンド処理した後反転して中間パルスAを形成している。同様に、中間ゲート回路部の第二段はシフトパルスR1,R2をナンド処理した後反転して中間パルスBを出力している。この様に、本発明ではダミーのシフトレジスタ段を追加することで、垂直スキャンの初めから正規に中間パルスA,B・・・を出力可能にしている。この後出力ゲート回路部の第一段は、中間パルスAとクロックパルスHalf2VCKのナンド処理を行なった後反転して一番目のドライブパルスP1を出力している。同様に、中間パルスAとクロックパルスHalf2VCKXをナンド処理した後反転して二番目のドライブパルスP2を出力している。同様に出力ゲート回路部の第二段は、中間パルスBとクロックパルスHalf2VCK,Half2VCKXのそれぞれとをゲート処理して、三番目及び四番目のドライブパルスP3,P4を形成している。
【0015】
この様に、本発明ではデコード型垂直駆動回路のシフトレジスタの先頭にダミーの追加段を挿入している。その為、中間ゲート回路部の第一段を構成する二入力ナンドゲート回路はシフトレジスタのダミー段及び第一段からそれぞれシフトパルスを受け取ることができ、後続の第二段以降の中間ゲート回路部と全く同様な動作が可能である。これにより、中間ゲート回路部は初めから正規の中間パルスA,B,C・・・を順次出力可能である。その結果、出力ゲート回路部もパルス幅が全て同一に揃った階段状のドライブパルスP1,P2,P3,P4・・・を出力することができる。この階段状のドライブパルスP1,P2,P3,P4・・・により、画像信号の書き込み開始をゲートドライブパルスP1のタイミングに合わせることができ、何らダミー画素を設ける必要がなくなる。例えば、垂直方向(行方向)の画素ピッチが18μmの場合、本発明の駆動方式を用いることで、従来必要とされていたダミー画素4行分に相当する72μm幅の部分をレイアウト上削減することができる。これにより狭額縁化の達成に貢献できる。
【0016】
図3は表示装置の参考例を表わしており、図1に示した本発明に係る表示装置と対応する部分には対応する参照番号を付してある。図3の参考例は、垂直駆動回路5の構成が図1と異なっており、シフトレジスタ5Rの先頭に何らダミーの追加段を設けていない。この為、中間ゲート回路部5Tの第一段を構成する二入力ナンドゲート素子NAND1の結線状態が、後続の二段以降のナンドゲート素子NAND2,NAND3と異なっている。具体的には、中間ゲート回路部5Tの第一段に位置するナンドゲート素子NAND1の一方の入力端子には当該段(第一段SR1)から出力されるシフトパルスR1が印加されるものの、他方の入力端子には供給すべきシフト前段からのパルスがない為例えば電源ライン(Hレベル)に接続されることになる。この結果中間ゲート回路部5Tの第一段から出力される中間パルスAは、後続の第二段以降から出力される中間パルスB,C・・・と波形が異なってしまう。中間ゲート回路部5Tに接続された出力ゲート回路部5Uは不規則に出力される中間パルスAの影響を受けて、正規のドライブパルスを出力することができない。この結果、出力ゲート回路部5Uは最初の四本のゲート線G1,G2,G3,G4に対して不規則なドライブパルスD1,D2,D3,D4を供給してしまう。水平駆動回路6はゲート線G1,G2,G3,G4に対応した画素Pの行が線順次で正しく選択されない為、画像信号を正規に書き込むことができない。よって、この参考例の表示装置では、最初の四行分の画素Pは画素電極を除いてダミー化している。表示には寄与しないダミーの画素行を設けることで、有効表示面積が犠牲になっている。
【0017】
図4のタイミングチャートを参照して、図3に示した参考表示装置の動作を説明する。外部から垂直駆動回路に供給されるパルスは、2VST,2VCK,2VCKX,Half2VCK,Half2VCKXであり、図2に示した本発明に係る表示装置のタイミングチャートと同様である。但し、シフトレジスタはダミー段を含まない為、先頭段から順次シフトパルスR1,R2,R3・・・を出力することになる。中間ゲート回路部の第一段を構成するナンドゲート素子は、一方の入力端子にシフトパルスR1が供給される一方、他方の入力端子は図3に示した様にHレベルに保持されている。この結果、中間ゲート回路部の第一段は結果的にシフトパルスR1と同一の波形を有する中間パルスAを出力することになる。これに対し、中間ゲート回路部の第二段はシフトパルスR1とR2をナンド処理し反転して中間パルスBを出力する。以下同様に、中間ゲート回路部の第三段はシフトパルスR2,R3をナンド処理した後インバータで反転して中間パルスCを形成する。図示のタイミングチャートから明らかな様に、最初の中間パルスAが後続の中間パルスB,C・・・と異なっている。
【0018】
出力ゲート回路部の第一段は中間パルスAとクロックパルスHalf2VCKXのナンド処理を行なった後反転してドライブパルスD1を出力する。図から明らかな様に、ドライブパルスD1は正規の波形となっておらず、パルスを二個含んだ不規則な波形となっている。同様に出力ゲート回路部の第一段は中間パルスAと他方のクロックパルスHalf2VCKのナンドを取った後反転してドライブパルスD2を出力している。このドライブパルスD2も正規のパルス幅と比べて二倍となっており不規則なパルス波形である。続いて出力ゲート回路部の第二段は、中間パルスBとクロックパルスHalf2VCKX,Half2VCKのそれぞれとを互いにゲート処理してドライブパルスD3,D4を生成している。本来、ドライブパルスD3,D4は正規のパルスとなるべきであるが、先に出力されたドライブパルスD1,D2と重なってしまう為、正規の順次出力とはならない。出力ゲート回路部の第三段目になって初めて正規のドライブパルスP1,P2が出力されることになる。この様に、参考例の表示装置では最初に出力されたドライブパルスD1〜D4がパルス幅の異なるものや階段状のタイミングが崩れたパルスになってしまう。この理由により参考例の表示装置ではこれら不規則なドライブパルスD1〜D4に対応した上で画像信号を出力する為に、ドライブパルスD1〜D4に対応したダミー画素の行が必要とされていた。
【0019】
【発明の効果】
以上説明した様に、本発明によれば、デコード型垂直駆動回路に含まれるシフトレジスタの先頭にダミーの追加段を挿入することで、デコード型垂直駆動回路は垂直スキャンの最初から全て等しいパルス幅を持つゲートドライブパルスを順次に出力することができる。その結果、画像信号の書き込み開始を一段目のゲートドライブパルスのタイミングに合わせることができ、ダミー画素を必要としない駆動が可能になる。その為、ダミー画素分のレイアウト面積を削減することができ、狭額縁化が達成される。
【図面の簡単な説明】
【図1】本発明に係る表示装置の構成を示す回路図である。
【図2】図1に示した表示装置の動作説明に供するタイミングチャートである。
【図3】表示装置の参考例を示す回路図である。
【図4】図3に示した参考表示装置の動作説明に供するタイミングチャートである。
【図5】従来の表示装置の一例を示す模式的な斜視図である。
【符号の説明】
4・・・画素アレイ部、5・・・垂直駆動回路、5R・・・シフトレジスタ、5T・・・中間ゲート回路部、5U・・・出力ゲート回路部、6・・・水平駆動回路、SR0・・・ダミーの追加段
Claims (3)
- 複数のゲート線、複数の信号線及び各ゲート線と各信号線の交差部分に行列配置した画素で構成された画素アレイ部と、該ゲート線を介して各画素を順次選択する垂直駆動回路と、選択された画素に対し該信号線を介して画像信号を書き込む水平駆動回路とを同一基板上に配した表示装置において、
前記垂直駆動回路は、少くとも二本のゲート線に対して一段が対応した多段接続構造を有するとともに、外部から供給される第1のクロックパルスに応じて動作し先頭段に入力されたスタートパルスを転送して各段ごとに順次シフトパルスを出力するシフトレジスタと、
該シフトレジスタの各段に対応して配され、当該段のシフトパルスと前段のシフトパルスとを処理して各段ごと時間的に分かれた中間パルスを生成する中間ゲート回路部と、
該中間ゲート回路部の各段に対応して配されるとともに外部から供給される第2のクロックパルスに応じて動作し、該中間ゲート回路部の各段から出力される中間パルスを処理して対応する二本のゲート線に順次ドライブパルスを出力して画素の順次選択を行なう出力ゲート回路部とを有し、
前記シフトレジスタは先頭段の前に配されたダミーの追加段を含んでおり、該追加段から出力されたシフトパルスを先頭段に対応した該中間ゲート回路部の第一段に供給して、第一段から正規の中間パルスが出力可能にするとともに、
前記第2のクロックパルスは、前記第1のクロックパルスと周期が同じで位相が90度シフトしたものであることを特徴とする表示装置。 - 前記出力ゲート回路部は、該中間ゲート回路部の第一段から出力される中間パルスを処理して、一番目のゲート線から正規のドライブパルスを出力可能であることを特徴とする請求項1記載の表示装置。
- 前記水平駆動回路は、一番目のゲート線に対応した画素の行から正規に画像信号を書き込み可能であり、正規に画像信号が書き込まれないダミー画素の行の存在を排除したことを特徴とする請求項2記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002145619A JP3882678B2 (ja) | 2002-05-21 | 2002-05-21 | 表示装置 |
US10/441,420 US7420534B2 (en) | 2002-05-21 | 2003-05-20 | Display apparatus |
CNB031384633A CN1272655C (zh) | 2002-05-21 | 2003-05-21 | 显示装置 |
KR1020030032185A KR100954011B1 (ko) | 2002-05-21 | 2003-05-21 | 표시 장치 |
TW092113705A TWI235347B (en) | 2002-05-21 | 2003-05-21 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002145619A JP3882678B2 (ja) | 2002-05-21 | 2002-05-21 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003337574A JP2003337574A (ja) | 2003-11-28 |
JP3882678B2 true JP3882678B2 (ja) | 2007-02-21 |
Family
ID=29704851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002145619A Expired - Fee Related JP3882678B2 (ja) | 2002-05-21 | 2002-05-21 | 表示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7420534B2 (ja) |
JP (1) | JP3882678B2 (ja) |
KR (1) | KR100954011B1 (ja) |
CN (1) | CN1272655C (ja) |
TW (1) | TWI235347B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009093352A1 (ja) * | 2008-01-24 | 2009-07-30 | Sharp Kabushiki Kaisha | 表示装置及び表示装置の駆動方法 |
US8093555B2 (en) | 2007-11-21 | 2012-01-10 | Shimadzu Corporation | Mass spectrometer |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004085891A (ja) * | 2002-08-27 | 2004-03-18 | Sharp Corp | 表示装置および表示駆動回路の制御装置ならびに表示装置の駆動方法 |
JP4691890B2 (ja) | 2004-03-19 | 2011-06-01 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP4010308B2 (ja) * | 2004-05-24 | 2007-11-21 | ソニー株式会社 | 表示装置および表示装置の駆動方法 |
JP4871533B2 (ja) * | 2005-06-16 | 2012-02-08 | ラピスセミコンダクタ株式会社 | 表示駆動回路 |
US20070040789A1 (en) * | 2005-08-17 | 2007-02-22 | Samsung Electronics Co., Ltd. | Protection device for gate integrated circuit, gate driver, liquid crystal display including the same and method of protecting a gate IC in a display |
KR101160836B1 (ko) * | 2005-09-27 | 2012-06-29 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
JP2007178784A (ja) * | 2005-12-28 | 2007-07-12 | Oki Electric Ind Co Ltd | 駆動装置 |
JP2008170995A (ja) * | 2007-01-06 | 2008-07-24 | Samsung Electronics Co Ltd | 液晶表示装置及び液晶表示装置の残像除去方法 |
KR101307414B1 (ko) * | 2007-04-27 | 2013-09-12 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 포함하는 액정 표시 장치 |
JP2010145803A (ja) * | 2008-12-19 | 2010-07-01 | Panasonic Corp | 表示パネル駆動装置及び表示装置 |
CN103345911B (zh) | 2013-06-26 | 2016-02-17 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
CN104851391B (zh) * | 2015-05-20 | 2017-10-17 | 深圳市华星光电技术有限公司 | 一种驱动电路 |
CN104867439B (zh) * | 2015-06-24 | 2017-04-05 | 合肥京东方光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
KR101786884B1 (ko) * | 2015-11-30 | 2017-10-18 | 엘지디스플레이 주식회사 | 홀을 구비한 이형 디스플레이 |
CN107516485B (zh) * | 2016-06-17 | 2021-02-12 | 群创光电股份有限公司 | 栅极驱动电路 |
CN106023901B (zh) * | 2016-08-03 | 2018-07-17 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
WO2020199068A1 (zh) * | 2019-04-01 | 2020-10-08 | 京东方科技集团股份有限公司 | 栅极驱动电路、阵列基板及显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720821A (ja) * | 1993-06-24 | 1995-01-24 | Internatl Business Mach Corp <Ibm> | 多階調薄膜トランジスタ液晶表示装置 |
JP3516323B2 (ja) * | 1996-05-23 | 2004-04-05 | シャープ株式会社 | シフトレジスタ回路および画像表示装置 |
JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
JP3056085B2 (ja) * | 1996-08-20 | 2000-06-26 | 日本電気株式会社 | マトリクス型液晶表示装置の駆動回路 |
JP3513371B2 (ja) * | 1996-10-18 | 2004-03-31 | キヤノン株式会社 | マトリクス基板と液晶装置とこれらを用いた表示装置 |
KR100525614B1 (ko) * | 1997-04-18 | 2005-12-21 | 세이코 엡슨 가부시키가이샤 | 전기광학장치의구동회로,전기광학장치의구동방법,전기광학장치및이것을이용한전자기기 |
US6437766B1 (en) * | 1998-03-30 | 2002-08-20 | Sharp Kabushiki Kaisha | LCD driving circuitry with reduced number of control signals |
JP3437489B2 (ja) * | 1999-05-14 | 2003-08-18 | シャープ株式会社 | 信号線駆動回路および画像表示装置 |
-
2002
- 2002-05-21 JP JP2002145619A patent/JP3882678B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-20 US US10/441,420 patent/US7420534B2/en not_active Expired - Fee Related
- 2003-05-21 KR KR1020030032185A patent/KR100954011B1/ko not_active IP Right Cessation
- 2003-05-21 CN CNB031384633A patent/CN1272655C/zh not_active Expired - Fee Related
- 2003-05-21 TW TW092113705A patent/TWI235347B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8093555B2 (en) | 2007-11-21 | 2012-01-10 | Shimadzu Corporation | Mass spectrometer |
WO2009093352A1 (ja) * | 2008-01-24 | 2009-07-30 | Sharp Kabushiki Kaisha | 表示装置及び表示装置の駆動方法 |
JP4970555B2 (ja) * | 2008-01-24 | 2012-07-11 | シャープ株式会社 | 表示装置及び表示装置の駆動方法 |
US8749469B2 (en) | 2008-01-24 | 2014-06-10 | Sharp Kabushiki Kaisha | Display device for reducing parasitic capacitance with a dummy scan line |
Also Published As
Publication number | Publication date |
---|---|
KR20030091718A (ko) | 2003-12-03 |
JP2003337574A (ja) | 2003-11-28 |
CN1460981A (zh) | 2003-12-10 |
CN1272655C (zh) | 2006-08-30 |
US7420534B2 (en) | 2008-09-02 |
TWI235347B (en) | 2005-07-01 |
US20040021650A1 (en) | 2004-02-05 |
TW200410174A (en) | 2004-06-16 |
KR100954011B1 (ko) | 2010-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3882678B2 (ja) | 表示装置 | |
JP3968499B2 (ja) | 表示装置 | |
JP4619631B2 (ja) | シフトレジスタ | |
US7710383B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
US9129576B2 (en) | Gate driving waveform control | |
US7839374B2 (en) | Liquid crystal display device and method of driving the same | |
TWI386742B (zh) | 液晶顯示器及其液晶顯示面板的驅動方法 | |
KR101432717B1 (ko) | 표시 장치 및 이의 구동 방법 | |
JP4152627B2 (ja) | ドット反転方式の液晶パネルの駆動方法及びその装置 | |
US6738036B2 (en) | Decoder based row addressing circuitry with pre-writes | |
JP2000310963A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP2009064041A (ja) | オンガラスシングルチップ液晶表示装置 | |
JP2007140192A (ja) | アクティブマトリクス型液晶表示装置 | |
KR100745404B1 (ko) | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 | |
KR101213828B1 (ko) | 액정 패널용 하이브리드 게이트 드라이버 | |
JPH07253566A (ja) | 液晶表示装置 | |
JP2685079B2 (ja) | マトリクス表示装置 | |
KR20070074176A (ko) | 액정표시장치 | |
JPH11153980A (ja) | 液晶表示装置 | |
JP2003337545A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
KR20070030527A (ko) | 표시장치 | |
JPH075849A (ja) | フラットディスプレイ装置 | |
JPH11338428A (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
JP2000010071A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |