JP3946307B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3946307B2 JP3946307B2 JP15460397A JP15460397A JP3946307B2 JP 3946307 B2 JP3946307 B2 JP 3946307B2 JP 15460397 A JP15460397 A JP 15460397A JP 15460397 A JP15460397 A JP 15460397A JP 3946307 B2 JP3946307 B2 JP 3946307B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- line side
- display
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0232—Special driving of display border areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明が属する技術分野】
【０００２】
本発明は、マトリクス状に配置された画素により画像の表示を行う表示装置およびその表示方法に関する。特に、アクティブマトリクス型の液晶表示装置およびＥＬ表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近、安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
図１に従来のアクティブマトリクス型の液晶表示装置の構成を示す。シフトレジスタやバッファ回路は一般に周辺駆動回路と総称され、近年、アクティブマトリクス回路と同一基板上に一体形成される。
【０００７】
アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００８】
また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。
【０００９】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【００１０】
図１に示すような構成においては、ソース線側駆動回路のシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線に供給される画像信号が（Ｂ）に示すようなタイミングで選択される。そして対応するソース信号線に所定の画像信号が供給される。
【００１１】
ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。
【００１２】
画素の薄膜トランジスタは、図示しないゲイト線側駆動回路のシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。
【００１３】
この動作をソース線側駆動回路のシフトレジスタからの信号とゲイト線側駆動回路のシフトレジスタからの信号により、適当なタイミング設定により順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まる。
【００１４】
１画面分の画像情報を書き込んだら、次の画面の画像情報の書込みを行う。こうして画像の表示が次々に行われる。普通、この１画面分の情報の書込みは、１秒間に３０回、あるいは６０回行われる。
【００１５】
【発明が解決しようとする課題】
【００１６】
近年、情報量の急激な増加に伴い、表示容量の増大化および表示解像度の高精細化が図られてきた。ここで、一般に用いられているコンピュータの表示解像度の例を、画素数と規格名とによって下記に示す。
【００１７】
画素数（横×縦） ： 規格名
６４０×４００ ： ＥＧＡ
６４０×４８０ ： ＶＧＡ
８００×６００ ： ＳＶＧＡ
１０２４×７６８ ： ＸＧＡ
１２８０×１０２４ ： ＳＸＧＡ
【００１８】
最近では、パーソナルコンピュータの分野においても、ディスプレイ上で性格の異なる複数の表示を行うソフトウェアが普及しているため、ＶＧＡやＳＶＧＡ規格よりも、さらに表示解像度の高いＸＧＡやＳＸＧＡ規格に対応する表示装置へと移行してきている。
【００１９】
また、上記の表示解像度の高い液晶表示装置が、パーソナルコンピュータにおけるデータ信号の表示以外にテレビジョン信号の表示にも用いられるようになってきた。
【００２０】
テレビジョン信号には、大きく分類して、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式がある。ＮＴＳＣ方式は走査線数５２５本（有効走査線数約４８０本）の解像度を有する。ＰＡＬ方式およびＳＥＣＡＭ方式は走査線数６２５本（有効走査線数５７６本）の解像度を有する。
【００２１】
上述したＳＶＧＡ、ＸＧＡやＳＸＧＡ規格に対応する液晶表示装置上に、ＮＴＳＣ方式、ＰＡＬ方式やＳＥＣＡＭ方式のテレビジョン信号による画像を表示する場合、これらの解像度の違いにより画像非表示部（無画部）が必要となってくる。
【００２２】
ここで、図２を参照する。図２は、ＸＧＡ規格に対応する周辺駆動回路一体型の液晶表示装置の概略図である。図２（Ａ）において、２０１はソース側駆動回路である。２０２はゲイト線側駆動回路である。２０３はＴＦＴアクティブマトリクス回路部である。図２（Ｂ）において、２０７はソース側駆動回路である。２０８はゲイト線側駆動回路である。２０９はＴＦＴアクティブマトリクス回路部である。
【００２３】
ＸＧＡ規格に対応する液晶表示装置にＰＡＬ方式のテレビジョン信号による画像を表示する場合、図２（Ａ）に示すように、画像表示部２０４と、画像非表示部２０５および２０６とが必要となる。
【００２４】
また、ＸＧＡ規格に対応する液晶表示装置にＮＴＳＣ方式のテレビジョン信号による画像を表示する場合、図２（Ｂ）に示すように、画像表示部２１０と、画像非表示部２１１とが必要となる。
【００２５】
画像非表示部２０５、２０６および２１１は、画像表示部２０４および２１０との差異を明確にするため完全な黒色表示とすることが望ましい。
【００２６】
従来、このような画像非表示部を黒色表示とする試みがなされてきた。しかし、従来の技術では、画像非表示部を完全な黒色表示とすることは困難であった。その結果、画質の低下が生じていた。
【００２７】
また、ＸＧＡ規格に対応する液晶表示装置にテレビジョン信号による画像を表示する別の方法として、テレビジョン信号を、一旦パーソナルコンピュータなど取り込み、ＸＧＡ規格に対応する信号に変換、加工した後で液晶表示装置の駆動回路へ入力するといった方法がある。この場合、テレビジョン信号を変換、加工する装置あるいは回路が別途必要となる。また、テレビジョン信号が、このような装置あるいは回路を通ることによって、信号の減衰、あるいは劣化が生じ、結果として画質の低下につながっていた。
【００２８】
【課題を解決するための手段】
【００２９】
本発明のある実施態様によると、複数のＴＦＴと、前記複数のＴＦＴの動作タイミングを決定する信号を発生する信号発生手段と、前記動作タイミングを決定する信号の出力を制御する書き込み制御手段と、前記動作タイミングを決定する信号に基づいて外部からの画像信号を前記ＴＦＴに出力する手段と、前記画像信号に基づく画像を表示する表示手段と、を少なくとも含む表示装置であって、前記画像信号は複数の画像規格から一つが選択され、前記表示手段は複数の画像規格の表示を行うために画像表示部と画像非表示部とを有し、前記書き込み制御手段は前記表示手段の前記画像表示部と前記画像非表示部との割合を制御する表示装置が提供される。このことによって上記目的が達成される。。
【００３０】
前記画像非表示部は、黒色を表示するようにしてもよい。
【００３１】
前記信号発生手段はシフトレジスタ回路であって、前記画像規格を変化させても前記シフトレジスタ回路の動作は変化しないようにしてもよい
【００３２】
前記画像規格は、テレビジョン信号、コンピュータからのデータ信号のうちの一つであってもよい。
【００３３】
本発明の別の実施態様によると、シフトレジスタ回路とソース線側書き込み制御回路とスイッチング回路とを少なくとも含むソース線側駆動回路と、シフトレジスタ回路とゲイト線側書き込み制御回路とを少なくとも含むゲイト線側駆動回路と、前記ソース線と前記ゲイト線との交点付近に配置された少なくとも１つのＴＦＴと、を少なくとも有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された、印加電圧によって光学的応答が制御される表示媒体と、
を少なくとも備えた表示装置であって、前記スイッチング回路は、前記ソース線側書き込み制御回路からの信号によって制御され、かつ複数の画像規格から選択される画像信号を前記ソース線に出力し、前記ゲイト側書き込み制御回路からの信号は、ゲイト線に出力される表示装置が提供される。このことによって上記目的が達成される。
【００３４】
上記の表示装置において、前記画像信号を表示する表示部は、画像表示部と画像非表示部とを含んでいてもよい。
【００３５】
前記画像非表示部は、黒色を表示するようにしてもよい。
【００３６】
前記画像規格は、テレビジョン信号、コンピュータからのデータ信号のうちの一つであってもよい。
【００３７】
前記印加電圧によって光学的応答が制御される表示媒体は、液晶、エレクトロルミネセンス素子のうちの１つであってもよい。
【００３８】
【発明の実施の形態】
【００３９】
【実施例】
【００４０】
本実施例では、ＸＧＡ規格に対応する液晶表示装置について説明する。本実施例の液晶表示装置は、テレビジョン信号（ＮＴＳＣ信号）の画像表示を行うことができる。なお、本実施例では、テレビジョン信号およびコンピュータからのデータ信号などの規格を画像規格と呼ぶ、
【００４１】
まず図３を参照する。図３は、本実施例による液晶表示装置の簡略回路図である。ソース側駆動回路３０１は、シフトレジスタ回路３０２、書き込み制御回路３０３、およびスイッチング回路３０４を有する。また、ゲイト線側駆動回路３０５は、シフトレジスタ回路３０６、および書き込み制御回路３０７を有する。
【００４２】
表示部３０８は、１０２４×７６８画素のＴＦＴアクティブマトリクス回路を有する。１０２４×７６８画素のアクティブマトリクス回路には、（０、０）、（１、０）のような符号がつけられている。本実施例では、これらの画素を（０、０）、（１、０）のように符号で呼ぶことにする。
【００４３】
ソース側駆動回路３０１は、表示部３０８を構成するＴＦＴのソース線ｓ０〜ｓ１０２３に信号を供給する。また、ゲイト線側駆動回路３０５は、表示部３０８を構成するＴＦＴのゲイト線ｇ０〜ｇ７６７に信号を供給する。
【００４４】
表示部３０８の各画素は、ＴＦＴのドレイン電極に接続された電極と対向電極との間に表示媒体として液晶層が挟持されている
【００４５】
スイッチング回路３０４に外部からＶＩＤＥＯ信号が入力される。
【００４６】
図４に、本実施例におけるソース側駆動回路の回路例を示す。シフトレジスタ回路３０２は、複数のフリップフロップ回路によって構成されている。シフトレジスタ回路に入力されるＳＰは、スタートパルスの略であり、このスタートパルス信号の入力により、シフトレジスタが所定のタイミングで動作を開始する。また、シフトレジスタ回路に入力されるＣＬＫは、クロック信号の略であり、所定のクロック信号がシフトレジスタに入力される。このシフトレジスタ回路３０２は、ソース信号線に対応した回路に動作タイミングを決定する信号を供給する機能を有している。本実施例では、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、書き込み制御回路３０３に入力される。
【００４７】
図４に示すように、書き込み制御回路３０３は、複数のＡＮＤ回路によって構成されている。書き込み制御回路３０３には、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３とＥＮ信号とが入力される。このＥＮ信号によって、シフトレジスタの出力信号ｘ０〜ｘ１０２３が、選択的にソース信号線に対応した回路に動作タイミングを決定する信号が、スイッチング回路３０４へ供給される。
【００４８】
スイッチング回路３０４は、複数のスイッチング素子によって構成されており、外部からのＶＩＤＥＯ信号と書き込み制御回路３０３の出力とが入力される。書き込み制御回路３０３の出力がＨｉの時に、ＶＩＤＥＯ信号がソース線ｓ０〜ｓ１０２３に供給される。
【００４９】
図５に、本実施例におけるゲイト線側駆動回路の回路例を示す。シフトレジスタ回路３０６は、複数のフリップフロップ回路によって構成されている。図５においても、ＳＰはスタートパルスを示し、ＣＬＫはクロック信号を示している。また、本実施例では、シフトレジスタの出力信号ｙ０〜ｙ７６７は、書き込み制御回路３０７に入力される。
【００５０】
図９に示すように、書き込み制御回路３０７は、複数のＡＮＤ回路によって構成されている。書き込み制御回路３０７には、シフトレジスタ回路３０６の出力信号ｙ０〜ｙ７６７とＥＮ信号とが入力される。ゲイト線側駆動回路においても、ＥＮ信号によってシフトレジスタの出力信号ｙ０〜ｙ７６７が、選択的にゲイト線ｇ０〜ｇ７６７に供給される。
【００５１】
本発明の液晶表示装置は、液晶層に電圧が印加されていないとき黒色表示となる、ノーマリーブラックモードを使用している。よって、ソース線ｓ０〜ｓ１０２３の信号とゲイト線ｇ０〜ｇ７６７の信号とによって選択された表示部３０８のＴＦＴが点灯、画像を形成する。
【００５２】
なお、本実施例のソース側駆動回路およびゲイト線側駆動回路の構成は、一実施例にすぎない。ソース側あるいはゲイト側周辺駆動回路には、メモリ回路、バッファ回路、他のスイッチング回路などが必要に応じて配置される。また、その他の回路が必要に応じて配置される。
【００５３】
本実施例において、（０、０）〜（１０２３、７６７）のすべての画素が表示の対象となる場合は、書き込み制御回路３０３および３０７へ入力されるＥＮ信号は、タイミングに関係なくＨｉである。このことによって、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、順次スイッチング回路３０４へ入力され、シフトレジスタ回路３０６の出力信号ｙ０〜ｙ７６７は、順次、ゲイト線ｇ０〜ｇ７６７へ入力される。ソース側駆動回路においては、スイッチング回路３０４に入力される出力信号ｘ０〜ｘ１０２３によって、ＶＩＤＥＯ信号が出力され、順次ソース線ｓ０〜ｓ１０２３へ入力される。
【００５４】
ソース線ｓ０〜ｓ１０２３およびゲイト線ｇ０〜ｇ７６７に供給される信号によって選択された表示部３０８のＴＦＴが作動し、画像を形成する。
【００５５】
次に、ある画素、あるいはある画素領域のみが表示の対象となる場合を考える。例えば、本実施例の液晶表示装置にテレビジョン信号（ＮＴＳＣ信号）による画像を表示する場合について説明する。本実施例では、ＮＴＳＣ信号による画像を表示する際のアスペクト比は、１６：９とする。
【００５６】
本実施例の液晶表示装置は、１０２４×７６８画素であり、ＸＧＡ規格に対応している。よって、本実施例の液晶表示装置にＮＴＳＣ信号（有効走査線数４８０本）による画像を表示させる場合は、非画像表示部が必要となる。この場合、非画像表示部を黒色表示することが望ましい。以下に、この非画像表示部を黒色表示し、ＮＴＳＣ信号による画像を表示する表示方法を説明する。
【００５７】
本実施例の液晶表示装置（ＸＧＡ規格）に、ＮＴＳＣ信号による画像を表示する場合、画素（８５、１４４）〜（９３８、６２３）に画像を表示する。その他の画素は、画像の表示を行なわず、黒色表示となるようにする。
【００５８】
図６および図７に、この場合のタイミングチャートを示す。画像の表示を行わない画素のソース線およびゲイト線、つまりｓ０〜ｓ８４、ｓ９３９〜ｓ１０２３、ｇ０〜ｇ１４３、およびｇ６２４〜ｇ７６７には、信号の出力がＬｏとなるように書き込み制御回路３０３および３０７へ入力されるＥＮ信号が制御される。
【００５９】
図６によると、書き込み制御回路３０３に入力されるＥＮ信号は、シフトレジスタからの信号ｘ８５〜ｘ９３８とタイミングが一致するときのみＨｉであり、この時スイッチング回路３０４へＨｉの信号が出力される。Ｈｉの信号が入力されたスイッチング回路は、ソース線ｓ８５〜ｓ９３８へＶＩＤＥＯ信号を順次出力する。
【００６０】
また、図８によると、書き込み制御回路３０７に入力されるＥＮ信号は、シフトレジスタからの信号ｙ１４４〜ｙ６２３とタイミングが一致するときのみＨｉであり、ゲイト線ｇ１４４〜ｇ６２３へ信号を順次出力する
【００６１】
以上の動作によって、ソース線ｓ８５〜ｓ９３８およびゲイト線ｇ１４４〜ｇ６２３のみに信号が出力され、所望の画素を点灯させることができ、ＮＴＳＣ信号による画像を表示することができる。さらに、表示に関係しない画素には、信号は出力されないので、完全な黒色表示を行うことができる。
【００６２】
以下に、本実施例の液晶表示装置の作製工程について説明する。本実施例の液晶表示装置は反射型であるが、本発明は透過型の液晶表示装置にも用いられ得る。
【００６３】
図８（Ａ）を参照する。まず、基板８０１の表面に下地膜（図示せず）を形成する。基板８０１には、ガラス基板、あるいは石英基板などの透光性を有する基板が用いられる。
【００６４】
次に、結晶性珪素膜でなる活性層８０３〜８０５を形成する。なお、活性層８０３および８０４は、後に駆動回路のＴＦＴを構成し、活性層４０５は、後に画素マトリクス回路のＴＦＴを構成することになる。
【００６５】
上記の結晶性珪素膜は減圧熱ＣＶＤ法によって直接的に形成しても良いし、非晶質珪素膜を結晶化させても良い。本実施例では１０〜７５ｎｍ（代表的には１５〜４５ｎｍ）の非晶質珪素膜を特開平７−１３０６５２号公報記載の技術を用いて結晶化させる。活性層８０３〜８０５は、上記の公報に記載の技術により得られた結晶性珪素膜を島状にパターニングして形成したものである。
【００６６】
活性層８０３〜８０５を形成した後、ゲイト絶縁膜８０６として酸化珪素膜を１２０ｎｍの厚さに成膜する。ゲイト絶縁膜８０６としては、他にもＳｉＯx Ｎy で示される酸化窒化珪素膜、あるいは窒化珪素膜を用いてもよいし、それらの積層膜を用いても良い。
【００６７】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極およびゲイト配線の原型を形成する。ここで特開平７−１３５３１８号公報に記載の技術を利用する。同公報記載の技術を利用することで、図８（Ｂ）に示すように、多孔状の陽極酸化膜８０７〜８０９、緻密な陽極酸化膜８１０〜８１２、ゲイト電極８１３〜８１５、およびゲイト配線（図示せず）が形成される。なお、ゲイト電極およびゲイト配線を第１の配線と呼ぶ。
【００６８】
なお、ゲイト電極あるいはゲイト配線には、アルミニウムを主成分とする材料以外にもタンタル、モリブデン、タングステン等の陽極酸化可能な材料を用いることもできる。また、ゲイト電極には一導電性を付与した結晶性珪素膜を用いても良い。
【００６９】
次に、ゲイト電極８１３〜８１５、多孔質状の陽極酸化膜８０７〜８０９をマスクとしてゲイト絶縁膜８０６をドライエッチング法によりエッチングし、ゲイト絶縁膜８１６〜８１８を形成する。そしてその後、多孔質状の陽極酸化膜８０７〜８０９を除去する。こうしてゲイト絶縁膜８１６〜８１８の端部が露出した状態となる（図８（Ｃ））。
【００７０】
次に、Ｎ型を付与する不純物イオンを２回に分けて添加する。本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成する。この時、加速電圧が高いので不純物イオンは露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。この時は加速電圧が低いのでゲイト絶縁膜がマスクとして機能する。
【００７１】
以上の工程を経て、駆動回路のＣＭＯＳ回路を構成するＮチャネル型ＴＦＴの不純物領域であるソース領域８１９、ドレイン領域８２０、低濃度不純物領域８２１、チャネル形成領域８２２が形成される。また、画素ＴＦＴを構成する不純物領域であるＮチャネル型ＴＦＴのソース領域８２３、ドレイン領域８２４、低濃度不純物領域８２５、チャネル形成領域８２６が確定する（図８（Ｃ））。
【００７２】
なお、図８（Ｃ）に示す状態では、ＣＭＯＳ回路を構成するＰチャネル型ＴＦＴもＮチャネル型ＴＦＴと同じ構成となっている。
【００７３】
次に、Ｎチャネル型ＴＦＴを覆ってレジストマスク８２７を設け、Ｐ型を付与する不純物イオンの添加を行う。この工程も前述の不純物添加工程と同様に２回に分けて行い、ＣＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域８２８、ドレイン領域８２９、低濃度不純物領域８３０、チャネル形成領域８３１を形成する（図８（Ｄ））。
【００７４】
図８（Ｄ）に示す構成が得られた後、ファーネスアニール、レーザーアニール、ランプアニール等による加熱処理を施し、活性層に添加された不純物イオンの活性化を行う。またこの時、不純物イオンを添加することによって活性層が受けたダメージを修復させることができる。
【００７５】
次に、図９を参照する。上述した工程によってＴＦＴの基本的な部分が完成した後、第１の層間絶縁層８３２として酸化珪素膜を０．３〜１μｍに形成し、コンタクトホールを介してソース配線８３３〜８３５、ドレイン配線８３６、８３７を形成する（これらの配線を第２の配線と呼ぶ）。また、第１の層間絶縁膜８３２として有機性樹脂膜を用いることもできる。
【００７６】
次に、第２の絶縁層８３８を０．５〜３μm に形成する。本実施例では、第２の層間絶縁膜８３８には、ポリイミドを用いた。なお、第２の層間絶縁膜８３８には、アクリル、ポリアミド、ポリイミドアミド等を用いてもよい。
【００７７】
次に、第２の層間絶縁膜８３８の上に遮光性を有する膜から成るブラックマスク８３９を１００ｎｍに形成する。本実施例では、ブラックマスク８３９にはチタン膜を用いるが、黒色顔料を含む樹脂膜を用いてもよい。
【００７８】
ブラックマスク８３９を形成した後、第３の層間絶縁膜８４０を０．１〜０．３μm に形成する。本実施例では、第３の層間絶縁膜には酸化珪素膜を用いたが、窒化珪素膜、有機性樹脂膜のいずれか、あるいはこれらの積層膜を用いてもよい。
【００７９】
そして、第２の層間絶縁膜８３８および第３の層間絶縁膜８４０にコンタクトホールを形成し、画素電極８４１を形成する。この時、ブラックマスク８３９と画素電極８４１とが重なる領域では、補助容量が形成される。本実施例では、画素電極８４１はアルミニウムを主成分とする材料からなる。
【００８０】
なお、画素電極８４１には反射率の高い材料を用いる。本実施例ではアルミニウムを主成分とする材料を用いたが、チタン、アルミニウムとシリコンとの合金、アルミニウムとチタンとの合金、あるいはアルミニウムとスカンジウムとの合金等を用いてもよい。あるいは画素電極８４１は、これら複数の材料の積層構造をとってもよい。
【００８１】
次に、水素を含む雰囲気中において加熱処理を施し、活性層の不対結合手を水素で終端する。この水素化処理によってＴＦＴの特性が大幅に改善される。
【００８２】
その後、上部に絶縁膜を形成し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ：化学機械研磨）処理を施す。本実施例では、この絶縁膜にはポリイミド膜を用いた。上記絶縁膜に用いられる有機性樹脂としては、ポリアミド、ポリイミドアミド、あるいはアクリル等が好ましい。
【００８３】
上記のＣＭＰ処理工程によって、図９（Ｂ）に示すように、絶縁膜８４２、８４３が形成される。しかも、絶縁膜８４２、８４３および画素電極８４１の上部は平坦化されている。
【００８４】
以上の様にして、反射型液晶表示装置の画素マトリクス回路およびドライバー回路を含むアクティブマトリクス基板が形成される。
【００８５】
次に、アクティブマトリクス基板の最上層（画素電極８４１および絶縁膜８４２、８４３）の上面に配向膜８４４を形成する。また、対向電極８４５、配向膜８４６を形成した対向基板８４７を準備する。なお、対向基板８４７には必要に応じてカラーフィルターを設けてもよい。
【００８６】
そして、対向基板側にはシール材（図示せず）を印刷し、アクティブマトリクス基板側にはスペーサ（図示せず）を散布して両基板の貼り合わせを行う。さらに、両基板間に液晶材料を注入して封止材（図示せず）で封止する。この様にして、対向基板とアクティブマトリクス基板との間に液晶層８４８が挟持される。
【００８７】
以上の工程によって、図９（Ｃ）に示す様なアクティブマトリクス型の反射型液晶表示装置が完成する。なお、動作時には図９（Ｃ）に示す様に入射光が画素電極４４１に反射されて画像が表示される。
【００８８】
本実施例の液晶表示装置によると、書き込み制御回路に入力するＥＮ信号を適切に制御することによって、表示領域を制限することができ、しかも表示に関係しない画素を完全に黒色表示とすることができる。
【００８９】
したがって、本実施例の液晶表示装置表示方法によると、ＸＧＡ規格に対応する液晶表示装置にテレビジョン信号（ＮＴＳＣ信号）を良好に表示することができる。
【００９０】
なお、本実施例では、書き込み制御回路を構成する回路としてＡＮＤ回路を用いたが、外部からの入力信号によってシフトレジスタからの入力信号を制御できる回路ならば、いかなる回路を用いてもよい。
【００９１】
また、本実施例では、ＸＧＡ規格に対応する液晶表示装置にＮＴＳＣ信号による画像を表示する場合について述べたが、ＳＶＧＡやＳＸＧＡなどの規格、あるいはその他の規格に対応する液晶表示装置に、ＮＴＳＣ信号やＰＡＬ信号などのテレビジョン信号による画像を表示する場合にも、本発明の表示方法を適用することができる。
【００９２】
また、本実施例では特に述べなかったが、カラー表示を行なう場合は、必要に応じてカラーフィルタを設けるとよい。特に、投射型液晶表示装置に本発明の表示方法を用いる場合は、本実施例の液晶表示装置を３枚用い、それぞれに赤、青、および緑の映像を表示させ、スクリーン上に投射し、合成することによって良好なカラー表示が行なえる。
【００９３】
なお、本実施例では、表示媒体として液晶を用いる場合について説明してきたが、本発明の表示装置の表示方法は、液晶と高分子との混合層、いわゆる高分子分散型液晶表示装置にも用いることができる。また、本発明の表示装置の表示方法を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。
【００９４】
また、本実施例の液晶表示装置においては、ＥＮ信号を制御することによってパーソナルコンピュータからの信号の表示と、テレビジョン信号の表示とを切り替えることができる。この信号の切り替えは、使用者がその都度行なうようにしてもよい。あるいは、表示装置の出荷時にディップスイッチなどによって特定の信号による画像を表示するように設定されてもよい。この場合においても、表示装置に変更を要しないので、同一の表示装置を量産することができる。
【００９５】
【発明の効果】
本発明の液晶表示装置の表示方法によると、異なる規格に対応する表示装置にテレビジョン信号による画像を表示することができる。
【図面の簡単な説明】
【図１】 従来のアクティブマトリクス型の液晶表示装置の概略図である。
【図２】 ＸＧＡ規格に対応する表示装置にテレビジョン信号による画像を表示した時の画像の非表示部を説明する図である。
【図３】 本発明によるアクティブマトリクス型液晶表示装置の概略図である。
【図４】 本発明によるアクティブマトリクス型液晶表示装置のソース線側駆動回路の構成図である。
【図５】 本発明によるアクティブマトリクス型液晶表示装置のゲイト線側駆動回路の構成図である。
【図６】 本発明によるアクティブマトリクス型液晶表示装置のソース線側駆動回路のタイミングチャートである。
【図７】 本発明によるアクティブマトリクス型液晶表示装置のゲイト線側駆動回路のタイミングチャートである。
【図８】 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。
【図９】 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。
【符号の説明】
３０１ ソース線側駆動回路
３０２ シフトレジスタ回路
３０３ 書き込み制御回路
３０４ スイッチング回路
３０５ ゲイト線側駆動回路
３０６ シフトレジスタ回路
３０７ 書き込み制御回路
３０８ 表示部
【発明が属する技術分野】
【０００２】
本発明は、マトリクス状に配置された画素により画像の表示を行う表示装置およびその表示方法に関する。特に、アクティブマトリクス型の液晶表示装置およびＥＬ表示装置に関する。
【０００３】
【従来の技術】
【０００４】
最近、安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。
【０００５】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００６】
図１に従来のアクティブマトリクス型の液晶表示装置の構成を示す。シフトレジスタやバッファ回路は一般に周辺駆動回路と総称され、近年、アクティブマトリクス回路と同一基板上に一体形成される。
【０００７】
アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００８】
また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。
【０００９】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【００１０】
図１に示すような構成においては、ソース線側駆動回路のシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線に供給される画像信号が（Ｂ）に示すようなタイミングで選択される。そして対応するソース信号線に所定の画像信号が供給される。
【００１１】
ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。
【００１２】
画素の薄膜トランジスタは、図示しないゲイト線側駆動回路のシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。
【００１３】
この動作をソース線側駆動回路のシフトレジスタからの信号とゲイト線側駆動回路のシフトレジスタからの信号により、適当なタイミング設定により順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まる。
【００１４】
１画面分の画像情報を書き込んだら、次の画面の画像情報の書込みを行う。こうして画像の表示が次々に行われる。普通、この１画面分の情報の書込みは、１秒間に３０回、あるいは６０回行われる。
【００１５】
【発明が解決しようとする課題】
【００１６】
近年、情報量の急激な増加に伴い、表示容量の増大化および表示解像度の高精細化が図られてきた。ここで、一般に用いられているコンピュータの表示解像度の例を、画素数と規格名とによって下記に示す。
【００１７】
画素数（横×縦） ： 規格名
６４０×４００ ： ＥＧＡ
６４０×４８０ ： ＶＧＡ
８００×６００ ： ＳＶＧＡ
１０２４×７６８ ： ＸＧＡ
１２８０×１０２４ ： ＳＸＧＡ
【００１８】
最近では、パーソナルコンピュータの分野においても、ディスプレイ上で性格の異なる複数の表示を行うソフトウェアが普及しているため、ＶＧＡやＳＶＧＡ規格よりも、さらに表示解像度の高いＸＧＡやＳＸＧＡ規格に対応する表示装置へと移行してきている。
【００１９】
また、上記の表示解像度の高い液晶表示装置が、パーソナルコンピュータにおけるデータ信号の表示以外にテレビジョン信号の表示にも用いられるようになってきた。
【００２０】
テレビジョン信号には、大きく分類して、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式がある。ＮＴＳＣ方式は走査線数５２５本（有効走査線数約４８０本）の解像度を有する。ＰＡＬ方式およびＳＥＣＡＭ方式は走査線数６２５本（有効走査線数５７６本）の解像度を有する。
【００２１】
上述したＳＶＧＡ、ＸＧＡやＳＸＧＡ規格に対応する液晶表示装置上に、ＮＴＳＣ方式、ＰＡＬ方式やＳＥＣＡＭ方式のテレビジョン信号による画像を表示する場合、これらの解像度の違いにより画像非表示部（無画部）が必要となってくる。
【００２２】
ここで、図２を参照する。図２は、ＸＧＡ規格に対応する周辺駆動回路一体型の液晶表示装置の概略図である。図２（Ａ）において、２０１はソース側駆動回路である。２０２はゲイト線側駆動回路である。２０３はＴＦＴアクティブマトリクス回路部である。図２（Ｂ）において、２０７はソース側駆動回路である。２０８はゲイト線側駆動回路である。２０９はＴＦＴアクティブマトリクス回路部である。
【００２３】
ＸＧＡ規格に対応する液晶表示装置にＰＡＬ方式のテレビジョン信号による画像を表示する場合、図２（Ａ）に示すように、画像表示部２０４と、画像非表示部２０５および２０６とが必要となる。
【００２４】
また、ＸＧＡ規格に対応する液晶表示装置にＮＴＳＣ方式のテレビジョン信号による画像を表示する場合、図２（Ｂ）に示すように、画像表示部２１０と、画像非表示部２１１とが必要となる。
【００２５】
画像非表示部２０５、２０６および２１１は、画像表示部２０４および２１０との差異を明確にするため完全な黒色表示とすることが望ましい。
【００２６】
従来、このような画像非表示部を黒色表示とする試みがなされてきた。しかし、従来の技術では、画像非表示部を完全な黒色表示とすることは困難であった。その結果、画質の低下が生じていた。
【００２７】
また、ＸＧＡ規格に対応する液晶表示装置にテレビジョン信号による画像を表示する別の方法として、テレビジョン信号を、一旦パーソナルコンピュータなど取り込み、ＸＧＡ規格に対応する信号に変換、加工した後で液晶表示装置の駆動回路へ入力するといった方法がある。この場合、テレビジョン信号を変換、加工する装置あるいは回路が別途必要となる。また、テレビジョン信号が、このような装置あるいは回路を通ることによって、信号の減衰、あるいは劣化が生じ、結果として画質の低下につながっていた。
【００２８】
【課題を解決するための手段】
【００２９】
本発明のある実施態様によると、複数のＴＦＴと、前記複数のＴＦＴの動作タイミングを決定する信号を発生する信号発生手段と、前記動作タイミングを決定する信号の出力を制御する書き込み制御手段と、前記動作タイミングを決定する信号に基づいて外部からの画像信号を前記ＴＦＴに出力する手段と、前記画像信号に基づく画像を表示する表示手段と、を少なくとも含む表示装置であって、前記画像信号は複数の画像規格から一つが選択され、前記表示手段は複数の画像規格の表示を行うために画像表示部と画像非表示部とを有し、前記書き込み制御手段は前記表示手段の前記画像表示部と前記画像非表示部との割合を制御する表示装置が提供される。このことによって上記目的が達成される。。
【００３０】
前記画像非表示部は、黒色を表示するようにしてもよい。
【００３１】
前記信号発生手段はシフトレジスタ回路であって、前記画像規格を変化させても前記シフトレジスタ回路の動作は変化しないようにしてもよい
【００３２】
前記画像規格は、テレビジョン信号、コンピュータからのデータ信号のうちの一つであってもよい。
【００３３】
本発明の別の実施態様によると、シフトレジスタ回路とソース線側書き込み制御回路とスイッチング回路とを少なくとも含むソース線側駆動回路と、シフトレジスタ回路とゲイト線側書き込み制御回路とを少なくとも含むゲイト線側駆動回路と、前記ソース線と前記ゲイト線との交点付近に配置された少なくとも１つのＴＦＴと、を少なくとも有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された、印加電圧によって光学的応答が制御される表示媒体と、
を少なくとも備えた表示装置であって、前記スイッチング回路は、前記ソース線側書き込み制御回路からの信号によって制御され、かつ複数の画像規格から選択される画像信号を前記ソース線に出力し、前記ゲイト側書き込み制御回路からの信号は、ゲイト線に出力される表示装置が提供される。このことによって上記目的が達成される。
【００３４】
上記の表示装置において、前記画像信号を表示する表示部は、画像表示部と画像非表示部とを含んでいてもよい。
【００３５】
前記画像非表示部は、黒色を表示するようにしてもよい。
【００３６】
前記画像規格は、テレビジョン信号、コンピュータからのデータ信号のうちの一つであってもよい。
【００３７】
前記印加電圧によって光学的応答が制御される表示媒体は、液晶、エレクトロルミネセンス素子のうちの１つであってもよい。
【００３８】
【発明の実施の形態】
【００３９】
【実施例】
【００４０】
本実施例では、ＸＧＡ規格に対応する液晶表示装置について説明する。本実施例の液晶表示装置は、テレビジョン信号（ＮＴＳＣ信号）の画像表示を行うことができる。なお、本実施例では、テレビジョン信号およびコンピュータからのデータ信号などの規格を画像規格と呼ぶ、
【００４１】
まず図３を参照する。図３は、本実施例による液晶表示装置の簡略回路図である。ソース側駆動回路３０１は、シフトレジスタ回路３０２、書き込み制御回路３０３、およびスイッチング回路３０４を有する。また、ゲイト線側駆動回路３０５は、シフトレジスタ回路３０６、および書き込み制御回路３０７を有する。
【００４２】
表示部３０８は、１０２４×７６８画素のＴＦＴアクティブマトリクス回路を有する。１０２４×７６８画素のアクティブマトリクス回路には、（０、０）、（１、０）のような符号がつけられている。本実施例では、これらの画素を（０、０）、（１、０）のように符号で呼ぶことにする。
【００４３】
ソース側駆動回路３０１は、表示部３０８を構成するＴＦＴのソース線ｓ０〜ｓ１０２３に信号を供給する。また、ゲイト線側駆動回路３０５は、表示部３０８を構成するＴＦＴのゲイト線ｇ０〜ｇ７６７に信号を供給する。
【００４４】
表示部３０８の各画素は、ＴＦＴのドレイン電極に接続された電極と対向電極との間に表示媒体として液晶層が挟持されている
【００４５】
スイッチング回路３０４に外部からＶＩＤＥＯ信号が入力される。
【００４６】
図４に、本実施例におけるソース側駆動回路の回路例を示す。シフトレジスタ回路３０２は、複数のフリップフロップ回路によって構成されている。シフトレジスタ回路に入力されるＳＰは、スタートパルスの略であり、このスタートパルス信号の入力により、シフトレジスタが所定のタイミングで動作を開始する。また、シフトレジスタ回路に入力されるＣＬＫは、クロック信号の略であり、所定のクロック信号がシフトレジスタに入力される。このシフトレジスタ回路３０２は、ソース信号線に対応した回路に動作タイミングを決定する信号を供給する機能を有している。本実施例では、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、書き込み制御回路３０３に入力される。
【００４７】
図４に示すように、書き込み制御回路３０３は、複数のＡＮＤ回路によって構成されている。書き込み制御回路３０３には、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３とＥＮ信号とが入力される。このＥＮ信号によって、シフトレジスタの出力信号ｘ０〜ｘ１０２３が、選択的にソース信号線に対応した回路に動作タイミングを決定する信号が、スイッチング回路３０４へ供給される。
【００４８】
スイッチング回路３０４は、複数のスイッチング素子によって構成されており、外部からのＶＩＤＥＯ信号と書き込み制御回路３０３の出力とが入力される。書き込み制御回路３０３の出力がＨｉの時に、ＶＩＤＥＯ信号がソース線ｓ０〜ｓ１０２３に供給される。
【００４９】
図５に、本実施例におけるゲイト線側駆動回路の回路例を示す。シフトレジスタ回路３０６は、複数のフリップフロップ回路によって構成されている。図５においても、ＳＰはスタートパルスを示し、ＣＬＫはクロック信号を示している。また、本実施例では、シフトレジスタの出力信号ｙ０〜ｙ７６７は、書き込み制御回路３０７に入力される。
【００５０】
図９に示すように、書き込み制御回路３０７は、複数のＡＮＤ回路によって構成されている。書き込み制御回路３０７には、シフトレジスタ回路３０６の出力信号ｙ０〜ｙ７６７とＥＮ信号とが入力される。ゲイト線側駆動回路においても、ＥＮ信号によってシフトレジスタの出力信号ｙ０〜ｙ７６７が、選択的にゲイト線ｇ０〜ｇ７６７に供給される。
【００５１】
本発明の液晶表示装置は、液晶層に電圧が印加されていないとき黒色表示となる、ノーマリーブラックモードを使用している。よって、ソース線ｓ０〜ｓ１０２３の信号とゲイト線ｇ０〜ｇ７６７の信号とによって選択された表示部３０８のＴＦＴが点灯、画像を形成する。
【００５２】
なお、本実施例のソース側駆動回路およびゲイト線側駆動回路の構成は、一実施例にすぎない。ソース側あるいはゲイト側周辺駆動回路には、メモリ回路、バッファ回路、他のスイッチング回路などが必要に応じて配置される。また、その他の回路が必要に応じて配置される。
【００５３】
本実施例において、（０、０）〜（１０２３、７６７）のすべての画素が表示の対象となる場合は、書き込み制御回路３０３および３０７へ入力されるＥＮ信号は、タイミングに関係なくＨｉである。このことによって、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、順次スイッチング回路３０４へ入力され、シフトレジスタ回路３０６の出力信号ｙ０〜ｙ７６７は、順次、ゲイト線ｇ０〜ｇ７６７へ入力される。ソース側駆動回路においては、スイッチング回路３０４に入力される出力信号ｘ０〜ｘ１０２３によって、ＶＩＤＥＯ信号が出力され、順次ソース線ｓ０〜ｓ１０２３へ入力される。
【００５４】
ソース線ｓ０〜ｓ１０２３およびゲイト線ｇ０〜ｇ７６７に供給される信号によって選択された表示部３０８のＴＦＴが作動し、画像を形成する。
【００５５】
次に、ある画素、あるいはある画素領域のみが表示の対象となる場合を考える。例えば、本実施例の液晶表示装置にテレビジョン信号（ＮＴＳＣ信号）による画像を表示する場合について説明する。本実施例では、ＮＴＳＣ信号による画像を表示する際のアスペクト比は、１６：９とする。
【００５６】
本実施例の液晶表示装置は、１０２４×７６８画素であり、ＸＧＡ規格に対応している。よって、本実施例の液晶表示装置にＮＴＳＣ信号（有効走査線数４８０本）による画像を表示させる場合は、非画像表示部が必要となる。この場合、非画像表示部を黒色表示することが望ましい。以下に、この非画像表示部を黒色表示し、ＮＴＳＣ信号による画像を表示する表示方法を説明する。
【００５７】
本実施例の液晶表示装置（ＸＧＡ規格）に、ＮＴＳＣ信号による画像を表示する場合、画素（８５、１４４）〜（９３８、６２３）に画像を表示する。その他の画素は、画像の表示を行なわず、黒色表示となるようにする。
【００５８】
図６および図７に、この場合のタイミングチャートを示す。画像の表示を行わない画素のソース線およびゲイト線、つまりｓ０〜ｓ８４、ｓ９３９〜ｓ１０２３、ｇ０〜ｇ１４３、およびｇ６２４〜ｇ７６７には、信号の出力がＬｏとなるように書き込み制御回路３０３および３０７へ入力されるＥＮ信号が制御される。
【００５９】
図６によると、書き込み制御回路３０３に入力されるＥＮ信号は、シフトレジスタからの信号ｘ８５〜ｘ９３８とタイミングが一致するときのみＨｉであり、この時スイッチング回路３０４へＨｉの信号が出力される。Ｈｉの信号が入力されたスイッチング回路は、ソース線ｓ８５〜ｓ９３８へＶＩＤＥＯ信号を順次出力する。
【００６０】
また、図８によると、書き込み制御回路３０７に入力されるＥＮ信号は、シフトレジスタからの信号ｙ１４４〜ｙ６２３とタイミングが一致するときのみＨｉであり、ゲイト線ｇ１４４〜ｇ６２３へ信号を順次出力する
【００６１】
以上の動作によって、ソース線ｓ８５〜ｓ９３８およびゲイト線ｇ１４４〜ｇ６２３のみに信号が出力され、所望の画素を点灯させることができ、ＮＴＳＣ信号による画像を表示することができる。さらに、表示に関係しない画素には、信号は出力されないので、完全な黒色表示を行うことができる。
【００６２】
以下に、本実施例の液晶表示装置の作製工程について説明する。本実施例の液晶表示装置は反射型であるが、本発明は透過型の液晶表示装置にも用いられ得る。
【００６３】
図８（Ａ）を参照する。まず、基板８０１の表面に下地膜（図示せず）を形成する。基板８０１には、ガラス基板、あるいは石英基板などの透光性を有する基板が用いられる。
【００６４】
次に、結晶性珪素膜でなる活性層８０３〜８０５を形成する。なお、活性層８０３および８０４は、後に駆動回路のＴＦＴを構成し、活性層４０５は、後に画素マトリクス回路のＴＦＴを構成することになる。
【００６５】
上記の結晶性珪素膜は減圧熱ＣＶＤ法によって直接的に形成しても良いし、非晶質珪素膜を結晶化させても良い。本実施例では１０〜７５ｎｍ（代表的には１５〜４５ｎｍ）の非晶質珪素膜を特開平７−１３０６５２号公報記載の技術を用いて結晶化させる。活性層８０３〜８０５は、上記の公報に記載の技術により得られた結晶性珪素膜を島状にパターニングして形成したものである。
【００６６】
活性層８０３〜８０５を形成した後、ゲイト絶縁膜８０６として酸化珪素膜を１２０ｎｍの厚さに成膜する。ゲイト絶縁膜８０６としては、他にもＳｉＯx Ｎy で示される酸化窒化珪素膜、あるいは窒化珪素膜を用いてもよいし、それらの積層膜を用いても良い。
【００６７】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極およびゲイト配線の原型を形成する。ここで特開平７−１３５３１８号公報に記載の技術を利用する。同公報記載の技術を利用することで、図８（Ｂ）に示すように、多孔状の陽極酸化膜８０７〜８０９、緻密な陽極酸化膜８１０〜８１２、ゲイト電極８１３〜８１５、およびゲイト配線（図示せず）が形成される。なお、ゲイト電極およびゲイト配線を第１の配線と呼ぶ。
【００６８】
なお、ゲイト電極あるいはゲイト配線には、アルミニウムを主成分とする材料以外にもタンタル、モリブデン、タングステン等の陽極酸化可能な材料を用いることもできる。また、ゲイト電極には一導電性を付与した結晶性珪素膜を用いても良い。
【００６９】
次に、ゲイト電極８１３〜８１５、多孔質状の陽極酸化膜８０７〜８０９をマスクとしてゲイト絶縁膜８０６をドライエッチング法によりエッチングし、ゲイト絶縁膜８１６〜８１８を形成する。そしてその後、多孔質状の陽極酸化膜８０７〜８０９を除去する。こうしてゲイト絶縁膜８１６〜８１８の端部が露出した状態となる（図８（Ｃ））。
【００７０】
次に、Ｎ型を付与する不純物イオンを２回に分けて添加する。本実施例では、まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成する。この時、加速電圧が高いので不純物イオンは露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。この時は加速電圧が低いのでゲイト絶縁膜がマスクとして機能する。
【００７１】
以上の工程を経て、駆動回路のＣＭＯＳ回路を構成するＮチャネル型ＴＦＴの不純物領域であるソース領域８１９、ドレイン領域８２０、低濃度不純物領域８２１、チャネル形成領域８２２が形成される。また、画素ＴＦＴを構成する不純物領域であるＮチャネル型ＴＦＴのソース領域８２３、ドレイン領域８２４、低濃度不純物領域８２５、チャネル形成領域８２６が確定する（図８（Ｃ））。
【００７２】
なお、図８（Ｃ）に示す状態では、ＣＭＯＳ回路を構成するＰチャネル型ＴＦＴもＮチャネル型ＴＦＴと同じ構成となっている。
【００７３】
次に、Ｎチャネル型ＴＦＴを覆ってレジストマスク８２７を設け、Ｐ型を付与する不純物イオンの添加を行う。この工程も前述の不純物添加工程と同様に２回に分けて行い、ＣＭＯＳ回路を構成するＰチャネル型ＴＦＴのソース領域８２８、ドレイン領域８２９、低濃度不純物領域８３０、チャネル形成領域８３１を形成する（図８（Ｄ））。
【００７４】
図８（Ｄ）に示す構成が得られた後、ファーネスアニール、レーザーアニール、ランプアニール等による加熱処理を施し、活性層に添加された不純物イオンの活性化を行う。またこの時、不純物イオンを添加することによって活性層が受けたダメージを修復させることができる。
【００７５】
次に、図９を参照する。上述した工程によってＴＦＴの基本的な部分が完成した後、第１の層間絶縁層８３２として酸化珪素膜を０．３〜１μｍに形成し、コンタクトホールを介してソース配線８３３〜８３５、ドレイン配線８３６、８３７を形成する（これらの配線を第２の配線と呼ぶ）。また、第１の層間絶縁膜８３２として有機性樹脂膜を用いることもできる。
【００７６】
次に、第２の絶縁層８３８を０．５〜３μm に形成する。本実施例では、第２の層間絶縁膜８３８には、ポリイミドを用いた。なお、第２の層間絶縁膜８３８には、アクリル、ポリアミド、ポリイミドアミド等を用いてもよい。
【００７７】
次に、第２の層間絶縁膜８３８の上に遮光性を有する膜から成るブラックマスク８３９を１００ｎｍに形成する。本実施例では、ブラックマスク８３９にはチタン膜を用いるが、黒色顔料を含む樹脂膜を用いてもよい。
【００７８】
ブラックマスク８３９を形成した後、第３の層間絶縁膜８４０を０．１〜０．３μm に形成する。本実施例では、第３の層間絶縁膜には酸化珪素膜を用いたが、窒化珪素膜、有機性樹脂膜のいずれか、あるいはこれらの積層膜を用いてもよい。
【００７９】
そして、第２の層間絶縁膜８３８および第３の層間絶縁膜８４０にコンタクトホールを形成し、画素電極８４１を形成する。この時、ブラックマスク８３９と画素電極８４１とが重なる領域では、補助容量が形成される。本実施例では、画素電極８４１はアルミニウムを主成分とする材料からなる。
【００８０】
なお、画素電極８４１には反射率の高い材料を用いる。本実施例ではアルミニウムを主成分とする材料を用いたが、チタン、アルミニウムとシリコンとの合金、アルミニウムとチタンとの合金、あるいはアルミニウムとスカンジウムとの合金等を用いてもよい。あるいは画素電極８４１は、これら複数の材料の積層構造をとってもよい。
【００８１】
次に、水素を含む雰囲気中において加熱処理を施し、活性層の不対結合手を水素で終端する。この水素化処理によってＴＦＴの特性が大幅に改善される。
【００８２】
その後、上部に絶縁膜を形成し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ：化学機械研磨）処理を施す。本実施例では、この絶縁膜にはポリイミド膜を用いた。上記絶縁膜に用いられる有機性樹脂としては、ポリアミド、ポリイミドアミド、あるいはアクリル等が好ましい。
【００８３】
上記のＣＭＰ処理工程によって、図９（Ｂ）に示すように、絶縁膜８４２、８４３が形成される。しかも、絶縁膜８４２、８４３および画素電極８４１の上部は平坦化されている。
【００８４】
以上の様にして、反射型液晶表示装置の画素マトリクス回路およびドライバー回路を含むアクティブマトリクス基板が形成される。
【００８５】
次に、アクティブマトリクス基板の最上層（画素電極８４１および絶縁膜８４２、８４３）の上面に配向膜８４４を形成する。また、対向電極８４５、配向膜８４６を形成した対向基板８４７を準備する。なお、対向基板８４７には必要に応じてカラーフィルターを設けてもよい。
【００８６】
そして、対向基板側にはシール材（図示せず）を印刷し、アクティブマトリクス基板側にはスペーサ（図示せず）を散布して両基板の貼り合わせを行う。さらに、両基板間に液晶材料を注入して封止材（図示せず）で封止する。この様にして、対向基板とアクティブマトリクス基板との間に液晶層８４８が挟持される。
【００８７】
以上の工程によって、図９（Ｃ）に示す様なアクティブマトリクス型の反射型液晶表示装置が完成する。なお、動作時には図９（Ｃ）に示す様に入射光が画素電極４４１に反射されて画像が表示される。
【００８８】
本実施例の液晶表示装置によると、書き込み制御回路に入力するＥＮ信号を適切に制御することによって、表示領域を制限することができ、しかも表示に関係しない画素を完全に黒色表示とすることができる。
【００８９】
したがって、本実施例の液晶表示装置表示方法によると、ＸＧＡ規格に対応する液晶表示装置にテレビジョン信号（ＮＴＳＣ信号）を良好に表示することができる。
【００９０】
なお、本実施例では、書き込み制御回路を構成する回路としてＡＮＤ回路を用いたが、外部からの入力信号によってシフトレジスタからの入力信号を制御できる回路ならば、いかなる回路を用いてもよい。
【００９１】
また、本実施例では、ＸＧＡ規格に対応する液晶表示装置にＮＴＳＣ信号による画像を表示する場合について述べたが、ＳＶＧＡやＳＸＧＡなどの規格、あるいはその他の規格に対応する液晶表示装置に、ＮＴＳＣ信号やＰＡＬ信号などのテレビジョン信号による画像を表示する場合にも、本発明の表示方法を適用することができる。
【００９２】
また、本実施例では特に述べなかったが、カラー表示を行なう場合は、必要に応じてカラーフィルタを設けるとよい。特に、投射型液晶表示装置に本発明の表示方法を用いる場合は、本実施例の液晶表示装置を３枚用い、それぞれに赤、青、および緑の映像を表示させ、スクリーン上に投射し、合成することによって良好なカラー表示が行なえる。
【００９３】
なお、本実施例では、表示媒体として液晶を用いる場合について説明してきたが、本発明の表示装置の表示方法は、液晶と高分子との混合層、いわゆる高分子分散型液晶表示装置にも用いることができる。また、本発明の表示装置の表示方法を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。
【００９４】
また、本実施例の液晶表示装置においては、ＥＮ信号を制御することによってパーソナルコンピュータからの信号の表示と、テレビジョン信号の表示とを切り替えることができる。この信号の切り替えは、使用者がその都度行なうようにしてもよい。あるいは、表示装置の出荷時にディップスイッチなどによって特定の信号による画像を表示するように設定されてもよい。この場合においても、表示装置に変更を要しないので、同一の表示装置を量産することができる。
【００９５】
【発明の効果】
本発明の液晶表示装置の表示方法によると、異なる規格に対応する表示装置にテレビジョン信号による画像を表示することができる。
【図面の簡単な説明】
【図１】 従来のアクティブマトリクス型の液晶表示装置の概略図である。
【図２】 ＸＧＡ規格に対応する表示装置にテレビジョン信号による画像を表示した時の画像の非表示部を説明する図である。
【図３】 本発明によるアクティブマトリクス型液晶表示装置の概略図である。
【図４】 本発明によるアクティブマトリクス型液晶表示装置のソース線側駆動回路の構成図である。
【図５】 本発明によるアクティブマトリクス型液晶表示装置のゲイト線側駆動回路の構成図である。
【図６】 本発明によるアクティブマトリクス型液晶表示装置のソース線側駆動回路のタイミングチャートである。
【図７】 本発明によるアクティブマトリクス型液晶表示装置のゲイト線側駆動回路のタイミングチャートである。
【図８】 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。
【図９】 本発明によるアクティブマトリクス型液晶表示装置の作製工程を示す図である。
【符号の説明】
３０１ ソース線側駆動回路
３０２ シフトレジスタ回路
３０３ 書き込み制御回路
３０４ スイッチング回路
３０５ ゲイト線側駆動回路
３０６ シフトレジスタ回路
３０７ 書き込み制御回路
３０８ 表示部
Claims (12)
- 動作タイミングを決定する第１の信号を出力するソース線側信号発生手段と、
前記第１の信号と第１のＥＮ信号が入力されるソース線側書き込み制御手段と、
前記ソース線側書き込み制御手段から出力される信号に基づいて、外部からの画像信号をソース線に出力するスイッチング手段と、
動作タイミングを決定する第２の信号を出力するゲイト線側信号発生手段と、
前記第２の信号と第２のＥＮ信号が入力されるゲイト線側書き込み制御手段と、
ＴＦＴを含む画素を複数有し、前記画像信号に基づく画像を表示する表示手段と、を有し、
前記ＴＦＴのゲイトはゲイト線に接続され、前記ＴＦＴのソース又はドレインの一方は前記ソース線に接続され、
前記画像信号は、複数の画像規格から一つが選択され、
前記表示手段は、前記複数の画像規格の表示を行うための画像表示部と、画像を表示しない画像非表示部とを有し、
前記ソース線側書き込み制御手段と前記ゲイト線側書き込み制御手段は、前記複数の画像規格のそれぞれに応じて、前記第１のＥＮ信号と前記第２のＥＮ信号に基づき、前記表示手段の前記画像表示部と前記画像非表示部との割合を制御し、
前記スイッチング手段は、前記画像表示部の前記ソース線に前記画像信号を出力し、前記画像非表示部の前記ソース線に前記画像信号を出力せず、
前記ゲイト線側書き込み制御手段は、前記画像表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力し、前記画像非表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力せず、
前記画像非表示部は、画像の表示を行わず、黒色の表示となることを特徴とする表示装置。 - 請求項１において、
前記ソース線側信号発生手段と前記ゲイト線側信号発生手段は、それぞれシフトレジスタ回路であって、前記画像規格を変化させても前記シフトレジスタ回路の動作は変化しないことを特徴とする表示装置。 - 動作タイミングを決定する第１の信号を出力するソース線側シフトレジスタ回路と、
前記第１の信号と第１のＥＮ信号が入力されるソース線側書き込み制御回路と、
前記ソース線側書き込み制御手段から出力される信号に基づいて、外部からの画像信号をソース線に出力するスイッチング回路と、
動作タイミングを決定する第２の信号を出力するゲイト線側シフトレジスタ回路と、
前記第２の信号と第２のＥＮ信号が入力されるゲイト線側書き込み制御回路と、
ＴＦＴを含む画素を複数有し、前記画像信号に基づく画像を表示する表示手段と、を有し、
前記ＴＦＴのゲイトはゲイト線に接続され、前記ＴＦＴのソース又はドレインの一方は前記ソース線に接続され、
前記画像信号は、複数の画像規格から一つが選択され、
前記表示手段は、前記複数の画像規格の表示を行うための画像表示部と、画像を表示しない画像非表示部とを有し、
前記ソース線側書き込み制御回路と前記ゲイト線側書き込み制御回路は、前記複数の画像規格のそれぞれに応じて、前記第１のＥＮ信号と前記第２のＥＮ信号に基づき、前記表示手段の前記画像表示部と前記画像非表示部との割合を制御し、
前記スイッチング回路は、前記画像表示部の前記ソース線に前記画像信号を出力し、前記画像非表示部の前記ソース線に前記画像信号を出力せず、
前記ゲイト線側書き込み制御回路は、前記画像表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力し、前記画像非表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力せず、
前記画像非表示部は、画像の表示を行わず、黒色の表示となることを特徴とする表示装置。 - 請求項１乃至請求項３のいずれか１項において、
前記画像規格は、テレビジョン信号、コンピュータからのデータ信号のうちの一つであることを特徴とする表示装置。 - 請求項３において、
前記画像規格を変化させても、前記ソース線側シフトレジスタ回路と前記ゲイト線側シフトレジスタ回路の動作は変化しないことを特徴とする表示装置。 - 請求項３において、
前記ソース線側書き込み制御回路と前記ゲイト線側書き込み制御回路は、それぞれ複数のＡＮＤ回路で構成されていることを特徴とする表示装置。 - ソース線側シフトレジスタ回路とソース線側書き込み制御回路とスイッチング回路とを含むソース線側駆動回路と、ゲイト線側シフトレジスタ回路とゲイト線側書き込み制御回路とを含むゲイト線側駆動回路と、ソース線とゲイト線との交点付近に配置された少なくとも１つのＴＦＴを含む画素を複数と、を有するアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された、印加電圧によって光学的応答が制御される表示媒体と、を有し、
前記ソース側シフトレジスタ回路は、動作タイミングを決定する第１の信号を出力し、
前記ソース線側書き込み制御回路は、前記第１の信号と第１のＥＮ信号が入力され、
前記スイッチング回路は、前記ソース線側書き込み制御手段から出力される信号に基づいて、外部からの画像信号をソース線に出力し、
前記ゲイト線側シフトレジスタ回路は、動作タイミングを決定する第２の信号を出力し、
前記ゲイト線側書き込み制御回路は、前記第２の信号と第２のＥＮ信号が入力され、
前記ＴＦＴのゲイトはゲイト線に接続され、前記ＴＦＴのソース又はドレインの一方は前記ソース線に接続され、
前記画像信号は、複数の画像規格から一つが選択され、
前記画素と前記表示媒体とを含む表示手段は、前記複数の画像規格の表示を行うための画像表示部と、画像を表示しない画像非表示部とを有し、
前記ソース線側書き込み制御回路と前記ゲイト線側書き込み制御回路は、前記複数の画像規格のそれぞれに応じて、前記第１のＥＮ信号と前記第２のＥＮ信号に基づき、前記表示手段の前記画像表示部と前記画像非表示部との割合を制御し、
前記スイッチング回路は、前記画像表示部の前記ソース線に前記画像信号を出力し、前記画像非表示部の前記ソース線に前記画像信号を出力せず、
前記ゲイト線側書き込み制御回路は、前記画像表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力し、前記画像非表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力せず、
前記画像非表示部は、画像の表示を行わず、黒色の表示となることを特徴とする表示装置。 - 請求項７において、
前記画像規格は、テレビジョン信号、コンピュータからのデータ信号のうちの一つであることを特徴とする表示装置。 - 請求項７または請求項８において、
前記印加電圧によって光学的応答が制御される表示媒体は、液晶、エレクトロルミネセンス素子のうちの１つであることを特徴とする表示装置。 - 請求項７乃至請求項９のいずれか１項において、
前記ソース線側書き込み制御回路及び前記ゲイト線側書き込み制御回路は、それぞれ複数のＡＮＤ回路で構成されていることを特徴とする表示装置。 - 画像表示部と画像非表示部を有する表示装置であって、
動作タイミングを決定する第１の信号を出力するソース線側信号発生手段と、
前記第１の信号と第１のＥＮ信号が入力されるソース線側書き込み制御手段と、
前記ソース線側書き込み制御手段から出力される信号に基づいて、外部からの画像信号をソース線に出力するスイッチング手段と、
動作タイミングを決定する第２の信号を出力するゲイト線側信号発生手段と、
前記第２の信号と第２のＥＮ信号が入力されるゲイト線側書き込み制御手段と、
ＴＦＴを含む画素を複数有し、前記画像信号に基づく画像を表示する表示手段と、を有し、
前記ＴＦＴのゲイトはゲイト線に接続され、前記ＴＦＴのソース又はドレインの一方は前記ソース線に接続され、
前記画像信号は、複数の画像規格から一つが選択され、
前記表示手段は、前記複数の画像規格の表示を行うための前記画像表示部と、画像を表示しない前記画像非表示部とを有し、
前記ソース線側書き込み制御手段と前記ゲイト線側書き込み制御手段は、前記複数の画像規格のそれぞれに応じて、前記第１のＥＮ信号と前記第２のＥＮ信号に基づき、前記表示手段の前記画像表示部と前記画像非表示部との割合を制御し、
前記スイッチング手段は、前記画像表示部の前記ソース線に前記画像信号を出力し、前記画像非表示部の前記ソース線に前記画像信号を出力せず、
前記ゲイト線側書き込み制御手段は、前記画像表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力し、前記画像非表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力せず、
前記画像非表示部は、画像の表示を行わず、黒色の表示となることを特徴とする表示装置。 - 画像表示部と画像非表示部を有する表示装置であって、
動作タイミングを決定する第１の信号を出力するソース線側シフトレジスタ回路と、
前記第１の信号と第１のＥＮ信号が入力されるソース線側書き込み制御回路と、
前記ソース線側書き込み制御手段から出力される信号に基づいて、外部からの画像信号をソース線に出力するスイッチング回路と、
動作タイミングを決定する第２の信号を出力するゲイト線側シフトレジスタ回路と、
前記第２の信号と第２のＥＮ信号が入力されるゲイト線側書き込み制御回路と、
ＴＦＴを含む画素を複数有し、前記画像信号に基づく画像を表示する表示手段と、を有し、
前記ＴＦＴのゲイトはゲイト線に接続され、前記ＴＦＴのソース又はドレインの一方は前記ソース線に接続され、
前記画像信号は、複数の画像規格から一つが選択され、
前記表示手段は、前記複数の画像規格の表示を行うための前記画像表示部と、画像を表示しない前記画像非表示部とを有し、
前記ソース線側書き込み制御手段と前記ゲイト線側書き込み制御手段は、前記複数の画像規格のそれぞれに応じて、前記第１のＥＮ信号と前記第２のＥＮ信号に基づき、前記表示手段の前記画像表示部と前記画像非表示部との割合を制御し、
前記スイッチング手段は、前記画像表示部の前記ソース線に前記画像信号を出力し、前記画像非表示部の前記ソース線に前記画像信号を出力せず、
前記ゲイト線側書き込み制御手段は、前記画像表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力し、前記画像非表示部の前記ゲイト線に前記ＴＦＴが作動する信号を出力せず、
前記画像非表示部は、画像の表示を行わず、黒色の表示となることを特徴とする表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460397A JP3946307B2 (ja) | 1997-05-28 | 1997-05-28 | 表示装置 |
| US09/084,739 US6469686B1 (en) | 1997-05-28 | 1998-05-27 | Display device |
| US10/274,000 US6809715B2 (en) | 1997-05-28 | 2002-10-21 | Driving method of display device |
| US10/967,209 US6950085B2 (en) | 1997-05-28 | 2004-10-19 | Display device |
| US11/232,903 US7372442B2 (en) | 1997-05-28 | 2005-09-23 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15460397A JP3946307B2 (ja) | 1997-05-28 | 1997-05-28 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10333650A JPH10333650A (ja) | 1998-12-18 |
| JP3946307B2 true JP3946307B2 (ja) | 2007-07-18 |
Family
ID=15587800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15460397A Expired - Fee Related JP3946307B2 (ja) | 1997-05-28 | 1997-05-28 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6469686B1 (ja) |
| JP (1) | JP3946307B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3946307B2 (ja) * | 1997-05-28 | 2007-07-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| US6512504B1 (en) | 1999-04-27 | 2003-01-28 | Semiconductor Energy Laborayory Co., Ltd. | Electronic device and electronic apparatus |
| JP5210473B2 (ja) | 1999-06-21 | 2013-06-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3822060B2 (ja) * | 2000-03-30 | 2006-09-13 | シャープ株式会社 | 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置 |
| US6747626B2 (en) * | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
| JP2002268608A (ja) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びこれを用いた画像表示応用装置 |
| JP2002311901A (ja) * | 2001-04-11 | 2002-10-25 | Sanyo Electric Co Ltd | 表示装置 |
| US11302253B2 (en) | 2001-09-07 | 2022-04-12 | Joled Inc. | El display apparatus |
| US8823606B2 (en) | 2001-09-07 | 2014-09-02 | Panasonic Corporation | EL display panel, its driving method, and EL display apparatus |
| JP4896318B2 (ja) * | 2001-09-10 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| CA2493198A1 (en) * | 2002-07-23 | 2004-01-29 | Research In Motion Limited | Method and apparatus of controlling a liquid crystal display viewing area |
| WO2006134873A1 (ja) | 2005-06-14 | 2006-12-21 | Sharp Kabushiki Kaisha | 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置 |
| KR101263531B1 (ko) * | 2006-06-21 | 2013-05-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR100994479B1 (ko) * | 2008-06-12 | 2010-11-15 | 주식회사 토비스 | 액정 표시 장치 및 영상 표시 방법 |
| WO2011114583A1 (ja) * | 2010-03-19 | 2011-09-22 | シャープ株式会社 | 表示装置および表示駆動方法 |
| KR102034057B1 (ko) * | 2013-05-23 | 2019-10-21 | 엘지디스플레이 주식회사 | 평판 표시 장치 |
| JP6491408B2 (ja) * | 2013-12-25 | 2019-03-27 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| CN104143307B (zh) * | 2014-06-30 | 2017-03-08 | 上海天马微电子有限公司 | Tft阵列基板及其驱动方法和显示装置 |
| KR20160074761A (ko) * | 2014-12-18 | 2016-06-29 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 포함하는 디스플레이 장치 |
| KR102486445B1 (ko) * | 2016-04-01 | 2023-01-10 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2673804B2 (ja) * | 1986-03-15 | 1997-11-05 | 富士通株式会社 | マトリクス表示装置 |
| US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| KR960010723B1 (ko) * | 1990-12-20 | 1996-08-07 | 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 | 전기광학장치 |
| US5392058A (en) * | 1991-05-15 | 1995-02-21 | Sharp Kabushiki Kaisha | Display-integrated type tablet device |
| JP2838338B2 (ja) * | 1991-05-21 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 電気光学装置の駆動方法 |
| JPH05273522A (ja) * | 1992-01-08 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 表示デバイスおよびそれを用いた表示装置 |
| JP2835254B2 (ja) * | 1992-12-16 | 1998-12-14 | シャープ株式会社 | 表示装置の駆動回路 |
| JP2626451B2 (ja) * | 1993-03-23 | 1997-07-02 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
| CN1123577A (zh) * | 1993-04-05 | 1996-05-29 | 西尔拉斯逻辑公司 | 液晶显示器中串扰的补偿方法和设备 |
| JPH0736406A (ja) * | 1993-07-23 | 1995-02-07 | Seiko Epson Corp | ドットマトリクス型表示装置及びその駆動方法 |
| JPH0879663A (ja) * | 1994-09-07 | 1996-03-22 | Sharp Corp | 駆動回路及び表示装置 |
| DE19540146B4 (de) * | 1994-10-27 | 2012-06-21 | Nec Corp. | Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür |
| US5682174A (en) * | 1995-02-16 | 1997-10-28 | Texas Instruments Incorporated | Memory cell array for digital spatial light modulator |
| JP3234131B2 (ja) | 1995-06-23 | 2001-12-04 | 株式会社東芝 | 液晶表示装置 |
| US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| US6115020A (en) * | 1996-03-29 | 2000-09-05 | Fujitsu Limited | Liquid crystal display device and display method of the same |
| US6011530A (en) * | 1996-04-12 | 2000-01-04 | Frontec Incorporated | Liquid crystal display |
| JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
| JP3946307B2 (ja) * | 1997-05-28 | 2007-07-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TW417404B (en) * | 1998-02-03 | 2001-01-01 | Seiko Epson Corp | Projection display device and method therefor, and an image display device |
| US6246386B1 (en) * | 1998-06-18 | 2001-06-12 | Agilent Technologies, Inc. | Integrated micro-display system |
| US6667783B2 (en) * | 2000-01-21 | 2003-12-23 | Rainbow Displays, Inc. | Construction of large, robust, monolithic and monolithic-like, AMLCD displays with wide view angle |
-
1997
- 1997-05-28 JP JP15460397A patent/JP3946307B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-27 US US09/084,739 patent/US6469686B1/en not_active Expired - Fee Related
-
2002
- 2002-10-21 US US10/274,000 patent/US6809715B2/en not_active Expired - Lifetime
-
2004
- 2004-10-19 US US10/967,209 patent/US6950085B2/en not_active Expired - Fee Related
-
2005
- 2005-09-23 US US11/232,903 patent/US7372442B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6809715B2 (en) | 2004-10-26 |
| US6469686B1 (en) | 2002-10-22 |
| US20030043102A1 (en) | 2003-03-06 |
| US20060012553A1 (en) | 2006-01-19 |
| US6950085B2 (en) | 2005-09-27 |
| US7372442B2 (en) | 2008-05-13 |
| US20050078072A1 (en) | 2005-04-14 |
| JPH10333650A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3946307B2 (ja) | 表示装置 | |
| JP4036923B2 (ja) | 表示装置およびその駆動回路 | |
| US8217877B2 (en) | Display device, driving method thereof, and electronic device using the display device | |
| US7164403B2 (en) | Liquid crystal display device having a gray-scale voltage selector circuit | |
| US7710381B2 (en) | Active matrix type display device | |
| JP4911215B2 (ja) | 薄膜半導体装置、電気光学装置、および電子機器 | |
| US6876339B2 (en) | Semiconductor device and driving method thereof | |
| JP3923238B2 (ja) | 表示装置 | |
| JPH10111520A (ja) | 液晶表示パネル及びそれを用いた電子機器 | |
| JP3779279B2 (ja) | 画像表示装置 | |
| JP3832492B2 (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
| JP3411496B2 (ja) | 画像表示装置 | |
| JP2000310792A (ja) | 液晶表示装置 | |
| JP2000305527A (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
| JP2001265286A (ja) | 液晶表示装置 | |
| JP2000171829A (ja) | 半導体集積回路及び画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |