JP2013167772A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2013167772A JP2013167772A JP2012031220A JP2012031220A JP2013167772A JP 2013167772 A JP2013167772 A JP 2013167772A JP 2012031220 A JP2012031220 A JP 2012031220A JP 2012031220 A JP2012031220 A JP 2012031220A JP 2013167772 A JP2013167772 A JP 2013167772A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- display area
- row
- period
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】水平分割駆動する液晶表示装置において、各表示領域の垂直走査の先頭行における画素電圧の書き込み不足が生じ、特に、当該先頭行が画面央部に位置すると暗い線が表示され画質が低下する。
【解決手段】例えば、下側の表示領域のゲート線を駆動する走査線駆動回路は画像の第(n+k)行を選択する走査パルスPkを順次出力する。下側の表示領域のソース線を駆動する映像線駆動回路は、走査パルスPkの期間にデータDn+kに応じた画素電圧を出力する。走査パルスPkの印加に対する画素電圧の印加開始のタイミングは、有効走査期間TEFFの先頭行とされる第(n+1)行について、その後続行より早いタイミングに設定する。
【選択図】図2
【解決手段】例えば、下側の表示領域のゲート線を駆動する走査線駆動回路は画像の第(n+k)行を選択する走査パルスPkを順次出力する。下側の表示領域のソース線を駆動する映像線駆動回路は、走査パルスPkの期間にデータDn+kに応じた画素電圧を出力する。走査パルスPkの印加に対する画素電圧の印加開始のタイミングは、有効走査期間TEFFの先頭行とされる第(n+1)行について、その後続行より早いタイミングに設定する。
【選択図】図2
Description
本発明は液晶表示装置に係り、特に、画面を複数の表示領域に水平分割し、それらを並列に垂直走査する技術に関する。
液晶表示装置は薄型テレビ、パソコン、タブレット端末、スマートフォンなどの製品に用いられている。特に薄型テレビに代表される大型パネルのアプリケーションでは、高精細な画像表示、三次元表示及び動画質向上のため、4K解像度(4K2K)など画素数の増大や、倍速、4倍速といった高フレームレートでの駆動への要求がある。これらの要求は、画面の垂直走査において各水平走査線に割り当てられるデータ書き込み時間を短くし、通常の駆動方法では画素へのデータ書き込み不足という問題を生じ得る。この問題の解決策の一つとして、画面を複数の表示領域に分割し、データ書き込みを各表示領域に対して並列して行う分割駆動方式が知られている。
しかし、画面を上下2つの表示領域に水平分割する分割駆動では、液晶表示装置の表示画像において表示領域間の境界に意図しない輝度変化が現れ、画像上にて表示領域の継ぎ目が見えるという問題が存在し、下記特許文献1〜3では当該問題への対策が検討されている。
上述の表示領域の継ぎ目が表示されるという問題には上記特許文献で検討されていない原因も存在する。図7〜図10を用いて本願が扱う継ぎ目表示の原因を説明する。
図7は画面を上下に2等分した分割駆動における画面の模式図であり、画面上半分の表示領域AUの垂直走査と下半分の表示領域ADの垂直走査とが並列して行われる。当該画面は上から順に第1から第2nまでの2n本(nは自然数)の水平走査線からなるものとする。
図8は、領域AU,ADそれぞれのソース線(映像線)に供給される電圧信号である信号VSU,VSD及び、第1〜第2nの水平走査線それぞれに対応して設けられるゲート線(走査線)に供給される電圧信号である信号VG1〜VG2nの模式的なタイミング図である。領域AU(第1〜第n行)及び領域AD(第(n+1)〜第2n行)における垂直走査は例えば、図7に矢印で示すように上から下へ向けて行われ、これに対応して垂直走査の有効走査期間TEFFでは順次、信号VGk及び信号VGn+k(k=1〜n)に走査パルスPk(選択信号)が生成される。
信号VSU,VSDは垂直走査の帰線期間TBLKにおいて、黒を表す画素値に対応する基準電圧VBLKに設定される。一方、有効走査期間TEFFにおいては、信号VSU,VSDは走査パルスPkに同期して、第k行及び第(n+k)行の画素の画素値Dk,Dn+kを表す信号電圧Vk,Vn+kに設定される。ここでは説明を簡単にするために、ソース線に沿う方向(列方向)に並ぶ2n個の画素の画素値D1〜D2nは同一であるとし、これに対応して図8〜図10では有効走査期間TEFFでの信号VSU,VSDを一定電圧で表している。なお、フレーム反転駆動により、信号VSU,VSDは隣り合う有効走査期間TEFFにて基準電圧VBLKに対する極性を反転される。
図9、図10はそれぞれ有効走査期間TEFFの非先頭部分及び先頭部分における、表示領域ADの信号VSD、VGn+k及び、画素電極の電位VPを示す模式的な信号波形図である。各画素に設けられた薄膜トランジスタ(Thin Film Transistor:TFT)は、ゲート電極に走査パルスPkを印加されると、ソース線と画素電極との間のチャネルをオン状態とし、画素電極は信号VSDに応じた電位に充電される。信号VSDに画素値Dn+kに応じた信号電圧Vn+kを設定するタイミングと走査パルスPkの印加タイミングとの関係は、走査パルスPkの波形がゲート線に付随する容量及び配線抵抗によって鈍る影響を考慮に入れた上で、画素電極への信号電圧Vn+kの書き込み効率が高くなるように設定される。そのため、走査パルスPkの立ち上がりにて信号電圧Vn+kが印加されない期間が生じる一方、信号電圧Vn+kの印加期間の末尾が次の行の走査パルスPk+1の立ち上がり期間に重なることが起こり得る。非先頭行である第(n+α)行(2≦α≦n)の画素への書き込みでは、図9に示すように、当該行に対する走査パルスPαの立ち上がり期間に、1行前の信号電圧Vn+α−1が印加されることによって、当該行の信号電圧Vn+αの印加開始までに画素電極の電位VPが予め上昇される。そして、当該行の信号電圧Vn+αの印加期間には予め上昇した電位を起点にして、電位VPが信号電圧Vn+αに向けて変化する。これに対して、先頭行である第(n+1)行の画素への書き込みでは、図10に示すように、当該行に対する走査パルスP1の立ち上がり期間に、1行前(つまり上側の表示領域AUの最下行)の信号電圧Vnよりも低い基準電圧VBLKが印加されるので、当該行の信号電圧Vn+1の印加開始までの画素電極の電位VPの立ち上がりは図9に示す非先頭行の場合より緩やかとなる。そのため、当該行の信号電圧Vn+1の印加期間における電位VPの上昇は非先頭行に比べて低い電位から開始されることになり、当該行の信号電圧へ向けた電位VPの到達度合いは非先頭行より劣る。つまり、画素値が同じであっても第(n+1)行は隣接する第n行、第(n+2)行と比べて信号電圧の書き込み不足となり、画面にて暗く表示されるという問題があった。
この垂直走査の先頭行の画素への書き込み不足は画面を水平分割しない通常の駆動方式の先頭行でも起こるが、それによって輝度が低下するのは画面の端の行であるため、それほど目立たない。これと比較して、上述の表示領域ADのように画面の端以外における輝度変化は視覚的に認識されやすい。
本発明は上記問題を解決するためになされたものであり、水平分割駆動する液晶表示装置において、画面を分割した複数の表示領域のうちに、垂直走査を他の表示領域に隣接している行から開始するものを含む場合に、表示領域間の境界にて意図しない輝度変化が現れにくくすることを目的とする。
本発明に係る液晶表示装置は、行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して前記各表示領域に設けられた複数の走査線に順次、選択信号を供給して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択信号を供給された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動するものであって、前記走査線駆動回路は、前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、前記映像線駆動回路は、前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記各選択行での前記選択信号のタイミングを基準とした前記信号電圧の印加開始タイミングを、前記有効走査期間の先頭の前記選択行について、その後続の前記選択行より早いタイミングに設定する。
他の本発明に係る液晶表示装置は、行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して前記各表示領域に設けられた複数の走査線に順次、選択信号を供給して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択信号を供給された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動するものであって、前記走査線駆動回路は、前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、前記映像線駆動回路は、前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記有効走査期間における前記信号電圧の印加開始に先立ち、前記帰線期間の末尾の所定長さの遷移期間に、予め設定した中間階調の前記画素値に応じた電圧を前記基準電圧に代えて印加する。
別の本発明に係る液晶表示装置は、行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して設けられた走査線と、前記各画素に設けられ画素電極と前記映像線との間の導通を、前記走査線に印加される電圧に応じて制御するスイッチ素子と、前記各表示領域に設けられる複数の前記走査線に前記スイッチ素子を導通させる選択電圧を順次印加して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択電圧を印加された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動するものであって、前記走査線駆動回路は、前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記有効走査期間の先頭の前記選択行での前記スイッチ素子が、その後続の前記選択行より低抵抗の導通状態になるように前記選択電圧を制御する。
さらに別の本発明に係る液晶表示装置は、行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して前記各表示領域に設けられた複数の走査線に順次、選択信号を供給して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択信号を供給された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動するものであって、前記走査線駆動回路は、前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、前記映像線駆動回路は、前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記有効走査期間の先頭の前記選択行での前記画素値に応じた信号電圧の印加期間の少なくとも一部にて、当該信号電圧を当該画素値に対して他の前記選択行に印加する信号電圧より大きく設定する。
本発明によれば、水平分割駆動する液晶表示装置において、画面を分割した複数の表示領域のうちに、垂直走査を他の表示領域に隣接している行から開始するものを含む場合に、表示領域間の境界に、意図しない輝度変化が現れにくくすることができ、画像の品質向上を図ることができる。
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。
[第1の実施形態]
図1は、第1の実施形態に係る液晶表示装置10の構成を示す模式図である。液晶表示装置10は、液晶パネル20、走査線駆動回路22u,22d、映像線駆動回路24u,24d、制御装置26、バックライトユニット(不図示)及びバックライト駆動回路(不図示)を備える。
図1は、第1の実施形態に係る液晶表示装置10の構成を示す模式図である。液晶表示装置10は、液晶パネル20、走査線駆動回路22u,22d、映像線駆動回路24u,24d、制御装置26、バックライトユニット(不図示)及びバックライト駆動回路(不図示)を備える。
液晶表示装置10は、例えば、IPS(In Plane Switching)方式、かつアクティブマトリクス駆動方式である。液晶パネル20は、間隙を設けて対向配置されたカラーフィルタ基板とTFT基板とを備え、それらの間隙に液晶が充填される。カラーフィルタ基板及びTFT基板を構成する各ガラス基板の外側面にはそれぞれ偏光フィルムが貼られる。TFT基板は液晶パネル20の背面側に位置し、この後ろにバックライトユニットが配置される。一方、カラーフィルタ基板は液晶パネル20の表示面側に位置する。
TFT基板の液晶側の面には、TFT、画素電極及び共通電極やこれらへの配線などが形成されている。具体的には、画素電極及びTFTがそれぞれ画素配列に対応してマトリクス状に配置される。各画素には画素電極と同様、透明電極材からなる共通電極も配置される。配線として、複数のソース線30、複数のゲート線32及び共通電極配線が形成される。複数のソース線30と複数のゲート線32とは互いに概ね直交して配置される。ゲート線32はTFTの行(水平方向の並び)ごとに設けられ、当該行の複数のTFTのゲート電極に共通に接続される。ソース線30はTFTの列(垂直方向の並び)ごとに設けられ、当該列の複数のTFTのソースに共通に接続される。また、各TFTのドレインには当該TFTに対応する画素電極が接続される。
各TFTはゲート線32に印加される走査パルスに応じて行単位で導通状態を制御される。オン状態とされたTFTを介して画素電極はソース線30に接続され、ソース線30から画素値に応じた信号電圧(画素電圧)を印加される。共通電極は共通電極配線を介して所定のコモン電位を印加される。液晶は、画素電極と共通電極との電位差に応じて生じる電界により画素ごとに配向を制御されて、バックライトユニットから入射した光に対する透過率を変化させ、これにより表示面に画像が形成される。
液晶表示装置10は画面を上下2つの表示領域に水平分割した分割駆動方式である。ここでは、画面を構成する画素行の総数を2n(nは自然数)とし、当該画面を上下に2等分してその上半分である表示領域AUと下半分である表示領域ADとが並列して垂直走査される。
分割駆動を行うため、ソース線30は領域AU,AD間の境界にて、領域AUに配置されるソース線30uと領域ADに配置されるソース線30dとに分断されている。ソース線30uには映像線駆動回路24uが接続され、ソース線30dには映像線駆動回路24dが接続される。画面の上側から第1〜第nのゲート線32は表示領域AUに配置され、これらは走査線駆動回路22uに接続される。また、表示領域ADに配置される第(n+1)〜第2nのゲート線32は走査線駆動回路22dに接続される。
制御装置26は、不図示のチューナやアンテナで受信した映像信号や、映像再生装置など別の装置が生成した映像信号を入力される。制御装置26は、CPU(Central Processing Unit)及びROM(Read Only Memory)やRAM(Random Access Memory)などのメモリを備える。
制御装置26は入力された映像信号に対して色調整などの各種の画像信号処理を行い、各画素の階調値を示す画素データを生成する。例えば、制御装置26は線順次で入力される映像信号から得られた1フレーム分の画素データをRAMに保持し、行ごとに所望の順序で画素データを読み出して映像線駆動回路24u,24dへ出力することができる。また、制御装置26は入力された映像信号に基づいて、走査線駆動回路22u,22d、映像線駆動回路24u,24d及び、バックライト駆動回路が同期を取るためのタイミング信号を生成し、各駆動回路に向けて出力する。
走査線駆動回路22u,22dは制御装置26から入力されるタイミング信号に応じてゲート線32を順番に選択し、選択したゲート線32に走査パルスを出力する動作を開始する。本実施形態においては、走査線駆動回路22uは、第1行から第n行まで順にゲート線32を選択し、これと並行して走査線駆動回路22dは第(n+1)行から第2n行まで順にゲート線32を選択する。
映像線駆動回路24u,24dはそれぞれ走査線駆動回路22u,22dによるゲート線32の選択に同期して、当該選択された行の画素データを制御装置26から入力され、当該行の各画素データに応じた電圧を生成する。そして、これを画素電圧としてソース線30u,30dへ出力する。これにより、表示領域AU,ADそれぞれにて、選択されたゲート線32に対応する画素電極に画素電圧が印加される。ちなみに、これはラスター画像の水平走査に相当し、有効走査期間にて水平走査周期ごとに表示領域AU,ADそれぞれにて行が選択され、当該行への画素電圧の書き込みが行われる。例えば、液晶表示装置10における垂直走査の周期(1V)や有効走査期間TEFF及び帰線期間TBLKは、映像信号における垂直走査の有効表示期間及び帰線期間と同一に設定され、また、水平走査周期(1H)は映像信号の水平同期信号に基づいて設定することができる。
映像線駆動回路24u,24dは、選択行に対応する画素電圧を有効走査期間TEFFにおいて基本的に1Hずつソース線30へ出力する。各行の書き込み動作にてTFTがオフ状態となった時点の画素電極の電位は、次のフレームにて当該行への書き込みが開始されるまで基本的に保持され、その間、当該行の各画素は当該電位に応じた透過率に制御される。なお、本実施形態では、フレーム反転駆動により画素電圧の極性はフレームごとに反転される。帰線期間TBLKには映像線駆動回路24u,24dは基本的には所定の基準電圧VBLKを各ソース線30へ出力する。ここで、TFTのリーク電流などによって画素電極に不要な直流電位が印加されると画質低下を招く。これを防止するため、基準電圧VBLKは基本的には黒を表す画素値に対応付けられた電位に設定することが好適である。
本実施形態におけるソース線30u,30dに印加される信号VSU,VSD及び、第1〜第2nのゲート線32に印加される信号VG1〜VG2nのタイミング図として図8を援用することができる。また、各有効走査期間TEFFにおける非先頭行に対する画素電圧の書き込みは図9を用いて上述した動作と同様に行われる。
以下、本発明の特徴である、各有効走査期間TEFFにおける先頭行に対する画素電圧の書き込み動作について説明する。上述したように本発明は、水平分割で設定された表示領域における垂直走査のうち、他の表示領域に隣接している画素行から開始される場合の先頭行での書き込み不足を解消することを目的としている。ここで、垂直走査が他の表示領域に隣接している画素行から開始される表示領域を特定表示領域と呼ぶことにする。本実施形態においては下側の表示領域ADが特定表示領域である。
本実施形態においては、映像線駆動回路は複数の表示領域のうち少なくとも特定走査表示領域に対して、各選択行での走査パルスのタイミングを基準とした画素電圧の印加開始タイミングを、有効走査期間TEFFの先頭の選択行(先頭行)について、その後続の選択行(非先頭行)より早いタイミングに設定する。
図2は特定表示領域である領域ADの先頭行に対する画素電圧の書き込み動作を説明する信号波形図であり、信号VSD、VGn+1及び、画素電極の電位VPの信号波形を模式的に示している。制御装置26は例えば、ドットクロック信号に基づいて計時することにより、1V周期でパルスを生じる信号POL、及び1H周期のクロック信号CPVを生成する。また、制御装置26は信号POLのパルスのタイミングを基準として、有効走査期間TEFFの開始/終了、又は帰線期間TBLKの開始/終了のタイミング、及び走査線駆動回路22d(及び走査線駆動回路22u)へのトリガ信号の出力タイミングを設定する。
走査線駆動回路22dは制御装置26からのトリガ信号によりシフトレジスタの動作を開始させる。シフトレジスタの各段の出力は第(n+1)行から第2n行のゲート線32に順番に接続され、クロック信号CPVに同期して先頭段から順次、走査パルスをゲート線32へ出力する。例えば、シフトレジスタはクロック信号CPVの立ち上がりに同期して或る行に対する走査パルスを立ち上げ、その1H後のクロック信号CPVの立ち上がりに同期して当該走査パルスを立ち下げる。
上述したように、映像線駆動回路24dがソース線30へ画素値Dn+kに応じた信号電圧Vn+kを出力する期間と走査線駆動回路22dがゲート線32に走査パルスPkを印加する期間との位相差は画素電極への信号電圧Vn+kの書き込み効率が好適となるように設定される。当該位相差に対応する期間をτで表すと、本実施形態では非先頭行である第(n+α)行(2≦α≦n)に対しては走査パルスPαの立ち上がりタイミングに対して期間τ遅れた時刻tαから当該行に対する信号電圧Vn+αの印加が開始される。
これに対して、先頭行に対する信号電圧Vn+1の印加は走査パルスP1の立ち上がりからτ後の時刻であるt1よりも先行する時刻t0から開始される。時刻t0は走査パルスP1の立ち上がりタイミング以前に設定することが好適であり、これにより、先頭行のTFTのオンと同時に信号電圧Vn+1が画素電極に印加され、電位VPが速やかに立ち上がるので、他の行と比較した画素電圧の書き込み不足が解消又は軽減される。よって、画面の端以外の行が不必要に暗く表示されることによる画質低下を防止できる。
信号電圧Vn+1の印加開始を早めることは、実質的に垂直帰線期間TBLKのうち末尾部分にて基準電圧VBLKとは異なる電圧をソース線30に印加することに相当する。ここで、上述したように垂直帰線期間TBLKにおけるソース線30の電位は基本的には黒に対応する基準電圧VBLKに設定することが好適であることを考慮すると、時刻t0を過度に早くするべきではなく、基本的には時刻t0は走査パルスP1の立ち上がりタイミングに合わせて設定することができる。実際には、基準電位VBLKから信号電圧Vn+1へ遷移する際の信号VSDの時定数などを考慮して、時刻t0は走査パルスP1の立ち上がりタイミングよりも前に設定され、例えば、時刻t1より1H期間先行する時刻に設定することができる。
図3は信号電圧Vn+kの印加タイミングを先頭行にて1H期間早める回路構成の一例を示す概略のブロック図である。図3に示す回路は例えば制御装置26に設けられる。表示領域ADの画素データは走査順にラインメモリ40と出力データ切換回路42とに並列して入力される。ラインメモリ40は入力されたデータを1H期間遅延して出力データ切換回路42へ出力する。出力データ切換回路42は、先頭行に対しては、時刻t0になると、直接入力された画素データを映像線駆動回路24dへ出力し、1H後の時刻t1になるとラインメモリ40から入力された画素データを映像線駆動回路24dへ出力する。以降、1Hごとに、出力データ切換回路42はラインメモリ40から入力される非先頭行の画素データを映像線駆動回路24dへ出力する。
なお、垂直走査の先頭行が画面端に位置する上側の表示領域AUについても、上述した下側の表示領域ADと同様に、先頭行における画素電圧の書き込み不足を補償する構成・動作としてもよく、これにより画面の端の行が暗く表示されることを防止できる。
[第2の実施形態]
第2の実施形態に係る液晶表示装置の概略の構成は図1に示した上記実施形態の液晶表示装置10と基本的に同じである。以下の説明では、第1の実施形態と同様の構成要素には同一の符号を付して説明の簡素化を図る。本実施形態が第1の実施形態と異なる点は、水平分割した表示領域の垂直走査における先頭行の画素電圧の書き込み不足を補償する構成・動作にある。ここでも下側の表示領域ADを特定表示領域とし、表示領域ADについての垂直走査を例にして、以下、各有効走査期間TEFFにおける先頭行に対する画素電圧の書き込み動作について説明する。
第2の実施形態に係る液晶表示装置の概略の構成は図1に示した上記実施形態の液晶表示装置10と基本的に同じである。以下の説明では、第1の実施形態と同様の構成要素には同一の符号を付して説明の簡素化を図る。本実施形態が第1の実施形態と異なる点は、水平分割した表示領域の垂直走査における先頭行の画素電圧の書き込み不足を補償する構成・動作にある。ここでも下側の表示領域ADを特定表示領域とし、表示領域ADについての垂直走査を例にして、以下、各有効走査期間TEFFにおける先頭行に対する画素電圧の書き込み動作について説明する。
本実施形態においては、映像線駆動回路は複数の表示領域のうち少なくとも特定走査表示領域に対して、有効走査期間TEFFにおける信号電圧の印加開始に先立ち、帰線期間TBLKの末尾の所定長さの遷移期間に、予め設定した中間階調の画素値に応じた電圧を基準電圧VBLKに代えて印加する。
図4は特定表示領域である領域ADの先頭行に対する画素電圧の書き込み動作を説明する信号波形図であり、信号VSD、VGn+1及び、画素電極の電位VPの信号波形を模式的に示している。
本実施形態では先頭行を含む各行、すなわち第(n+k)行(1≦k≦n)に対して、走査パルスPkの立ち上がりタイミングに対して期間τ遅れた時刻tkから当該行に対する信号電圧Vn+kの印加が開始される。
遷移期間は先頭行に対する信号電圧Vn+1の印加開始時刻t1の前に配置される。遷移期間の開始時刻t0は走査パルスP1の立ち上がりタイミング以前に設定することが好適であり、例えば、時刻t1より1H期間先行する時刻に設定される。帰線期間TBLK内の時刻t0になると制御装置26は所定の中間階調の画素データを映像線駆動回路24dへ出力し、映像線駆動回路24dは当該画素データに応じた電圧VMIDを時刻t0からt1までの期間、ソース線30に印加する。中間階調の画素データは、例えば、画素データの階調数の半分等に設定することができる。また、標準的な画像についての平均値を予め実験等により求めて、これを中間階調の画素データとして設定してもよい。
当該構成では、基準電位VBLKよりも信号電圧Vn+1に近いことが期待される電圧VMIDが走査パルスP1の立ち上がりにて画素電極に印加される。これにより、先頭行での電位VPの立ち上がりが補助されるので、他の行と比較した画素電極への信号電圧の書き込み不足が解消又は軽減される。よって、画面の端以外の行が不必要に暗く表示されることによる画質低下を防止できる。また、遷移期間における中間階調の画素データは各フレームにて固定とされ、これにより回路構成の簡素化を図ることができる。
[第3の実施形態]
第3の実施形態に係る液晶表示装置の概略の構成は図1に示した上記実施形態の液晶表示装置10と基本的に同じである。以下の説明では、第1の実施形態と同様の構成要素には同一の符号を付して説明の簡素化を図る。本実施形態が第1の実施形態と異なる点は、水平分割した表示領域の垂直走査における先頭行の画素電圧の書き込み不足を補償する構成・動作にある。ここでも下側の表示領域ADを特定表示領域とし、表示領域ADについての垂直走査を例にして、以下、各有効走査期間TEFFにおける先頭行に対する画素電圧の書き込み動作について説明する。
第3の実施形態に係る液晶表示装置の概略の構成は図1に示した上記実施形態の液晶表示装置10と基本的に同じである。以下の説明では、第1の実施形態と同様の構成要素には同一の符号を付して説明の簡素化を図る。本実施形態が第1の実施形態と異なる点は、水平分割した表示領域の垂直走査における先頭行の画素電圧の書き込み不足を補償する構成・動作にある。ここでも下側の表示領域ADを特定表示領域とし、表示領域ADについての垂直走査を例にして、以下、各有効走査期間TEFFにおける先頭行に対する画素電圧の書き込み動作について説明する。
本実施形態においては、走査線駆動回路は、複数の表示領域のうち少なくとも特定走査表示領域に対して、有効走査期間TEFFの先頭の選択行でのTFT(スイッチ素子)が、その後続の選択行より低抵抗の導通状態になるように、各行を選択する走査パルスの電圧(選択電圧)を制御する。
図5は特定表示領域である領域ADの先頭行に対する画素電圧の書き込み動作を説明する信号波形図であり、信号VSD、VGn+1及び、画素電極の電位VPの信号波形を模式的に示している。
本実施形態ではTFTはnチャネルであり、ゲート電圧がオン電圧より高いとオン状態となる。走査線駆動回路22dは先頭行である第(n+1)行に対する走査パルスP1の電圧を、非先頭行である第(n+α)行(2≦α≦n)に対する走査パルスPαの電圧よりも高く設定する。これにより先頭行のTFTは非先頭行のTFTよりコンダクタンスを高く設定され、より低抵抗の状態となる。
当該構成では、先頭行の信号電圧Vn+1の印加開始後における画素電極の電位VPの立ち上がりが他の行に比べて迅速となるので、他の行と比較した画素電極への信号電圧の書き込み不足が解消又は軽減される。よって、画面の端以外の行が不必要に暗く表示されることによる画質低下を防止できる。
例えば、走査線駆動回路22dはそのシフトレジスタの第(n+1)行に対応する段が他の段より高い電圧のパルスを出力するように構成される。
[第4の実施形態]
第4の実施形態に係る液晶表示装置の概略の構成は図1に示した上記実施形態の液晶表示装置10と基本的に同じである。以下の説明では、第1の実施形態と同様の構成要素には同一の符号を付して説明の簡素化を図る。本実施形態が第1の実施形態と異なる点は、水平分割した表示領域の垂直走査における先頭行の画素電圧の書き込み不足を補償する構成・動作にある。ここでも下側の表示領域ADを特定表示領域とし、表示領域ADについての垂直走査を例にして、以下、各有効走査期間TEFFにおける先頭行に対する画素電圧の書き込み動作について説明する。
第4の実施形態に係る液晶表示装置の概略の構成は図1に示した上記実施形態の液晶表示装置10と基本的に同じである。以下の説明では、第1の実施形態と同様の構成要素には同一の符号を付して説明の簡素化を図る。本実施形態が第1の実施形態と異なる点は、水平分割した表示領域の垂直走査における先頭行の画素電圧の書き込み不足を補償する構成・動作にある。ここでも下側の表示領域ADを特定表示領域とし、表示領域ADについての垂直走査を例にして、以下、各有効走査期間TEFFにおける先頭行に対する画素電圧の書き込み動作について説明する。
本実施形態においては、映像線駆動回路は、複数の表示領域のうち少なくとも特定走査表示領域に対して、有効走査期間TEFFの先頭の選択行での画素値に応じた信号電圧の印加期間の少なくとも一部にて、当該信号電圧を当該画素値に対して他の選択行に印加する信号電圧より大きく設定する。
図6は特定表示領域である領域ADの先頭行に対する画素電圧の書き込み動作を説明する信号波形図であり、信号VSD、VGn+1及び、画素電極の電位VPの信号波形を模式的に示している。
先頭行に対する信号電圧Vn+1の印加は走査パルスP1の立ち上がりから期間τ経った時刻t1に開始され、1H期間持続される。当該1H期間の一部の期間にて、ソース線30に印加される信号電圧Vn+1は当該1H期間の残りの期間より高くなるように制御される。これにより、先頭行にて、走査パルスの印加期間のうち時刻t1以降の期間における画素電極の電位VPの立ち上がりが促進されるので、時刻t1以前にて基準電位VBLKを印加されることに起因する画素電圧の書き込み不足が解消又は軽減される。よって、画面の端以外の行が不必要に暗く表示されることによる画質低下を防止できる。
信号電圧Vn+1を高くする期間は、先頭行のTFTがオンしている期間内に設定され、例えば、信号電圧Vn+1を印加する1H期間の先頭、すなわち時刻t1から所定期間T+に設定することができる。
当該動作は例えば、制御装置26が期間T+にて、本来の画素値を一定割合増加させた値を画素データとして映像線駆動回路24dへ出力し、残りの期間は本来の画素値を画素データとして出力する構成により実現できる。また、映像線駆動回路24dを、先頭行だけにおいて、ソース線30に印加する信号電圧波形にオーバーシュートを発生させる構成としてもよい。
また、制御装置26は先頭行への信号電圧の印加期間全体にて当該信号電圧を一定割合増加させてもよい。
上記各実施形態では、特定表示領域は下側の表示領域ADであり、上側の表示領域AUは特定表示領域ではない構成であったが、逆にAUを特定表示領域とし、ADを特定表示領域としない構成(つまり、AUは第n行から第1行へ向けて垂直走査を行い、ADは第2n行から第(n+1)行へ向けて垂直走査を行う構成)や、AU,ADの双方を特定表示領域とする構成(つまり、AUは第n行から第1行へ向けて垂直走査を行い、ADは第(n+1)行から第2n行へ向けて垂直走査を行う構成)においても、先頭行における画素電圧の書き込み不足を補償する構成・動作とすることができる。
また、上記各実施形態では画面は偶数本の画素行からなり、当該画面を上下に二等分して表示領域AU,ADが設定されているが、画面は奇数本の画素行から構成されていてもよく、また上下の表示領域を構成する画素行の本数が互いに異なっていてもよい。例えば、奇数本からなる画面では、表示領域AU,ADのいずれか一方の画素行を他方より1本多く設定することができる。
さらに、3つ以上の表示領域を設ける水平分割駆動においても本願発明を適用することができる。
10 液晶表示装置、20 液晶パネル、22u,22d 走査線駆動回路、24u,24d 映像線駆動回路、26 制御装置、30,30u,30d ソース線、32 ゲート線、40 ラインメモリ、42 出力データ切換回路。
Claims (4)
- 行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して前記各表示領域に設けられた複数の走査線に順次、選択信号を供給して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択信号を供給された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動する液晶表示装置であって、
前記走査線駆動回路は、前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、
前記映像線駆動回路は、前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記各選択行での前記選択信号のタイミングを基準とした前記信号電圧の印加開始タイミングを、前記有効走査期間の先頭の前記選択行について、その後続の前記選択行より早いタイミングに設定すること、
を特徴とする液晶表示装置。 - 行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して前記各表示領域に設けられた複数の走査線に順次、選択信号を供給して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択信号を供給された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動する液晶表示装置であって、
前記走査線駆動回路は、前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、
前記映像線駆動回路は、前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記有効走査期間における前記信号電圧の印加開始に先立ち、前記帰線期間の末尾の所定長さの遷移期間に、予め設定した中間階調の前記画素値に応じた電圧を前記基準電圧に代えて印加すること、
を特徴とする液晶表示装置。 - 行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して設けられた走査線と、前記各画素に設けられ画素電極と前記映像線との間の導通を、前記走査線に印加される電圧に応じて制御するスイッチ素子と、前記各表示領域に設けられる複数の前記走査線に前記スイッチ素子を導通させる選択電圧を順次印加して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択電圧を印加された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動する液晶表示装置であって、
前記走査線駆動回路は、
前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、
前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記有効走査期間の先頭の前記選択行での前記スイッチ素子が、その後続の前記選択行より低抵抗の導通状態になるように前記選択電圧を制御すること、
を特徴とする液晶表示装置。 - 行列配置された複数の画素からなる画面を水平分割した複数の表示領域ごとに前記画素の列それぞれに対応して設けられた映像線と、前記画素の行それぞれに対応して前記各表示領域に設けられた複数の走査線に順次、選択信号を供給して、前記複数の表示領域にて並列して垂直走査を行う走査線駆動回路と、前記垂直走査の帰線期間に前記映像線に予め定められた基準電圧を印加する一方、前記垂直走査の有効走査期間に、前記走査線を介して前記選択信号を供給された選択行の前記各画素に前記映像線を介して画素値に応じた信号電圧を印加する映像線駆動回路と、を有し前記画面を分割駆動する液晶表示装置であって、
前記走査線駆動回路は、前記表示領域のうち予め定められた特定走査表示領域での前記垂直走査を、他の前記表示領域に隣接している画素行から開始し、
前記映像線駆動回路は、前記表示領域のうち少なくとも前記特定走査表示領域に対して、前記有効走査期間の先頭の前記選択行での前記画素値に応じた信号電圧の印加期間の少なくとも一部にて、当該信号電圧を当該画素値に対して他の前記選択行に印加する信号電圧より大きく設定すること、
を特徴とする液晶表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012031220A JP2013167772A (ja) | 2012-02-16 | 2012-02-16 | 液晶表示装置 |
PCT/JP2013/000501 WO2013121720A1 (ja) | 2012-02-16 | 2013-01-30 | 液晶表示装置 |
US14/449,922 US20140340297A1 (en) | 2012-02-16 | 2014-08-01 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012031220A JP2013167772A (ja) | 2012-02-16 | 2012-02-16 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013167772A true JP2013167772A (ja) | 2013-08-29 |
Family
ID=48983860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012031220A Pending JP2013167772A (ja) | 2012-02-16 | 2012-02-16 | 液晶表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140340297A1 (ja) |
JP (1) | JP2013167772A (ja) |
WO (1) | WO2013121720A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009029A (ja) * | 2014-06-23 | 2016-01-18 | シャープ株式会社 | 表示駆動装置、表示装置、表示駆動方法 |
JP2016080929A (ja) * | 2014-10-20 | 2016-05-16 | 三菱電機株式会社 | アクティブマトリクス表示装置 |
CN113439298A (zh) * | 2019-02-20 | 2021-09-24 | 株式会社日本显示器 | 显示装置 |
US11587523B2 (en) | 2020-11-27 | 2023-02-21 | Seiko Epson Corporation | Electro-optical panel controlling driving sequences in demultiplex driving |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10539791B2 (en) * | 2014-09-02 | 2020-01-21 | Ostendo Technologies, Inc. | Split exit pupil multiple virtual image heads-up display systems and methods |
KR102266064B1 (ko) * | 2014-10-15 | 2021-06-18 | 삼성디스플레이 주식회사 | 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치 |
US10845591B2 (en) | 2016-04-12 | 2020-11-24 | Ostendo Technologies, Inc. | Split exit pupil heads-up display systems and methods |
US10482822B2 (en) * | 2016-09-09 | 2019-11-19 | Apple Inc. | Displays with multiple scanning modes |
CN107068081A (zh) * | 2017-03-01 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种显示方法和显示装置 |
KR102596755B1 (ko) * | 2018-11-14 | 2023-10-31 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 구동방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100228280B1 (ko) * | 1995-12-30 | 1999-11-01 | 윤종용 | 표시 장치, 그 구동 회로 및 구동 방법 |
JPH09325741A (ja) * | 1996-05-31 | 1997-12-16 | Sony Corp | 画像表示システム |
KR100312760B1 (ko) * | 1999-02-24 | 2001-11-03 | 윤종용 | 액정 표시 패널과 액정 표시 장치 및 그의 구동 방법 |
JP3862155B2 (ja) * | 2002-01-29 | 2006-12-27 | シャープ株式会社 | データ線駆動装置および画像表示装置 |
JP2005148418A (ja) * | 2003-11-14 | 2005-06-09 | Toshiba Matsushita Display Technology Co Ltd | 電流出力型半導体回路 |
JP2005189758A (ja) * | 2003-12-26 | 2005-07-14 | Sony Corp | 表示デバイス及び投射型表示装置 |
US8102350B2 (en) * | 2006-03-30 | 2012-01-24 | Lg Display Co., Ltd. | Display device and driving method thereof |
JP5191711B2 (ja) * | 2007-09-05 | 2013-05-08 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
CN101681608A (zh) * | 2007-09-11 | 2010-03-24 | 夏普株式会社 | 显示装置以及其驱动电路及驱动方法 |
JP5306067B2 (ja) * | 2009-06-05 | 2013-10-02 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP2011141360A (ja) * | 2010-01-06 | 2011-07-21 | Canon Inc | 画像表示装置および画像表示装置の制御方法 |
-
2012
- 2012-02-16 JP JP2012031220A patent/JP2013167772A/ja active Pending
-
2013
- 2013-01-30 WO PCT/JP2013/000501 patent/WO2013121720A1/ja active Application Filing
-
2014
- 2014-08-01 US US14/449,922 patent/US20140340297A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016009029A (ja) * | 2014-06-23 | 2016-01-18 | シャープ株式会社 | 表示駆動装置、表示装置、表示駆動方法 |
JP2016080929A (ja) * | 2014-10-20 | 2016-05-16 | 三菱電機株式会社 | アクティブマトリクス表示装置 |
CN113439298A (zh) * | 2019-02-20 | 2021-09-24 | 株式会社日本显示器 | 显示装置 |
CN113439298B (zh) * | 2019-02-20 | 2024-02-20 | 株式会社日本显示器 | 显示装置 |
US11587523B2 (en) | 2020-11-27 | 2023-02-21 | Seiko Epson Corporation | Electro-optical panel controlling driving sequences in demultiplex driving |
Also Published As
Publication number | Publication date |
---|---|
WO2013121720A1 (ja) | 2013-08-22 |
US20140340297A1 (en) | 2014-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013121720A1 (ja) | 液晶表示装置 | |
CN107993629B (zh) | 液晶显示装置的驱动方法 | |
US10332466B2 (en) | Method of driving display panel and display apparatus for performing the same | |
US8907883B2 (en) | Active matrix type liquid crystal display device and drive method thereof | |
US20120113084A1 (en) | Liquid crystal display device and driving method of the same | |
JP4859464B2 (ja) | 液晶表示装置 | |
JP2007011363A (ja) | 液晶表示装置及びその駆動方法 | |
EP2743911B1 (en) | Display driving circuit, display driving method, array substrate and display apparatus | |
WO2007026551A1 (ja) | 表示装置、表示方法、表示モニターおよびテレビジョン受像機 | |
CN102737600A (zh) | 显示装置 | |
JP2002149127A (ja) | 液晶表示装置及びその駆動制御方法 | |
JP4846217B2 (ja) | 液晶表示装置 | |
US8179356B2 (en) | Method for driving liquid crystal display with inserting gray image | |
US11302271B2 (en) | Method for driving display panel, driving device | |
US20060132422A1 (en) | Method of driving liquid crystal display and liquid crystal display | |
US20110043439A1 (en) | Liquid crystal display device, display control device, and liquid crystal display method | |
CN105390104B (zh) | 液晶显示装置、扫描驱动器以及驱动显示方法 | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
US20200105062A1 (en) | Driving method and driving apparatus for ar/vr display device, and display device | |
JP2009116122A (ja) | 表示駆動回路、表示装置及び表示駆動方法 | |
KR101264689B1 (ko) | 액정 표시장치 및 그의 구동방법 | |
WO2014030286A1 (ja) | 液晶表示装置 | |
JP2006119447A (ja) | 表示パネル制御回路 | |
KR100900549B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR20030088647A (ko) | 액정 표시 장치 |