JPH08330301A - 半導体素子のｓｏｇ膜の形成方法 - Google Patents
半導体素子のｓｏｇ膜の形成方法Info
- Publication number
- JPH08330301A JPH08330301A JP8124131A JP12413196A JPH08330301A JP H08330301 A JPH08330301 A JP H08330301A JP 8124131 A JP8124131 A JP 8124131A JP 12413196 A JP12413196 A JP 12413196A JP H08330301 A JPH08330301 A JP H08330301A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sog
- sog film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 239000000969 carrier Substances 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 238000010521 absorption reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910008284 Si—F Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＳＯＧ膜の水分吸収力を低下させ
ることにより、素子の信頼性を向上させるようにした半
導体素子のＳＯＧ膜の形成方法を提供することに目的が
ある。 【解決手段】 ＳＯＧ膜を形成した後、プラズマイオン
を利用した後処理工程を実施する。
ることにより、素子の信頼性を向上させるようにした半
導体素子のＳＯＧ膜の形成方法を提供することに目的が
ある。 【解決手段】 ＳＯＧ膜を形成した後、プラズマイオン
を利用した後処理工程を実施する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子のＳＯ
Ｇ(Spin-On-Glass) 膜の形成方法に関するものであり、
ＳＯＧを塗布した後プラズマイオン(plasma ion)を利用
した後処理工程を実施し、膜自体の水分吸収力を低下さ
せることにより、素子の信頼性を高めるようにした半導
体素子のＳＯＧ膜の形成方法に関するものである。
Ｇ(Spin-On-Glass) 膜の形成方法に関するものであり、
ＳＯＧを塗布した後プラズマイオン(plasma ion)を利用
した後処理工程を実施し、膜自体の水分吸収力を低下さ
せることにより、素子の信頼性を高めるようにした半導
体素子のＳＯＧ膜の形成方法に関するものである。
【０００２】
【従来の技術】一般的に、ＳＯＧは粘度が大きいため、
塗布後平坦度が優秀であり亀裂(crack) に対する耐久性
が大きいという長所がある。ＳＯＧは主に回転(spin)塗
布方法により塗布され、塗布後に硬化工程を経ると固体
化されるので、絶縁膜としての役割をすることもある。
このような理由で、半導体素子の製造工程ではＳＯＧ膜
を比較的段差が多い金属層間の絶縁及び平坦化の目的の
ため使用している。
塗布後平坦度が優秀であり亀裂(crack) に対する耐久性
が大きいという長所がある。ＳＯＧは主に回転(spin)塗
布方法により塗布され、塗布後に硬化工程を経ると固体
化されるので、絶縁膜としての役割をすることもある。
このような理由で、半導体素子の製造工程ではＳＯＧ膜
を比較的段差が多い金属層間の絶縁及び平坦化の目的の
ため使用している。
【０００３】
【発明が解決しようとする課題】ところが、ＳＯＧ膜は
膜自体の水分吸収力が強いため、その上部に形成される
金属層又は保護膜の破裂を誘発するか、コンタクトホー
ル内では下部の金属層を酸化して、金属配線自体の抵抗
を増加させることもある。そのようなことで、金属層間
の接触が不良になり断線が誘発され、素子の信頼性が低
下する。
膜自体の水分吸収力が強いため、その上部に形成される
金属層又は保護膜の破裂を誘発するか、コンタクトホー
ル内では下部の金属層を酸化して、金属配線自体の抵抗
を増加させることもある。そのようなことで、金属層間
の接触が不良になり断線が誘発され、素子の信頼性が低
下する。
【０００４】素子の動作の際、ＳＯＧ膜は吸収した水分
を放出するので、放出された水分はトランジスターを構
成するゲート酸化膜及びシリコン基板の間、或いはフィ
ールド酸化膜及びシリコン基板の間で未結合されたシリ
コンボードに捕獲され、トランジスターのホットキャリ
ア(hot carrier) の劣化を生じ、フィールド反転(field
inversion) を起こして素子の電気的特性を低下させる
ことになる。
を放出するので、放出された水分はトランジスターを構
成するゲート酸化膜及びシリコン基板の間、或いはフィ
ールド酸化膜及びシリコン基板の間で未結合されたシリ
コンボードに捕獲され、トランジスターのホットキャリ
ア(hot carrier) の劣化を生じ、フィールド反転(field
inversion) を起こして素子の電気的特性を低下させる
ことになる。
【０００５】従って、本発明はＳＯＧを塗布した後、プ
ラズマイオンを利用した後処理工程を実施して、膜自体
の水分吸収力を低下させることにより上記の短所を解消
できる半導体素子のＳＯＧ膜の形成方法を提供すること
にその目的がある。
ラズマイオンを利用した後処理工程を実施して、膜自体
の水分吸収力を低下させることにより上記の短所を解消
できる半導体素子のＳＯＧ膜の形成方法を提供すること
にその目的がある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、金属パターンが形成された第１層間絶縁
膜上に第２層間絶縁膜を形成した後、上部面全体にＳＯ
Ｇを塗布し、所定の温度で硬化してＳＯＧ膜を形成する
段階と、上記段階から、ＮＦ3 ガスを利用して生成した
プラズマイオンで上記ＳＯＧ膜を後処理する段階と、上
記段階から、所定の温度で２次熱処理をする段階とから
成ることを特徴とする。
めの本発明は、金属パターンが形成された第１層間絶縁
膜上に第２層間絶縁膜を形成した後、上部面全体にＳＯ
Ｇを塗布し、所定の温度で硬化してＳＯＧ膜を形成する
段階と、上記段階から、ＮＦ3 ガスを利用して生成した
プラズマイオンで上記ＳＯＧ膜を後処理する段階と、上
記段階から、所定の温度で２次熱処理をする段階とから
成ることを特徴とする。
【０００７】
【発明の実施の形態】以下、添付した図面を参照して本
発明を詳細に説明する。図１（Ａ）乃至図１（Ｄ）は本
発明による半導体素子のＳＯＧ膜の形成方法を説明する
ための素子の断面図である。
発明を詳細に説明する。図１（Ａ）乃至図１（Ｄ）は本
発明による半導体素子のＳＯＧ膜の形成方法を説明する
ための素子の断面図である。
【０００８】図１（Ａ）は、所定の半導体素子製造工程
を経て形成された第１層間絶縁膜１上に、アルミニウム
（Ａｌ）のような導電物を蒸着して金属層２を形成し、
その上部にチタンナイトライド（ＴｉＮ）を蒸着して反
射防止層３を形成した後、所定のマスクを利用した写真
及びエッチング工程で、上記反射防止層３及び金属層２
を順次にパターニングした状態の断面図である。
を経て形成された第１層間絶縁膜１上に、アルミニウム
（Ａｌ）のような導電物を蒸着して金属層２を形成し、
その上部にチタンナイトライド（ＴｉＮ）を蒸着して反
射防止層３を形成した後、所定のマスクを利用した写真
及びエッチング工程で、上記反射防止層３及び金属層２
を順次にパターニングした状態の断面図である。
【０００９】図１（Ｂ）は、上部面全体に第２層間絶縁
膜４を形成した後、平坦化のためＳＯＧを塗布し２００
乃至４００℃の温度で１次熱処理をして硬化したＳＯＧ
膜５を形成した状態の断面図である。
膜４を形成した後、平坦化のためＳＯＧを塗布し２００
乃至４００℃の温度で１次熱処理をして硬化したＳＯＧ
膜５を形成した状態の断面図である。
【００１０】図１（Ｃ）は、ＮＦ3 ガスを利用してプラ
ズマを生成しそのプラズマイオンの被爆(Ion bombardme
nt) により上記ＳＯＧ膜５が後処理される状態の断面図
であり、上記プラズマは、化学蒸気蒸着法(chemical va
por deposition;CVD) 装備又はプラズマ装備において生
成され、上記ＮＦ3 ガスは、０．５乃至５ＳＬＭ程度供
給される。更に、高周波（１３．５６ＭＨZ ）及び低周
波（３００乃至５００ＫＨZ ）電力を同時に印加してイ
オンの被爆による効果を増大させる。
ズマを生成しそのプラズマイオンの被爆(Ion bombardme
nt) により上記ＳＯＧ膜５が後処理される状態の断面図
であり、上記プラズマは、化学蒸気蒸着法(chemical va
por deposition;CVD) 装備又はプラズマ装備において生
成され、上記ＮＦ3 ガスは、０．５乃至５ＳＬＭ程度供
給される。更に、高周波（１３．５６ＭＨZ ）及び低周
波（３００乃至５００ＫＨZ ）電力を同時に印加してイ
オンの被爆による効果を増大させる。
【００１１】上記のようなプラズマ処理により得られる
効果について下記の如く説明する。上記プラズマにより
上記ＮＦ3 ガスは解離及びイオン化されＮ+ 、Ｆ+ 、Ｎ
Ｆｘ + 等のラジカル(radical) が生成され、このラジカ
ルが上記ＳＯＧ膜５に被爆され、このとき上記Ｎ+ 等の
イオンはプラズマにより損傷されたＳＯＧ膜内の未結合
アーム(dangling bond) の水分吸着の位置を減少させ、
表面にＳｉ−Ｎボンドを生成し、上記ＳＯＧ膜５表面に
酸化窒化膜(oxynitride)のような形態に作られるため上
記ＳＯＧ膜の水分吸収力が減少される。
効果について下記の如く説明する。上記プラズマにより
上記ＮＦ3 ガスは解離及びイオン化されＮ+ 、Ｆ+ 、Ｎ
Ｆｘ + 等のラジカル(radical) が生成され、このラジカ
ルが上記ＳＯＧ膜５に被爆され、このとき上記Ｎ+ 等の
イオンはプラズマにより損傷されたＳＯＧ膜内の未結合
アーム(dangling bond) の水分吸着の位置を減少させ、
表面にＳｉ−Ｎボンドを生成し、上記ＳＯＧ膜５表面に
酸化窒化膜(oxynitride)のような形態に作られるため上
記ＳＯＧ膜の水分吸収力が減少される。
【００１２】一方、Ｆ+ 又はＮＦｘ+ イオン等は、ＳＯ
Ｇ膜５内で、上記電気陰性度が大きいフッ素（Ｆ）によ
りＳｉ−ＯＨ結合をＳｉ−Ｆ結合に置換してＯＨイオン
を外部に放出する。置換されたＳｉ−Ｆ結合はＳｉ−Ｏ
の結合力を強化して大気中の水分（Ｈ2 Ｏ）の浸透にも
破壊されないようにするので、上記ＳＯＧ膜の水分吸収
力が効果的に減少する。
Ｇ膜５内で、上記電気陰性度が大きいフッ素（Ｆ）によ
りＳｉ−ＯＨ結合をＳｉ−Ｆ結合に置換してＯＨイオン
を外部に放出する。置換されたＳｉ−Ｆ結合はＳｉ−Ｏ
の結合力を強化して大気中の水分（Ｈ2 Ｏ）の浸透にも
破壊されないようにするので、上記ＳＯＧ膜の水分吸収
力が効果的に減少する。
【００１３】図１（Ｄ）は、プラズマ処理されたＳＯＧ
膜５を４００乃至４５０℃の温度で２次熱処理する状態
の断面図である。プラズマ処理されたＳＯＧ膜５内に残
留した未結合状態のフッ素（Ｆ）イオンのみならず不完
全な結合状態のＯＨ、Ｈ2 Ｏ、ＣＨｘ、Ｆｘ等は熱処理
中に外部に放出される。
膜５を４００乃至４５０℃の温度で２次熱処理する状態
の断面図である。プラズマ処理されたＳＯＧ膜５内に残
留した未結合状態のフッ素（Ｆ）イオンのみならず不完
全な結合状態のＯＨ、Ｈ2 Ｏ、ＣＨｘ、Ｆｘ等は熱処理
中に外部に放出される。
【００１４】
【発明の効果】上述した如く、本発明によると、ＳＯＧ
を塗布した後プラズマイオンを利用した後処理工程を実
施して、膜自体の水分吸収力を低下させることにより素
子の信頼性を向上させることができる卓越した効果があ
る。
を塗布した後プラズマイオンを利用した後処理工程を実
施して、膜自体の水分吸収力を低下させることにより素
子の信頼性を向上させることができる卓越した効果があ
る。
【図１】（Ａ）乃至（Ｄ）は、本発明による半導体素子
のＳＯＧ膜の形成方法を説明するための断面図である。
のＳＯＧ膜の形成方法を説明するための断面図である。
１…第１層間絶縁膜 ２…金属層 ３…反射防止層 ４…第２層間絶縁膜 ５…ＳＯＧ膜
Claims (6)
- 【請求項１】 半導体素子のＳＯＧ膜の形成方法におい
て、 金属パターンが形成された第１層間絶縁膜上に、第２層
間絶縁膜を形成した後上部面全体にＳＯＧを塗布し、１
次熱処理により硬化してＳＯＧ膜を形成する段階と、 上記段階から、プラズマイオンで上記ＳＯＧ膜を後処理
する段階と、 上記段階から、２次熱処理をする段階から成ることを特
徴とする半導体素子のＳＯＧ膜の形成方法。 - 【請求項２】 請求項１において、 上記１次熱処理硬化工程は、２００乃至４００℃の温度
で実施されることを特徴とする半導体素子のＳＯＧ膜の
形成方法。 - 【請求項３】 請求項１において、 上記プラズマイオンは、ＮＦ3 ガスを利用して生成され
ることを特徴とする半導体素子のＳＯＧ膜の形成方法。 - 【請求項４】 請求項１において、 上記プラズマは、高周波及び低周波電力が同時に印加さ
れるプラズマ装備内で生成されることを特徴とする半導
体素子のＳＯＧ膜の形成方法。 - 【請求項５】 請求項１又は請求項３において、 上記ＮＦ3 ガスは、０．５乃至５ＳＬＭの量で供給され
ることを特徴とする半導体素子のＳＯＧ膜の形成方法。 - 【請求項６】 請求項１において、 上記２次熱処理工程は、４００乃至４５０℃の温度で実
施されることを特徴とする半導体素子のＳＯＧ膜の形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012711A KR0172539B1 (ko) | 1995-05-22 | 1995-05-22 | 반도체 소자의 에스.오.지막 형성방법 |
| KR95-12711 | 1995-05-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330301A true JPH08330301A (ja) | 1996-12-13 |
Family
ID=19415020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8124131A Pending JPH08330301A (ja) | 1995-05-22 | 1996-05-20 | 半導体素子のｓｏｇ膜の形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH08330301A (ja) |
| KR (1) | KR0172539B1 (ja) |
| CN (1) | CN1076869C (ja) |
| DE (1) | DE19620677B4 (ja) |
| GB (1) | GB2301224B (ja) |
| TW (1) | TW299467B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970052338A (ko) * | 1995-12-23 | 1997-07-29 | 김주용 | 반도체 소자의 제조방법 |
| GB2322734A (en) * | 1997-02-27 | 1998-09-02 | Nec Corp | Semiconductor device and a method of manufacturing the same |
| KR100458081B1 (ko) * | 1997-06-26 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체장치의비아홀형성방법 |
| KR100459686B1 (ko) * | 1997-06-27 | 2005-01-17 | 삼성전자주식회사 | 반도체장치의콘택홀형성방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237030A (ja) * | 1989-03-09 | 1990-09-19 | Catalysts & Chem Ind Co Ltd | 半導体集積回路の製造方法 |
| JPH0778816A (ja) * | 1993-06-30 | 1995-03-20 | Kawasaki Steel Corp | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270267A (en) * | 1989-05-31 | 1993-12-14 | Mitel Corporation | Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate |
| JPH04158519A (ja) * | 1990-10-22 | 1992-06-01 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2913918B2 (ja) * | 1991-08-26 | 1999-06-28 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-05-22 KR KR1019950012711A patent/KR0172539B1/ko not_active IP Right Cessation
-
1996
- 1996-05-04 TW TW085105671A patent/TW299467B/zh active
- 1996-05-15 GB GB9610103A patent/GB2301224B/en not_active Expired - Fee Related
- 1996-05-20 JP JP8124131A patent/JPH08330301A/ja active Pending
- 1996-05-22 CN CN96110029A patent/CN1076869C/zh not_active Expired - Fee Related
- 1996-05-22 DE DE19620677A patent/DE19620677B4/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237030A (ja) * | 1989-03-09 | 1990-09-19 | Catalysts & Chem Ind Co Ltd | 半導体集積回路の製造方法 |
| JPH0778816A (ja) * | 1993-06-30 | 1995-03-20 | Kawasaki Steel Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9610103D0 (en) | 1996-07-24 |
| CN1140898A (zh) | 1997-01-22 |
| GB2301224B (en) | 1999-07-14 |
| TW299467B (ja) | 1997-03-01 |
| KR960043018A (ko) | 1996-12-21 |
| DE19620677B4 (de) | 2007-06-14 |
| CN1076869C (zh) | 2001-12-26 |
| DE19620677A1 (de) | 1996-11-28 |
| GB2301224A (en) | 1996-11-27 |
| KR0172539B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183166B2 (en) | Dielectric layer structure and manufacturing method thereof | |
| US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
| US5643407A (en) | Solving the poison via problem by adding N2 plasma treatment after via etching | |
| US5861345A (en) | In-situ pre-PECVD oxide deposition process for treating SOG | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| US6432843B1 (en) | Methods of manufacturing integrated circuit devices in which a spin on glass insulation layer is dissolved so as to recess the spin on glass insulation layer from the upper surface of a pattern | |
| JPH09186155A (ja) | 半導体素子の製造方法 | |
| US5821162A (en) | Method of forming multi-layer wiring utilizing SOG | |
| JPH08330301A (ja) | 半導体素子のｓｏｇ膜の形成方法 | |
| JP4032447B2 (ja) | 半導体装置の製造方法 | |
| KR100468688B1 (ko) | 스핀온글래스층을이용한층간절연층형성방법 | |
| JP2005294640A (ja) | 半導体装置の製造方法 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| KR100476371B1 (ko) | 금속층간의평탄화절연막형성방법 | |
| KR20030050694A (ko) | 반도체소자의 제조방법 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| KR0172529B1 (ko) | 반도체 소자의 에스.오.지막 형성방법 | |
| KR100247480B1 (ko) | 반도체 소자의 금속층간 절연막 형성방법 | |
| JPH08111458A (ja) | 半導体装置およびその製造方法 | |
| JPH08162449A (ja) | 絶縁膜の形成方法 | |
| KR19980030940A (ko) | 반도체소자의 금속층간절연막 형성방법 | |
| KR100898588B1 (ko) | 반도체 소자의 갭필 방법 | |
| JPH09199495A (ja) | 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法 | |
| KR100230365B1 (ko) | 반도체 장치의 층간 절연막 형성 방법 | |
| TWI234230B (en) | Manufacturing method of via |