JPH09199495A - 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法 - Google Patents
半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法Info
- Publication number
- JPH09199495A JPH09199495A JP8359858A JP35985896A JPH09199495A JP H09199495 A JPH09199495 A JP H09199495A JP 8359858 A JP8359858 A JP 8359858A JP 35985896 A JP35985896 A JP 35985896A JP H09199495 A JPH09199495 A JP H09199495A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- plasma
- forming
- sog film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】半導体素子の電気的特性を向上させることがで
きるエス・オー・ジー膜形成方法を提供することに目的
がある。 【構成】本発明は水分の浸透による素子の電気的特性低
下を防止するためＳＯＧ膜を形成したあとプラズマを利
用して上記ＳＯＧ膜を表面処理する。
きるエス・オー・ジー膜形成方法を提供することに目的
がある。 【構成】本発明は水分の浸透による素子の電気的特性低
下を防止するためＳＯＧ膜を形成したあとプラズマを利
用して上記ＳＯＧ膜を表面処理する。
Description
【０００１】本発明は半導体素子のエス・オー・ジー膜
形成方法に関し、特にエス・オー・ジー（以下、ＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）と称する）膜を形成し
たあとプラズマ（Ｐｌａｓｍａ）を利用して表面処理す
ることにより素子の信頼性を向上することができるよう
にした半導体素子のＳＯＧ膜形成方法に関することであ
る。
形成方法に関し、特にエス・オー・ジー（以下、ＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）と称する）膜を形成し
たあとプラズマ（Ｐｌａｓｍａ）を利用して表面処理す
ることにより素子の信頼性を向上することができるよう
にした半導体素子のＳＯＧ膜形成方法に関することであ
る。
【０００２】一般的にＳＯＧは粘度が大きいため塗布後
の平坦度が優秀であり亀裂（ｃｒａｃｋ）に対する耐性
が大きいという長所がある。更にＳＯＧは主に回転（ｓ
ｐｉｎ）塗布方法により塗布され、塗布後に硬化（ｂａ
ｋｅ）及び焼成（ｃｕｒｉｎｇ）工程を経ながら固体化
（高分子化）されるため絶縁膜としての役割もする。
の平坦度が優秀であり亀裂（ｃｒａｃｋ）に対する耐性
が大きいという長所がある。更にＳＯＧは主に回転（ｓ
ｐｉｎ）塗布方法により塗布され、塗布後に硬化（ｂａ
ｋｅ）及び焼成（ｃｕｒｉｎｇ）工程を経ながら固体化
（高分子化）されるため絶縁膜としての役割もする。
【０００３】そこで半導体素子の製造工程では上記ＳＯ
Ｇ膜を比較的段差が大きい金属層間の絶縁及び平坦化を
目的に使用される。ところが上記焼成工程を経たあとも
上記ＳＯＧ膜内には揮発性物質が残留されるためその構
造が緻密に形成されることなく膜自体の水分吸収及び放
出が発生する。
Ｇ膜を比較的段差が大きい金属層間の絶縁及び平坦化を
目的に使用される。ところが上記焼成工程を経たあとも
上記ＳＯＧ膜内には揮発性物質が残留されるためその構
造が緻密に形成されることなく膜自体の水分吸収及び放
出が発生する。
【０００４】したがって上記ＳＯＧ膜上部に形成される
金属層又は絶縁膜の破れを誘発するか、あるいはコンタ
クトホール内では下部の金属層を酸化させて金属配線の
自体抵抗を増加させることもある。それゆえに金属層間
の接続が不良になり断線が誘発されひいては素子の信頼
性が低下される。
金属層又は絶縁膜の破れを誘発するか、あるいはコンタ
クトホール内では下部の金属層を酸化させて金属配線の
自体抵抗を増加させることもある。それゆえに金属層間
の接続が不良になり断線が誘発されひいては素子の信頼
性が低下される。
【０００５】素子の動作時上記ＳＯＧ膜は吸収した水分
を放出するが、放出された水分はトランジスターを構成
するゲート酸化膜とシリコン基板又はフィールド酸化膜
とシリコン基板の間の未結合されたシリコンボンド（ｂ
ｏｎｄ）に捕獲されホットキャリアー（ｈｏｔ ｃａｒ
ｒｉｅｒ）が発生されることもある。このホットキャリ
アーによりフィールド反転（ｆｉｅｌｄ ｉｎｖｅｒｓ
ｉｏｎ）をおこして電気的特性を低下させる。
を放出するが、放出された水分はトランジスターを構成
するゲート酸化膜とシリコン基板又はフィールド酸化膜
とシリコン基板の間の未結合されたシリコンボンド（ｂ
ｏｎｄ）に捕獲されホットキャリアー（ｈｏｔ ｃａｒ
ｒｉｅｒ）が発生されることもある。このホットキャリ
アーによりフィールド反転（ｆｉｅｌｄ ｉｎｖｅｒｓ
ｉｏｎ）をおこして電気的特性を低下させる。
【０００６】一方コンタクトホールを形成するためのエ
ッチングエ程時コンタクトホール側壁の露出されたＳＯ
Ｇ膜は感光膜を除去するため使用する酸素プラズマによ
り収縮されるため上記コンタクトホール側壁の弓形（ｂ
ｏｗｉｎｇ）現象が誘発され金属の層覆い（ｓｔｅｐ
ｃｏｖｅｒａｇｅ）が悪化し、酷い場合は金属層の短絡
が誘発される。
ッチングエ程時コンタクトホール側壁の露出されたＳＯ
Ｇ膜は感光膜を除去するため使用する酸素プラズマによ
り収縮されるため上記コンタクトホール側壁の弓形（ｂ
ｏｗｉｎｇ）現象が誘発され金属の層覆い（ｓｔｅｐ
ｃｏｖｅｒａｇｅ）が悪化し、酷い場合は金属層の短絡
が誘発される。
【０００７】したがって本発明はＳＯＧ膜を形成したあ
とプラズマを利用して上記ＳＯＧ膜を表面処理すること
により上記の短所を解消することができる半導体素子の
エス・オー・ジー膜形成方法を提供することにその目的
がある。
とプラズマを利用して上記ＳＯＧ膜を表面処理すること
により上記の短所を解消することができる半導体素子の
エス・オー・ジー膜形成方法を提供することにその目的
がある。
【０００８】上記の目的を達成するための本発明は半導
体素子製造工程を経て段差が深化したシリコン基板上に
層間絶縁膜を形成したあと表面を平坦化するため全体上
部面にＳＯＧ膜を塗布する段階と、上記段階から上記Ｓ
ＯＧ膜を硬化及び焼成させる段階と、上記段階から上記
ＳＯＧ膜の構造が緻密化されるようにプラズマを利用し
て上記ＳＯＧ膜を表面処理する段階でなることを特徴と
する。
体素子製造工程を経て段差が深化したシリコン基板上に
層間絶縁膜を形成したあと表面を平坦化するため全体上
部面にＳＯＧ膜を塗布する段階と、上記段階から上記Ｓ
ＯＧ膜を硬化及び焼成させる段階と、上記段階から上記
ＳＯＧ膜の構造が緻密化されるようにプラズマを利用し
て上記ＳＯＧ膜を表面処理する段階でなることを特徴と
する。
【０００９】以下に、添付した図面を参照して本発明を
詳細に説明する。第１Ａ乃至第１Ｃ図は本発明による半
導体素子のＳＯＧ膜形成方法を説明するための素子の断
面図である。第１Ａ図に図示された如く所定の半導体素
子製造工程を経て絶縁膜（２）が形成されたシリコン基
板（１）上にアルミニウム（Ａｌ）のような導電物が蒸
着される。パターニング工程により下部金属配線（３）
が形成されたあと全体上部面に第１金属層間絶縁膜
（４）が形成される。更に、第１金属層間絶縁膜（４）
上にＳＯＧ膜（５）が塗布されたあと硬化及び焼成工程
が実施される。
詳細に説明する。第１Ａ乃至第１Ｃ図は本発明による半
導体素子のＳＯＧ膜形成方法を説明するための素子の断
面図である。第１Ａ図に図示された如く所定の半導体素
子製造工程を経て絶縁膜（２）が形成されたシリコン基
板（１）上にアルミニウム（Ａｌ）のような導電物が蒸
着される。パターニング工程により下部金属配線（３）
が形成されたあと全体上部面に第１金属層間絶縁膜
（４）が形成される。更に、第１金属層間絶縁膜（４）
上にＳＯＧ膜（５）が塗布されたあと硬化及び焼成工程
が実施される。
【００１０】第１Ｂ図は低圧化学気象蒸着反応炉内で
０．１乃至１０Ｓｌｍのアンモニア（ＮＨ３）と０．１
乃至５Ｓｌｍの窒素（Ｎ２）が混合されたガス又はアル
ゴン（Ａｒ）、酸化窒素（Ｎ２０）等のようなガスを利
用して発生されたプラズマを利用して上記ＳＯＧ膜
（５）を表面処理した状態の断面図であり、このとき上
記表面処理により上記ＳＯＧ膜（５）が局部的に加熱さ
れるため水分結合（−ＯＨ）が切れて外部に放出され
る。
０．１乃至１０Ｓｌｍのアンモニア（ＮＨ３）と０．１
乃至５Ｓｌｍの窒素（Ｎ２）が混合されたガス又はアル
ゴン（Ａｒ）、酸化窒素（Ｎ２０）等のようなガスを利
用して発生されたプラズマを利用して上記ＳＯＧ膜
（５）を表面処理した状態の断面図であり、このとき上
記表面処理により上記ＳＯＧ膜（５）が局部的に加熱さ
れるため水分結合（−ＯＨ）が切れて外部に放出され
る。
【００１１】上記の切れた結合は珪素及び酸素と高分子
結合することによりそれ以上の水分放出或いは水分再結
合が防止される。したがって上記ＳＯＧ膜（５）の構造
が焼成後再び厚さが２乃至２．５％減少されて膜の構造
が緻密になる。
結合することによりそれ以上の水分放出或いは水分再結
合が防止される。したがって上記ＳＯＧ膜（５）の構造
が焼成後再び厚さが２乃至２．５％減少されて膜の構造
が緻密になる。
【００１２】上記プラズマを発生する過程で低周波及び
高周波電力を同時に印加して上記プラズマの衝突効果を
増大させることができる。一方、上記低周波及び高周波
電力は各々０．１乃至１．０ＫＷ及び０．１乃至２．５
ＫＷで印加されるようにする。
高周波電力を同時に印加して上記プラズマの衝突効果を
増大させることができる。一方、上記低周波及び高周波
電力は各々０．１乃至１．０ＫＷ及び０．１乃至２．５
ＫＷで印加されるようにする。
【００１３】第１Ｃ図は上記プラズマを利用した表面処
理後インシチュー（Ｉｎ−Ｓｉｔｕ）で上記ＳＯＧ膜
（５）上に第２金属層間絶縁膜（６）を形成する状態の
断面図である。
理後インシチュー（Ｉｎ−Ｓｉｔｕ）で上記ＳＯＧ膜
（５）上に第２金属層間絶縁膜（６）を形成する状態の
断面図である。
【００１４】上述した如く本発明によるとＳＯＧ膜を形
成したあとプラズマを利用して上記ＳＯＧ膜を表面処理
することにより膜の構造が緻密化され水分吸収力が低下
する。したがって後続工程を容易に実施することがで
き、水分の吸収及び放出により発生する半導体素子の電
気的特性低下を防止して素子の信頼性を向上することが
できる卓越した効果がある。
成したあとプラズマを利用して上記ＳＯＧ膜を表面処理
することにより膜の構造が緻密化され水分吸収力が低下
する。したがって後続工程を容易に実施することがで
き、水分の吸収及び放出により発生する半導体素子の電
気的特性低下を防止して素子の信頼性を向上することが
できる卓越した効果がある。
【図１Ａ】乃至
【図１Ｃ】は本発明による半導体素子のＳＯＧ膜形成方
法を説明するための半導体素子の断面図。
法を説明するための半導体素子の断面図。
１：シリコン基板 ２：絶縁膜 ３：下部金属配線 ４及び６：第１及び第２金属層間絶縁膜 ５：ＳＯＧ膜
Claims (6)
- 【請求項１】半導体素子のエス・オー・ジー膜形成方法
において、 半導体素子の製造工程を経て段差が深化されたシリコン
基板上に層間絶縁膜を形成したあと表面を平坦化させる
ため全体上部面にエス・オー・ジー膜を塗布する段階
と、 上記段階から上記エス・オー・ジー膜を硬化及び焼成さ
せる段階と、 上記段階から上記エス・オー・ジー膜の構造が緻密化す
るようにプラズマを利用して上記エス・オー・ジー膜を
表面処理する段階でなることを特徴とする半導体素子の
エス・オー・ジー膜形成方法。 - 【請求項２】第１項において、 上記表面処理は低圧化学気象蒸着反応炉内で実施される
ことを特徴とする半導体素子のエス・オー・ジー膜形成
方法。 - 【請求項３】第１項において、 上記プラズマはアンモニア（ＮＨ３）及び窒素（Ｎ２）
が各々０．１乃至１０Ｓｌｍ及び０．１乃至５Ｓｌｍで
混合されたガスにより発生されたことを特徴とする半導
体素子のエス・オー・ジー膜形成方法。 - 【請求項４】第１項において、 上記プラズマはアルゴン（Ａｒ）ガスにより発生された
ことを特徴とする半導体素子のエス・オー・ジー膜形成
方法。 - 【請求項５】第１項において、 上記プラズマは酸化窒素（Ｎ２０）ガスにより発生され
たことを特徴とする半導体素子のエス・オー・ジー膜形
成方法。 - 【請求項６】第１項において、 上記表面処理時に上記プラズマの衝突効果を増大させる
ため低周波及び高周波電力が各々０．１乃至１．０ＫＷ
及び０．１乃至２．５ＫＷで印加されるようにすること
を特徴とする半導体素子のエス・オー・ジー膜形成方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-65647 | 1995-12-29 | ||
| KR19950065647 | 1995-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199495A true JPH09199495A (ja) | 1997-07-31 |
Family
ID=19447119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8359858A Pending JPH09199495A (ja) | 1995-12-29 | 1996-12-27 | 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199495A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911686B1 (en) | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
| JP2007214600A (ja) * | 2007-05-24 | 2007-08-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7858418B2 (en) | 2006-10-18 | 2010-12-28 | Sony Corporation | Light emitting device and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04343431A (ja) * | 1991-05-21 | 1992-11-30 | Nec Corp | 半導体装置の製造方法 |
| JPH05315268A (ja) * | 1992-05-13 | 1993-11-26 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
| JPH0722397A (ja) * | 1993-06-23 | 1995-01-24 | Sony Corp | プラズマ処理装置とこれを用いたプラズマ処理方法 |
| JPH0766179A (ja) * | 1993-08-27 | 1995-03-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH08213383A (ja) * | 1995-02-08 | 1996-08-20 | Nec Corp | スピンオングラス膜の形成方法 |
-
1996
- 1996-12-27 JP JP8359858A patent/JPH09199495A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04343431A (ja) * | 1991-05-21 | 1992-11-30 | Nec Corp | 半導体装置の製造方法 |
| JPH05315268A (ja) * | 1992-05-13 | 1993-11-26 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
| JPH0722397A (ja) * | 1993-06-23 | 1995-01-24 | Sony Corp | プラズマ処理装置とこれを用いたプラズマ処理方法 |
| JPH0766179A (ja) * | 1993-08-27 | 1995-03-10 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH08213383A (ja) * | 1995-02-08 | 1996-08-20 | Nec Corp | スピンオングラス膜の形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911686B1 (en) | 1999-06-17 | 2005-06-28 | Fujitsu Limited | Semiconductor memory device having planarized upper surface and a SiON moisture barrier |
| US7074625B2 (en) | 1999-06-17 | 2006-07-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US7858418B2 (en) | 2006-10-18 | 2010-12-28 | Sony Corporation | Light emitting device and method of manufacturing the same |
| JP2007214600A (ja) * | 2007-05-24 | 2007-08-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4567026B2 (ja) * | 2007-05-24 | 2010-10-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071107B2 (en) | Method for manufacturing a semiconductor device | |
| US5750403A (en) | Method of forming multi-layer wiring utilizing hydrogen silsesquioxane resin | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| US6093635A (en) | High integrity borderless vias with HSQ gap filled patterned conductive layers | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JPH09199495A (ja) | 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法 | |
| JP4257252B2 (ja) | 半導体装置の製造方法 | |
| JPH09237833A (ja) | 半導体装置の製造方法 | |
| JPH09205086A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH08181214A (ja) | 半導体装置 | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| KR0165758B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| KR100253337B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPS62274082A (ja) | ドライエツチング方法 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| KR100325597B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JP2002026004A (ja) | 半導体素子の絶縁膜形成方法 |