JPH02237030A - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JPH02237030A
JPH02237030A JP1056730A JP5673089A JPH02237030A JP H02237030 A JPH02237030 A JP H02237030A JP 1056730 A JP1056730 A JP 1056730A JP 5673089 A JP5673089 A JP 5673089A JP H02237030 A JPH02237030 A JP H02237030A
Authority
JP
Japan
Prior art keywords
film
sog
coated film
coating
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1056730A
Other languages
English (en)
Other versions
JP2823878B2 (ja
Inventor
Michio Komatsu
通郎 小松
Akira Nakajima
昭 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JGC Catalysts and Chemicals Ltd
Original Assignee
Catalysts and Chemicals Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Catalysts and Chemicals Industries Co Ltd filed Critical Catalysts and Chemicals Industries Co Ltd
Priority to JP1056730A priority Critical patent/JP2823878B2/ja
Publication of JPH02237030A publication Critical patent/JPH02237030A/ja
Application granted granted Critical
Publication of JP2823878B2 publication Critical patent/JP2823878B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、半導体集積回路の製造方法に関し、さらに詳
しくは、半導体素子の電極上に設ける絶縁膜、特に多層
配線の層間絶縁膜に改良が図られた半導体集積回路の製
造方法に関する。
発明の技術的背景ならびにその問題点 半導体集積回路の集積度を高めるため、たとえば第1図
に示すような、多層配線が用いられている。このような
多層配線の製造工程について説明すると、シリコンなど
の基板11上に、絶縁膜としての熱酸化膜12を形成し
た後、アルミニウム膜などからなる第1配線層13を形
成する。次い縁膜14を被着させ、この層間絶縁膜14
上に、この絶縁膜14を平坦化するためのシリカ絶縁膜
15を形成し、このシリカ絶縁膜15上に必要に応じて
さらに第2層間絶縁膜16を彼着させた後、第2配線層
(図示せず)を形成している。
上記のようなシリカ絶縁膜15は、従来、シラノールな
どの有機ケイ素化合物をアルコールに溶解あるいは分散
してなる塗布液を、スピンコーティング法などによるい
わゆるSOG法(Sρ1non Glass法)よって
塗布し、得られた塗膜を加熱して硬化させることによっ
て形成されていた(SOG膜)。
ところで上記のような多層配線を有する半導体集積回路
では、特にスルーホールを開口し、第2配線層を形成す
る際のエッチング時に、配線層中のアルミニウムなどの
配線が酸化されて酸化アルミニウムなどとなり、抵抗値
が増大して導電不良を生じてしまうことがあった。
このような配線層における導電不良は、SOG膜中に再
吸着した水分が含有されており、この水分が配線部を酸
化して絶縁性のAI1203が生成するために生じてい
ると推定される。
本発明者らは、上記のような問題点を解決すべく鋭意検
討したところ、有機ケイ素化合物をアルコールに溶解あ
るいは分散してなる塗布液を用いて形成されるSOG膜
形成用塗膜に特定の処理を加えた後に加熱して硬化させ
れば、得られるSOG膜は空気中の水分の再吸着等によ
る水分をほとんど含まず、したがって配線層中に導電不
良が生じないことを見出して、本発明を完成するに至っ
た。
発明の目的 本発明は、上記のような従来技術に伴う問題点を解決し
ようとするものであって、スルーホールを開口し、第2
配線層を形成する際のエッチング時などに、配線層中の
配線が酸化されて抵抗値が大きくなって導電不良となる
ことがなく、しかも絶縁性に優れたSOG膜を有する多
層配線構造を備えた半導体集積回路の製造方法を提供す
ることを目的としている。
発明の概要 本発明に係る半導体集積回路の製造方法は、配線層が形
成された半導体基板上に、有機ケイ素化合物が含まれた
塗布液を塗布して塗膜を形成し、次いでこの塗膜に、該
塗膜中に含まれる未分解の有機ケイ素化合物を分解する
ための処理を施した後に加熱してSOG膜を形成する工
程を含むことを特徴としている。
本発明によれば、SOG膜がほとんど水分を吸収あるい
は吸着することがなく、スルーホールを開口し、第2配
線層を形成する際のエッチング時に水分による配線の酸
化が防止され、導電不良を生ずることがなく、しかも水
分吸収によるSOG膜の誘電率の低下が防止され、絶縁
性の低下が防止される。したがってSOG膜上に直接第
2配線層を形成することができ、さらに、SOG膜のみ
で層間絶縁層を形成することも可能になる等多層配線構
造を有する半導体集積回路の製造工程を簡素化すること
ができる。
発明の具体的説明 以下本発明に係る半導体集積回路の製造法のうち、特に
多層構造を有する半導体集積回路の製造方法について具
体的に説明する。
本発明では、まず第1図に示すように、シリコンなどの
基板11上に、熱酸化膜などの第1絶縁膜12を形成し
、この第1絶縁膜12上に配線層13を設ける。この配
線層13は、たとえばアルミニウムなどの金属によって
形成されている。
この配線層13上に層間絶縁膜14を彼着させる。層間
絶縁膜14は、具体的には、窒化ケイ素膜、シリカ膜な
どであって、これらはCVD法あるいはプラズマCVD
法などによって形成することができる。
このようにして形成された層間絶縁膜14上にSOG膜
15を形成するが、このSOG膜15は層間絶縁膜14
の表面を平坦にして、この上にさらに第2配線層(図示
せず)を形成するための膜である。
このSOG膜15は、有機ケイ素化合物を含むSOG膜
形成用塗布液を層間絶縁膜14上に塗布することによっ
て形成される。平坦化膜形成用塗布液に含まれる有機ケ
イ素化合物としては、従来平坦化膜形成用塗布液に用い
られている有機ケイ素化合物が特に制限されることなく
用いられる。
このような平坦化膜形成用塗布液としては、たとえばR
SiX(式中nは0〜3の整数であn    4−n り、Rはアルキル基であり、Xはアルコキシ基、ハロゲ
ンまたはイソシアネートである)で表わされる化合物の
1種または2種以上の混合物の部分加水分解物を、アル
コールなどの有機溶剤に溶解あるいは分散してなる塗布
液が用いられる。
この塗布液は、さらに水および酢酸などの酸を少量含ん
でいることが好ましい。
上記のようなSOG膜形成用塗布液を層間絶縁膜l4上
に塗布するには、スピンコート法などを採用することが
できる。
次に上記のようにして層間絶縁膜14上に形成されたS
OG膜形成用塗膜を、必゜要に応じて常温〜200℃で
1〜30分間程度乾燥した後、この塗膜に、該塗膜中に
含まれる未分解の有機ケイ素化合物を分解するための処
理を施す。
塗膜中に含まれる未分解の有機ケイ素化合物を分解する
ために塗膜に施す処理は、具体的には下記のようにして
行なうことができる。
(a)塗膜に紫外線、赤外線、X線、マイクロ波などの
活性線を照射する。具体的には、高圧水銀灯からの紫外
線を1〜30分間程度照射するか、あるいはX線発生装
置からのX線を1〜30分間程度照射する。
(b)塗膜をプラズマを照射する。
(C)塗膜にアルカリ性溶液あるいは酸溶液を接触させ
る。具体的には、塗膜にpH7〜11であるようなアル
カリ性溶液あるいはpH3〜7であるような酸性溶液を
塗布したり、あるいは塗膜を上記のようなアルカリ性溶
液あるいは酸溶液に浸漬する。さらに、これらの溶液に
シリカゾル等のケイ素化合物を添加すると、より一層の
効果が得られる。
(d)塗膜をアルカリ性雰囲気下にさらす。・具体的に
は、塗膜をアンモニアガス雰囲気下にさらす。
また、オゾン雰囲気中にさらすことも効果がある。
(e)塗膜を、有機ケイ素化合物を分解しつるような触
媒たとえばアルカリ金属、TI  AD、Snなどの金
属イオンを含む溶液と接触させる。
このような処理(a)〜(e)は、上記のような乾燥工
程の後に行なってもよく、またこのような処理後に乾燥
工程を行なってもよい。なお上記のような処理(e) 
、(d)および(e)は、塗膜の乾燥工程後に行なうこ
とが、取扱い上好ましい。
上記のようにして塗膜中に含まれる有機ケイ素化合物を
分解するための処理を塗膜に施した後に、塗膜を300
〜450℃程度の温度で加熱焼成すると、塗膜は硬化し
てSOG膜15が形成される。
このように塗膜に、該塗膜中に含まれる未分解の有機ケ
イ素化合物を分解するための処理を施した後に、加熱焼
成すると、未分解の有機ケイ素化合物がほとんど含まれ
ず、Sl−0−Sl−の結合のみからなるSOG膜が得
られる。このSOG膜は、湿気を含んだ大気中にさらさ
れても水分を吸収あるいは吸着することがほとんどなく
、配線層中の配線が酸化されて導電不良を起こすことが
なくなる。またSOG膜は水分を吸収あるいは吸着する
ことがほとんどないため、SOG膜の誘電率が低下する
ことがなく、SOGsの絶縁性が低下することがない。
なおSOG膜の膜厚は、配線層13の設けられていない
部分で500〜20000人程度であることが好ましい
このようにしてSOG膜15を層間絶縁膜14上に形成
した後、このSOG膜15上にさらにCVD法、プラズ
マCVD法などによって第2層間絶縁膜16を被着させ
、次いでスルーホールを開口した後節2配線層(図示せ
ず)を形成してもよいが、このようにして形成されたS
OG膜は水分を含んでいないため、第2図に示すように
、SOG膜15上に直接第2配線層を形成することが可
能である。
また本発明では、第3図に示すように、基板11上に第
1絶縁膜12を介して設けられた配線層13上に、層間
絶縁膜14を介することなく直接上記のようなSOG膜
15を層間絶縁膜として形成してもよい。この場合、第
2層間絶縁膜16は省略することもできる。
以下本発明を実施例によって説明するが、本発明はこれ
ら実施例に限定されるものではない。
実施例 有機ケイ素化合物としてのモノメチルトリメト?シシラ
ンと、このモノメチルトリメトキシシランを810■と
して換算した場合にsI02に対して1重量%の酢酸と
、SIO2の8倍モルの純水を混合し、さらにエタノー
ルを加えてS102として14重量%の有機ケイ素化合
物の部分加水分解縮合物塗布液を調製した。
この塗布液を、3μmのラインアンドスペース?ッチの
Ag配線が施されたシリコンウエハ上にスピンコート法
で塗布し、200℃で30分間乾燥した。乾燥時の膜厚
は5000人であった。
このようにして形成された塗膜に、下記のような有機ケ
イ素化合物を分解するための処理(1)〜(3)をそれ
ぞれ施した後、窒素雰囲気中で300℃で30分間加熱
焼成して、SOG膜を形成した。
さらにこのSOG膜上に、CVD法により厚さ2000
人のSlO■膜を積層して層間絶縁膜を形成した。
この層間絶縁膜に、RIE法によるドライエッチング法
で直径1.4μmのスルホールを設けたのち、上層のA
l配線層をスパッタリング法で形成し、2層Al配線素
子を作成した。
このようにして得られた素子の上下Afi配線間のコン
タクト抵抗と層間絶縁膜の比誘電率を測定した。
結果を表1に示す。
[処理法] (1)紫外線照射処理 高圧水銀灯を1分間照射。
(2)アルカリ溶液処理 pH8のアンモニア水に1時間浸漬。
(3)アルカリガス処理 15重量%のアンモニア水が入れられたデシケー夕中に
25℃で半日間放置。
比較例 実施例において、塗膜に有機ケイ素化合物を分解するた
めの処理を施さなかった以外は、実施例と同様にした。
結果を表1に示す。
表 第  1 図
【図面の簡単な説明】
第1図〜第3図は、本発明に係るSOG膜の製造方法に
よって形成されるSOG膜を含む多層配線構造を有する
半導体集積回路の断面図である。 第  2  図

Claims (1)

    【特許請求の範囲】
  1.  配線層が形成された半導体基板上に、有機ケイ素化合
    物が含まれた塗布液を塗布して塗膜を形成し、次いでこ
    の塗膜に、該塗膜中に含まれる有機ケイ素化合物を分解
    するための処理を施した後に加熱してシリカ絶縁膜を形
    成する工程を含むことを特徴とする半導体集積回路の製
    造方法。
JP1056730A 1989-03-09 1989-03-09 半導体集積回路の製造方法 Expired - Lifetime JP2823878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1056730A JP2823878B2 (ja) 1989-03-09 1989-03-09 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1056730A JP2823878B2 (ja) 1989-03-09 1989-03-09 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH02237030A true JPH02237030A (ja) 1990-09-19
JP2823878B2 JP2823878B2 (ja) 1998-11-11

Family

ID=13035624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1056730A Expired - Lifetime JP2823878B2 (ja) 1989-03-09 1989-03-09 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP2823878B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660409A1 (en) * 1993-12-14 1995-06-28 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Method for fabricating integrated circuits
US5506177A (en) * 1994-02-28 1996-04-09 Nec Corporation Fabrication process for multilevel interconnections in a semiconductor device
JPH08330301A (ja) * 1995-05-22 1996-12-13 Hyundai Electron Ind Co Ltd 半導体素子のsog膜の形成方法
WO2003028097A1 (fr) * 2001-09-25 2003-04-03 Rohm Co., Ltd. Procede de production de dispositif semiconducteur
US7163892B2 (en) 2000-05-02 2007-01-16 Catalysts & Chemicals Industries Co., Ltd. Process for producing integrated circuit, and substrate with integrated circuit
JP2015126020A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 絶縁領域の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289939A (ja) * 1987-05-22 1988-11-28 Tokyo Ohka Kogyo Co Ltd シリカ系被膜の膜質改善方法
JPS6425543A (en) * 1987-07-22 1989-01-27 Hitachi Ltd Manufacture of film including silicon oxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63289939A (ja) * 1987-05-22 1988-11-28 Tokyo Ohka Kogyo Co Ltd シリカ系被膜の膜質改善方法
JPS6425543A (en) * 1987-07-22 1989-01-27 Hitachi Ltd Manufacture of film including silicon oxide

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522005B1 (en) 1993-12-14 2003-02-18 Hyundai Electronics America Inc. Integrated circuit device comprising low dielectric constant material for reduced cross talk
US6448653B1 (en) 1993-12-14 2002-09-10 Hyundai Electronics America Method for using low dielectric constant material in integrated circuit fabrication
US6504250B1 (en) 1993-12-14 2003-01-07 Hyundai Electronics America Inc. Integrated circuit device with reduced cross talk
US6504249B1 (en) 1993-12-14 2003-01-07 Hyundai Electronics America Inc. Integrated circuit device with reduced cross talk
EP0660409A1 (en) * 1993-12-14 1995-06-28 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Method for fabricating integrated circuits
US6522006B1 (en) 1993-12-14 2003-02-18 Hyundai Electronics America Inc. Low dielectric constant material in integrated circuit
US5506177A (en) * 1994-02-28 1996-04-09 Nec Corporation Fabrication process for multilevel interconnections in a semiconductor device
JPH08330301A (ja) * 1995-05-22 1996-12-13 Hyundai Electron Ind Co Ltd 半導体素子のsog膜の形成方法
US7163892B2 (en) 2000-05-02 2007-01-16 Catalysts & Chemicals Industries Co., Ltd. Process for producing integrated circuit, and substrate with integrated circuit
WO2003028097A1 (fr) * 2001-09-25 2003-04-03 Rohm Co., Ltd. Procede de production de dispositif semiconducteur
US7166545B2 (en) 2001-09-25 2007-01-23 Rohm Co., Ltd. Production method for semiconductor device
CN100343959C (zh) * 2001-09-25 2007-10-17 罗姆股份有限公司 半导体装置的制造方法
JP2015126020A (ja) * 2013-12-25 2015-07-06 東京エレクトロン株式会社 絶縁領域の形成方法

Also Published As

Publication number Publication date
JP2823878B2 (ja) 1998-11-11

Similar Documents

Publication Publication Date Title
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
JPH0345895B2 (ja)
Chang et al. Eliminating dielectric degradation of low-k organosilicate glass by trimethylchlorosilane treatment
JPH02237030A (ja) 半導体集積回路の製造方法
TW442546B (en) Method for producing low dielectric coatings from hydrogen silsequioxane resin
JP3149739B2 (ja) 多層配線形成法
JP2904110B2 (ja) 半導体装置の製造方法
JP3618150B2 (ja) 半導体装置及びその製造方法
JPH01150342A (ja) 多層配線構造体及びその製造方法
JPS62166529A (ja) 薄膜の形成方法
JPH11111712A (ja) 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置
JP2000221699A (ja) 膜の処理方法
US6905726B2 (en) Component having at least two mutually adjacent insulating layers and corresponding production method
JP2739788B2 (ja) 半導体装置の絶縁膜処理法
JPH02235334A (ja) 集積回路装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2958926B2 (ja) ケイ素酸化物被膜の形成方法
KR100333367B1 (ko) 반도체소자의제조방법
KR100231849B1 (ko) 스핀-온-글래스막의 열처리 방법
JPS63140539A (ja) 半導体装置の製造方法
JPH03153038A (ja) 半導体装置の製造方法
JPH0376145A (ja) 半導体装置の製造方法
JPH0580416B2 (ja)
JP2002334873A (ja) 半導体装置およびその製造方法
JPH04343431A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11