JPH08255982A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法

Info

Publication number
JPH08255982A
JPH08255982A JP7142001A JP14200195A JPH08255982A JP H08255982 A JPH08255982 A JP H08255982A JP 7142001 A JP7142001 A JP 7142001A JP 14200195 A JP14200195 A JP 14200195A JP H08255982 A JPH08255982 A JP H08255982A
Authority
JP
Japan
Prior art keywords
resin
sheet
hole
conductive
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7142001A
Other languages
English (en)
Other versions
JP3311899B2 (ja
Inventor
Koji Kawakita
晃司 川北
Seiichi Nakatani
誠一 中谷
Katsuhide Tsukamoto
勝秀 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14200195A priority Critical patent/JP3311899B2/ja
Priority to US08/585,508 priority patent/US5817404A/en
Priority to EP96100757A priority patent/EP0723388B1/en
Priority to DE69622606T priority patent/DE69622606T2/de
Publication of JPH08255982A publication Critical patent/JPH08255982A/ja
Priority to US09/031,082 priority patent/US5960538A/en
Application granted granted Critical
Publication of JP3311899B2 publication Critical patent/JP3311899B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】インナビアホール接続による電極層間の電気的
接続が可能で、基板の熱膨脹係数が半導体と同様である
とともに、放熱性に優れ、かつ高密度な配線形成が可能
な回路基板を提供する。 【構成】 樹脂含浸繊維シート(1)の両表面にカバーフ
ィルム25を貼り合わせ、次いで前記シート1とカバーフ
ィルム25の厚さ方向にレーザを用いて穴を開け、前記穴
に導電性粒子3と硬化性樹脂を少な くとも含む導電性ペ
ースト23を充填し、次いで前記カバーフィルム25を除去
し、前記シートの両面に銅箔22を存在させて加圧加熱処
理し、前記シート１の樹脂成分と導電性ペースト23の樹
脂成分を硬化させ、しかる後、銅箔22をエッチング処理
して回路パターン(6,26)を形成し、更に前記エッチング
を継続して行って、銅箔22(6)によってその開口部が塞
がれていない貫通孔の開口部に存在する導電性粒子3を
溶解除去し、貫通孔の開口部に硬化樹脂のみからなる絶
縁層4を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂含浸繊維シートを用
いた回路基板に関し、特に、ベアッチップＩＣ実装用の
両面プリント基板および多層プリント基板に関するもの
である。
【０００２】
【従来の技術】近年、電子機器の高性能化、小型化に伴
い、回路基板には高多層、高密度化が求められている。
ＩＣ間や部品間を最短距離で結合できる基板の層間の接
続方式としてインナビアホール接続によって、高密度化
が図れることが知られている。インナビアホール接続で
は、必要な各層間のみの接続が可能であり、さらに基板
最上層にも貫通孔がなく実装性も優れている。我々は、
有機質の不織布に熱硬化性樹脂を含浸させたシート基板
材（以下、単に樹脂含浸繊維シートと呼ぶ。）を用い、
この樹脂含浸繊維シートにレーザー加工により貫通穴を
形成し、この貫通穴に導電性ペーストを充填し、樹脂含
浸繊維シートを加熱加圧することにより、インナビアホ
ール接続構造を形成せしめた回路基板（両面基板，多層
基板）を提案している（特願平０５−７７８４０号）。
【０００３】
【発明が解決しようとする課題】上記の接続樹脂含浸繊
維シートを用い、インナビアホール接続により各層間を
接続してなる回路基板は、上記のような簡単工程で作製
でき、しかも安価であるという利点を有している。ま
た、半導体をチップサイズで実装する基板として使用し
た場合、その平面方向での熱膨脹係数が半導体のそれと
ほぼ同様であるため、半導体を安定に実装できるという
利点も有している。しかしながら、この接続樹脂含浸繊
維シートからなる回路基板は放熱性が悪く、かかる点が
半導体チップの実装基板として使用する場合の問題点に
なっている。また、基板最上層に電極のランドが、基板
最上層における配線（例えば、半導体チップとの電気的
接続をおこなうための配線）を形成する領域を制限して
おり、配線を高密度に形成することができないという問
題点があった。
【０００４】本発明は上記のような問題点を解消するた
めになされたものであり、インナビアホール接続による
電極層間の電気的接続が可能で、基板の平面方向の熱膨
脹係数が半導体と同様であるとともに、放熱性に優れ、
かつ高密度な配線形成が可能な回路基板（両面基板，多
層基板）及びその製造方法を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明にかかる回路基板
は、樹脂含浸繊維シートの第１の領域に、シートの厚さ
方向に貫通する第１の貫通孔，及びこの第１の貫通孔の
全域に充填された導電性粒子を含有する第１の樹脂組成
物からなる導電部が形成され、この導電部により前記シ
ートの厚さ方向の電気的接続がなされている回路基板で
あって、前記樹脂含浸繊維シートの第２の領域に、シー
トの厚さ方向に貫通する第２の貫通孔，この第２の貫通
孔の開口部を除く全域に充填された導電性粒子を含有す
る第２の樹脂組成物，及びこの第２の貫通孔の前記開口
部に形成された絶縁性樹脂層からなる放熱部が形成され
ていることを特徴とする。
【０００６】更に、本発明にかかる回路基板は、樹脂含
浸繊維シートの第１の領域に、シートの厚さ方向に貫通
する第１の貫通孔，及びこの第１の貫通孔の全域に充填
された導電性粒子を含有する第１の樹脂組成物からなる
導電部が形成され、この導電部により前記シートの厚さ
方向の電気的接続がなされている回路基板であって、前
記樹脂含浸繊維シートの第２の領域に、シートの厚さ方
向に貫通する第２の貫通孔，及びこの第２の貫通孔に充
填された絶縁性粒子を含有する絶縁性の第２の樹脂組成
物とからなる放熱部が形成されていることを特徴とす
る。
【０００７】更に、本発明にかかる回路基板は、樹脂含
浸繊維シートの第１の領域に、シートの厚さ方向に貫通
する第１の貫通孔，及びこの第１の貫通孔の全域に充填
された導電性粒子を含有する第１の樹脂組成物からなる
導電部が形成され、この導電部により前記シートの厚さ
方向の電気的接続がなされている回路基板であって、前
記樹脂含浸繊維シートの第２の領域に、シートの厚さ方
向に貫通する第２の貫通孔，この第２の貫通孔の開口部
を除く全域に充填された導電性粒子を含有する第２の樹
脂組成物，及びこの第２の貫通孔の前記開口部に形成さ
れた絶縁性樹脂層からなる第１の放熱部が形成され、前
記樹脂含浸繊維シートの第３の領域に、シートの厚さ方
向に貫通する第３の貫通孔，及びこの第３の貫通孔に充
填された絶縁性粒子を含有する絶縁性の第３の樹脂組成
物からなる第２の放熱部が形成されていることを特徴と
する。
【０００８】また前記構成においては、前記絶縁性樹脂
層および前記樹脂組成物の構成樹脂が硬化樹脂であるこ
とが好ましい。また前記構成においては、前記絶縁性樹
脂層，前記樹脂組成物の構成樹脂，及び樹脂含浸繊維シ
ートの樹脂が共にエポキシ樹脂であることが好ましい。
【０００９】また前記構成においては、前記樹脂含浸繊
維シートの上下面の少なくとも一方にその一部が前記導
電部に接合する金属箔パターンが形成されていることが
好ましい。
【００１０】また前記構成においては、前記導電性粒子
が、金，銀，銅，アルミニウム，パラジウム，ニッケル
及びこれらの合金の粒子から選ばれる少なくとも１つで
あることが好ましい。
【００１１】また前記構成においては、前記絶縁性粒子
がアルミナ粒子，シリカ粒子及びマグネシア粒子から選
ばれる少なくとも１つであることが好ましい。また前記
構成においては、前記樹脂含浸繊維シートが耐熱性合成
繊維の不織布または紙に熱硬化性樹脂を含浸させて得ら
れたものであることが好ましい。
【００１２】また前記構成においては、前記耐熱性合成
繊維が芳香族ポリアミド繊維及びポリイミド繊維から選
ばれる少なくとも１つを用いたものであることが好まし
い。次に、本発明にかかる回路基板の製造方法は、樹脂
含浸繊維シートの両表面にカバーフィルムを貼り合わ
せ、次いでこの両表面にカバーフィルムが貼り合わせら
れた樹脂含浸繊維シートに、該シート及びカバーフィル
ムの厚さ方向に貫通する第１及び第２の貫通孔を開け、
前記第１及び第２の貫通孔に導電性粒子と硬化性樹脂を
少なくとも含む導電性ペーストをそれぞれ充填し、次い
で前記カバーフィルムを除去し、次に前記シートの両面
に金属箔を存在させて、加圧加熱処理し、前記シートの
樹脂成分と前記導電性ペーストの樹脂成分を硬化させ、
しかる後、前記金属箔に、少なくともその前記第２の貫
通孔の開口を塞いでいる部分が除去されるようにエッチ
ングを施して、前記金属箔を所定の回路パターンにパタ
ーニングし、更に前記エッチングを継続して行って、前
記第２の貫通孔の開口部に存在する前記導電性粒子を溶
解除去し、前記第２の貫通孔の開口部に前記硬化樹脂の
みからなる絶縁層を形成することを特徴とする。
【００１３】更に、本発明にかかる回路基板の製造方法
は、樹脂含浸繊維シートの両表面にカバーフィルムを貼
り合わせ、次いでこの両表面にカバーフィルムが貼り合
わせられた樹脂含浸繊維シートに、該シート及びカバー
フィルムの厚さ方向に貫通する第１及び第２の貫通孔を
開け、前記第１の貫通孔に導電性粒子と硬化性樹脂を少
なくとも含む導電性ペーストを、前記第２の貫通孔に絶
縁性粒子と硬化性樹脂を少なくとも含む絶縁性ペースト
をそれぞれ充填し、次いで前記カバーフィルムを除去
し、次に前記シートの両面に金属箔を存在させて、加圧
加熱処理し、前記シートの樹脂成分，前記導電性ペース
トの樹脂成分，及び前記絶縁性ペーストの樹脂成分を硬
化させ、しかる後、前記金属箔に、少なくともその前記
第２の貫通孔の開口を塞いでいる部分が除去されるよう
にエッチングを施して、前記金属箔を所定の回路パター
ンにパターニングすることを特徴とする。
【００１４】更に、本発明にかかる回路基板の製造方法
は、樹脂含浸繊維シートの両表面にカバーフィルムを貼
り合わせ、次いでこの両表面にカバーフィルムが貼り合
わせられた樹脂含浸繊維シートに、該シート及びカバー
フィルムの厚さ方向に貫通する第１〜第３の貫通孔を開
け、前記第１及び第２の貫通孔に導電性粒子と硬化性樹
脂を少なくとも含む導電性ペーストを、前記第３の貫通
孔に絶縁性粒子と硬化性樹脂を少なくとも含む絶縁性ペ
ーストをそれぞれ充填し、次いで前記カバーフィルムを
除去し、次に前記シートの両面に金属箔を存在させて、
加圧加熱処理し、前記シートの樹脂成分，前記導電性ペ
ーストの樹脂成分，及び前記絶縁性ペーストの樹脂成分
を硬化させ、しかる後、前記金属箔に、少なくともその
前記第２及び第３の貫通孔のそれぞれの開口を塞いでい
る部分が除去されるようにエッチングを施して、前記金
属箔を所定の回路パターンにパターニングし、更に前記
エッチングを継続して行うことにより、前記第２の貫通
孔の開口部に存在する前記導電性粒子を溶解除去し、前
記第２の貫通孔の開口部に前記硬化樹脂のみからなる絶
縁層を形成することを特徴とする。
【００１５】
【作用】前記した本発明の回路基板の構成によれば、樹
脂含浸繊維シートの第１の領域に、シートの厚さ方向に
貫通する第１の貫通孔，及びこの第１の貫通孔の全域に
充填された導電性粒子を含有する第１の樹脂組成物から
なる導電部が形成され、この導電部により前記シートの
厚さ方向の電気的接続がなされている回路基板であっ
て、前記樹脂含浸繊維シートの第２の領域に、シートの
厚さ方向に貫通する第２の貫通孔，この第２の貫通孔の
開口部を除く全域に充填された導電性粒子を含有する第
２の樹脂組成物，及びこの第２の貫通孔の前記開口部に
形成された絶縁性樹脂層からなる放熱部が形成されてい
ることにより、前記導電部による放熱だけでなく，前記
放熱部によって放熱がなされ、しかも、電極のランドが
ない前記放熱部周辺の基板領域に配線を配することがで
きる。従って、インナビアホール接続による電極層間の
電気的接続が可能で、基板の平面方向の熱膨脹係数が半
導体と同様であるとともに、放熱性が向上し、かつ高密
度な配線形成を行える回路基板を実現することができ
る。
【００１６】更に前記した本発明の回路基板の構成によ
れば、樹脂含浸繊維シートの第１の領域に、シートの厚
さ方向に貫通する第１の貫通孔，及びこの第１の貫通孔
の全域に充填された導電性粒子を含有する第１の樹脂組
成物からなる導電部が形成され、この導電部により前記
シートの厚さ方向の電気的接続がなされている回路基板
であって、前記樹樹脂含浸繊維シートの厚さ方向に脂含
浸繊維シートの第２の領域に、シートの厚さ方向に貫通
する第２の貫通孔，及びこの第２の貫通孔に充填された
絶縁性粒子を含有する絶縁性の第２の樹脂組成物とから
なる放熱部が形成されていることにより、前記導電部に
よる放熱だけでなく、前記放熱部により放熱がなされ、
しかも、電極のランドがない前記放熱部上に配線を配す
ることができる。従って、インナビアホール接続による
電極層間の電気的接続が可能で、基板の平面方向の熱膨
脹係数が半導体と同様であるとともに、放熱性が向上
し、かつ高密度な配線形成を行える回路基板を実現する
ことができる。
【００１７】更に前記した本発明の回路基板の構成によ
れば、樹脂含浸繊維シートの第１の領域に、シートの厚
さ方向に貫通する第１の貫通孔，及びこの第１の貫通孔
の全域に充填された導電性粒子を含有する第１の樹脂組
成物からなる導電部が形成され、この導電部により前記
シートの厚さ方向の電気的接続がなされている回路基板
であって、前記樹脂含浸繊維シートの第２の領域に、シ
ートの厚さ方向に貫通する第２の貫通孔，この第２の貫
通孔の開口部を除く全域に充填された導電性粒子を含有
する第２の樹脂組成物，及びこの第２の貫通孔の前記開
口部に形成された絶縁性樹脂層からなる第１の放熱部が
形成され、前記樹脂含浸繊維シートの第３の領域に、シ
ートの厚さ方向に貫通する第３の貫通孔，及びこの第３
の貫通孔に充填された絶縁性粒子を含有する絶縁性の第
３の樹脂組成物からなる第２の放熱部が形成されている
ことにより、前記導電部による放熱だけでなく、前記第
１および第２の放熱部により放熱がなされ、しかも、電
極のランドがない前記第１の放熱部周辺の基板領域及び
電極のランドがない前記第２の放熱部上に配線を配する
ことができる。従って、インナビアホール接続による電
極層間の電気的接続が可能で、基板の平面方向の熱膨脹
係数が半導体と同様であるとともに、放熱性が向上し、
かつより一層の高密度な配線形成を行える回路基板を実
現することができる。
【００１８】また前記構成の好ましい例として、前記絶
縁性樹脂層および前記樹脂組成物の構成樹脂が硬化樹脂
であると、耐熱性に優れ、ハンダ及びハンダリフロー処
理などに耐えることができる。
【００１９】また前記構成の好ましい例として、前記絶
縁性樹脂層，前記樹脂組成物の構成樹脂，及び樹脂含浸
繊維シートの樹脂が共にエポキシ樹脂であると、導電部
と繊維シート及び放熱部と繊維シートの接着一体化がで
き好ましい。
【００２０】また前記構成の好ましい例として、前記樹
脂含浸繊維シートの上下面の少なくとも一方にその一部
が前記導電部に接合する金属箔パターンが形成されてい
ると、金属箔パターンを電気回路とする回路基板として
利用できる。
【００２１】また前記構成の好ましい例として、前記導
電性粒子が、金，銀，銅，アルミニウム，パラジウム，
ニッケル及びこれらの合金の粒子から選ばれる少なくと
も１つであると、前記導電部の電気導電性を高く保持で
きる。 また前記構成の好ましい例として、前記絶縁性
粒子がアルミナ粒子，シリカ粒子及びマグネシア粒子か
ら選ばれる少なくとも１つであると、前記放熱部の電気
絶縁性を安定に保持できる。
【００２２】また前記構成の好ましい例として、前記樹
脂含浸繊維シートが耐熱性合成繊維の不織布または紙に
熱硬化性樹脂を含浸させて得られたものであると、薄く
て強度の高い回路基板を実現できる。
【００２３】また前記構成の好ましい例として、前記耐
熱性合成繊維が芳香族ポリアミド繊維及びポリイミド繊
維から選ばれる少なくとも１つを用いたものであると、
加工性に優れ、薄くて強度の高い回路基板を実現でき
る。
【００２４】次に、前記した本発明の回路基板の製造方
法によれば、樹脂含浸繊維シートの両表面にカバーフィ
ルムを貼り合わせ、次いでこの両表面にカバーフィルム
が貼り合わせられた樹脂含浸繊維シートに、該シート及
びカバーフィルムの厚さ方向に貫通する第１及び第２の
貫通孔を開け、前記第１及び第２の貫通孔に導電性粒子
と硬化性樹脂を少なくとも含む導電性ペーストをそれぞ
れ充填し、次いで前記カバーフィルムを除去し、次に前
記シートの両面に金属箔を存在させて、加圧加熱処理
し、前記シートの樹脂成分と前記導電性ペーストの樹脂
成分を硬化させ、しかる後、前記金属箔に、少なくとも
その前記第２の貫通孔の開口を塞いでいる部分が除去さ
れるようにエッチングを施して、前記金属箔を所定の回
路パターンにパターニングし、更に前記エッチングを継
続して行って、前記第２の貫通孔の開口部に存在する前
記導電性粒子を溶解除去し、前記第２の貫通孔の開口部
に前記硬化樹脂のみからなる絶縁層が形成することによ
り、前記の放熱性が向上し、かつ高密度な配線形成を行
える回路基板を効率良く合理的に製造することができ
る。
【００２５】更に、前記した本発明の回路基板の製造方
法によれば、樹脂含浸繊維シートの両表面にカバーフィ
ルムを貼り合わせ、次いでこの両表面にカバーフィルム
が貼り合わせられた樹脂含浸繊維シートに、該シート及
びカバーフィルムの厚さ方向に貫通する第１及び第２の
貫通孔を開け、前記第１の貫通孔に導電性粒子と硬化性
樹脂を少なくとも含む導電性ペーストを、前記第２の貫
通孔に絶縁性粒子と硬化性樹脂を少なくとも含む絶縁性
ペーストをそれぞれ充填し、次いで前記カバーフィルム
を除去し、次に前記シートの両面に金属箔を存在させ
て、加圧加熱処理し、前記シートの樹脂成分，前記導電
性ペーストの樹脂成分，及び前記絶縁性ペーストの樹脂
成分を硬化させ、しかる後、前記金属箔に、少なくとも
その前記第２の貫通孔の開口を塞いでいる部分が除去さ
れるようにエッチングを施して、前記金属箔を所定の回
路パターンにパターニングすることにより、前記の放熱
性が向上し、かつ高密度な配線形成を行える回路基板を
効率良く合理的に製造することができる。
【００２６】更に、前記した本発明の回路基板の製造方
法によれば、樹脂含浸繊維シートの両表面にカバーフィ
ルムを貼り合わせ、次いでこの両表面にカバーフィルム
が貼り合わせられた樹脂含浸繊維シートに、該シート及
びカバーフィルムの厚さ方向に貫通する第１〜第３の貫
通孔を開け、前記第１及び第２の貫通孔に導電性粒子と
硬化性樹脂を少なくとも含む導電性ペーストを、前記第
３の貫通孔に絶縁性粒子と硬化性樹脂を少なくとも含む
絶縁性ペーストをそれぞれ充填し、次いで前記カバーフ
ィルムを除去し、次に前記シートの両面に金属箔を存在
させて、加圧加熱処理し、前記シートの樹脂成分，前記
導電性ペーストの樹脂成分，及び前記絶縁性ペーストの
樹脂成分を硬化させ、しかる後、前記金属箔に、少なく
ともその前記第２及び第３の貫通孔のそれぞれの開口を
塞いでいる部分が除去されるようにエッチングを施し
て、前記金属箔を所定の回路パターンにパターニング
し、更に前記エッチングを継続して行って、前記第２の
貫通孔の開口部に存在する前記導電性粒子を溶解除去
し、前記第２の貫通孔の開口部に前記硬化樹脂のみから
なる絶縁層が形成することにより、前記の放熱性が向上
し、かつより一層高密度な配線形成を行える回路基板を
効率良く合理的に製造することができる。
【００２７】
【実施例】本発明はその第１の態様として、基板の平面
方向の熱膨張係数が半導体とほぼ同じ，例えば芳香族ポ
リアミド（アラミド）繊維にエポキシ樹脂を含浸させた
アラミド−エポキシ基材等の樹脂含浸繊維シートを基板
本体として用い、基板の各層間を高密度形成が可能なイ
ンナビアホールにより接続し、さらに放熱性を向上させ
るためにインナビアホールとほぼ同一構成からなる，基
板の各層間の接続には寄与しない放熱部を形成して、半
導体を直接実装できる樹脂両面基板および多層基板を得
るものである。また、その第２の態様として、基板の平
面方向の熱膨張係数が半導体とほぼ同じ，例えば芳香族
ポリアミド（アラミド）繊維にエポキシ樹脂を含浸させ
たアラミド−エポキシ基材等の樹脂含浸繊維シートを基
板本体として用い、基板の各層間を高密度形成が可能な
インナビアホールにより接続し、さらに放熱性を向上さ
せるためにインナビアホールにおける導電性粒子を絶縁
性粒子で置き換えた構成からなる放熱部を形成して、半
導体を直接実装できる樹脂両面基板および多層基板を得
るものである。また、その第３の態様として、前記第１
の態様及び第２の態様の両方を構成を用いるものであ
る。
【００２８】以下、本発明の一実施例によるベアチップ
実装用の両面プリント基板（以下、単に両面基板と呼
ぶ。）および多層プリント基板（以下、単に多層基板と
呼ぶ。）を図面に基づき説明する。
【００２９】図１は、本発明の一実施例によるベアチッ
プ実装用両面基板の構成を示す断面図である。このベア
チップ実装用両面基板１０は、樹脂含浸繊維シート１
に、当該シート１の第１の領域に貫通孔を形成し，この
貫通孔に硬化樹脂に導電性粒子３を分散含有させた導電
性の樹脂組成物を充填してなる導電部２と、当該シート
１の第２の領域に貫通孔を形成し，この貫通孔の内層に
前記導電性の樹脂組成物を充填し、表層部分（開口部）
に電気絶縁層４を形成してなる放熱部５とを設け、導電
部２とその表面に設けた銅箔６とでインナビアホールを
構成して基板の表裏面の電極層間を電気的に接続したも
のである。前記導電性の樹脂組成物としては、例えば銅
粉，エポキシ樹脂，及びエポキシ樹脂の硬化剤を混合し
てなる導電性ペーストを挙げることができる。この樹脂
含浸繊維シート１を基板本体として用いたベアチップ実
装用両面基板１０では、熱膨脹係数が半導体とほぼ同様
であるとともに、導電部２及び放熱部５により内部の熱
が放熱されるので、放熱性に優れた回路基板となる。図
２は図１のベアチップ実装用両面基板に半導体チップを
実装したものの断面図である。半導体チップ１１と両面
基板１０とは、銅箔６と半導体チップ１１上に形成した
金バンプ１２及びこれの回りのＡｇ−Ｐｄからなる導電
物質１３によって電気的に接続されている。
【００３０】図３（ａ）〜（ｄ）は前記両面基板１０の
製造工程を示す工程別断面図である。図３（ａ）におい
て、２１はプリプレグで、樹脂含浸繊維シート基材の両
面にポリエチレンテレフタレートなどの樹脂フィルム２
５を貼り付け、全体の厚さ方向に貫通孔を開けたもので
ある。貫通孔の形成には一般にドリル，レーザビームが
使用される。レーザビームで穴あけ加工すると、微細な
ピッチで穴あけでき、しかも削り屑が出ないため好まし
い。この様にして開けられた貫通孔（ビアホール）に導
電性ペースト２３を充填する。導電性ペースト２３の充
填方法は、グラビア印刷、ロールによる押し込み、減圧
充填等各種の方法が採用できる図３（ｂ）は、図３
（ａ）の状態からフィルム２５を取り除き、銅箔２２で
はさんだ状態を示している。
【００３１】図３（ｃ）は、加熱加圧を加えた後の状態
を示している。プリプレグは圧縮されて厚みが薄くな
り、かつ樹脂が硬化している（樹脂含浸繊維シート
１）。導電性ペースト２３は圧縮され、金属充填密度が
増えている。この状態にある導電性ペースト２３が樹脂
含浸繊維シート１の上下両面の電気的接続の役割を果た
す。
【００３２】図３（ｄ）は表面の銅箔２２をエッチング
加工して配線パターンを形成した後の状態を示してい
る。導電部２とその表層に設けられた銅箔６により、イ
ンナビアホール接続による電極層間の電気的接続が行わ
れている。また、エッチング加工による配線パターンの
形成後、エッチングを継続して行うことにより、その開
口部を覆っている銅箔２２が除去された貫通孔では、開
口部に露出している導電性ペースト２３中の銅粉が除去
されてエポキシ樹脂からなる電気絶縁層４が形成され、
ここが放熱部５となる。ここでのエッチングは、例えば
塩化第二鉄をエッチング液として用いたウエットエッチ
ングが使用される。なお、樹脂含浸繊維シート１の導電
部２が存在していない部分にも銅箔２６を形成しても良
い。これは多層基板を製造する上で有利である。また、
ここでは本来プリント基板は、半田レジストを塗布した
り、文字や記号を印刷したり、挿入部品用の穴を開ける
などの工程があるが、ここでは本質ではないので省略し
ている。
【００３３】図４（ａ），（ｂ）は、前記した図３
（ａ）〜（ｄ）の両面基板の形成方法を繰り返し用いて
多層基板を作る工程を示している。図４（ａ）は芯にな
る両面基板１０の両側（上下面）に、図３（ａ）に示し
た樹脂含浸繊維シート基材に貫通孔を形成し、この貫通
孔に導電性ペーストを充填したものを配置し、更にこれ
らの外側面にに銅箔３２を配置した状態を示している。
この状態で、上下面から加熱加圧すると、図４（ｂ）の
多層基板が得られる。すなわちインサイチュー（ｉｎ−
ｓｉｔｕ）法によりインナビアホール接続が出来上がっ
ている。そして、この上下面の銅箔をパターン状に加工
すれば４層の多層プリント基板が完成する。以上の工程
を繰り返し、より層数の多い多層基板を作ることも可能
である。
【００３４】図５は前記方法とは異なる多層基板の他の
形成方法を示している。図５（ａ）では、貫通孔に導電
性ペースト２３が充填された加熱加圧前のプリプレグ３
１を、２枚の両面基板１０ではさんでいる。３２は銅箔
である。この状態で加熱加圧し、図５（ｂ）の４層の多
層プリント基板を得ることが出来る。４層だけでなく、
複数枚の両面基板を用意し、前記の貫通孔に導電性ペー
スト２３を充填した加熱加圧前の積層基材を各両面基板
の間に挟んで加熱加圧すれば、より多層の多層基板を得
ることが出来る。
【００３５】図６（ａ）は本発明の一実施例によるベア
チップ実装用両面基板（多層基板）における半田面を示
した図であり、樹脂含浸繊維シート４１の表面に銅箔パ
ターン４２が多数存在している。図６（ｂ）は、本発明
の一実施例によるベアチップ実装用両面基板（多層基
板）における半導体チップ（ＩＣ）実装面を示した図
で、樹脂含浸繊維シート４１の表面に存在する銅箔パタ
ーン（銅ランド）４２とビアＩＣ実装用のＩＣパット４
４とが配線４６によって接続されている部分を示してい
る。放熱部４３（前記放熱部５と同一構造）、すなわ
ち、貫通孔に導電性ペーストが充填され、貫通孔開口部
の導電性ペースト中の金属粉が除去されて絶縁層が形成
された部分では、銅箔パターン（銅ランド）は無いの
で、これの周囲にスペースを広く取ることができる。し
たがって、この放熱部４３の周囲の基板領域では、配線
を高密度に形成できる。なお、ＩＣパット４５にも実際
には配線が設けられるが、説明の都合上省略している。
【００３６】図１０は本発明の一実施例によるベアチッ
プ実装用両面基板の構成を示す断面図である。このベア
チップ実装用両面基板２０は、図１に示したベアチップ
実装用両面基板１０にさらに放熱部７を設けて構成され
たものである。この放熱部７は、樹脂含浸繊維シート１
の第３の領域に貫通孔を形成し，この貫通孔に硬化樹脂
に絶縁性粒子８を分散含有させた絶縁性の樹脂組成物を
充填して構成されたものである。放熱部７上に配線用銅
箔９を形成することができる。前記絶縁性の樹脂組成物
としては、例えば、アルミナ粉，エポキシ樹脂，及びエ
ポキシ樹脂の硬化剤を混合してなるペーストを挙げるこ
とができる。この樹脂含浸繊維シート１を基板本体とし
て用いたベアチップ実装用両面基板２０では、基板平面
方向の熱膨脹係数が半導体とほぼ同様であるとともに、
導電部２及び放熱部５，７により内部の熱が放熱される
ので、放熱性に優れた回路基板となる。
【００３７】図１１は図１０のベアチップ実装用両面基
板に半導体チップを実装したものの断面図である。半導
体チップ１１と両面基板２０とは、銅箔６と半導体チッ
プ１１上に形成した金バンプ１２及びこれの回りのＡｇ
−Ｐｄからなる導電物質１３によって電気的に接続され
ている。
【００３８】図１２（ａ）〜（ｅ）は、前記両面基板２
０の製造工程を示す工程別断面図である。図１２におい
て、図３と同一符号は同一または相当する部分を示して
いる。図１２（ａ）において、プリプレグ２１にレーザ
ビームで穴あけ加工して貫通孔を形成する。そして、こ
の様にして開けられた貫通孔（ビアホール）にグラビア
印刷，ロールによる押し込み，減圧充填等により導電性
ペースト２３を充填する。
【００３９】次に、図１２（ｂ）に示すように、前記工
程で導電性ペースト２３を充填しなかった残りの貫通孔
にグラビア印刷，ロールによる押し込み，減圧充填等に
より絶縁性ペースト２４を充填する。
【００４０】図１２（ｃ）は、図１２（ｂ）の状態から
フィルム２５を取り除き、銅箔２２ではさんだ状態を示
している。図１２（ｄ）は、加熱加圧を加えた後の状態
を示している。プリプレグは圧縮されて厚みが薄くな
り、かつ樹脂が硬化している（樹脂含浸繊維シート
１）。導電性ペースト２３，絶縁性ペースト２４は圧縮
され、導電性ペースト２３はその金属充填密度が増えて
いる。この状態にある導体ペースト２３が樹脂含浸繊維
シート１の上下両面の電気的接続の役割を果たす。
【００４１】図１２（ｅ）は、表面の銅箔２２をエッチ
ング加工して配線パターンを形成した後の状態を示して
いる。導電部２とその表層に設けられた銅箔６により、
インナビアホール接続による電極層間の電気的接続が行
われている。また、圧縮された絶縁性ペースト２４は放
熱部７として機能する。また、エッチング加工による配
線パターンの形成後、エッチングを継続して行うことに
より、その開口部を覆っている銅箔２２が除去された貫
通孔では、開口部に露出している導体ペースト２３中の
銅粉が除去されてエポキシ樹脂からなる電気絶縁層４が
形成され、ここが放熱部５となる。ここでのエッチング
は、例えば、塩化第二鉄をエッチング液として用いたウ
エットエッチングが使用される。なお、樹脂含浸繊維シ
ート１の導電部２が存在していない部分にも銅箔２６を
形成しても良い。これは多層基板を製造する上で有利で
ある。また、絶縁性ペースト２４からできた絶縁部分７
上に、更に配線用銅箔を形成することもできる。また、
ここでは本来プリント基板は、半田レジストを塗布した
り、文字や記号を印刷したり、挿入部品用の穴を開ける
などの工程があるが、ここでは本質ではないので省略し
ている。
【００４２】図１３（ａ）、（ｂ）は前記した図１２
（ａ）〜（ｃ）の両面基板の形成方法を繰り返し用いて
多層基板を作る工程を示している。図１３（ａ）は芯に
なる両面基板２０の両側（上下面）に、図１２（ａ）に
示した樹脂含浸繊維シート基材に複数の貫通孔を形成
し、この複数の貫通孔のうちの所定のものに導電性ペー
スト２３を、他のものに絶縁性ペースト２４を充填した
もの（プリプレグ）３４を配置し、更にこれらの外側面
に銅箔３２を配置した状態を示している。この状態で、
上下面から加熱加圧すると、図１３（ｂ）の多層プリン
ト基板が得られる。そして、この上下面の銅箔をパター
ン状に加工すれば４層の多層プリント基板が完成する。
以上の工程を繰り返し、より層数の多い多層プリント基
板を作ることも可能である。
【００４３】図１４は前記方法とは異なる多層プリント
基板の他の形成方法を示している。図１４（ａ）におい
ては、導体ペースト及び絶縁性ペーストを充填した加熱
加圧前のプリプレグ３２を、２枚の両面プリント基板２
０で挟んでいる。この状態で加熱加圧し、図１４（ｂ）
の４層の多層プリント基板を得ることが出来る。４層だ
けでなく、複数枚の両面基板を用意し、前記の貫通孔に
導電性ペースト２３を充填した加熱加圧前の積層基材を
各両面基板の間に挟んで加熱加圧すれば、より多層の多
層基板を得ることが出来る。
【００４４】図１５（ａ）は本発明の一実施例によるベ
アチップ実装用両面基板（多層基板）における半田面を
示した図であり、樹脂含浸繊維シート４１の表面に銅箔
パターン４２が多数存在している。図１５（ｂ）は、本
発明の一実施例によるベアチップ実装用両面基板（多層
基板）における半導体チップ（ＩＣ）実装面を示した図
で、樹脂含浸繊維シート４１の表面に存在する銅箔パタ
ーン（銅ランド）４２とビアＩＣ実装用のＩＣパッド４
４とが配線４６によって接続されている部分を示してい
る。放熱部４３（前記放熱部５と同一構造）、すなわ
ち、貫通孔に導電性ペーストが充填され、貫通孔開口部
の導電性ペースト中の金属粉が除去されて絶縁層が形成
された部分では、銅箔パターン（銅ランド）は無いの
で、これの周囲にスペースを広く取ることができる。従
って、この放熱部４３の周囲の基板領域では、配線を高
密度に形成できる。また、放熱部４７（前記放熱部７と
同一構造）、すなわち、貫通孔に絶縁性ペーストが充填
されている部分は、前記放熱部４３とは異なり、その絶
縁化の程度が極めて高いものとなることから、この上に
直接配線を形成することができる。従って、この放熱部
４７とこれの周辺領域を含む基板領域では極めて高密度
に配線を形成することができる。尚、ＩＣパット４５に
も、実際には配線が設けられるが、説明の都合上省略し
ている。
【００４５】以下、具体的実施例により本発明を更に詳
細に説明する。 （実施例１）プリプレグとして２００μｍの厚みのアラ
ミド・エポキシシート（帝人（株）製ＴＡ−０１）を使
用し、このプリプレグの片面にカバーフィルムとして厚
み２０μｍのポリエチレンテレフタレートフィルムを接
着剤を用いて張り合わせ、炭酸ガスレーザを用いてピッ
チが０．２ｍｍ〜２ｍｍの等間隔の位置に直径０．１５
ｍｍの貫通孔を形成した。
【００４６】この貫通孔に、ビアホール充填用ペースト
として、銅の球形状の金属粒子８５重量％と、樹脂組成
としてビスフェノールＡ型エポキシ樹脂（エピコート８
２８油化シェルエポキシ製）３重量％とグルシジルエス
テル系エポキシ樹脂（ＹＤ−１７１ 東都化成製）９重
量％および硬化剤としてアミンアダクト硬化剤（ＭＹ−
２４ 味の素製）３重量％を三本ロールにて混練したも
のを、スクリーン印刷法により充填した。
【００４７】ペーストが充填されたプリプレグからポリ
エチレンテレフタレートフィルムを除去した後、このプ
リプレグを３枚位置合わせをしながら積み重ね、この積
層体の上下層のプリプレグの外側面に１８μｍの銅箔を
張り合わせ、これを熱プレスを用いてプレス温度１８０
℃、圧力５０ｋｇ／ｃｍ2 で６０分間加熱加圧して両面
銅張板を形成した。
【００４８】この両面銅張板の銅箔をエッチング技術を
用いてエッチングして、インナビアホール上に直径０．
２ｍｍの電極パターンおよび配線パターンが形成された
インナビアホール接続部（導電部），及びインナビアホ
ールのみで電極パターンおよび配線パターンを有しない
構造の放熱部が配設された図１（図２）に示された構造
からなる両面基板を得た。半導体素子の電極上に公知の
ワイヤーボンデンイング法を用いて、Ａｕバンプを形成
し、このバンプの頭頂部にＡｇ−Ｐｄを導電物質として
含有する接着剤を塗布し、半導体素子の表面を下にした
フリップチップ方式にて、両面基板上に形成した電極パ
ターンと接合し、硬化させ、さらに樹脂モールドして実
装を行った（図２参照）。このようにして得られた半導
体が実装された両面基板を、最高温度が２６０℃で１０
秒のリフロー試験を行った。このときの基板と半導体と
の接続を含んだ電気抵抗値の変化を図７に示す。比較の
ために２ｍｍ間隔のスルーホールを形成した従来のガラ
スエポキシ基板では、半導体と基板の熱膨張係数が異な
るために、半導体と基板の接合部で抵抗値が増大し、１
０回で断線した。これに対して、基板の平面方向の熱膨
張係数が半導体に近い本実施例の基板では、リフロー回
数による抵抗値の変化は認められなかった。
【００４９】また、図８に半導体チップ内に抵抗を形成
し、このチップに本実施例の基板を通して一定電流を流
し、１Ｗの発熱を連続的にさせたときの基板と半導体と
の接続を含んだ電気抵抗値の変化を示す。
【００５０】熱伝導度が小さいガラスエポキシ基板で
は、抵抗値が増加した。それに対して、本実施例の基板
では、インナビアホールの数量により抵抗値の変化に差
がみられたが、２ｍｍ間隔より間隔が小さいものでは実
使用上、抵抗値の変化は問題にならない。特に、０．５
ｍｍ間隔より間隔が小さいものでは抵抗値の変化は見ら
れなかった。
【００５１】（実施例２）実施例１と同様に、アラミド
・エポキシシート（帝人（株）製ＴＡ−０１）を使用
し、このプリプレグの片面に厚み２０μｍのポリエチレ
ンテレフタレートフィルムを接着剤を用いて張り合わ
せ、炭酸ガスレーザを用いて図６に示す０．２ｍｍ〜２
ｍｍの等間隔の位置に直径０．１５ｍｍの貫通孔を形成
した。
【００５２】この貫通孔に、ビアホール充填用ペースト
として銅の球形状の金属粒子８５重量％と、樹脂組成と
してビスフェノールＡ型エポキシ樹脂（エピコート８２
８油化シェルエポキシ製）３重量％とグルシジルエステ
ル系エポキシ樹脂（ＹＤ−１７１ 東都化成製）９重量
％および硬化剤としてアミンアダクト硬化剤（ＭＹ−２
４ 味の素製）３重量％を三本ロールにて混練したもの
をスクリーン印刷法にて充填した。
【００５３】ペーストが充填されたプリプレグからポリ
エチレンテレフタレートフィルムを除去した後、１８μ
ｍの銅箔をプリプレグの上下面に張り合わせ、これを熱
プレスを用いてプレス温度１８０℃、圧力５０Ｋｇ／ｃ
ｍ2 で６０分間加熱加圧して両面銅張板を形成した。
【００５４】この両面銅張板の銅箔をエッチング技術を
用いてエッチングして、インナビアホール上に直径０．
２ｍｍの電極パターンおよび配線パターンが形成された
インナビアホール接続部（導電部），及びインナビアホ
ールのみで電極パターンおよび配線パターンを有しない
構造の放熱部が配設された両面基板を得た。
【００５５】さらに、このようにして得られた両面基板
の上下に、導体ペーストが充填されているプリプレグを
位置合わせしながら積層し、この積層体の外側面に厚み
１８μｍの銅箔を張り合わせ、これを熱プレスを用いて
プレス温度１８０℃、圧力５０Ｋｇ／ｃｍ2 で６０分間
加熱加圧した。
【００５６】この外側面（上下面）に銅箔が張り合わせ
られた４層積層板の銅箔をエッチング技術を用いてエッ
チングして、インナビアホール上に直径０．２ｍｍの電
極パターンおよび配線パターンが形成されたインナビア
ホール接続部を形成し、図４に示された構造からなる多
層基板を形成した。
【００５７】実施例１と同様に、基板上に抵抗を形成し
た半導体素子を実装し、一定電流を流し、１Ｗの発熱を
連続的にさせたときの接続抵抗値の変化を図９に示す。
本実施例の多層基板では、内層に銅箔パターンが形成さ
れているために、実施例１の両面基板よりさらに熱伝導
性がよく、発熱させたときの抵抗値の変化はほとんど認
められなかった。
【００５８】（実施例３）プリプレグとして２００μｍ
の厚みのアラミド・エポキシシート（帝人（株）製ＴＡ
−０１）を使用し、このプリプレグの片面にカバーフィ
ルムとして厚み２０μｍのポリエチレンテレフタレート
フィルムを接着剤を用いて張り合わせ、炭酸ガスレーザ
を用いてピッチが０．２ｍｍ〜２ｍｍの等間隔の位置に
直径０．１５ｍｍの貫通孔を形成した。
【００５９】貫通孔の９０％に、ビアホール充填用ペー
ストとして銅の球形状の金属粒子８５重量％と、樹脂組
成としてビスフェノールＡ型エポキシ樹脂（エピコート
８２８ 油化シェルエポキシ製）３重量％とグルシジル
エステル系エポキシ樹脂（ＹＤ−１７１ 東都化成製）
９重量％および硬化剤としてアミンアダクト硬化剤（Ｍ
Ｙ−２４ 味の素製）３重量％を三本ロールにて混練し
たものをスクリーン印刷法にて充填した。
【００６０】次に、導体ペーストを充填しなかった１０
％の貫通孔に、充填用ペーストとして球形状のアルミナ
４０重量％と、樹脂組成としてビスフェノールＡ型エポ
キシ樹脂（エピコート８２８ 油化シェルエポキシ製）
１０重量％とグルシジルエステル系エポキシ樹脂（ＹＤ
−１７１ 東都化成製）４０重量％および硬化剤として
アミンアダクト硬化剤（ＭＹ−２４ 味の素製）１０重
量％を三本ロールにて混練したものをスクリーン印刷法
にて充填した。
【００６１】ペーストが充填されたプリプレグからポリ
エチレンテレフタレートフィルムを除去した後、このプ
リプレグを３枚位置合わせをしながら積み重ね、この積
層体の上下層のプリプレグの外側面に１８μｍの銅箔を
張り合わせ、これを熱プレスを用いてプレス温度１８０
℃、圧力５０ｋｇ／ｃｍ2 で６０分間加熱加圧して両面
銅張板を形成した。
【００６２】この両面銅張板の銅箔をエッチング技術を
用いてエッチングして、インナビアホール上に直径０．
２ｍｍの電極パターンおよび配線パターンが形成された
インナビアホール接続部（導電部），インナビアホール
のみで電極パターンおよび配線パターンを有しない構造
の放熱部，及び貫通孔に絶縁性ペーストが充填されてな
る放熱部が配設された図１０（図１１）に示された構造
からなる両面基板を得た。
【００６３】半導体素子の電極上に公知のワイヤーボン
デンイング法を用いて、Ａｕバンプを形成し、このバン
プの頭頂部にＡｇ−Ｐｄを導電物質として含有する接着
剤を塗布し、半導体素子の表面を下にしたフリップチッ
プ方式にて、基板パターン上に形成した電極と接合し、
硬化させ、さらに樹脂モールドして実装を行った。この
半導体が実装された基板を最高温度が２６０℃で１０秒
のリフロー試験を行った。このときの基板と半導体との
接続を含んだ電気抵抗値の変化を図１６に示す。
【００６４】比較のために２ｍｍ間隔のスルーホール形
成した従来のガラスエポキシ基板では、半導体と基板の
熱膨張係数が異なるために、半導体と基板の接合部で抵
抗値が増大し、１０回で断線した。これに対して、基板
の平面方向の熱膨張係数が半導体に近い本実施例の基板
では、リフロー回数による抵抗値の変化は認められなか
った。
【００６５】また、図１７に半導体チップ内に抵抗を形
成し、このチップに本実施例の基板を通して一定電流を
流し、１Ｗの発熱を連続的にさせたときの基板と半導体
との接続を含んだ電気抵抗値の変化を示す。
【００６６】熱伝導度が小さいガラスエポキシ基板で
は、抵抗値が増加した。それに対して、本実施例の基板
では、インナビアホールの数量により抵抗値の変化に差
がみられたが、２ｍｍ間隔より間隔が小さいものでは実
使用上、抵抗値の変化は問題にならない。特に、０．５
ｍｍ間隔より間隔が小さいものでは抵抗値の変化は見ら
れなかった。
【００６７】（実施例４）アラミド・エポキシシート
（帝人（株）製ＴＡ−０１）を使用し、このプリプレグ
の片面に厚み２０μｍのポリエチレンテレフタレートフ
ィルムを接着剤を用いて張り合わせ、炭酸ガスレーザを
用いて図１５に示す０．２ｍｍ〜２ｍｍの等間隔の位置
に直径０．１５ｍｍの貫通孔を形成した。
【００６８】貫通孔の９０％に、ビアホール充填用ペー
ストとして銅の球形状の金属粒子８５重量％と、樹脂組
成としてビスフェノールＡ型エポキシ樹脂（エピコート
８２８ 油化シェルエポキシ製）３重量％とグルシジル
エステル系エポキシ樹脂（ＹＤ−１７１ 東都化成製）
９重量％および硬化剤としてアミンアダクト硬化剤（Ｍ
Ｙ−２４ 味の素製）３重量％を三本ロールにて混練し
たものをスクリーン印刷法にて充填した。
【００６９】次に、導体ペーストを重点しなかった１０
％の貫通孔に、充填用ペーストとして球形状のアルミナ
４０重量％と、樹脂組成としてビスフェノールＡ型エポ
キシ樹脂（エピコート８２８ 油化シェルエポキシ製）
１０重量％とグルシジルエステル系エポキシ樹脂（ＹＤ
−１７１ 東都化成製）４０重量％および硬化剤として
アミンアダクト硬化剤（ＭＹ−２４ 味の素製）１０重
量％を三本ロールにて混練したものをスクリーン印刷法
にて充填した。
【００７０】ペーストが充填されたプリプレグからポリ
エチレンテレフタレートフィルムを除去した後、１８μ
ｍの銅箔をプリプレグの上下面に張り合わせ、これを熱
プレスを用いてプレス温度１８０℃、圧力５０Ｋｇ／ｃ
ｍ2 で６０分間加熱加圧して両面銅張板を形成した。
【００７１】この両面銅張板の銅箔をエッチング技術を
用いてエッチングして、インナビアホール上に直径０．
２ｍｍの電極パターンおよび配線パターンが形成された
インナビアホール接続部（導電部），インナビアホール
のみで電極パターンおよび配線パターンを有しない構造
の放熱部，及び貫通孔に絶縁性ペーストが充填されてな
る放熱部が配設された両面基板を得た。
【００７２】さらに、この電極が形成された両面基板の
上下に、導体ペーストが充填されているプリプレグを位
置合わせしながら積層し、この積層体の外側面に厚み１
８μｍの銅箔を張り合わせ、これを熱プレスを用いてプ
レス温度１８０℃、圧力５０Ｋｇ／ｃｍ2 で６０分間加
熱加圧した。
【００７３】この外側面（上下面）に銅箔が張り合わせ
られた４層積層板の銅箔をエッチング技術を用いてエッ
チングして、インナビアホール上に直径０．２ｍｍの電
極パターンおよび配線パターンが形成されたインナビア
ホール接続部（導電部）を形成し、図１３に示された構
造からなる多層基板を形成した。
【００７４】実施例１と同様に、基板上に抵抗を形成し
た半導体素子を実装し、一定電流を流し、１Ｗの発熱を
連続的にさせたときの接続抵抗値の変化は認められなか
った。本実施例の多層基板では、内層に銅箔パターンが
形成されているために、実施例３の両面基板よりさらに
熱伝導性がよく、発熱させたときの抵抗値の変化はほと
んど認められなかった。
【００７５】なお、前記実施例１〜４では銅粒子を使用
したが、本発明では導電性粒子は銅粒子に限定されるも
のではなく、他の金属粒子を用いることもできる。特
に、金，銀，銅，アルミニウム，パラジウム，ニッケル
及びこれらの合金の粒子から選ばれる少なくとも１つを
用いた場合、導電部の電気導電性を高く保持できる。
【００７６】また、前記実施例１〜４では絶縁性粒子と
してアルミナ粒子を使用したが、本発明では絶縁性粒子
はアルミナ粒子に限定されるものではなく、他のセラミ
ック粒子を用いることもできる。特に、アルミナ粒子，
シリカ粒子，およびマグネシア粒子から選ばれる少なく
とも１つを用いた場合、放熱部の電気絶縁性を安定に保
持できる。
【００７７】
【発明の効果】以上説明したように、本発明にかかる回
路基板によれば、樹脂含浸繊維シートの第１の領域に、
シートの厚さ方向に貫通する第１の貫通孔，及びこの第
１の貫通孔の全域に充填された導電性粒子を含有する第
１の樹脂組成物からなる導電部が形成され、この導電部
により前記シートの厚さ方向の電気的接続がなされてい
る回路基板であって、前記樹脂含浸繊維シートの第２の
領域に、シートの厚さ方向に貫通する第２の貫通孔，こ
の第２の貫通孔の開口部を除く全域に充填された導電性
粒子を含有する第２の樹脂組成物，及びこの第２の貫通
孔の前記開口部に形成された絶縁性樹脂層からなる放熱
部が形成されているので、前記導電部による放熱だけで
なく，前記放熱部によって放熱がなされ、しかも、電極
のランドがない前記放熱部周辺の基板領域に配線を配す
ることができる。従って、インナビアホール接続による
電極層間の電気的接続が可能で、基板の平面方向の熱膨
脹係数が半導体と同様であるとともに、放熱性が向上
し、かつ高密度な配線形成を行える回路基板を得ること
ができる。
【００７８】更に本発明にかかる回路基板によれば、樹
脂含浸繊維シートの第１の領域に、シートの厚さ方向に
貫通する第１の貫通孔，及びこの第１の貫通孔の全域に
充填された導電性粒子を含有する第１の樹脂組成物から
なる導電部が形成され、この導電部により前記シートの
厚さ方向の電気的接続がなされている回路基板であっ
て、前記樹樹脂含浸繊維シートの厚さ方向に脂含浸繊維
シートの第２の領域に、シートの厚さ方向に貫通する第
２の貫通孔，及びこの第２の貫通孔に充填された絶縁性
粒子を含有する絶縁性の第２の樹脂組成物とからなる放
熱部が形成されているので、前記導電部による放熱だけ
でなく、前記放熱部により放熱がなされ、しかも、電極
のランドがない前記放熱部上に配線を配することができ
る。従って、インナビアホール接続による電極層間の電
気的接続が可能で、基板の平面方向の熱膨脹係数が半導
体と同様であるとともに、放熱性が向上し、かつ高密度
な配線形成を行える回路基板を得ることができる。
【００７９】更に本発明にかかる回路基板によれば、樹
脂含浸繊維シートの第１の領域に、シートの厚さ方向に
貫通する第１の貫通孔，及びこの第１の貫通孔の全域に
充填された導電性粒子を含有する第１の樹脂組成物から
なる導電部が形成され、この導電部により前記シートの
厚さ方向の電気的接続がなされている回路基板であっ
て、前記樹脂含浸繊維シートの第２の領域に、シートの
厚さ方向に貫通する第２の貫通孔，この第２の貫通孔の
開口部を除く全域に充填された導電性粒子を含有する第
２の樹脂組成物，及びこの第２の貫通孔の前記開口部に
形成された絶縁性樹脂層からなる第１の放熱部が形成さ
れ、前記樹脂含浸繊維シートの第３の領域に、シートの
厚さ方向に貫通する第３の貫通孔，及びこの第３の貫通
孔に充填された絶縁性粒子を含有する絶縁性の第３の樹
脂組成物からなる第２の放熱部が形成されているので、
前記導電部による放熱だけでなく、前記第１および第２
の放熱部により放熱がなされ、しかも、電極のランドが
ない前記第１の放熱部周辺の基板領域及び電極のランド
がない前記第２の放熱部上に配線を配することができ
る。従って、インナビアホール接続による電極層間の電
気的接続が可能で、基板の平面方向の熱膨脹係数が半導
体と同様であるとともに、放熱性が向上し、かつより一
層の高密度な配線形成を行える回路基板を得ることがで
きる。
【００８０】次に、本発明にかかる回路基板の製造方法
によれば、樹脂含浸繊維シートの両表面にカバーフィル
ムを貼り合わせ、次いでこの両表面にカバーフィルムが
貼り合わせられた樹脂含浸繊維シートに、該シート及び
カバーフィルムの厚さ方向に貫通する第１及び第２の貫
通孔を開け、前記第１及び第２の貫通孔に導電性粒子と
硬化性樹脂を少なくとも含む導電性ペーストをそれぞれ
充填し、次いで前記カバーフィルムを除去し、次に前記
シートの両面に金属箔を存在させて、加圧加熱処理し、
前記シートの樹脂成分と前記導電性ペーストの樹脂成分
を硬化させ、しかる後、前記金属箔に、少なくともその
前記第２の貫通孔の開口を塞いでいる部分が除去される
ようにエッチングを施して、前記金属箔を所定の回路パ
ターンにパターニングし、更に前記エッチングを継続し
て行って、前記第２の貫通孔の開口部に存在する前記導
電性粒子を溶解除去し、前記第２の貫通孔の開口部に前
記硬化樹脂のみからなる絶縁層を形成することにより、
前記の放熱性が向上し、かつ高密度な配線形成を行える
回路基板を効率良く合理的に製造することができる。
【００８１】更に、本発明にかかる回路基板の製造方法
によれば、樹脂含浸繊維シートの両表面にカバーフィル
ムを貼り合わせ、次いでこの両表面にカバーフィルムが
貼り合わせられた樹脂含浸繊維シートに、該シート及び
カバーフィルムの厚さ方向に貫通する第１及び第２の貫
通孔を開け、前記第１の貫通孔に導電性粒子と硬化性樹
脂を少なくとも含む導電性ペーストを、前記第２の貫通
孔に絶縁性粒子と硬化性樹脂を少なくとも含む絶縁性ペ
ーストをそれぞれ充填し、次いで前記カバーフィルムを
除去し、次に前記シートの両面に金属箔を存在させて、
加圧加熱処理し、前記シートの樹脂成分，前記導電性ペ
ーストの樹脂成分，及び前記絶縁性ペーストの樹脂成分
を硬化させ、しかる後、前記金属箔に、少なくともその
前記第２の貫通孔の開口を塞いでいる部分が除去される
ようにエッチングを施して、前記金属箔を所定の回路パ
ターンにパターニングすることにより、前記の放熱性に
優れ、かつ高密度な配線形成を行える回路基板を効率良
く合理的に製造することができる。
【００８２】更に、本発明にかかる回路基板の製造方法
によれば、樹脂含浸繊維シートの両表面にカバーフィル
ムを貼り合わせ、次いでこの両表面にカバーフィルムが
貼り合わせられた樹脂含浸繊維シートに、該シート及び
カバーフィルムの厚さ方向に貫通する第１〜第３の貫通
孔を開け、前記第１及び第２の貫通孔に導電性粒子と硬
化性樹脂を少なくとも含む導電性ペーストを、前記第３
の貫通孔に絶縁性粒子と硬化性樹脂を少なくとも含む絶
縁性ペーストをそれぞれ充填し、次いで前記カバーフィ
ルムを除去し、次に前記シートの両面に金属箔を存在さ
せて、加圧加熱処理し、前記シートの樹脂成分，前記導
電性ペーストの樹脂成分，及び前記絶縁性ペーストの樹
脂成分を硬化させ、しかる後、前記金属箔に、少なくと
もその前記第２及び第３の貫通孔のそれぞれの開口を塞
いでいる部分が除去されるようにエッチングを施して、
前記金属箔を所定の回路パターンにパターニングし、更
に前記エッチングを継続して行って、前記第２の貫通孔
の開口部に存在する前記導電性粒子を溶解除去し、前記
第２の貫通孔の開口部に前記硬化樹脂のみからなる絶縁
層を形成することにより、前記の放熱性に優れ、かつよ
り一層高密度な配線形成を行える回路基板を効率良く合
理的に製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例によるベアチップ実装用両面
プリント基板を示す構造断面図である。
【図２】図１のベアチップ実装用両面基板に半導体チッ
プを実装したものの断面図である。
【図３】図１のベアチップ実装用両面基板の製造工程を
示す工程別断面図である。
【図４】図３の両面基板の製造工程を繰り返し用いて多
層基板を製造する工程を示す工程別断面図である。
【図５】本発明の一実施例による多層基板を製造する工
程を示す工程別断面図である。
【図６】本発明の一実施例によるベアチップ実装用両面
基板の半田面及び半導体チップ実装面を示した図であ
る。
【図７】本発明の具体的実施例である実施例１による半
導体チップを実装した両面基板のリフロー試験における
抵抗値変化を示した図である。
【図８】本発明の具体的実施例である実施例１による半
導体チップを実装した両面基板における半導体チップに
一定電流を流して発熱させたときの抵抗値変化を示した
図である。
【図９】本発明の具体的実施例である実施例２による半
導体チップを実装した４層基板における半導体チップに
一定電流を流して発熱させたときの抵抗値変化を示した
図である。
【図１０】本発明の一実施例によるベアチップ実装用両
面プリント基板を示す構造断面図である。
【図１１】図１０のベアチップ実装用両面基板に半導体
チップを実装したものの断面図である。
【図１２】図１０のベアチップ実装用両面基板の製造工
程を示す工程別断面図である。
【図１３】図１２の両面基板の製造工程を繰り返し用い
て多層基板を製造する工程を示す工程別断面図である。
【図１４】本発明の一実施例による多層基板を製造する
工程を示す工程別断面図である。
【図１５】本発明の一実施例によるベアチップ実装用両
面基板の半田面及び半導体チップ実装面を示した図であ
る。
【図１６】本発明の具体的実施例である実施例３による
半導体チップを実装した両面基板のリフロー試験におけ
る抵抗値変化を示した図である。
【図１７】本発明の具体的実施例である実施例３による
半導体チップを実装した両面基板における半導体チップ
に一定電流を流して発熱させたときの抵抗値変化を示し
た図である。
【符号の説明】
１ 樹脂含浸繊維シート ２ 導電部 ３ 導電性粒子 ４ 電気絶縁層 ５ 放熱部 ６ 銅箔 ７ 放熱部 ８ 絶縁性粒子 ９ 配線用銅箔 １０，２０ 両面基板 １１ 半導体チップ １２ 金バンプ １３ Ａｇ−Ｐｄ系導電物質 ２１，３１，３４ プリプレグ ２２，３２ 銅箔 ２３ 導電性ペースト ２４ 絶縁性ペースト ２５ 樹脂フィルム ２６ 銅箔 ４１ アラミドエポキシ基材 ４２ 銅箔 ４３，４７ 放熱部 ４４，４５ ビアＩＣ実装用のＩＣパッド ４６ 配線

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 樹脂含浸繊維シートの第１の領域に、シ
    ートの厚さ方向に貫通する第１の貫通孔，及びこの第１
    の貫通孔の全域に充填された導電性粒子を含有する第１
    の樹脂組成物からなる導電部が形成され、この導電部に
    より前記シートの厚さ方向の電気的接続がなされている
    回路基板であって、 前記樹脂含浸繊維シートの第２の領域に、シートの厚さ
    方向に貫通する第２の貫通孔，この第２の貫通孔の開口
    部を除く全域に充填された導電性粒子を含有する第２の
    樹脂組成物，及びこの第２の貫通孔の前記開口部に形成
    された絶縁性樹脂層からなる放熱部が形成されているこ
    とを特徴とする回路基板。
  2. 【請求項２】 樹脂含浸繊維シートの第１の領域に、シ
    ートの厚さ方向に貫通する第１の貫通孔，及びこの第１
    の貫通孔の全域に充填された導電性粒子を含有する第１
    の樹脂組成物からなる導電部が形成され、この導電部に
    より前記シートの厚さ方向の電気的接続がなされている
    回路基板であって、 前記樹脂含浸繊維シートの第２の領域に、シートの厚さ
    方向に貫通する第２の貫通孔，及びこの第２の貫通孔に
    充填された絶縁性粒子を含有する絶縁性の第２の樹脂組
    成物からなる放熱部が形成されていることを特徴とする
    回路基板プリント配線板。
  3. 【請求項３】 樹脂含浸繊維シートの第１の領域に、シ
    ートの厚さ方向に貫通する第１の貫通孔，及びこの第１
    の貫通孔の全域に充填された導電性粒子を含有する第１
    の樹脂組成物からなる導電部が形成され、この導電部に
    より前記シートの厚さ方向の電気的接続がなされている
    回路基板であって、 前記樹脂含浸繊維シートの第２の領域に、シートの厚さ
    方向に貫通する第２の貫通孔，この第２の貫通孔の開口
    部を除く全域に充填された導電性粒子を含有する第２の
    樹脂組成物，及びこの第２の貫通孔の前記開口部に形成
    された絶縁性樹脂層からなる第１の放熱部が形成され、
    前記樹脂含浸繊維シートの第３の領域に、シートの厚さ
    方向に貫通する第３の貫通孔，及びこの第３の貫通孔に
    充填された絶縁性粒子を含有する絶縁性の第３の樹脂組
    成物からなる第２の放熱部が形成されていることを特徴
    とする回路基板。
  4. 【請求項４】 前記絶縁性樹脂層および前記樹脂組成物
    の構成樹脂が硬化樹脂である請求項１〜３のいずれかに
    記載の回路基板。
  5. 【請求項５】 前記絶縁性樹脂層，前記樹脂組成物の構
    成樹脂，及び樹脂含浸繊維シートの樹脂が共にエポキシ
    樹脂である請求項１〜３のいずれかに記載の回路基板。
  6. 【請求項６】 前記樹脂含浸繊維シートの上下面の少な
    くとも一方にその一部が前記導電部に接合する金属箔パ
    ターンが形成されている請求項１〜３のいずれかに記載
    の回路基板。
  7. 【請求項７】 前記導電性粒子が、金，銀，銅，アルミ
    ニウム，パラジウム，ニッケル及びこれらの合金の粒子
    から選ばれる少なくとも１つである請求項１〜３のいず
    れかに記載の回路基板。
  8. 【請求項８】 前記絶縁性粒子がアルミナ粒子，シリカ
    粒子及びマグネシア粒子から選ばれる少なくとも１つで
    ある請求項１〜３のいずれかに記載の回路基板。
  9. 【請求項９】 前記樹脂含浸繊維シートが耐熱性合成繊
    維の不織布または紙に熱硬化性樹脂を含浸させて得られ
    たものである請求項１〜３のいずれかに記載の回路基
    板。
  10. 【請求項１０】 前記耐熱性合成繊維が芳香族ポリアミ
    ド繊維及びポリイミド繊維から選ばれる少なくとも１つ
    を用いたものである請求項７に記載のプリント配線板。
  11. 【請求項１１】 樹脂含浸繊維シートの両表面にカバー
    フィルムを貼り合わせ、次いでこの両表面にカバーフィ
    ルムが貼り合わせられた樹脂含浸繊維シートに、該シー
    ト及びカバーフィルムの厚さ方向に貫通する第１及び第
    ２の貫通孔を開け、前記第１及び第２の貫通孔に導電性
    粒子と硬化性樹脂を少なくとも含む導電性ペーストをそ
    れぞれ充填し、次いで前記カバーフィルムを除去し、次
    に前記シートの両面に金属箔を存在させて、加圧加熱処
    理し、前記シートの樹脂成分と前記導電性ペーストの樹
    脂成分を硬化させ、しかる後、前記金属箔に、少なくと
    もその前記第２の貫通孔の開口を塞いでいる部分が除去
    されるようにエッチングを施して、前記金属箔を所定の
    回路パターンにパターニングし、更に前記エッチングを
    継続して行って、前記第２の貫通孔の開口部に存在する
    前記導電性粒子を溶解除去し、前記第２の貫通孔の開口
    部に前記硬化樹脂のみからなる絶縁層を形成することを
    特徴とする回路基板の製造方法。
  12. 【請求項１２】 樹脂含浸繊維シートの両表面にカバー
    フィルムを貼り合わせ、次いでこの両表面にカバーフィ
    ルムが貼り合わせられた樹脂含浸繊維シートに、該シー
    ト及びカバーフィルムの厚さ方向に貫通する第１及び第
    ２の貫通孔を開け、前記第１の貫通孔に導電性粒子と硬
    化性樹脂を少なくとも含む導電性ペーストを、前記第２
    の貫通孔に絶縁性粒子と硬化性樹脂を少なくとも含む絶
    縁性ペーストをそれぞれ充填し、次いで前記カバーフィ
    ルムを除去し、次に前記シートの両面に金属箔を存在さ
    せて、加圧加熱処理し、前記シートの樹脂成分，前記導
    電性ペーストの樹脂成分，及び前記絶縁性ペーストの樹
    脂成分を硬化させ、しかる後、前記金属箔に、少なくと
    もその前記第２の貫通孔の開口を塞いでいる部分が除去
    されるようにエッチングを施して、前記金属箔を所定の
    回路パターンにパターニングすることを特徴とする回路
    基板の製造方法。
  13. 【請求項１３】 樹脂含浸繊維シートの両表面にカバー
    フィルムを貼り合わせ、次いでこの両表面にカバーフィ
    ルムが貼り合わせられた樹脂含浸繊維シートに、該シー
    ト及びカバーフィルムの厚さ方向に貫通する第１〜第３
    の貫通孔を開け、前記第１及び第２の貫通孔に導電性粒
    子と硬化性樹脂を少なくとも含む導電性ペーストを、前
    記第３の貫通孔に絶縁性粒子と硬化性樹脂を少なくとも
    含む絶縁性ペーストをそれぞれ充填し、次いで前記カバ
    ーフィルムを除去し、次に前記シートの両面に金属箔を
    存在させて、加圧加熱処理し、前記シートの樹脂成分，
    前記導電性ペーストの樹脂成分，及び前記絶縁性ペース
    トの樹脂成分を硬化させ、しかる後、前記金属箔に、少
    なくともその前記第２及び第３の貫通孔のそれぞれの開
    口を塞いでいる部分が除去されるようにエッチングを施
    して、前記金属箔を所定の回路パターンにパターニング
    し、更に前記エッチングを継続して行うことにより、前
    記第２の貫通孔の開口部に存在する前記導電性粒子を溶
    解除去し、前記第２の貫通孔の開口部に前記硬化樹脂の
    みからなる絶縁層を形成することを特徴とする回路基板
    の製造方法。
JP14200195A 1995-01-20 1995-06-08 回路基板及びその製造方法 Expired - Fee Related JP3311899B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP14200195A JP3311899B2 (ja) 1995-01-20 1995-06-08 回路基板及びその製造方法
US08/585,508 US5817404A (en) 1995-01-20 1996-01-16 Printed circuit board
EP96100757A EP0723388B1 (en) 1995-01-20 1996-01-19 Printed circuit board
DE69622606T DE69622606T2 (de) 1995-01-20 1996-01-19 Gedruckte Schaltungsplatte
US09/031,082 US5960538A (en) 1995-01-20 1998-02-26 Printed circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-6894 1995-01-20
JP689495 1995-01-20
JP14200195A JP3311899B2 (ja) 1995-01-20 1995-06-08 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08255982A true JPH08255982A (ja) 1996-10-01
JP3311899B2 JP3311899B2 (ja) 2002-08-05

Family

ID=26341112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14200195A Expired - Fee Related JP3311899B2 (ja) 1995-01-20 1995-06-08 回路基板及びその製造方法

Country Status (4)

Country Link
US (2) US5817404A (ja)
EP (1) EP0723388B1 (ja)
JP (1) JP3311899B2 (ja)
DE (1) DE69622606T2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126028A (ja) * 1996-10-22 1998-05-15 Matsushita Electric Ind Co Ltd プリント基板
JPH10135591A (ja) * 1996-10-29 1998-05-22 Matsushita Electric Ind Co Ltd 熱伝導性基板および熱伝導性配線基板
WO2001095678A1 (fr) * 2000-06-05 2001-12-13 Matsushita Electric Industrial Co., Ltd. Procede de fabrication de carte a circuit imprime
US6518514B2 (en) 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6532651B1 (en) 1998-05-14 2003-03-18 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6703565B1 (en) 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
KR100573999B1 (ko) * 2001-03-23 2006-04-25 가부시끼가이샤 후지꾸라 다층 배선판, 다층 배선판용 기재 및 그 제조 방법
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
WO2007046459A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. 多層プリント配線基板及びその製造方法
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP2008263222A (ja) * 2008-06-23 2008-10-30 Ibiden Co Ltd 多層プリント配線板
JPWO2011155162A1 (ja) * 2010-06-08 2013-08-01 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
KR102272906B1 (ko) * 2020-04-03 2021-07-05 한국과학기술원 수용성 고분자를 이용한 나노 패턴 전사 방법 및 나노 패턴 전사용 템플릿

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US7204848B1 (en) 1995-03-01 2007-04-17 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US5962348A (en) * 1998-03-05 1999-10-05 Xc Associates Method of making thermal core material and material so made
KR100637904B1 (ko) * 1998-03-18 2006-10-24 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 레이저에 의한 관통홀 제조방법
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
US6303881B1 (en) 1998-03-20 2001-10-16 Viasystems, Inc. Via connector and method of making same
US6598291B2 (en) 1998-03-20 2003-07-29 Viasystems, Inc. Via connector and method of making same
US6276055B1 (en) 1998-09-02 2001-08-21 Hadco Santa Clara, Inc. Method and apparatus for forming plugs in vias of a circuit board layer
DE19844098A1 (de) * 1998-09-25 2000-03-30 Siemens Ag Kunststoffolie für die Verklebung mit anderen Folien und Leiterplatten
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
JP4348785B2 (ja) * 1999-07-29 2009-10-21 三菱瓦斯化学株式会社 高弾性率ガラス布基材熱硬化性樹脂銅張積層板
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
WO2001045477A1 (fr) * 1999-12-15 2001-06-21 Matsushita Electric Industrial Co.,Ltd Carte de formation de circuit et procede de fabrication de carte de formation de circuit
US6729023B2 (en) * 2000-05-26 2004-05-04 Visteon Global Technologies, Inc. Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
AU2001264968A1 (en) 2000-05-31 2001-12-11 Honeywell International, Inc. Filling device
US6800232B2 (en) 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
DE10196262T1 (de) 2000-05-31 2003-05-15 Honeywell Int Inc Füllsystem
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
US6855385B2 (en) 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6408511B1 (en) * 2000-08-21 2002-06-25 National Semiconductor, Inc. Method of creating an enhanced BGA attachment in a low-temperature co-fired ceramic (LTCC) substrate
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
US6388204B1 (en) 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6663799B2 (en) * 2000-09-28 2003-12-16 Jsr Corporation Conductive metal particles, conductive composite metal particles and applied products using the same
JP2002124763A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法、回路形成基板および回路形成基板用材料
JP3399434B2 (ja) * 2001-03-02 2003-04-21 オムロン株式会社 高分子成形材のメッキ形成方法と回路形成部品とこの回路形成部品の製造方法
JP4313678B2 (ja) * 2001-12-27 2009-08-12 大日本住友製薬株式会社 ヒドロキサム酸誘導体およびそれを有効成分とするｍｍｐ阻害剤
TW566796U (en) * 2003-03-12 2003-12-11 Unimicron Technology Corp Standard printed circuit board core
US7112216B2 (en) * 2003-05-28 2006-09-26 Boston Scientific Scimed, Inc. Stent with tapered flexibility
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
DE102005033156A1 (de) * 2005-07-13 2007-01-25 Infineon Technologies Ag Substrat für IC-Packages
TWI272887B (en) * 2005-12-09 2007-02-01 High Tech Comp Corp Printed circuit board and manufacturing method thereof
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
CN1993018A (zh) * 2005-12-26 2007-07-04 宏达国际电子股份有限公司 印刷电路板及其制造方法
TWI295914B (en) * 2005-12-27 2008-04-11 Phoenix Prec Technology Corp Circuit board with fine electrically connecting structure
US20070278002A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a low thermal impedance printed circuit board assembly
US7988720B2 (en) 2006-09-12 2011-08-02 Boston Scientific Scimed, Inc. Longitudinally flexible expandable stent
KR20090003880A (ko) * 2007-07-05 2009-01-12 삼성전기주식회사 매립패턴 기판 및 그 제조 방법
JP4768059B2 (ja) * 2009-08-12 2011-09-07 タツタ電線株式会社 多層フレキシブルプリント配線板
US8723049B2 (en) * 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
CN103264227B (zh) * 2013-04-11 2015-05-13 温州大学 一种激光直接刻蚀聚合物基体表面覆盖金属膜的方法
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
CN110366329A (zh) * 2018-04-10 2019-10-22 电连技术股份有限公司 一种多层基板的制造方法及多层基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897301A (en) * 1985-01-23 1990-01-30 Toyo Boseki Kabushiki Kaisha Flexible sheet reinforced with poly(aromatic amide) non-woven fabric and use thereof
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
JP2660295B2 (ja) * 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
US5316831A (en) * 1991-05-08 1994-05-31 Fuji Electric Co., Ltd. Metallic printed board
JPH05116985A (ja) * 1991-05-22 1993-05-14 Ngk Spark Plug Co Ltd セラミツク基板
EP0602298B1 (en) * 1992-12-15 1998-06-10 STMicroelectronics S.r.l. Support for a semiconductor package
JP3174393B2 (ja) * 1992-04-24 2001-06-11 シチズン時計株式会社 電子部品搭載用基板の製造方法
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH065747A (ja) * 1992-06-17 1994-01-14 Sony Corp 半導体装置の実装構造
JPH065994A (ja) * 1992-06-18 1994-01-14 Mitsubishi Electric Corp 多層プリント配線板
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Ind Co Ltd Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US7059039B2 (en) 1996-09-06 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method for producing printed wiring boards
JPH10126028A (ja) * 1996-10-22 1998-05-15 Matsushita Electric Ind Co Ltd プリント基板
JPH10135591A (ja) * 1996-10-29 1998-05-22 Matsushita Electric Ind Co Ltd 熱伝導性基板および熱伝導性配線基板
US6748652B2 (en) 1998-05-14 2004-06-15 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6532651B1 (en) 1998-05-14 2003-03-18 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6890449B2 (en) 2000-06-05 2005-05-10 Matsushita Electric Industrial Co., Ltd. Method for manufacturing printed-circuit board
WO2001095678A1 (fr) * 2000-06-05 2001-12-13 Matsushita Electric Industrial Co., Ltd. Procede de fabrication de carte a circuit imprime
US6518514B2 (en) 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6691409B2 (en) 2000-08-21 2004-02-17 Matsushita Electric Industrial Co., Ltd. Method of producing a circuit board
KR100573999B1 (ko) * 2001-03-23 2006-04-25 가부시끼가이샤 후지꾸라 다층 배선판, 다층 배선판용 기재 및 그 제조 방법
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
WO2007046459A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. 多層プリント配線基板及びその製造方法
JPWO2007046459A1 (ja) * 2005-10-20 2009-04-23 パナソニック株式会社 多層プリント配線基板及びその製造方法
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP2008263222A (ja) * 2008-06-23 2008-10-30 Ibiden Co Ltd 多層プリント配線板
JPWO2011155162A1 (ja) * 2010-06-08 2013-08-01 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
KR102272906B1 (ko) * 2020-04-03 2021-07-05 한국과학기술원 수용성 고분자를 이용한 나노 패턴 전사 방법 및 나노 패턴 전사용 템플릿

Also Published As

Publication number Publication date
JP3311899B2 (ja) 2002-08-05
DE69622606T2 (de) 2002-12-05
DE69622606D1 (de) 2002-09-05
US5817404A (en) 1998-10-06
EP0723388A1 (en) 1996-07-24
EP0723388B1 (en) 2002-07-31
US5960538A (en) 1999-10-05

Similar Documents

Publication Publication Date Title
JP3311899B2 (ja) 回路基板及びその製造方法
JP3057924B2 (ja) 両面プリント基板およびその製造方法
JP4792749B2 (ja) 電子部品内蔵プリント配線板の製造方法
JP2008034589A (ja) 多層プリント配線板及びその製造方法
JPH1126902A (ja) 突起電極付きプリント配線基板とその製造方法
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
WO2006118141A1 (ja) 多層配線基板およびその製造方法
JP4378511B2 (ja) 電子部品内蔵配線基板
JP2007305617A (ja) 多層配線基板
JP3192619B2 (ja) 配線基板及びその製造方法
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP3879158B2 (ja) 多層プリント配線板とその製造方法
JPH09162553A (ja) 多層印刷配線板の製造方法
JP2006049930A (ja) 多層配線基板、多層配線基板のプレハブ素材、多層配線基板の製造方法、電子部品、電子部品パッケージおよび導電性ピラーの形成方法
JP2019121766A (ja) プリント配線板およびその製造方法
JPH06350258A (ja) 印刷配線板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP3695844B2 (ja) 多層プリント配線基板の製造方法
JP3588888B2 (ja) 多層プリント配線基板の製造方法
JP2002374068A (ja) 多層プリント配線板の製造方法
JP3549063B2 (ja) 印刷配線板の製造方法
JPH08125344A (ja) 印刷配線板の製造方法
JPH0786749A (ja) 印刷配線板の製造方法
JP3725489B2 (ja) 配線基板の製造方法
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090524

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100524

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees