CN110366329A - 一种多层基板的制造方法及多层基板 - Google Patents

一种多层基板的制造方法及多层基板 Download PDF

Info

Publication number
CN110366329A
CN110366329A CN201810317623.XA CN201810317623A CN110366329A CN 110366329 A CN110366329 A CN 110366329A CN 201810317623 A CN201810317623 A CN 201810317623A CN 110366329 A CN110366329 A CN 110366329A
Authority
CN
China
Prior art keywords
insulating properties
conductive pattern
base material
layer
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810317623.XA
Other languages
English (en)
Inventor
陈国防
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electrically Connected Technology Co Ltd
Shenzhen Electric Connector Technology Co Ltd
Original Assignee
Electrically Connected Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electrically Connected Technology Co Ltd filed Critical Electrically Connected Technology Co Ltd
Priority to CN201810317623.XA priority Critical patent/CN110366329A/zh
Publication of CN110366329A publication Critical patent/CN110366329A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层基板的制造方法,包括以下步骤:步骤一,提供一种绝缘性基材;步骤二,在所述绝缘性基材的表面覆盖绝缘薄膜;步骤三,在上述基础上制作至少一个孔部;步骤四,在至少一个所述孔部内填充导电浆料,并使所述孔部内填充的导电浆料固化;步骤五,将所述绝缘薄膜去除,在所述绝缘性基材表面露出固化后的至少一个导电浆料,形成至少一个层间连接导体;步骤六,在所述绝缘性基材的至少一个表面贴合导电箔层并压合进行粘结;步骤七,对至少一个所述导电箔层进行蚀刻,形成预定的导电图案;步骤八,多次重复以上步骤之一至步骤之七,最终压合成多层基板。同时本发明提供了利用上述方法制造的多层基板。

Description

一种多层基板的制造方法及多层基板
技术领域
本发明涉及一种多层基板的制造方法及利用此方法制作的多层基板。
背景技术
近看来,各种多层基板已大量地普及,已知多个形成导电图案的绝缘基层而形成的多层基板(例如,参照专利文献1)。
专利文献1的多层基板,在绝缘基层上对导体进行图案形成,并通过层间连接导体进行各层的电气层间连接。
现有技术文献
专利文献
专利文献1:中国专利公开号CN206698489U。
然而,专利文献1中的层间连接导体必须考量对平面导电图案层的粘接性,需要在铜面上额外地加镀凸点与导电膏连接后实现层间连接导通,从而保证导电图案层间的电气连接的可靠性。因此,其制造过程势必复杂、效率也低,且由于对制作工艺和设备要求高,可能其实现的层间导通性和信号传输性的效果并不理想。
发明内容
针对背景技术的问题,本发明的目的在于提供一种不需要在导电图案层上制作凸部来实现层间电气连接的工艺且也能保证层间导通性和信号传输效果的制造方法,并公开一种利用此制造方法制作的多层基板。
为了实现上述目的,本发明采用如下技术方案:
一种多层基板,通过层叠压合多层形成有导电图案的绝缘基层而构成,其特征在于,制造该多层基板的制造方法,至少包括以下步骤:
其中的步骤之一,提供一种绝缘性基材;
其中的步骤之二,在所述绝缘性基材的表面覆盖绝缘薄膜;
其中的步骤之三,在覆盖所述绝缘薄膜的绝缘性基材上制作至少一个孔部;
其中的步骤之四,在至少一个所述孔部内填充导电浆料,并使所述孔部内填充的导电浆料固化;
其中的步骤之五,将所述绝缘性基材表面的绝缘薄膜去除,在所述绝缘性基材表面露出固化后的至少一个导电浆料,形成至少一个层间连接导体;
其中的步骤之六,在所述绝缘性基材的至少一个表面贴合导电箔层并压合进行粘结,使所述导电箔层与所述层间连接导体之间形成电气连接;
其中的步骤之七,对至少一个所述导电箔层进行蚀刻,形成预定的导电图案;
其中的步骤之八,多次重复以上步骤之一至步骤之七,最终压合在一起形成多层之间电气连接的多层基板。
进一步地,所述绝缘薄膜为PET聚酯膜或PI膜。
进一步地,其中的步骤四中是通过印刷工艺对所述孔部填充导电浆料的。
进一步地,其中的步骤六中的所述导电箔层贴合是通过高温真空压合方式进行粘结的。
进一步地,其中的步骤五中的绝缘薄膜去除方式是通过切割工艺或气化的方式实现的。
同时,本发明提供了一种利用上述方法制造的多层基板,它由通过层叠压合多层形成有导电图案的绝缘基层而构成,包括多个层间连接导体、多个导电图案层以及包括至少一个孔部的绝缘性基材;所述层间连接导体是通过在所述绝缘性基材的表面覆盖绝缘薄膜后往所述孔部中填充导电浆料并固化后露出所述绝缘性表面再去除所述绝缘薄膜而形成的;所述层间连接导体使导电图案之间形成电气连接。
进一步地,至少包括一双层绝缘基层,该双层绝缘基层由第一导电图案层、第二导电图案层和一个上、下表面都为绝缘性表面的缘缘性基材层叠压合而成;所述第一导电图案层形成在所述绝缘性基材;所述第二导电图案层形成在所述绝缘性基材,并相对于所述第一导电图案层在层叠方向上分离;所述层间连接导体露出所述缘缘性基材的上绝缘性表面和下绝缘性表面,并分别在所述上绝缘性表面和下绝缘性表面与所述第一、第二导电图案压合形成该双层绝缘基层,从而使所述第一导电图案和第二导电图案进行电气层间连接。
进一步地,至少包括一单层绝缘基层,该单层绝缘基层由一个导电图案层和一个上、下表面都为绝缘性表面的缘缘性基材层叠压合而成;所述导电图案层形成在所述绝缘性基材的其中一个绝缘性表面;所述层间连接导体露出所述缘缘性基材的上绝缘性表面和下绝缘性表面,并在其中一个绝缘性表面上与所述导电图案压合形成该单层绝缘基层。
(发明效果)
与现有技术相比,本发明的多层基板的制造方法,其核心是采用预处理工艺,在绝缘性基材表面预先形成一层胶膜,在钻出孔部并在孔内填充导电浆料固化后,将胶膜移去后,必然会在沿原胶膜厚度处的孔内露出凸出表面的一段导电浆料固体,从而在导电图案层之间形成能进行电气层间连接的层间连接导体。
根据本发明的技术方案,使用单一材质,多层基板之间连接的损耗与对比的专利文献1相近,且本技术只需要通过印刷工艺直接生成层间连接导体,与专利文献1相比,其制造方法简单方便,因而效率更高,生产制造成本降低,且对设备要求的精度不高,因而更便于批量化生产,产品质量性能提高。
附图说明
图1是示出了本发明的较佳实施例涉及的多层基板的一部分放大的侧视剖面图。
图2是示出了本发明的较佳实施例所涉及的多层基板的制造方法的流程图。
图3(A)~图3(G)是示出了本发明的较佳实施例所涉及的多层基板的制造方法中的各工序中的侧视剖面图。
图4(A)是示出了属于根据本发明较佳实施例所涉及的多层基板的双层绝缘基层的一部分放大的侧视剖面图。
图4(B)是示出了属于根据本发明较佳实施例所涉及的多层基板的双层绝缘基层的一部分放大的层叠时的侧视剖面图。
图5(A)是示出了属于根据本发明较佳实施例所涉及的多层基板的单层绝缘基层的一部分放大的侧视剖面图。
图5(B)是示出了属于根据本发明较佳实施例所涉及的多层基板的单层绝缘基层的一部分放大的层叠时的侧视剖面图。
图6(A)是示出了属于根据本发明一实施例所涉及的一种多层基板的一部分放大的层叠时的侧视剖面图。
图6(B)是示出了属于根据本发明一实施例所涉及的一种多层基板的一部分放大的层叠时的侧视剖面图。
具体实施方式
为了充分理解本发明的优点和由本发明的实施方式所获得的目标,示出了部分实施例的结构,然而,本发明可以以许多不同的形式实现,并且不应解释为受在此提出之实施例的限制。相反,提出这些实施例只是为了达成充分及完整分开,并且使本技术领域的技术人员完全了解本发明的范围。在这些图中,为了清楚起见,可能放大了层及区域的尺寸和相对尺寸。下面将参考附图更详细地描述本发明的较佳实施内容。
请参阅图1,结合图3A~图3G所示,通常,多层基板00包括绝缘性基材001、第一导电图案层002、第二导电图案层003以及层间连接导体004。
绝缘性基材001是由热塑性树脂构成,例如液晶聚合物(LCP)、PPS、改性PPS等。另外,绝缘性基材001也可以不是热塑性树脂,只要是绝缘体即可。此外,绝缘性基材001的上表面和下表面可以是任意的电属性,可以是导电性的,即绝缘性材料表面覆盖了一层导电层,或者可以是绝缘性的,在本实施例中,绝缘性基材001表面是没有覆盖任何其它层的,因而,其上表面和下表面都是绝缘性的。
继续如图1,第一导电图案层002和第二导电图案层003分别是由铜(Cu)等导电率高的材料构成,优选为厚度较薄的铜箔等金属导电箔层,通过在导电箔层上蚀刻电路图案而形成,第一导电图案层002形成在绝缘性基材的上表面,第二导电图案层003形成在绝缘性基材001的下表面,也就是说,第一导电图案层002和第二导电图案层003是夹着绝缘性基材001从层叠方向上观之是分离的。
参考图1,层间连接导体004形成在第一导电图案层002和第二导电图案层003的上下重叠的区域内,对该多层基板00的功能层(即第一导电图案层002和第二导电图案层003)之间进行电气层间连接。
结合图3A~图3G所示,层间连接导体004是通过使孔部V004内的导电浆料P004固化(金属化)而形成的,是由包含锡(Sn)、铜(Cu)、合金铜等的导电粒子和具有粘接性的料子等成分组合形成的可以通过热方式固化的材料构成。在厚度方向(即层叠方向)上,此处孔部V004是贯穿绝缘性基材001的,在其它的实施例中,孔部V004也可以是在绝缘性基材001的其中一个表面是开口的,而在另一表面是没有开口,因而,使得流动性的导电浆料P004保持在孔部V004内。当然,如果孔部V004设计为贯孔部的话,导电浆料P004流入到孔部V004内不会在另一端残留空气,填充得更充分,基本能充满整个孔部V004,因而,其连通各层之间形成电气层间连接的效果更好。此外,孔部V004因为加工工艺的不同,可以是圆柱形孔,可以是锥形孔,还可以是保证导电浆料P004与孔部V004相接合的接合强度的其它任何形状的孔。
由本实施例这样的结构构成的多层基板通过如下的制造方法来形成,如图2和图3A~图3G所示:
步骤一,提供一种绝缘性基材001,可以是通过绝缘性胚材上裁切成预定形状的平整片材。
步骤二,在上述绝缘性基材001的表面(即上表面S1、下表面S2)上分别叠加一层绝缘薄膜M1、M2,然后,通过层压工艺压合或粘接在一起形成一体。在此步骤中,两个绝缘薄膜M1、M2为具有一定厚度的薄膜,厚度优选为25um,它们分别平整地贴合在上表面S1、下表面S2上,材料优选容易加工、挺力好、尺寸稳定且化学性能稳定的耐高温热塑性,例如PET薄膜,也可以是通过加热压接时会部分气化的涂布剂等材料。
步骤三,在覆盖所述绝缘薄膜M1、M2的绝缘性基材001上制作孔部V004,该孔部V004按预定位置布置多个,通常至少为一个,钻孔方式优选机械钻孔或激光钻孔方式。
步骤四,在孔部V004内填充导电浆料P004,使导电浆料P004塞满所述孔部并使其固化。在本实施例中,为了简化制程和高效率批量化生产,采用印刷方式在孔部V004内印刷导电浆料P004,等孔部V004内塞满导电浆料P004后通过治具以预定间距平整地压着在绝缘薄膜M1、M2的外表面,并加热固化,最终使导电浆料P004形成具有一定体积、机械强度较好且具有一定导电率的层间连接导体004。
步骤五,将所述绝缘性基材001表面的绝缘薄膜M1、M2去除,从而使每个固化后的导电浆料P004都露出去除所述绝缘薄膜M1、M2后的所述绝缘性表面S1、S2,形成层间连接导体004。此时,露出绝缘性表面S1、S2的导电浆料P004的部分为凸出外表面S1、S2的凸起部T,用以未来通过层压压合方式与第一导电图案层002、第二导电图案层003接合在一起。
步骤六,将导电箔层P1、P2贴合在上述所述绝缘性表面S1和S2上,通过层压工艺进行压合形成绝缘基层L,使所述层间连接导体004与所述导电箔层P1、P2之间形成电气连接。这里导电箔层可以至少为一个,如果只有一个导电箔层则构成图4(A)、图4(B)所示的单层绝缘基层11(下文将详述),如果是两个导电箔层则构成图5(A)、图5(B)所示的双层绝缘基层10。
步骤七,对所述绝缘基层L的导电箔层P1、P2分别进行蚀刻,形成预定的导电图案层:第一导电图案层002和第二导电图案层003,最终形成多层基板00。此外,可以只对其中一个导电箔层P1或P2进行蚀刻,制成导电图案层,如果不对导电箔层进行蚀刻,一般将此导电箔层作为完整的参考地平面使用,此步骤可省略,但并未违背本发明的原理意图,也属于本发明的保护范畴。
值得注意的是,如上所述,可重复以上步骤制作其它的多个绝缘基层L,然后将所述多个绝缘基层L通过层压工艺进行压合,从而形成具有三层以上导电图案层的多层基板。
进一步地,本发明公开了依据上述制造方法制成的多层基板,它是由通过层叠压合多层形成有导电图案的绝缘基层L而构成,下面以由一个双层绝缘基层10和一个单层绝缘基层11组成的三层的多层基板100进行举例说明。
该多层基板100由通过层叠压合一个形成有导电图案的双层绝缘基层10和一个形成有导电图案的单层绝缘基层11而构成,参见图6(A)、图6(B)所示。
如图4(A)、图4(B),示出了双层绝缘基层10的结构,它包括第一绝缘性基材104、第一导电图案层102、第二导电图案层103和第一层间连接导体101,所述第一导电图案层102和第二导电图案层103由所述第一绝缘性基材104隔开分离,所述第一层间连接导体101通过在所述第一绝缘性基材104的孔部中填充导电浆料P004并使该导电浆料固化后露出所述绝缘性表面而形成。如图所示,所述第一层间连接导体101的露出第一绝缘性基材的表面部分为凸部T,通过将第一导电图案层102、第二导电图案层103分别压合在所述第一绝缘性基材104的上表面和下表面,经由第一层间连接导体101使所述第一导电图案层102和第二导电图案层103电气连接在一起。由上述说明内容容易得出该双层绝缘基层10的制作过程,不再赘述,值得注意的是,容易得出,双层绝缘基层10即为双层多层基板的结构。
继续参见图5(A)、图5(B),示出了单层绝缘基层11的结构,包括第二绝缘性基材105、第三导电图案层107和第二层间连接导体106,由第三导电图案层107和上、下表面都为绝缘性表面的第二缘缘性基材105层叠压合而成,所述第二层间连接导体106通过在所述第二绝缘性基材105的孔部中填充导电浆料并使该导电浆料固化后露出所述绝缘性表面S而形成凸起部T’,由上述说明内容也容易得出该单层绝缘基层11的制作过程,不再赘述。
参见图6(A)、图6(B)所示,所述三层的多层基板100包括第一导电图案层102、第二导电图案层103、第三导电图案107、第一绝缘性基材104和第二绝缘性基材105,所述第一导电图案层102、第二导电图案层103由第一层间连接导体101电气连接,第二层间连接导体106通过所述凸起部T’压合到第二导电图案层103,使所述第二导电图案层103和第三导电图案层107之间形成电气连接。
由上叙述,显而易见地,与现有技术相比,根据本发明的技术方案,直接使用导电浆料在绝缘性基材的孔部内印刷并固化成层间连接导体,方便绝缘性基材上下叠加的多层导电图案电气导通,并未降低连接损耗,其制造方法简单方便,因而效率更高,生产制造成本降低,且对设备要求的精度不高,因而更便于批量化生产,产品质量性能提高。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种多层基板,通过层叠压合多层形成有导电图案的绝缘基层而构成,其特征在于,制造该多层基板的制造方法,至少包括以下步骤:
其中的步骤之一,提供一种绝缘性基材;
其中的步骤之二,在所述绝缘性基材的表面覆盖绝缘薄膜;
其中的步骤之三,在覆盖所述绝缘薄膜的绝缘性基材上制作至少一个孔部;
其中的步骤之四,在至少一个所述孔部内填充导电浆料,并使所述孔部内填充的导电浆料固化;
其中的步骤之五,将所述绝缘性基材表面的绝缘薄膜去除,在所述绝缘性基材表面露出固化后的至少一个导电浆料,形成至少一个层间连接导体;
其中的步骤之六,在所述绝缘性基材的至少一个表面贴合导电箔层并压合进行粘结,使所述导电箔层与所述层间连接导体之间形成电气连接;
其中的步骤之七,对至少一个所述导电箔层进行蚀刻,形成预定的导电图案;
其中的步骤之八,多次重复以上多个步骤,最终压合在一起形成多层之间电气连接的多层基板。
2.根据权利要求1所述的一种多层基板的制造方法,其特征在于,所述绝缘薄膜为PET聚酯膜或PI膜。
3.根据权利要求1或2所述的一种多层基板的制造方法,其特征在于,其中的步骤四中是通过印刷工艺对所述孔部填充导电浆料的。
4.根据权利要求1或2所述的一种多层基板的制造方法,其特征在于,其中的步骤六中的所述导电箔层贴合是通过高温真空压合方式进行粘结的。
5.根据权利要求1或2所述的一种多层基板的制造方法,其特征在于,其中的步骤五中的绝缘薄膜去除方式是通过切割工艺或气化的方式实现的。
6.一种多层基板,其特征在于,由通过层叠压合多层形成有导电图案的绝缘基层而构成,包括多个层间连接导体、多个导电图案层以及包括至少一个孔部的绝缘性基材;所述层间连接导体是通过在所述绝缘性基材的表面覆盖绝缘薄膜后往所述孔部中填充导电浆料并固化后露出所述绝缘性表面再去除所述绝缘薄膜而形成的;所述层间连接导体使导电图案之间形成电气连接。
7.根据权利要求6所述的一种多层基板,其特征在于,至少包括一双层绝缘基层,该双层绝缘基层由第一导电图案层、第二导电图案层和一个上、下表面都为绝缘性表面的缘缘性基材层叠压合而成;所述第一导电图案层形成在所述绝缘性基材;所述第二导电图案层形成在所述绝缘性基材,并相对于所述第一导电图案层在层叠方向上分离;所述层间连接导体露出所述缘缘性基材的上绝缘性表面和下绝缘性表面,并分别在所述上绝缘性表面和下绝缘性表面与所述第一、第二导电图案压合,从而使所述第一导电图案和第二导电图案进行电气层间连接。
8.根据权利要求6所述的一种多层基板,其特征在于,至少包括一单层绝缘基层,该单层绝缘基层由一个导电图案层和一个上、下表面都为绝缘性表面的缘缘性基材层叠压合而成;所述导电图案层形成在所述绝缘性基材的其中一个绝缘性表面;所述层间连接导体露出所述缘缘性基材的上绝缘性表面和下绝缘性表面,并在其中一个绝缘性表面上与所述导电图案压合形成该单层绝缘基层。
CN201810317623.XA 2018-04-10 2018-04-10 一种多层基板的制造方法及多层基板 Pending CN110366329A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810317623.XA CN110366329A (zh) 2018-04-10 2018-04-10 一种多层基板的制造方法及多层基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810317623.XA CN110366329A (zh) 2018-04-10 2018-04-10 一种多层基板的制造方法及多层基板

Publications (1)

Publication Number Publication Date
CN110366329A true CN110366329A (zh) 2019-10-22

Family

ID=68213030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810317623.XA Pending CN110366329A (zh) 2018-04-10 2018-04-10 一种多层基板的制造方法及多层基板

Country Status (1)

Country Link
CN (1) CN110366329A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113543493A (zh) * 2021-07-12 2021-10-22 上海嘉捷通电路科技股份有限公司 一种z向互连印制电路板的制备方法
CN114449771A (zh) * 2021-09-27 2022-05-06 深圳市百柔新材料技术有限公司 一种双面过孔陶瓷覆铜板的制备方法及电路板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003610A1 (en) * 1993-09-21 2001-06-14 Seiichi Nakatani Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
CN1722940A (zh) * 2004-06-10 2006-01-18 住友电气工业株式会社 多层印刷电路板的制造方法及多层印刷电路板
CN101449630A (zh) * 2006-04-19 2009-06-03 动态细节有限公司 具有堆积微孔的印刷电路板
CN102884872A (zh) * 2010-12-29 2013-01-16 松下电器产业株式会社 多层布线基板、多层布线基板的制造方法
CN103841771A (zh) * 2012-11-26 2014-06-04 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法以及印制电路板
CN104349592A (zh) * 2013-08-09 2015-02-11 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN106537519A (zh) * 2015-02-27 2017-03-22 拓自达电线株式会社 导电性糊剂及使用其的多层基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010003610A1 (en) * 1993-09-21 2001-06-14 Seiichi Nakatani Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
CN1722940A (zh) * 2004-06-10 2006-01-18 住友电气工业株式会社 多层印刷电路板的制造方法及多层印刷电路板
CN101449630A (zh) * 2006-04-19 2009-06-03 动态细节有限公司 具有堆积微孔的印刷电路板
CN102884872A (zh) * 2010-12-29 2013-01-16 松下电器产业株式会社 多层布线基板、多层布线基板的制造方法
CN103841771A (zh) * 2012-11-26 2014-06-04 北大方正集团有限公司 组合印制电路板和印制电路板的制造方法以及印制电路板
CN104349592A (zh) * 2013-08-09 2015-02-11 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN106537519A (zh) * 2015-02-27 2017-03-22 拓自达电线株式会社 导电性糊剂及使用其的多层基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113543493A (zh) * 2021-07-12 2021-10-22 上海嘉捷通电路科技股份有限公司 一种z向互连印制电路板的制备方法
CN114449771A (zh) * 2021-09-27 2022-05-06 深圳市百柔新材料技术有限公司 一种双面过孔陶瓷覆铜板的制备方法及电路板
CN114449771B (zh) * 2021-09-27 2024-02-13 深圳市百柔新材料技术有限公司 一种双面过孔陶瓷覆铜板的制备方法及电路板

Similar Documents

Publication Publication Date Title
CN102007825B (zh) 一种线路板及其制造方法
EP3082385B1 (en) Rigid-flexible circuit board having flying-tail structure and method for manufacturing same
CA2616793C (en) Bending-type rigid printed wiring board and process for producing the same
CN213403657U (zh) 一种电路板
CN109429441A (zh) 软硬结合板及其制作方法
US11699671B2 (en) Packaged circuit structure including circuit strcutre with antenna
JP3951409B2 (ja) Icカードとその製造法
CN110366329A (zh) 一种多层基板的制造方法及多层基板
EP3479662B1 (en) Cooling component carrier material by carbon structure within dielectric shell
CN107548244A (zh) 一种双面夹芯铜基板内部铜基之间绝缘的制作方法
CN103517584A (zh) 多层电路板的制作方法
CN105321834A (zh) 用于形成封装布置的方法以及封装布置
US10462902B1 (en) Circuit board and manufacturing method
CN103687333B (zh) 电路元器件内置基板的制造方法
JPH09326536A (ja) 金属基板及びその製造方法
TWI599003B (zh) 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
JPH0435092A (ja) 多層配線基板およびその製造方法
JP6525319B2 (ja) シート状コイル部品とシート状コイル部品の実装体およびシート状コイル部品の実装方法
US20210358883A1 (en) Fan-out packaging method employing combined process
CN101361414A (zh) 多层印刷线路基板及其制造方法
CN215187581U (zh) 散热型封装基板
JPS6084844A (ja) 半導体装置
CN113395843B (zh) 具有断差的电路板及电路板的制造方法
CN114999754B (zh) 一种热敏电阻的制作方法及热敏电阻
JP5585035B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191022

WD01 Invention patent application deemed withdrawn after publication