JP2007305617A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2007305617A
JP2007305617A JP2006129188A JP2006129188A JP2007305617A JP 2007305617 A JP2007305617 A JP 2007305617A JP 2006129188 A JP2006129188 A JP 2006129188A JP 2006129188 A JP2006129188 A JP 2006129188A JP 2007305617 A JP2007305617 A JP 2007305617A
Authority
JP
Japan
Prior art keywords
wiring pattern
multilayer wiring
wiring board
conductive member
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006129188A
Other languages
English (en)
Inventor
Katsumi Miyama
克己 見山
Toshihiko Iyama
俊彦 井山
Morihito Takagi
守人 高木
Toshiyuki Fukase
寿幸 深瀬
Kunihide Kudo
訓英 工藤
Yutaka Sumita
豊 住田
Naoaki Ueno
直昭 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clover Electronics Co Ltd
Original Assignee
Clover Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clover Electronics Co Ltd filed Critical Clover Electronics Co Ltd
Priority to JP2006129188A priority Critical patent/JP2007305617A/ja
Publication of JP2007305617A publication Critical patent/JP2007305617A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】実装されている電子部品が発した熱を放熱でき、全板厚を薄くすることができる多層配線基板を提供する。
【解決手段】多層配線基板1は、最外層に配線パターン3と配線パターン4とを有するコア基板2と、配線パターン3に絶縁体層7を介して積層された配線パターン5と、配線パターン4に絶縁体層8を介して積層された配線パターン6と、配線パターン3と配線パターン5とを導通する銅バンプ9と、配線パターン4と配線パターン6とを導通する銅バンプ10とを備え、配線パターン5の表面に電子部品110を実装する。電子部品110に臨む位置で、絶縁体層7を貫通し、配線パターン3と配線パターン5とを導通する銅バンプ11と、コア基板2を貫通し、一端が銅バンプ11に接続する放熱部材13と、絶縁体層8を貫通し、配線パターン4と配線パターン6とを導通し、放熱部材13の他端に接続する銅バンプ12から成る放熱手段14を備える。
【選択図】 図1

Description

本発明は、電子部品が実装されている多層配線基板に関するものである。
電子機器に搭載される多層配線基板は、電子機器の薄型化に伴い、多層配線基板そのものが薄型化するとともに、配線パターンが高密度化している。このため、多層配線基板に実装されている電子部品、トランジスタ、IC、抵抗等が発した熱によって電子機器の性能が影響を受けることがあるという問題がある。
前記問題を解決するために、図13に示されるような多層配線基板が知られている(例えば特許文献1参照)。
多層配線基板100は、複数の配線層102を有する多層配線基板105と、多層配線基板105の裏面の最外層に接着されたアルミニウム板106と、多層配線基板105とアルミニウム板106とを厚さ方向に貫通する熱伝導体109とから成る。
多層配線基板105は、両面に配線層102が形成された複数のガラスエポキシ基板101と、各ガラスエポキシ基板101に挟持されたプリプレグ103とを備えている。各ガラスエポキシ基板101は、層間に配設されたプリプレグ103により相互に接着されている。複数の配線層102は、多層配線基板105を厚さ方向に貫通するスルーホール104を介して接続されている。アルミニウム板106は、放熱板であって、プリプレグ107で多層配線基板105の裏面の最外層に接着されている。熱伝導体109は、多層配線基板105とプリプレグ107とアルミニウム板106とを厚さ方向に貫通する孔108内に設けられ、エポキシ樹脂から成るバインダに銀粒子を混合分散させた銀ペーストを硬化した導電性組成物(熱伝導性組成物)から成る。
多層配線基板100は、表面に電子部品110を搭載したときに、アルミニウム板106を電子機器111に当接することにより、電子部品110が発した熱を、熱伝導体109と、アルミニウム板106と、電子機器111とを介して、外部に放熱することができる。
しかしながら、多層配線基板100は多層配線基板105の外側にアルミニウム板106を備えているので、多層配線基板100の全板厚が厚くなってしまうという不都合がある。
特開2004−79772号公報
本発明は、かかる不都合を解消して、実装されている電子部品が発した熱を放熱することができ、全板厚を薄くすることができる多層配線基板を提供することを目的とする。
かかる目的を達成するために、本発明の多層配線基板は、少なくとも表裏両面のいずれか一方の最外層に第1の配線パターンを有すると共に、第1の配線パターンとは反対面の最外層に第2の配線パターンを有する多層配線コア基板と、第1の配線パターンに第1の絶縁体層を介して積層された第3の配線パターンと、第2の配線パターンに第2の絶縁体層を介して積層された第4の配線パターンと、第1の絶縁体層を貫通し、第1の配線パターンと第3の配線パターンとを導通する第1の柱状導電部材と、第2の絶縁体層を貫通し、第2の配線パターンと第4の配線パターンとを導通する第2の柱状導電部材とを備え、第3の配線パターンの表面上に電子部品が実装されている多層配線基板において、前記電子部品に臨む位置で、第1の絶縁体層を貫通し、第1の配線パターンと第3の配線パターンとを導通する第3の柱状導電部材と、前記多層配線コア基板を貫通し、一端が第3の柱状導電部材に接続する放熱部材と、第2の絶縁体層を貫通し、第2の配線パターンと第4の配線パターンとを導通し、前記放熱部材の他端に接続する第4の柱状導電部材とから成る放熱手段を備えることを特徴とする。
本発明の多層配線基板によれば、第3の配線パターンの表面上に実装されている電子部品に臨む位置に第3の柱状導電部材が設けられ、第3の柱状導電部材は前記放熱部材の一端に接続し、前記放熱部材の他端は第4の柱状導電部材に接続している。従って、本発明の多層配線基板は、前記電子部品が発した熱を、第3の柱状導電部材の多層配線基板の外表面に露出する面から吸熱し、第3の柱状導電部材、前記放熱部材、第4の柱状導電部材へと順番に伝導し、第4の柱状導電部材の多層配線基板の外表面に露出する面から放熱することができる。
また、本発明の多層配線基板によれば、電子部品110が発した熱を多層配線基板の外表面に露出する面から吸熱する第3の柱状導電部材と、第3の柱状導電部材から前記放熱部材を介して伝導した熱を多層配線基板の外表面に露出する面から放熱する第4の柱状導電部材とが多層配線基板の内部に設けられており、多層配線基板にアルミニウム板等の放熱板を積層する必要がないので、多層配線基板の全板厚を薄くすることができる。
本発明の多層配線基板において、第3の柱状導電部材と第4の柱状導電部材とは、金属製のバンプであることが望ましい。バンプが金属製であることにより、高熱伝導性を得ることができる。また、第4の柱状導電部材の前記多層配線基板の外表面に露出する面の面積は、0.03mm〜2500mmの範囲であることが望ましい。面積が0.03mm未満では電子部品が発した熱を十分に放熱できないことがあり、面積が2500mmを超えると配線の妨げとなって配線の自由度が低くなることがある。
また、本発明の多層配線基板では、第3の柱状導電部材と第4の柱状導電部材とは、レーザーで形成された穴部にメッキが施された複数のレーザービアであってもよい。レーザービアが金属製であって、複数設けられていることにより、高熱伝導性を得ることができる。さらに、第4の柱状導電部材は、前記多層配線基板の外表面に露出する面の総面積が0.03mm〜2500mmの範囲であることが望ましい。総面積が0.03mm未満では電子部品が発した熱を十分に放熱できないことがあり、総面積が2500mmを超えると配線の妨げとなって配線の自由度が低くなることがある。
次に、添付の図面を参照しながら本発明の実施の形態についてさらに詳しく説明する。図1は本実施形態の多層配線基板の構成例を示す説明的断面図であり、図2〜図8は図1に示す多層配線基板の製造工程を示す説明的断面図である。図9は本実施形態の多層配線基板の他の構成例を示す説明的断面図であり、図10〜図12は図9に示す多層配線基板の製造工程を示す説明的断面図である。
まず、図1を参照して、本実施形態の多層配線基板1について説明する。多層配線基板1は、多層配線コア基板2の最外層に設けられた第1の配線パターン3、第2の配線パターン4と、第1の配線パターン3に第1の絶縁体層7を介して積層された第3の配線パターン5と、第2の配線パターン4に第2の絶縁体層8を介して積層された第4の配線パターン6とを備える。第1の配線パターン3は多層配線コア基板2の表面の最外層に設けられ、第2の配線パターン4は多層配線コア基板2の裏面の最外層に設けられている。第3の配線パターン5の上には、電子部品110が実装されている。
多層配線コア基板2は、4層の配線パターン3,16,15,4と、3層の絶縁体層18,17,19と、放熱部材13とを有している。
配線パターン3,16,15,4と絶縁体層18,17,19は交互に積層されている。第3の絶縁体層17には、表面に第6の配線パターン16が積層され、裏面に第5の配線パターン15が積層されている。第6の配線パターン16には、第4の絶縁体層18を介して第1の配線パターン3が積層されている。第5の配線パターン15には、第5の絶縁体層19を介して第2の配線パターン4が積層されている。
各絶縁体層17〜19には、各絶縁体層17〜19を厚さ方向に貫通し、隣接する2つの配線パターンを任意の位置で導通する柱状導通部材が設けられている。第3の絶縁体層17には、第3の絶縁体層17を厚さ方向に貫通し、第5の配線パターン15と第6の配線パターン16とを任意の位置で導通する、銀ペーストから成るバンプ(以下「銀バンプ」という)20が設けられている。第4の絶縁体層18には、第4の絶縁体層18を厚さ方向に貫通し、第6の配線パターン16と第1の配線パターン3とを任意の位置で導通する第1のレーザービア21が設けられている。第5の絶縁体層19には、第5の絶縁体層19を厚さ方向に貫通し、第5の配線パターン15と第2の配線パターン4とを任意の位置で導通する第2のレーザービア22が設けられている。
放熱部材13は、多層配線コア基板2を厚さ方向に貫通し、例えば銅メッキが表面に施された貫通孔である。
多層配線基板1は、多層配線コア基板2の表面に設けられた第1の配線パターン3に、エポキシ樹脂から成る第1の絶縁体層7を介して積層された、銅メッキから成る第3の配線パターン5を有している。また、多層配線基板1は、多層配線コア基板2の裏面に設けられた第2の配線パターン4に、エポキシ樹脂から成る第2の絶縁体層8を介して積層された、銅メッキから成る第4の配線パターン6を有している。
各絶縁体層7,8には、各絶縁体層7,8を厚さ方向に貫通し、隣接する2つの配線パターンを導通する柱状導通部材9〜12が設けられている。第1の絶縁体層7には、第1の絶縁体層7を厚さ方向に貫通し、第1の配線パターン3と第3の配線パターン5とを導通する第1の銅バンプ9及び第3の銅バンプ11が設けられている。第2の絶縁体層8には、第2の絶縁体層8を厚さ方向に貫通し、第2の配線パターン4と第4の配線パターン6とを導通する第2の銅バンプ10及び第4の銅バンプ12が設けられている。なお、第1の銅バンプ9は請求項1記載の第1の柱状導電部材に相当し、第2の銅バンプ10は第2の柱状導電部材に相当し、第3の銅バンプ11は第3の柱状導電部材に相当し、第4の銅バンプ12は第4の柱状導電部材に相当する。
第3の銅バンプ11は、第3の配線パターン3の表面上に実装される電子部品110に臨む位置に、放熱部材13の一端に接続して設けられている。第4の銅バンプ12は、放熱部材13の他端に接続して設けられている。これら第3の銅バンプ11と、放熱部材13と、第4の銅バンプ12とが放熱手段14を構成している。
第3の銅バンプ11の多層配線基板1の外表面に露出する面(露出面)11a及び第4の銅バンプ12の多層配線基板1の外表面に露出する面(露出面)12aは、それぞれの面積が0.03mm〜2500mmの範囲となるように形成されている。
本実施形態では、柱状導通部材として、レーザーで形成された穴部にメッキが施されたレーザービア21,22及び銀バンプ20を用いているが、他のものであってもよい。例えば、銀ペーストから成る銀バンプ20に代えて、銀以外の他の導電性粉末を含む導電性ペーストから成るバンプを用いることにしてもよい。また、絶縁体層7,8,17,18,19は、エポキシ樹脂でなくてもよく、例えばビスマレイミドトリアジン樹脂、ポリイミド樹脂、ポリエーテル樹脂、フェノール樹脂、ポリエーテル・エーテル・ケトン樹脂、液晶ポリマーを用いることにしてもよい。また、配線パターン5,6は銅メッキでなくてもよく、銅メッキに限定されない。さらに、放熱部材13の貫通孔内に熱伝導性組成物、例えばエポキシ樹脂から成るバインダに銀粒子を混合分散させた銀ペーストを硬化した導電性組成物が充填されていてもよい。
以上から成る多層配線基板1において、第3の配線パターン5の表面上に実装されている電子部品110が発した熱は、電子部品110に臨む位置に設けられた第3の銅バンプ11の露出面11aから第3の銅バンプ11に伝導して吸熱され、一端が第3の銅バンプ11に接続する放熱部材13に伝導し、放熱部材13の他端に接続する第4の銅バンプ12に伝導し、第4の銅バンプ12の露出面12aから放熱される。多層配線基板1は、第3の銅バンプ11の露出面11a及び第4の銅バンプ12の露出面12aの各面積が0.03mm〜2500mmの範囲となるように形成されているので、電子部品110が発した熱を第3の銅バンプ11によって十分に吸熱し、放熱部材13を介して第4の銅バンプ12から十分に放熱することができる。
また、多層配線基板1は、電子部品110が発した熱を露出面11aから吸熱する第3の銅バンプ11と、第3の銅バンプ11から放熱部材13を介して伝導した熱を露出面12aから放熱する第4の銅バンプ12とが、多層配線基板1の内部に設けられており、多層配線基板1の外側にアルミニウム板等の放熱板を積層する必要がないので、多層配線基板1の全板厚を薄くすることができる。
また、多層配線基板1は、第3の銅バンプ11、第4の銅バンプ12の露出面11a、露出面12aの各面積が0.03mm〜2500mmの範囲となるように形成されているので、配線の妨げとなることなく配線の自由度を高くすることができる。
さらに、多層配線コア基板2において、第6の配線パターン16と第1の配線パターン3とが第1のレーザービア21によって任意の位置で導通され、第5の配線パターン15と第6の配線パターン16とが銀バンプ20によって任意の位置で導通され、第5の配線パターン15と第2の配線パターン4とが第2のレーザービア22によって任意の位置で導通されているので、多層配線基板1は配線の自由度が高い基板となっている。
図1に示す多層配線基板は、例えば次のようにして製造することができる。
まず、次のようにして多層配線コア基板2を形成する。
まず、図2(a)示のように、例えば厚さ18μmの銅箔から成る導電性支持体30上の所定の位置に、複数の銀バンプ20を形成する。銀バンプ20は、例えば、導電性支持体30に、所定の位置に貫通孔を備えるメタルマスクを積層し、該メタルマスクの上から銀ペーストをスクリーン印刷して、乾燥することにより形成される。銀バンプ20は、例えば導電性支持体30に接触する部分の径が0.2mm、高さが0.1mmの大きさとなるように形成される。
次に、図2(b)示のように、銀バンプ20が形成された導電性支持体30にプリプレグ17を積層して加圧し、銀バンプ20をプリプレグ17に厚さ方向に貫通させ、銀バンプ20の先端を第3の絶縁体層17としてのプリプレグ17から露出せしめる。プリプレグ17は、例えば60μmの厚さを備えている。
次に、図2(c)示のように、銀バンプ20が露出している第3の絶縁体層17に、例えば厚さ18μmの銅箔から成る他の導電性支持体31を積層し、圧着する。他の導電性支持体31によって銀バンプ20の先端が潰れ、第3の絶縁体層17の表面に導電性支持体31が積層される。これにより、第3の絶縁体層17の裏面の導電性支持体30と表面の導電性支持体31とが銀バンプ20によって導通される。
次に、図2(d)示のように、導電性支持体30,31にエッチングを施すことにより、第5の配線パターン15及び第6の配線パターン16が形成され、銀バンプ20の上面20a及び下面20bが露出される。エッチング方法は、従来公知の方法でよい。
次に、図3(a)示のように、銀バンプ20の上面20aが露出している第6の配線パターン16に、例えば厚さ18μmの銅箔32を片面に備えた、例えば厚さ60μmのプリプレグ18をプリプレグ18側の面で圧着することにより、第4の絶縁体層18が形成される。同様に、銀バンプ20の下面20bが露出している第5の配線パターン15に、片面に他の銅箔33を備えたプリプレグ19をプリプレグ19側の面で圧着することにより、第5の絶縁体層19が形成される。以上により、多層配線コア基板2の予備成形体2aが形成される。
次に、図3(b)示のように、銅箔32,33にエッチングを施すことにより、第4の絶縁体層18の上面18a及び第5の絶縁体層19の下面19aが露出される。そして、第4の絶縁体層18の露出部18a及び第5の絶縁体層19の露出部19aにレーザー光を照射することにより、露出部18aの下方の第4の絶縁体層18及び露出部19aの上方の第5の絶縁体層19を除去する。
この結果、図4(a)示のように、銀バンプ20の上面20aを露出する穴部34と、下面20bを露出する穴部35とが形成される。穴部34,35は、銀バンプ20の上面20a及び下面20bを露出させるために十分な大きさであればよく、例えば開口部の径が0.1mmになるように形成される。
次に、図4(b)示のように、放熱部材13を形成する貫通孔を予備成形体2aに穿設する。貫通孔13は、ドリル、レーザー、電子ビーム等により、例えば0.3mmの径に形成される。
次に、図5(a)示のように、銅箔32,33及び貫通孔13の表面に銅メッキを施すことにより、例えば厚さ18μmのメッキ層36が形成される。前記メッキは同時に穴部34,35にも施され、穴部34,35内に銅メッキが充填される。
次に、図5(b)示のように、メッキ層36にエッチングを施すことにより、メッキ層36、銅箔32,33がエッチングされて、第1の配線パターン3と第2の配線パターン4とが形成される。また、穴部34,35内の銅メッキがエッチングされて、第1のレーザービア21と第2のレーザービア22とが形成される。以上により、多層配線コア基板2が形成される。
続いて、次のようにして多層配線コア基板2の表裏両面に第3の配線パターン5と第4の配線パターン6とを形成する。
まず、図6(a)示のように、多層配線コア基板2の表面の第1の配線パターン3に、例えば厚さ70μmのメッキ層37を形成する。同様に、多層配線コア基板2の裏面の第2の配線パターン4に、例えば厚さ70μmのメッキ層38を形成する。
次に、図6(b)示のように、メッキ層37,38にエッチングを施すことにより、メッキ層37に第1の銅バンプ9及び第3の銅バンプ11が形成され、メッキ層38に第2の銅バンプ10及び第4の銅バンプ12が形成される。第3の銅バンプ11は、その上面11aの面積が0.03mm〜2500mmの範囲となるように形成され、第4の銅バンプ12は、その下面12aの面積が0.03mm〜2500mmの範囲となるように形成される。
次に、図7(a)示のように、第1の配線パターン3と第1の銅バンプ9と第3の銅バンプ11との表面にエポキシ樹脂7を積層し、乾燥させた後に、例えば厚さ60μmとなるようにエポキシ樹脂7を切削・研磨し、第1の絶縁体層7を形成する。同様にして、第2の配線パターン4と第2の銅バンプ10と第4の銅バンプ12との表面にエポキシ樹脂8を積層し、第2の絶縁体層8を形成する。
次に、図7(b)示のように、第1の銅バンプ9と第3の銅バンプ11と第1の絶縁体層7との表面に、例えば厚さ18μmのメッキ層39を形成する。これにより、第1の配線パターン3に第1の絶縁体層7を介してメッキ層39が積層され、第1の配線パターン3とメッキ層37とが第1の銅バンプ9と第3の銅バンプ11とによって導通される。同様にして、第2の銅バンプ10と第4の銅バンプ12と第2の絶縁体層8の表面に、例えば厚さ18μmのメッキ層40を形成する。これにより、第2の配線パターン4に第2の絶縁体層8を介してメッキ層40が積層され、第2の配線パターン4とメッキ層40とが第2の銅バンプ10と第4の銅バンプ12とによって導通される。
次に、図8示のように、メッキ層39,40にエッチングを施すことにより、第3の配線パターン5及び第4の配線パターン6が形成される。
最後に、図1示のように、電子部品110を実装させるための接続箇所を除く、多層配線基板の最外層の全面に、レジスト印刷を施すことにより、例えば厚さ18μmの保護被膜層41,42が形成される。
以上により、本実施形態の多層配線基板1が製造される。この多層配線基板1は、6層の配線パターンを有し、500μm程度の全板厚を備える。
さらに、本実施形態の多層配線基板は、図1示の多層配線基板1の他に、例えば図9示の多層配線基板51とすることも可能である。
図9を参照して、本実施形態の多層配線基板51について説明する。
多層配線基板51は、次の点を除いて、図1の多層配線基板1と全く同一の構成を備えている。多層配線基板51は、多層配線基板1の第1の銅バンプ9に代えて第3のレーザービア52を、多層配線基板1の第2の銅バンプ10に代えて第4のレーザービア53を、多層配線基板1の第3の銅バンプ11に代えて複数の第5のレーザービア54を、多層配線基板1の第4の銅バンプ12に代えて複数の第6のレーザービア55を備え、多層配線基板1の放熱手段14に代えて、複数の第5のレーザービア54と、放熱部材13と、複数の第6のレーザービア55とで構成される放熱手段56を備える。
多層配線基板51は、多層配線コア基板2の表面に設けられた第1の配線パターン3に、エポキシ樹脂から成る第1の絶縁体層7を介して積層された、銅メッキから成る第3の配線パターン5を有している。また、多層配線コア基板2の裏面に設けられた第2の配線パターン4に、エポキシ樹脂から成る第2の絶縁体層8を介して積層された、銅メッキから成る第4の配線パターン6を有している。
各絶縁体層7,8には、各絶縁体層7,8を厚さ方向に貫通し、隣接する2つの配線パターンを導通する柱状導通部材52〜55が設けられている。第1の絶縁体層7には、第1の絶縁体層7を厚さ方向に貫通し、第1の配線パターン3と第3の配線パターン5とを導通する第3のレーザービア52と複数の第5のレーザービア54とが設けられている。第2の絶縁体層8には、第2の絶縁体層8を厚さ方向に貫通し、第2の配線パターン4と第4の配線パターン6とを導通する第4のレーザービア53と複数の第6のレーザービア55とが設けられている。なお、第3のレーザービア52は請求項1記載の第1の柱状導電部材に相当し、第4のレーザービア53は第2の柱状導電部材に相当し、第5のレーザービア54は第3の柱状導電部材に相当し、第4のレーザービア55は第4の柱状導電部材に相当する。
複数の第5のレーザービア54は、第3の配線パターン3の表面上に実装される電子部品110に臨む位置に、放熱部材13の一端に接続して設けられている。第6のレーザービア55は、放熱部材13の他端に接続して設けられている。これら複数の第5のレーザービア54と、放熱部材13と、第6のレーザービア55とが放熱手段14を構成している。
複数の第5のレーザービア54の多層配線基板1の外表面に露出する面(露出面)54a及び複数の第6のレーザービア55の多層配線基板1の外表面に露出する面(露出面)55aは、各総面積が0.03mm〜2500mmの範囲となるように形成されており、多層配線基板1の第3の銅バンプ11の露出面11a及び第4の銅バンプ12の露出面12aと同程度の面積を有している。
以上から成る多層配線基板51において、第3の配線パターン5の表面上に実装されている電子部品110が発した熱は、電子部品110に臨む位置に設けられた複数の第5のレーザービア54の露出面54aから複数の第5のレーザービア54に伝導して吸熱され、一端が複数の第5のレーザービア54に接続する放熱部材13に伝導し、放熱部材13の他端に接続する複数の第6のレーザービア55に伝導し、複数の第6のレーザービア55の露出面55aから放熱される。複数の第5のレーザービア54の露出面54aの総面積と、複数の第6のレーザービア55の露出面55aの総面積とが、0.03mm〜2500mmの範囲となるように形成されているので、多層配線基板51は、電子部品110が発した熱を複数の第5のレーザービア54によって十分に吸熱し、放熱部材13を介して複数の第6のレーザービア55から十分に放熱することができる。
また、多層配線基板51は、電子部品110が発した熱を露出面51aから吸熱する複数の第5のレーザービア54と、複数の第5のレーザービア54から放熱部材13を介して伝導した熱を露出面55aから放熱する第6のレーザービア55とが、多層配線基板51の内部に設けられており、多層配線基板51の外側にアルミニウム板等の放熱板を積層する必要がないので、多層配線基板51の全板厚を薄くすることができる。
また、多層配線基板1は、第5のレーザービア54、第6のレーザービア55の露出面54a、露出面55aの各総面積が0.03mm〜2500mmとなるように形成されているので、配線の妨げとなることなく配線の自由度を高くすることができる。
図9に示す多層配線基板は、例えば次のようにして製造することができる。
まず、図2〜図5の手順により、多層配線コア基板2を形成する。
次に、図10(a)示のように、例えば厚さ18μmの銅箔37を片面に備えた、例えば厚さ60μmのプリプレグ7を、第1のレーザービア21の上面21aが露出している第1の配線パターン3にプリプレグ7側の面で圧着することにより、第1の絶縁体層7が形成される。同様にして、例えば厚さ18μmの他の銅箔38を片面に備えた、例えば厚さ60μmのプリプレグ8を、第2のレーザービア22の下面22aが露出している第2の配線パターン4にプリプレグ8側の面で圧着することにより、第2の絶縁体層8が形成される。
次に、図10(b)示のように、銅箔37,38にエッチングを施すことにより、第1の絶縁体層7の上面7a及び第2の絶縁体層8の下面8aが露出される。そして、第1の絶縁体層7の露出部7a及び第2の絶縁体層8の露出部8aにレーザー光を照射することにより、露出部7aの下方の第1の絶縁体層7及び露出部8aの上方の第2の絶縁体層8を除去する。
この結果、図11(a)示のように、第1の配線パターン3の上面3aを露出する穴部57と、第2の配線パターン4の下面4aを露出する穴部58と、放熱部材(貫通孔)13とその周りのメッキ層36の表面36aを露出する穴部59,60とが形成される。穴部57,58は、第1の配線パターン3の上面3a及び第2の配線パターン4の下面4aを露出させるために十分な大きさであればよく、例えば開口部の径が0.1mmになるように形成される。また、複数の穴部59,60は、貫通孔13の開口部13a,13bと、貫通孔13の表面13cと開口部13a,13b近傍とに施されたメッキ層36aとを露出させるために十分な大きさであればよく、例えば開口部の径が0.1mmになるように形成される。
次に、図11(b)示のように、銅箔37,38に銅メッキを施すことにより、メッキ層61,62が形成される。前記メッキは同時に穴部57〜60にも施され、穴部57〜60内に銅メッキが充填される。
次に、図12示のように、メッキ層61,62にエッチングを施すことにより、第3の配線パターン5及び第4の配線パターン6が形成される。また、穴部57〜60内の銅メッキがエッチングされて、上面52aが露出した第3のレーザービア52と、下面53aが露出した第4のレーザービア53と、上面54aが露出した第5のレーザービア54と、下面55aが露出した第6のレーザービア55とが形成される。第5のレーザービア54及び第5のレーザービア56は、多層配線基板51の外表面に露出する面54a,55aの総面積が0.03mm〜2500mmの範囲となるように形成される。
最後に、図9示のように、電子部品110を実装させるための接続箇所を除く、多層配線基板の最外層の全面に、レジスト印刷を施すことにより、例えば厚さ18μmの保護被膜層41,42が形成される。
以上により、本実施形態の多層配線基板51が製造される。この多層配線基板1は、6層の配線パターンを有し、500μm程度の全板厚を備える。
本実施形態の多層配線基板の構成例を示す説明的断面図。 図1に示す多層配線基板の製造工程を示す説明的断面図。 図1に示す多層配線基板の製造工程を示す説明的断面図。 図1に示す多層配線基板の製造工程を示す説明的断面図。 図1に示す多層配線基板の製造工程を示す説明的断面図。 図1に示す多層配線基板の製造工程を示す説明的断面図。 図1に示す多層配線基板の製造工程を示す説明的断面図。 図1に示す多層配線基板の製造工程を示す説明的断面図。 本実施形態の多層配線基板の他の構成例を示す説明的断面図。 図9に示す多層配線基板の製造工程を示す説明的断面図。 図9に示す多層配線基板の製造工程を示す説明的断面図。 図9に示す多層配線基板の製造工程を示す説明的断面図。 従来技術の多層配線基板を示す説明的断面図。
符号の説明
1…多層配線基板、 2…多層配線コア基板、 3…第1の配線パターン、 4…第2の配線パターン、 5…第3の配線パターン、 6…第4の配線パターン、 7…第1の絶縁体層、 8…第2の絶縁体層、 9,52…第1の柱状導電部材、 10,53…第2の柱状導電部材、 11,54…第3の柱状導電部材、 12,55…第4の柱状導電部材、 13…放熱部材、 14,56…放熱手段、 110…電子部品。

Claims (5)

  1. 少なくとも表裏両面のいずれか一方の最外層に第1の配線パターンを有すると共に、第1の配線パターンとは反対面の最外層に第2の配線パターンを有する多層配線コア基板と、
    第1の配線パターンに第1の絶縁体層を介して積層された第3の配線パターンと、第2の配線パターンに第2の絶縁体層を介して積層された第4の配線パターンと、第1の絶縁体層を貫通し、第1の配線パターンと第3の配線パターンとを導通する第1の柱状導電部材と、第2の絶縁体層を貫通し、第2の配線パターンと第4の配線パターンとを導通する第2の柱状導電部材とを備え、第3の配線パターンの表面上に電子部品が実装されている多層配線基板において、
    前記電子部品に臨む位置で、第1の絶縁体層を貫通し、第1の配線パターンと第3の配線パターンとを導通する第3の柱状導電部材と、前記多層配線コア基板を貫通し、一端が第3の柱状導電部材に接続する放熱部材と、第2の絶縁体層を貫通し、第2の配線パターンと第4の配線パターンとを導通し、前記放熱部材の他端に接続する第4の柱状導電部材とから成る放熱手段を備えることを特徴とする多層配線基板。
  2. 第3の柱状導電部材及び第4の柱状導電部材は、金属製のバンプであることを特徴とする請求項1記載の多層配線基板。
  3. 第4の柱状導電部材は、前記多層配線基板の外表面に露出する面の面積が0.03mm〜2500mmの範囲であることを特徴とする請求項2記載の多層配線基板。
  4. 第3の柱状導電部材及び第4の柱状導電部材は、レーザーで形成された穴部にメッキが施された複数のレーザービアであることを特徴とする請求項1記載の多層配線基板。
  5. 第4の柱状導電部材は、前記多層配線基板の外表面に露出する面の総面積が0.03mm〜2500mmの範囲であることを特徴とする請求項4記載の多層配線基板。
JP2006129188A 2006-05-08 2006-05-08 多層配線基板 Pending JP2007305617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006129188A JP2007305617A (ja) 2006-05-08 2006-05-08 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006129188A JP2007305617A (ja) 2006-05-08 2006-05-08 多層配線基板

Publications (1)

Publication Number Publication Date
JP2007305617A true JP2007305617A (ja) 2007-11-22

Family

ID=38839335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129188A Pending JP2007305617A (ja) 2006-05-08 2006-05-08 多層配線基板

Country Status (1)

Country Link
JP (1) JP2007305617A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253270A (ja) * 2008-04-02 2009-10-29 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
KR100935871B1 (ko) 2007-11-22 2010-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2011082250A (ja) * 2009-10-05 2011-04-21 Denso Corp 配線基板およびその製造方法
WO2011122245A1 (ja) * 2010-03-31 2011-10-06 イビデン株式会社 配線板及びその製造方法
JP2013110347A (ja) * 2011-11-24 2013-06-06 Toppan Printing Co Ltd 貫通電極付き配線基板の製造方法
JP2014099647A (ja) * 2014-01-28 2014-05-29 Denso Corp 配線基板およびその製造方法
JP2014220307A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板、これを用いた電子装置および多層基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142829A (ja) * 2001-11-07 2003-05-16 Daiwa Kogyo:Kk 多層配線基板及びその製造方法
JP2005183559A (ja) * 2003-12-18 2005-07-07 Nec Corp プリント配線板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142829A (ja) * 2001-11-07 2003-05-16 Daiwa Kogyo:Kk 多層配線基板及びその製造方法
JP2005183559A (ja) * 2003-12-18 2005-07-07 Nec Corp プリント配線板およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935871B1 (ko) 2007-11-22 2010-01-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009253270A (ja) * 2008-04-02 2009-10-29 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2011082250A (ja) * 2009-10-05 2011-04-21 Denso Corp 配線基板およびその製造方法
WO2011122245A1 (ja) * 2010-03-31 2011-10-06 イビデン株式会社 配線板及びその製造方法
CN102845141A (zh) * 2010-03-31 2012-12-26 揖斐电株式会社 电路板以及电路板的制造方法
US8541693B2 (en) 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN102845141B (zh) * 2010-03-31 2015-05-20 揖斐电株式会社 电路板以及电路板的制造方法
JP2013110347A (ja) * 2011-11-24 2013-06-06 Toppan Printing Co Ltd 貫通電極付き配線基板の製造方法
JP2014220307A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板、これを用いた電子装置および多層基板の製造方法
JP2014099647A (ja) * 2014-01-28 2014-05-29 Denso Corp 配線基板およびその製造方法

Similar Documents

Publication Publication Date Title
TWI437949B (zh) A wiring board provided with an electronic component, and a heat dissipation method of a wiring board provided with an electronic component
JP5406389B2 (ja) 部品内蔵基板及びその製造方法
KR100912051B1 (ko) 인쇄기판 및 인쇄기판의 제조방법
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JPH08255982A (ja) 回路基板及びその製造方法
JP2008028376A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP2006332449A (ja) 多層プリント配線板及びその製造方法
JP2007305617A (ja) 多層配線基板
JP3922642B2 (ja) 熱伝導部材付きプリント基板及びその製造方法
JP2006165299A5 (ja)
JP2015146346A (ja) 多層配線板
KR20120072689A (ko) 방열회로기판 및 그 제조 방법
JP2013211480A (ja) 部品内蔵基板
JP4693861B2 (ja) 放熱印刷回路基板及びその製造方法
JP2008103640A (ja) 多層配線基板
JP2010062199A (ja) 回路基板
JP4954120B2 (ja) 配線基板および実装構造体
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP5623364B2 (ja) 配線基板、実装構造体および電子装置
JP2008198747A (ja) プリント基板及びプリント基板の製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP2011166029A (ja) 配線基板、それを用いた電子装置、及び配線基板の製造方法
JP2005340469A (ja) 回路基板用コンポジットシート、積層シート、シート構造体、回路基板、シート構造体の製造方法及び回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025