JP2008181920A

JP2008181920A - 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Info

Publication number: JP2008181920A
Application number: JP2007012286A
Authority: JP
Inventors: Eiji Kawamoto; 英司川本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2007-01-23
Filing date: 2007-01-23
Publication date: 2008-08-07

Abstract

【課題】半導体ベアチップＩＣを内蔵する電子部品内蔵基板の層間接続を簡易かつ高信頼性化を図る。
【解決手段】本発明の電子部品内蔵基板は、第１絶縁層１の内部に設けられた第１金属からなる第２導電性パターン６を備え、第２絶縁層４を貫通し、第２めっき膜９により第２導電性パターン６と第３導電性パターン７とを電気的に接続するビアホール８を備える。この構成により、第２導電性パターン６を第１絶縁層１内に埋め込むことにより、第１導電性パターン２上に第２金属からなる第１めっき膜３を形成する際に、特にマスク等の処理を行わなくても第２導電性パターン６上に第１めっき膜３が付着することを防止することができる。
【選択図】図１

Description

本発明は、多層基板内に電子部品が埋設された電子部品内蔵基板とこれを用いた電子機器、およびその製造方法に関するものである。

電子機器の小型化・軽量化に伴い、プリント配線板の高密度化や実装部品の小型化に対する要求が厳しくなっている。プリント配線板においては、配線ルールの縮小により配線板表面と平行な方向について高密度化が図られている。さらに、ビルドアップ工法を採用して配線を積層させ、任意の層間にビアホールを形成することにより、配線板表面に垂直な方向で高密度化も可能となった。

一方、半導体パッケージとしては、従来パッケージの外周に多ピン化されたリードを有するＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）やＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）等の表面実装デバイス（ＳＭＤ；ＳｕｒｆａｃｅＭｏｕｎｔＤｅｖｉｃｅ）が用いられることが多かった。近年、半導体パッケージをさらに小型化するため、半導体素子の能動面を基板に向けたフリップ・チップ実装により、チップ・サイズ・パッケージ（ＣＳＰ）化が図られている。フリップ・チップ実装によれば半導体素子をベアチップのままリードを用いずに、バンプと呼ばれる電極端子を介して基板にダイレクトに実装される。上記のフリップ・チップ実装によれば、ベアチップ半導体の実装が可能な領域は基板表面であり、実装密度は基板サイズの制限を受けるため、実装密度をさらに飛躍的に向上させることは困難である。そこで、半導体素子を基板の内部に実装して実装密度を上げ、電子機器を小型化する手段が提案されている。

以下、従来の電子部品内蔵基板について、図７を用いて説明する。図７は、従来の電子部品内蔵基板の断面図である。

図７において、従来の電子部品内蔵基板は基材からなる第１絶縁層１０１とこの第１絶縁層１０１の上に設けられた絶縁樹脂層からなる第２絶縁層１０２とを有し、第１絶縁層１０１の上面には第２絶縁層１０２内に埋め込まれたベアチップＩＣからなる電子部品１０３が実装されている。第１絶縁層１０１と電子部品１０３との接続は、電子部品１０３のアルミ電極表面に形成されたはんだバンプ１０４と第１絶縁層１０１の上面のＡｕめっき膜１０７が施されたＣｕ電極である第１導電性パターン１０６によりなされている。また、第１絶縁層１０１の他の上面にはＣｕからなる第２導電性パターン１０８が形成されている。第２絶縁層１０２の上層には接着層１０９を介して、所定のパターンを有する第３導電性パターン１１０が形成されており、第２導電性パターン１０８上部の第２絶縁層１０２、接着層１０９および第３導電性パターン１１０にはビアホール１１５が形成され、ビアホール１１５内には導電層１１６が形成されている。

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００１−７７５３６号公報

このような従来の電子部品内蔵基板において、電子部品１０３を実装するために、第１導電性パターン１０６の表面にはＡｕめっき膜を形成しているのであるが、第１導電性パターンと第２導電性パターン１０８は第１絶縁層１０１表面の同じ層に配置されているため、第１導電性パターンの表面にＡｕめっき膜１０７形成を行う場合、第２導電性パターン１０８の表面にもＡｕめっき膜１０７が形成されることになる。その結果、ビルドアップ工法により第２絶縁層１０２を貫通するビアホール１１５を介して導電層１１６と第２導電性パターン１０８をＣｕめっき接続を行う場合、第２導電性パターン１０８上に存在するＡｕめっき膜にＣｕめっきが付着せず（反応せず）電気的導通を取ることができなくなるという問題を有していた。

また、第２導電性パターン１０８上を保護して第１導電性パターン１０６表面のみＡｕめっき処理を行うことは工程が複雑で量産性を低下させるという問題点を有していた。

本発明はこのような問題を解決したもので、簡易かつ接続信頼性の高い電子部品内蔵基板とこれを用いた電子機器およびその製造方法を提供することを目的としたものである。

上記目的を達成するために本発明は、第１絶縁層と、この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンと、前記第１導電性パターンの上面に形成された第２金属からなる第１めっき膜と、前記第１導電性パターン及び前記第１めっき膜を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続されると共に前記第２絶縁層の内部に配置された前記バンプを有する電子部品と、前記第１絶縁層の内部に設けられた第１金属からなる第２導電性パターンと、前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、前記第２絶縁層を貫通し、第２めっき膜により前記第２導電性パターンと前記第３導電性パターンとを電気的に接続するビアホールとを備えた電子部品内蔵基板としたものであり、第２導電性パターンを第１絶縁層内に埋め込むことにより、第１導電性パターン上に第２金属からなる第１めっき膜を形成する際に、第２導電性パターン上に第１めっき膜が付着することを防止し、第２めっき膜により第３導電性パターンと第２導電性パターンを確実に接続することができるという作用も有する。

請求項２に記載の発明は、前記第２めっき膜は、第１金属からなる請求項１に記載の電子部品内蔵基板としたものであり、第２めっき膜を第１金属からなる第２導電性パターンおよび第３導電性パターンと同一材料で構成できるため信頼性の高いめっき膜形成を行うことができるという作用を有する。

請求項３に記載の発明は、前記第１金属はＣｕであり、前記第２金属はＡｕである請求項１に記載の電子部品内蔵基板としたものであり、安価で信頼性の高いＣｕを用いて第１〜第３導電性パターンを形成することができると共に、第２金属にＡｕを用いることで電子部品と第１導電性パターンの接続について高信頼性を確保することができるという作用を有する。

請求項４に記載の発明は、前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項１に記載の電子部品内蔵基板としたものであり、第２導電性パターンおよび第３導電性パターンとの良好な接続が可能となるという作用を有する。

請求項５に記載の発明は、前記バンプが少なくともＡｕまたはＳｎまたはＡｇにより構成されている請求項１に記載の電子部品内蔵基板としたものであり、Ａｕ線によるスタッドバンプ、めっきによるＡｕまたははんだバンプ、導電性ペーストによるＡｇバンプ等簡易な方法で形成可能なバンプを用いて、電子部品と第１導電性パターン間の信頼性の高い接続を実現することができるという作用を有する。

請求項６に記載の発明は、第１絶縁層と、この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンと、前記第１導電性パターンの上面に形成された第２金属からなる第１めっき膜と、前記第１導電性パターン及び前記第１めっき膜を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、前記第１導電性パターンに前記第１めっき膜を介して接続されると共に前記第２絶縁層の内部に配置された電子部品と、前記第１絶縁層の内部に設けられた第１金属からなる第２導電性パターンと、前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、前記第２絶縁層を貫通し、第２めっき膜により前記第２導電性パターンと前記第３導電性パターンとを電気的に接続するビアホールとを備えた電子部品内蔵基板を有する受信装置としたものであり、超小型受信装置を実現することができるという作用を有する。

請求項７に記載の発明は、第１絶縁層と、この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンと、前記第１導電性パターンの上面に形成された第２金属からなる第１めっき膜と、前記第１導電性パターン及び前記第１めっき膜を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、前記第１導電性パターンに前記第１めっき膜を介して接続されると共に前記第２絶縁層の内部に配置された電子部品と、前記第１絶縁層の内部に設けられた第１金属からなる第２導電性パターンと、前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、前記第２絶縁層を貫通し、第２めっき膜により前記第２導電性パターンと前記第３導電性パターンとを電気的に接続するビアホールとを備えた電子部品内蔵基板を有する電子機器としたものであり、超小型電子機器を実現することができるという作用を有する。

請求項８に記載の発明は、第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンの上面に形成された第２金属からなる第１めっき膜上にバンプを介して電子部品を実装する工程と、前記第１絶縁層上に前記電子部品を覆うように第２絶縁層を積層する工程と、前記第２絶縁層上に前記第１金属からなる金属箔を積層する工程と、積層された前記第１絶縁層と前記第２絶縁層と前記金属箔を加熱しながら加圧して一体化する工程と、前記金属箔の所定の位置に穴加工を行い前記第２絶縁層を露出させる工程と、前記第２絶縁層および前記第１絶縁層を加工して前記第２導電性パターンを露出させる工程と、第２めっき膜により前記第２導電性パターンと前記金属箔を電気的に接続する工程と、前記金属箔を加工して第３導電性パターンを形成する工程を備えた電子部品内蔵基板の製造方法としたものであり、第２導電性パターンを第１絶縁層内に埋め込むことにより、第１導電性パターン上に第２金属からなる第１めっき膜を形成する際に、第２導電性パターン上に第１めっき膜が付着することを防止することができるため、ビルドアップ工法により電子部品内蔵基板を製造することができるという作用を有する。

請求項９に記載の発明は、第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンの上面に形成された第２金属からなる第１めっき膜上に前記第２金属からなるバンプを介して電子部品を実装する工程と、前記第１絶縁層上に前記電子部品を覆うように第２絶縁層を積層する工程と、積層された前記第１絶縁層と前記第２絶縁層を加熱しながら加圧して一体化する工程と、前記第２絶縁層及び前記第１絶縁層を加工して前記第２導電性パターンを露出させる工程と、第２めっき膜により前記第２絶縁層の上面に第３導電性パターンを形成すると共に前記第２導電性パターンと電気的に接続する工程を備えた電子部品内蔵基板の製造方法としたものであり、第２導電性パターンを第１絶縁層内に埋め込むことにより、第１導電性パターン上に第２金属からなる第１めっき膜を形成する際に、第２導電性パターン上に第１めっき膜が付着することを防止することができるため、ビルドアップ工法により電子部品内蔵基板を製造することができるという作用を有する。

請求項１０に記載の発明は、前記第２めっき膜は、第１金属からなる請求項８または請求項９に記載の電子部品内蔵基板の製造方法としたものであり、第２めっき膜を第１金属からなる第２導電性パターンおよび第３導電性パターンと同一材料で構成できるため信頼性の高いめっき膜形成を行うことができるという作用を有する。

請求項１１に記載の発明は、前記第１金属はＣｕであり、前記第２金属はＡｕである請求項８または請求項９に記載の電子部品内蔵基板の製造方法としたものであり、安価で信頼性の高いＣｕを用いて第１〜第３導電性パターンを形成することができると共に、第２金属にＡｕを用いることで電子部品と第１導電性パターンの接続について高信頼性を確保することができるという作用を有する。

請求項１２に記載の発明は、前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項８または請求項９に記載の電子部品内蔵基板の製造方法としたものであり、第２導電性パターンと第３導電性パターンとの良好な接続が可能となるという作用を有する。

請求項１３に記載の発明は、前記バンプが少なくともＡｕまたはＳｎまたはＡｇにより構成されている請求項８または請求項９に記載の電子部品内蔵基板の製造方法としたものであり、Ａｕ線によるスタッドバンプ、めっきによるＡｕまたははんだバンプ、導電性ペーストによるＡｇバンプ等簡易な方法で形成可能なバンプを用いて、電子部品と第１導電性パターン間の信頼性の高い接続を実現することができるという作用を有する。

請求項１４に記載の発明は、前記第２絶縁層は少なくとも１枚以上の織布または不織布に熱硬化性樹脂を含浸させたプリプレグからなる請求項８または請求項９に記載の電子部品内蔵基板の製造方法としたものであり、第１絶縁層と略同一材料を用いることで信頼性の高い電子部品内蔵基板を実現することができるという作用を有する。

請求項１５に記載の発明は、前記積層前の前記第２絶縁層に前記電子部品より大きな空隙を形成し、前記積層時に前記空隙内に前記電子部品を配置する請求項８または請求項９または請求項１４に記載の電子部品内蔵基板の製造方法としたものであり、積層された前記第１絶縁層と前記第２絶縁層と前記金属箔を加熱しながら加圧して一体化する工程において、電子部品への不要な荷重を防止することができるという作用を有する。

請求項１６に記載の発明は、前記第２導電性パターンを露出させる工程はレーザ加工またはドリル加工にて行う請求項８または請求項９に記載の電子部品内蔵基板の製造方法としたものであり、簡易な方法により高度な位置精度で第２導電性パターンを露出させることができるという作用を有する。

請求項１７に記載の発明は、前記第３導電性パターンは前記第２絶縁層の上面の全面に前記第２めっき膜を形成した後所望の形状にパターニングされる請求項９に記載の電子部品内蔵基板の製造方法としたものであり、簡易なビルドアップ工法により電子部品内蔵基板を製造することができるという作用を有する。

第２導電性パターンを第１絶縁層内に埋め込むことにより、第１導電性パターン上に第２金属からなる第１めっき膜を形成する際に、特にマスク等の処理を行わなくても第２導電性パターン上に第１めっき膜が付着することを防止することができるため、第１めっき膜作製時の量産性に優れ、また第２導電性パターン表面を第１金属の状態に保つことができるため、第２めっき膜により第３導電性パターンと第２導電性パターンを確実に接続することができる。

（実施の形態１）
以下に、本発明の電子部品内蔵基板およびその製造方法の実施の形態について、図面を参照して説明する。図１は本発明の実施の形態１による電子部品内蔵基板の断面図である。

図１において、実施の形態１の電子部品内蔵基板は、第１絶縁層１と、この第１絶縁層１の上に設けられた第２絶縁層４とを備える。第１絶縁層１は、熱硬化性樹脂を主成分とする多層配線基板であり、第１絶縁層１の上面には第１導電性パターン２が設けられ、第１絶縁層１の内層には第２導電性パターン６が設けられている。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂またはＢＴレジン（ビスマレイミド・トリアジン樹脂）を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。第１導電性パターン２や第２導電性パターン６は電気導電性を有する物質から成り、例えば、Ｃｕ箔や導電性樹脂組成物から成る。本発明においてはＣｕ箔を用いている。また、第１絶縁層１に含まれるインナービア１３は、例えば、Ｃｕめっきによる金属材料や、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物などの熱硬化性の導電性物質から成る。導電性物質中の金属粒子としては、Ａｕ、ＡｇまたはＣｕなどを用いることができる。Ａｕ、ＡｇまたはＣｕは導電性が高いために好ましく、Ｃｕは導電性が高くマイグレーションも少なく、また、低コストであるため特に好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。

この第１絶縁層１の上面にある第１導電性パターン２上に第１めっき膜３を形成する。第１めっき膜３としては、例えば、下地金属に無電解めっき法によるＮｉめっきを行い、Ｎｉめっき上に同じく無電解めっき法によるＡｕめっき膜を形成している。なお、めっき膜形成方法については、上述した方法に限らず種々の方法によって実現することが可能であるが、後にバンプ１０を介して電子部品５を実装した際の接続安定性を考慮して、最表層にはＡｕめっき膜が形成されていることが重要である。

この第１めっき膜３が形成された第１導電性パターン２上にバンプ１０が形成された半導体ベアチップＩＣからなる電子部品５がフリップ・チップ実装されている。バンプ１０の材料としては、Ａｕ線によるスタッドバンプ、めっきによるＡｕまたははんだバンプ、導電性ペーストによるＡｇバンプ等簡易な方法で形成可能なバンプを用いることができる。なお上述した方法に限らず種々の方法でバンプ１０を形成しても良い。

半導体ベアチップＩＣからなる電子部品５のフリップ・チップ実装方法については、実装時に補助材料を用いないＡｕ−Ａｕ直接接続方式やはんだバンプによるはんだ接続方式を用いることができるが、上記した方法に限らず半導体ベアチップＩＣをフェイスダウンで実装するフリップ・チップ実装方式であるなら何れの方法も使用可能である。

この電子部品５を完全に埋め込むように第１絶縁層１上に第２絶縁層４が形成されている。第２絶縁層４は織布または不織布に未硬化状態の熱硬化性樹脂を含浸させたプリプレグを加熱しながら加圧して熱硬化性樹脂を硬化させることにより形成している。プリプレグとしては、ガラスクロスに熱硬化性のエポキシ樹脂を含浸させたガラスエポキシプリプレグ、ガラスクロスに熱硬化性のビスマレイミド・トリアジン樹脂を含浸させたＢＴレジンプリプレグ、アラミド不織布に熱硬化性のエポキシ樹脂を含浸させたアラミドプリプレグ等を使用することが可能であるが、織布または不織布に熱硬化性樹脂を含浸させた構造であれば、様々な材料を使用することが可能である。また、織布または不織布に熱硬化性樹脂を含浸させたプリプレグ以外にも、二酸化珪素やアルミナ等の無機フィラーと熱硬化性樹脂との混合物を用いる事も可能である。

この第２絶縁層４上には、第３導電性パターン７を配置している。第３導電性パターン７は電気導電性を有する物質から成り、例えば、Ｃｕ箔や導電性樹脂組成物から成る。本発明においてはＣｕ箔を用いている。

そして、第３導電性パターン７と第２絶縁層４を貫通し第１絶縁層１内に配置されている第２導電性パターン６に接続されるブラインドビアホール８内の第２めっき膜９により、第３導電性パターン７と第２導電性パターン６は電気的に接続されている。第２めっき膜９はＰｄを核とした無電解Ｃｕめっきや電解Ｃｕめっきで構成される。また、第２めっき膜９は、Ｃｕめっきに限らず、その他Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕ等の材料で構成しても良い。ただし、第２導電性パターン６および第３導電性パターン７はそれぞれＣｕ箔で形成されているので、第２めっき膜９はＣｕへの反応が十分に行われるめっき材料を選択することが重要である。本実施の形態１においては、第２めっき膜９にはＣｕを使用している。

なお、第２めっき膜９を形成したブラインドビアホール８内は図１に示すように凹状のままでも良いが、凹部内を熱硬化性樹脂により充填した構造であっても良い。ただし、凹部内を熱硬化性樹脂により充填した場合には、ブラインドビアホール８上面部をＣｕめっき等のめっき膜で覆っておくことが望ましい。凹部内に充填する熱硬化性樹脂は導電性材料または絶縁性材料の何れの材料であっても使用可能であるが、電気的導通を伴う信頼性を考えた場合、導電性材料の方が望ましい。

次に本発明の電子部品内蔵基板の製造方法の実施の形態について、図面を参照して説明する。

図２は、本発明の実施の形態１による電子部品内蔵基板の製造工程断面図である。

図２（ａ）に示すように、第１絶縁層１の上面に配置した第１導電性パターン２と、内層に配置した第２導電性パターン６およびインナービア１３とを含む多層配線基板の第１導電性パターン２上にＡｕめっきからなる第１めっき膜３を形成する。その後、電極上にバンプ１０を形成した半導体ベアチップＩＣからなる電子部品５を第１導電性パターン２上へフリップ・チップ実装する。

次に、図２（ｂ）に示すように、電子部品５を実装済みの第１絶縁層１の電子部品５を実装している面に、電子部品５を覆うようにプリプレグ４ａ、４ｂと金属箔１７を所望の位置に重ね合わせる。

なお、第１絶縁層１とプリプレグ４ａ、４ｂは、基板の反りや変形を防止するために、同一組成の材料であることが望ましいが、異種材料を使用する場合には、線膨張係数差の小さい材料を選択することが重要である。

また、プリプレグ４ａには、電子部品５と接触しないように空間１４が形成されている。この空間１４は、複数個の電子部品５を実装する場合（図示せず）でも、実装エリアをすべて囲むように１つの空間としている。こうすることで、空間１４の加工を単純化することができるため、製造工程の簡略化が可能となる。また、プリプレグ４ａ、４ｂが電子部品５に接触することによって電子部品５に圧力がかからないように、プリプレグ４ａは、電子部品５の実装後の第１絶縁層１からの高さより厚く形成する必要がある。

一方、電子部品５への接触を避ける目的でプリプレグ４ａを厚くするために特別に厚い材料を作ることは、特注品であるが故の高コスト化を避けることが難しく、また量産性には不向きである。従って、プリプレグ４ａには、通常配線基板を作製する際に使用している一般的な厚み（例えば１００μｍ）のプリプレグを複数枚使用することで、所望の厚みを確保している。

また、プリプレグ４ａ、４ｂは、織布または不織布と未硬化状態の熱硬化性樹脂の混合シートや、無機フィラーと熱硬化性樹脂との混合物であるが、このプリプレグ４ａ、４ｂは加熱しながら加圧することにより、プリプレグ４ａ、４ｂから軟化した熱硬化性樹脂が流れ出し、加熱・加圧終了後には初期の厚みより必ず薄くなる。このため、この厚みの減少分を予め考慮して設計すれば、積層後でもプリプレグ４ｂが電子部品５に接触することを未然に防止することが可能である。そして更には、プリプレグ４ａを複数枚使用することにより、加熱・加圧時にプリプレグ４ａから流出する熱硬化性樹脂の量を十分に確保することができるため、複数の電子部品５が存在する場合（図示せず）にできる大きな空間１４であっても、その隙間を熱硬化性樹脂で確実に充填させることが可能となる。

なお、図２（ｂ）では空間１４を形成していないプリプレグ４ｂを空間１４を形成したプリプレグ４ａの上に配置しているが、すべて空間１４を形成したプリプレグ４ａに置き換えることも可能である。

上述したプリプレグ４ａ、４ｂの特性により、図２（ｃ）に示すように、積層したそれぞれの構成材料をプレス機（図示せず）により加熱しながら加圧を行うことで、プリプレグ４ａ、４ｂを硬化させて第２絶縁層４とすることができる。

次に、図２（ｄ）に示すように、金属箔１７、第２絶縁層４および第１絶縁層１の所望の位置を穴１８加工して、第２導電性パターン６を露出させる。金属箔１７の加工方法は、エッチングによるサブトラクティブ法、ＣＯ₂レーザやＹＡＧレーザによるレーザ加工、およびドリル加工等の加工方法を用いることができる。また、第２絶縁層４および第１絶縁層１の加工方法は、ＣＯ₂レーザやＹＡＧレーザによるレーザ加工、またはドリル加工による加工方法を用いることができる。なお、各種加工方法により第２導電性パターン６を露出させた後、穴１８部の洗浄（デスミア処理）を行うことは重要である。

デスミア処理完了後、図２（ｅ）に示すように、穴１８を介して金属箔１７と第２導電性パターン６を電気的に接続するように、第２めっき膜９を形成する。第２めっき膜９は、例えばＰｄを核付けした後、無電解Ｃｕめっき膜を形成し、更にその上に電解Ｃｕめっき膜を形成して安定したＣｕめっき膜を形成する。Ｃｕめっき膜は、接続信頼性を確保するためには通常２０〜３０μｍ程度の膜厚が必要である。

なお、第２めっき膜９は上述した方法に限らず、Ｃｕ箔からなる第２導電性パターン６に反応可能なめっき材料であるなら、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕ等様々なめっき膜を用いることが可能である。

次に、図２（ｆ）に示すように、金属箔１７を所望の形状にパターニングして第３導電性パターン７を形成し、必要に応じて、図２（ｇ）に示すように、表裏面にソルダーレジスト１２を形成し電子部品内蔵基板とする。なお、図２（ｇ）には表裏面の両面にソルダーレジスト１２を形成しているが、片面のみの形成、あるいは両面ともソルダーレジスト１２を形成しない場合もある。求められる基板形状により構造を選択することが可能である。

以下、実施の形態１に示す電子部品内蔵基板およびその製造方法の特徴について説明する。

本発明の電子部品内蔵基板においては、第１絶縁層１上の第１導電性パターン２上に半導体ベアチップＩＣからなる電子部品５を実装した後、第２絶縁層４に内蔵し、ブラインドビアホール８により電気的導通を行う構造となっている。電子部品５の実装方法は、機能素子面を第１導電性パターン２上に対向させて実装するフリップ・チップ実装方式を採用しており、電気的導通を安定化するためにＣｕ箔からなる第１導電性パターン２上に直接電子部品５を実装するのではなく、第１導電性パターン２上には表面が酸化されにくいＡｕめっきからなる第１めっき膜３を形成している。このＡｕめっき膜からなる第１めっき膜３の存在により、電子部品５は確実に電気的導通を取りながら第１導電性パターン２上に実装することができるのである。

この第１導電性パターン２上への第１めっき膜３形成は、第１絶縁層１をすべてめっき形成液中に浸漬して行う必要がある。そのため、本来電子部品５を実装するために、第１導電性パターン２上の電子部品５を実装するためのバンプ１０が接する部分のみ第１めっき膜３が形成されていれば良いのであるが、第１絶縁層１をすべてめっき形成液中に浸漬するため、第１導電性パターン２の表面はすべて第１めっき膜が形成されることになる。この時、ブラインドビアホール８の底面部となる第２導電性パターン６が第１導電性パターン２と同じ第１絶縁層１の表面に形成されていると、第２導電性パターン６上にも第１めっき膜３が形成されることになる。

しかしながら、第２導電性パターン６上にＡｕめっきからなる第１めっき膜３が形成されると、ブラインドビアホール８を介して第３導電性パターン７と第２導電性パターン６を電気的に接続する第２めっき膜９を形成する時に、第２導電性パターン６上には既に第１めっき膜３であるＡｕめっきが形成されているので、Ａｕめっき表面は他のめっき膜と反応することができず、第２めっき膜を形成することができないため、第３導電性パターン７と第２導電性パターン６を電気的に接続することができなくなる。このような接続不良を防ぐためには第２導電性パターン６上に第１めっき膜３としてのＡｕめっき付着を防止しなければならない。この第２導電性パターン６上への第１めっき膜３付着防止方法として、第１めっき膜３形成時に第２導電性パターン６上をレジスト材料でマスクする方法が考えられるが、めっき時の部分的なマスク方法は非常に複雑な工程が必要であり生産性に乏しいという問題点を有している。

そのため本発明においては、ブラインドビアホール８の底面となる第２導電性パターン６を第１絶縁層１の内部に配置することにより、第１導電性パターン２上への第１めっき膜３形成時に、第２導電性パターン６上への第１めっき膜３の付着を完全に防止している。このため第２導電性パターン６は、複雑なマスク工程を用いなくても表面をＣｕ箔のまま存在させることが可能となりブラインドビアホール８の底面部として第２めっき膜９を確実に形成することができるのである。この時、第２導電性パターン６は第１絶縁層１の内部に形成されていても、レーザ加工またはドリル加工により第２絶縁層４を加工する際に第１絶縁層１の一部を同時に加工して第２導電性パターン６を露出させることは、非常に容易に行うことができるものである。

以上に示すように、本実施の形態１によれば、電子部品５を実装する第１導電性パターン２とブラインドビアホール８の底面部として作用する第２導電性パターン６を同一面に形成していないので、第１めっき膜３形成時に複雑なマスク工程を必要とせず、また第２めっき膜９を確実に第２導電性パターン６上に形成することができるため、簡易で安価かつ接続信頼性の高い電子部品内蔵基板およびその製造方法を提供することが可能となるものである。

（実施の形態２）
以下、本発明に係る実施の形態２について図を用いて説明する。図３は本発明の実施の形態２による電子部品内蔵基板の断面図、図４は本発明の実施の形態２による電子部品内蔵基板の製造工程断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

実施の形態２における実施の形態１との主な相違点は、図３に示すように、半導体ベアチップＩＣからなる電子部品５の実装方式に、実装補助材１１として、ＡＣＦ（ＡｎｉｓｏｔｒｏｐｈｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ；異方性導電フィルム）やＮＣＦ（ＮｏｎＣｏｎｄｕｃｔｉｖｅＦｉｌｍ；絶縁性フィルム）を用いたＡｕバンプによる圧接接続方式または電子部品５実装後に電子部品５と第１絶縁層１の間にアンダーフィルを充填する方式を用いている。なお、上記した方法に限らず、実装補助材１１を用いて半導体ベアチップＩＣをフェイスダウンで実装するフリップ・チップ実装方式であるなら何れの方法も使用可能である。

この実装補助材１１を用いた実装方式を採用した電子部品５を第２絶縁層４に内蔵する場合、図４（ｂ）に示すように、実施の形態１と同様にプリプレグ４ａに電子部品５より大きな空間１４を形成しているのであるが、実装補助材１１は電子部品５の周囲にはみ出して形成されており、このはみ出した実装補助材１１を囲むように実装補助材１１より大きな空間１４を形成することが重要である。この実装補助材１１より大きな空間１４の存在により、プリプレグ４ａが電子部品５に接触することによって電子部品５に圧力がかかるようなことがないようにすることができるのである。

（実施の形態３）
以下、本発明に係る実施の形態３について図を用いて説明する。図５は本発明の実施の形態３による電子部品内蔵基板の製造工程断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

実施の形態３における実施の形態１との主な相違点は、図５（ｂ）に示すようにプリプレグ４ｂ上に金属箔１７を用いず、第１絶縁層１上にプリプレグ４ａ、４ｂのみを積み重ねて加熱プレス（図示せず）により一体化するものである。その後、図５（ｄ）に示すように第２絶縁層４および第１絶縁層１の所望の位置を加工して第２導電性パターン６を露出させる。加工方法については実施の形態１と同様の方法により加工可能である。加工終了後、第２絶縁層４上面に第２めっき膜９を形成しながら、加工した穴１８部および第２導電性パターン６に第２めっき膜９を形成する。

本実施の形態３では、実施の形態１と比較して金属箔１７を用いないため、穴１８を形成する際に金属箔１７の加工が必要ないため加工工程の簡素化および加工時間の短縮化が可能である。また、第２めっき膜９形成後パターニングして第３導電性パターン７を形成する際においても、金属箔１７に関する膜厚（例えば１８μｍ）がないため、第２めっき膜の膜厚（例えば２０μｍ）のみのエッチングで第３導電性パターン７を加工することができるため、加工時間の短縮化を図ることが可能である。

（実施の形態４）
以下、本発明に係る実施の形態４について図を用いて説明する。図６は本発明の電子部品内蔵基板を用いた受信装置または電子機器の断面図である。なお、特に説明しない限りは実施の形態１と同一の構造については、同一番号を付与して説明を省略する。

本実施の形態４では、図６に示すように、実施の形態１で作製した電子部品内蔵基板を使用し、その表面にはんだ２３を用いて電子部品２４を実装することにより、受信装置または電子機器を作製している。電子部品内蔵基板を使用することで、電子部品内蔵基板を使用しない場合と比べて受信装置または電子機器を小型化することが可能となる。

本発明における電子部品内蔵基板とこれを用いた電子機器、およびその製造方法は、半導体ベアチップＩＣを基板内に内蔵した電子部品内蔵基板を簡易な工程で作製することができ、更に電子部品内蔵基板における電子部品の接続信頼性を向上させることができるので、例えば、超小型の３次元実装モジュールの製造に利用できる。

本発明の実施の形態１における電子部品内蔵基板の断面図（ａ）から（ｇ）は、本発明の実施の形態１における電子部品内蔵基板の製造工程断面図本発明の実施の形態２における電子部品内蔵基板の断面図（ａ）から（ｇ）は、本発明の実施の形態２における電子部品内蔵基板の製造工程断面図（ａ）から（ｇ）は、本発明の実施の形態３における電子部品内蔵基板の製造工程断面図本発明の実施の形態４における受信装置または電子機器の断面図従来の製造方法で製造された電子部品内蔵基板の断面図

符号の説明

１第１絶縁層
２第１導電性パターン
３第１めっき膜
４第２絶縁層
５電子部品
６第２導電性パターン
７第３導電性パターン
８ビアホール
９第２めっき膜
１０バンプ
１１実装補助材
１２ソルダーレジスト
１３インナービア

Claims

第１絶縁層と、
この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンと、
前記第１導電性パターンの上面に形成された第２金属からなる第１めっき膜と、
前記第１導電性パターン及び前記第１めっき膜を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、
前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続されると共に前記第２絶縁層の内部に配置された前記バンプを有する電子部品と、
前記第１絶縁層の内部に設けられた第１金属からなる第２導電性パターンと、
前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、
前記第２絶縁層を貫通し、第２めっき膜により前記第２導電性パターンと前記第３導電性パターンとを電気的に接続するビアホールとを備えた電子部品内蔵基板。
前記第２めっき膜は、第１金属からなる請求項１に記載の電子部品内蔵基板。
前記第１金属はＣｕであり、前記第２金属はＡｕである請求項１に記載の電子部品内蔵基板。
前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項１に記載の電子部品内蔵基板。
前記バンプが少なくともＡｕまたはＳｎまたはＡｇにより構成されている請求項１に記載の電子部品内蔵基板。
第１絶縁層と、
この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンと、
前記第１導電性パターンの上面に形成された第２金属からなる第１めっき膜と、
前記第１導電性パターン及び前記第１めっき膜を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、
前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続されると共に前記第２絶縁層の内部に配置された前記バンプを有する電子部品と、
前記第１絶縁層の内部に設けられた第１金属からなる第２導電性パターンと、
前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、
前記第２絶縁層を貫通し、第２めっき膜により前記第２導電性パターンと前記第３導電性パターンとを電気的に接続するビアホールとを備えた電子部品内蔵基板を有する受信装置。
第１絶縁層と、
この第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンと、
前記第１導電性パターンの上面に形成された第２金属からなる第１めっき膜と、
前記第１導電性パターン及び前記第１めっき膜を覆うように前記第１絶縁層の上に設けられた第２絶縁層と、
前記第１導電性パターンに前記第１めっき膜およびバンプを介して接続されると共に前記第２絶縁層の内部に配置された前記バンプを有する電子部品と、
前記第１絶縁層の内部に設けられた第１金属からなる第２導電性パターンと、
前記第２絶縁層の上面に設けられた前記第１金属からなる第３導電性パターンと、
前記第２絶縁層を貫通し、第２めっき膜により前記第２導電性パターンと前記第３導電性パターンとを電気的に接続するビアホールとを備えた電子部品内蔵基板を有する電子機器。
第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンの上面に形成された第２金属からなる第１めっき膜上にバンプを介して電子部品を実装する工程と、
前記第１絶縁層上に前記電子部品を覆うように第２絶縁層を積層する工程と、
前記第２絶縁層上に前記第１金属からなる金属箔を積層する工程と、
積層された前記第１絶縁層と前記第２絶縁層と前記金属箔を加熱しながら加圧して一体化する工程と、
前記金属箔の所定の位置に穴加工を行い前記第２絶縁層を露出させる工程と、
前記第２絶縁層および前記第１絶縁層を加工して前記第２導電性パターンを露出させる工程と、
第２めっき膜により前記第２導電性パターンと前記金属箔を電気的に接続する工程と、
前記金属箔を加工して第３導電性パターンを形成する工程とを備えた電子部品内蔵基板の製造方法。
第１絶縁層の上面に設けられた第１金属からなる第１導電性パターンの上面に形成された第２金属からなる第１めっき膜上に前記第２金属からなるバンプを介して電子部品を実装する工程と、
前記第１絶縁層上に前記電子部品を覆うように第２絶縁層を積層する工程と、
積層された前記第１絶縁層と前記第２絶縁層を加熱しながら加圧して一体化する工程と、
前記第２絶縁層及び前記第１絶縁層を加工して前記第２導電性パターンを露出させる工程と、
第２めっき膜により前記第２絶縁層の上面に第３導電性パターンを形成すると共に前記第２導電性パターンと電気的に接続する工程とを備えた電子部品内蔵基板の製造方法。
前記第２めっき膜は、第１金属からなる請求項８または請求項９に記載の電子部品内蔵基板の製造方法。
前記第１金属はＣｕであり、前記第２金属はＡｕである請求項８または請求項９に記載の電子部品内蔵基板の製造方法。
前記第２めっき膜は、Ｃｕ、Ｐｄ、Ｚｎ、Ｎｉ、Ｔｉ、Ｃｒ、Ｓｎ、Ａｇ、Ａｕのうち少なくとも１つからなる請求項８または請求項９に記載の電子部品内蔵基板の製造方法。
前記バンプが少なくともＡｕまたはＳｎまたはＡｇにより構成されている請求項８または請求項９に記載の電子部品内蔵基板の製造方法。
前記第２絶縁層は少なくとも１枚以上の織布または不織布に熱硬化性樹脂を含浸させたプリプレグからなる請求項８または請求項９に記載の電子部品内蔵基板の製造方法。
前記積層前の前記第２絶縁層に前記電子部品より大きな空隙を形成し、前記積層時に前記空隙内に前記電子部品を配置する請求項８または請求項９または請求項１４に記載の電子部品内蔵基板の製造方法。
前記第２導電性パターンを露出させる工程はレーザ加工またはドリル加工にて行う請求項８または請求項９に記載の電子部品内蔵基板の製造方法。
前記第３導電性パターンは前記第２絶縁層の上面の全面に前記第２めっき膜を形成した後所望の形状にパターニングされる請求項９に記載の電子部品内蔵基板の製造方法。