CN1993018A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1993018A
CN1993018A CNA2005100035942A CN200510003594A CN1993018A CN 1993018 A CN1993018 A CN 1993018A CN A2005100035942 A CNA2005100035942 A CN A2005100035942A CN 200510003594 A CN200510003594 A CN 200510003594A CN 1993018 A CN1993018 A CN 1993018A
Authority
CN
China
Prior art keywords
layer
increases
sandwich
sandwich layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100035942A
Other languages
English (en)
Inventor
何锦玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HTC Corp
Original Assignee
High Tech Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by High Tech Computer Corp filed Critical High Tech Computer Corp
Priority to CNA2005100035942A priority Critical patent/CN1993018A/zh
Priority to EP06123432A priority patent/EP1802187A3/en
Publication of CN1993018A publication Critical patent/CN1993018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种印刷电路板及其制造方法，首先提供配置于一绝缘层上的导体层，将导体层图案化并形成至少一导体层开口，并于导体层开口处钻孔穿透绝缘层，以形成导通孔，再将一导电材料填满于导通孔中。依上述步骤形成复数基板，并压合所有基板而形成一多层电路板。

Description

印刷电路板及其制造方法
【技术领域】
本发明是有关于一种印刷电路板及其制造方法，且特别是有关于一种具有可共用导电垫的多层印刷电路板及其制造方法。
【现有技术】
印刷电路板(printed circuit board；PCB)是依电路设计将连接电路零件的电子布线制成图形(pattern)，再经过特定的机械加工、处理等制程，于绝缘体上使电子导体重现所构成的电路板，主要目的是通过电路板上的电路让配置于电路板上的电子零件发挥功能。
在现有多层印刷电路板制程中，对于导通孔的处理有不同的方法，例如以机械钻孔一次钻通PCB各层，也就是连同树脂层例如酚醛树脂或环氧树脂与铜箔层一起钻通而成孔。如图1A所示即为使用传统机械钻头一次钻通PCB各层的结构剖面图，图中层间导通连结是先经过多个层板的堆叠压合，再于预定位置进行全穿孔形成导通孔(via)102，又称为镀通孔(plated through hole；PTH)。之后以电镀形成导电薄膜104于导通孔102的孔壁，层间系通过导电垫(pad)106与导电铜薄膜104导通。亦即传统多层板是采单次压合后再进行钻孔、镀孔及线路蚀刻，而达到整体连通。
如图1B所示，另外有一种习知的增层制程，系先对内部各基层120使用传统机械钻孔的一次成孔方式形成基层导通孔126，对最外部即上、下两增层122的增层导通孔124则采用镭射钻孔形成，再将的压合于基层120，形成一具有非全穿孔的多层板结构。然其对于内部基层而言，仍无法避免非必要通孔的产生。上述二种传统制程中皆使用机械钻孔，其所形成的孔径较大，将造成须配置的导电垫尺寸也随的无法避免地占据层板较多的面积。
随着产品微小化的趋势，有效运用层板有限的面积成为一重要的技术上议题。若孔径无法减小将限制板上可布线的空间，而且以一次钻通方式将多层堆叠的板全部形成一通孔后，在导电垫的配置上也成为一成本上的负担，因为每一层板都必须设置一导电垫，以使所欲连接的层与层间互通。然而当只有几层需要互连时，全穿孔方式不仅造成他层线路空间的浪费，在信号干扰上也产生不好的影响。
【发明内容】
因此本发明的一目的就是在提供一种印刷电路板及其制造方法，用以获得相较于习知机械钻孔更小的导电垫尺寸。
本发明的另一目的是在提供一种印刷电路板及其制造方法，用以避免不必要的钻孔，以增加可布线面积。
本发明的又一目的是在提供一种印刷电路板及其制造方法，达到导电垫设计档案数据的共用，有效节省布局与布线时间。
根据本发明的上述目的，提出一种印刷电路板制造方法，包含提供配置于一绝缘层上的一导体层。图案化导体层，并形成至少一导体层开口。于导体层开口处钻孔穿透绝缘层并形成一导通孔。将一导电材料填满于导通孔中。利用上述步骤形成多个层板，并将多个层板依设计压合。至少一导体层开口处位置在一板厚方向上不垂直于其相邻导体层开口处位置。
依照本发明一较佳实施例，使用铜箔基板(copper clad laminate；CCL)作为各层的材料，芯层基板包含一绝缘层以及位于上下两侧的二铜箔层。先对芯层基板与一增层基板的铜箔层定义出电路图案，并于预设的导通孔位置形成一铜箔开口，使用二氧化碳镭射钻孔于铜箔开口处对绝缘层钻孔，形成一导通孔。最后再将芯层基板与增层基板压合在一起，视需要重复制作其余增层基板，逐次压合。
本发明另一实施态样系为一种印刷电路板结构。包含一芯层基板与至少一增层基板，芯层基板具有一芯层绝缘层连接一芯层导电层，芯层绝缘层具有一芯层导通孔。增层基板具有一增层绝缘层与一增层导电层，增层绝缘层夹置于芯层导电层与增层导电层间，并具有一增层导通孔，其中芯层导通孔与增层导通孔中填满导电材料，且芯层导通孔的一轴线与增层导通孔的一轴线系间隔一预定距离，并通过增层导电层与导电材料而电性导通。
本发明再一实施态样系为一种可携式电子装置，电子装置包括显示单元、控制单元及输入单元，其中控制单元包括本发明的任意导通孔电路板结构，系将本发明的电路板应用于一可携式电子装置，如一手机。
依照本发明所提供的印刷电路板制造方法，仅需利用现有的制程与设备即可制作出多层结构中任意位置的导通孔，其不须使用额外的特殊制程，因此不仅减少了非必要通孔的形成，因而增加了可用的布线面积。同时也使电路布局设计人员避免了在习知技术的基础上，必须针对不同制程产出不同的档案数据的情形，取而代的以一种具有档案数据共用性的设计，亦即不同印刷电路板制程可共用PCB线路布局档案数据与布局档案数据格式，以满足现有复杂及多制程的电子线路设计需求。
【附图说明】
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下：
图1A系绘示利用传统机械钻孔所形成的电路板结构剖面示意图；
图1B系绘示利用习知增层法所形成的电路板结构剖面示意图；
图2系绘示依照本发明的印刷电路板制造方法一较佳实施例的流程图；
图3A系绘示依照本发明的印刷电路板一较佳实施例中各层基板压合前，部分结构剖面的示意图；
图3B系绘示依照本发明的印刷电路板一较佳实施例中各层基板压合后，部分结构剖面的示意图；
图4系绘示应用本发明的印刷电路板于一可携式电子装置的示意图。
【具体实施方式】
本发明系揭露一种印刷电路板及其制造方法，其共用式导电垫设计适用于不同的多层电路板制程，通过逐层钻孔压合的方式达到多层结构内任意的通孔设置，减少了层板内部不必要的通孔所造成的面积浪费。
参照图2，其绘示依照本发明的印刷电路板制造方法一较佳实施例的流程图。本发明的印刷电路板制造方法主要包括：提供配置于一绝缘层上的一导体层。图案化导体层，并形成至少一导体层开口。于导体层开口处钻孔穿透绝缘层并形成一导通孔。将一导电材料填满于导通孔中。利用上述步骤形成多个基板，并将多个基板依设计的排列压合。至少一导体层开口处位置在一板厚方向上不垂直其相邻导体层开口处位置。
于实施例中，每一层板可使用一习知的铜箔基板(copper clad laminate；CCL)，即一绝缘层上的单面或双面已覆盖铜箔层，此铜箔系为用以图案化的导体层，绝缘层含有酚醛树脂或环氧树脂，称为树脂基材。于步骤202中，首先提供一芯层绝缘层与一芯层铜箔层，芯层铜箔层作为一导体层，且与芯层绝缘层系预先压合。
于步骤204中，对芯层铜箔层定义出所欲的电路图案，亦即依据电路设计图对芯层铜箔层施予图案化步骤，形成必要的线路结构，其中图案化包括形成至少一芯层铜箔开口，芯层铜箔开口是后续钻孔步骤中形成芯层导通孔位置的依据。
于步骤206中，于形成的芯层铜箔开口处钻孔穿透芯层绝缘层，以形成至少一芯层导通孔，其中所用的钻孔方式例如为传统机械式钻孔，或使用镭射钻孔形成较小孔径的开口，镭射钻孔方式又例如是二氧化碳镭射钻孔。接着再以化学电镀方式将导电材料，较佳为铜，填满于芯层导通孔中，用以连结层与层间导通。
步骤208中，填满导电材料于芯层导通孔，以达到导电性连接，最后得到一芯层基板，例如用电镀或其它沉积方式形成。于步骤210，再依上述相同步骤202~208制作出一第一增层基板。于步骤212，再将第一增层基板压合于芯层基板。
本例中，第一增层与芯层间的导通线路的配合，同样地，系事先规划设计，于制作芯层基板时依据设计的电路图案，将其图案化于芯层铜箔层上。依此，视设计需求制作其余增层基板(步骤210)，并以芯层基板为中心，依次向外扩增压合，制作出所欲的多层印刷电路板(步骤212)。
上述以逐次压合各层基板为例说明，但将各层基板先行制作出再一次压合，亦可达到相同目的，并不限于实施例所述者。另外，上述的制造程序虽仅叙及包含一芯层基板与一增层基板的结构，但依据设计的不同需求，芯层基板亦可以是已压合多层基板的结构，而直接以机械钻孔方式形成导通孔并电镀，接而复以本发明的制造方法制作个别的增层基板，再将之压合于该多层基板结构，并非限定由芯层基板起的每一层基板皆必须以镭射钻孔、个别形成导通孔后经电镀再压合，此为熟知此项技术者于参照本实施例说明后可轻易思及的变化。
同时参考图3A与3B，其分别绘示依照本发明的印刷电路板一较佳实施例中各层基板压合前与压合后的部分结构剖面的示意图。本发明的另一态样系为一种印刷电路板结构，于此结构中，包含一芯层基板300与至少一增层基板310。芯层基板300包含一芯层绝缘层302连接一芯层导电层304b，该芯层绝缘层302具有一芯层导通孔306。
增层基板320包含一增层绝缘层322与一增层导电层324，增层绝缘层322夹置于芯层导电层304b与增层导电层324间，且增层绝缘层322具有一增层导通孔326。芯层导通孔306与增层导通孔326中充填有导电材料330，且芯层导通孔的轴线308与增层导通孔的轴线328系间隔一预定距离P，并通过芯层导电层304b与导电材料330而电性导通。
于一较佳实施例中，所形成的电路板为具有八层电路结构的多层印刷电路板，其中包含一芯层基板结构与六增层基板结构。图3A或3B清楚显示，于压合前，芯层基板300结构包含一芯层绝缘层，以及分置于芯层绝缘层上下两面、且事先压合的二芯层导电层。每一增层基板结构如310与320则包含一增层绝缘层与一增层导电层。本例中导电层使用铜箔材料。
芯层基板300包含芯层绝缘层302、第一芯层导电层304a与第二芯层导电层304b，第一芯层导电层304a接合于芯层绝缘层302的下侧，第二芯层导电层304b接合于芯层绝缘层302的上侧，芯层绝缘层302中形成有一芯层导通孔306，而二导电层已形成有预定的电路图案。
若以镭射钻孔方式形成各导通孔，其上的导电垫350尺寸可小至约10密耳(mil)或更小。每一导通孔中皆填满以电镀方式所形成的电镀铜330，以达到导电性连接的目的，导通孔内的导电材料330亦可由其它沉积方式而形成。
于第一芯层导电层304a下方接合第一增层310。第一增层310包含第一增层绝缘层312与第一增层导电层314，其中第一增层绝缘层312位于第一芯层导电层304a与第一增层导电层314之间，并具有一第一增层导通孔316。
第一增层导通孔316与芯层导通孔306在板厚方向T上系位于约略相同或相同的位置，也就是说，第一增层导通孔轴线318与芯层导通孔轴线308大致共轴。因此本例中若孔径需求上不严格，针对芯层基板300与第一增层基板310可以采用先压合，再以传统机械钻孔方式一次钻通，而不一定要在二板压合的前分别以镭射钻孔。
第二芯层导电层304b上方则接合第二增层基板320。第二增层基板320包含第二增层绝缘层322与第二增层导电层324，其中第二增层绝缘层322位于第二芯层导电层304b与第二增层导电层324之间，并具有一第二增层导通孔326。第二增层导通孔326与芯层导通孔306在板厚方向T上系位于不同的位置，也就是说，第二增层导通孔轴线328与芯层导通孔轴线308相隔一预定距离P。
上述每一导电层系先经过图案化，且图示已将实际电路板结构予以简化，图中仅显示出每一绝缘层具有一导通孔。而且每一导电层只显示出导电垫及相关连线图案，其仅用以强调说明本发明的导通设计不须如习知技术，于每一层基板的相对位置皆钻孔透通，而是依设计需求开孔于必要的特定层数即可，因此增加了各层板的可布线面积。
图4为应用本发明的印刷电路板于一可携式电子装置的示意图。图中显示将本发明的电路板应用于一可携式电子装置，如一手机。电子装置包括显示单元430、控制单元420及输入单元，其中控制单元420包括本发明的任意导通孔电路板结构400，例如图3B的电路板结构。
输入单元410例如为一按键组，用以输入一输入信号。输入信号经由电路板结构传递，且通过控制单元420上的元件如晶片(未绘示于图)处理输入信号。显示单元430例如为一液晶显示面板，则回应输入信号显示一对应的画面。唯须特别注意的是，此任意导通孔电路板400的电路布局及其上插置的元件未呈现出，以强调出本发明任意位置导通孔的特征。
由上述本发明较佳实施例可知，应用本发明具有下列优点。本发明的印刷电路板通过预先规划设计电路图案，并在钻孔各层板的前事先将铜箔图案化出铜箔开口，作为预定钻孔位置的依据，因此可直接以镭射钻孔方式在绝缘层中形成导通孔，获得了镭射钻孔所带来的钻孔孔径小的优点，进而减少导电垫尺寸与成本。
本发明另具有于层内可任意选择导通孔位置，不再受限于习知必须一次钻通全部基板的优点，亦增加了可布线面积，减少不必要的面积浪费，在高集积度与微型化的技术发展上为一突破的途径。
另外，在现今各式各样多层板制程中，每一制程使用的导电垫图案大小不一，电路布局者必须针对不同制程产出不同的数据档案，例如现今常用的布局档案格式，本发明不须利用额外特殊的制程，仅需利用既有的制程步骤即可实施，可运用于软式、硬式及软硬结合式印刷电路板。且通过共通的档案数据，电路板上导电垫的设计对于不同制程具有共用的特性，达到档案数据的共用性，满足不同印刷电路板制程需求，并且有效节省布局及布线时间，在人力、物力的应用上达到有效率的使用，也因此降低了成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种多层电路板制造方法，至少包含：
(g)提供配置于一绝缘层上的一导体层；
(h)图案化导体层，并形成至少一导体层开口；
(i)于导体层开口处钻孔并穿透绝缘层，以形成一导通孔；
(j)将一导电材料填满于导通孔中；
利用步骤(g)至步骤(j)形成复数基板；以及
压合基板；其中，至少一导体层开口处位置在一板厚方向上不垂直于其相邻导体层开口处位置。
2.根据权利要求1所述的方法，其特征在于，压合的步骤系实施于每一基板形成后或于复数基板全部形成后。
3.根据权利要求1所述的方法，其特征在于，钻孔步骤系利用镭射钻孔或机械钻孔。
4.根据权利要求1所述的方法，其特征在于，将一导电材料填满于导通孔中系以电镀或沉积的方式形成。
5.一种印刷电路板，至少包含：
一芯层基板，包含一芯层绝缘层连接一芯层导电层，芯层绝缘层具有一芯层导通孔；以及
一增层基板，具有一增层绝缘层与一增层导电层，增层绝缘层夹置于芯层导电层与增层导电层间，并具有一增层导通孔；
其中，芯层导通孔与增层导通孔中填满导电材料，且芯层导通孔的一轴线与增层增层导通孔的一轴线系间隔一预定距离，并藉芯层导电层与导电材料而电性导通。
6.根据权利要求5所述的印刷电路板，其特征在于，芯层基板系包含多层基板结构。
7.根据权利要求5所述的印刷电路板，其特征在于，导电材料填满于芯层导通孔及/或增层导通孔中系以电镀或沉积的方式形成。
8.一种多层印刷电路板，至少包含：
一芯层基板，具有一芯层导通孔的一芯层绝缘层，芯层绝缘层系夹置于一第一芯层导电层与一第二芯层导电层之间；
一第一增层基板，具有一第一增层导通孔的一第一增层绝缘层，第一增层绝缘层系夹置于第一芯层导电层与第一增层导电层之间；以及
一第二增层基板，具有一第二增层导通孔的一第二增层绝缘层，第二增层绝缘层系夹置于第二芯层导电层与第二增层导电层之间；
其中，芯层导通孔与增层导通孔中填满导电材料，芯层导通孔的一芯层导通孔的一轴线于一板厚方向上与第二增层导通孔的一第二增层导通孔轴线系间隔一预定距离，而于板厚方向上与第一增层导通孔的一第一增层导通孔轴线共轴，芯层导通孔与增层导通孔之间通过芯层导电层与导电材料而电性导通。
9.根据权利要求8所述的印刷电路板，其特征在于，芯层基板及/或增层基板包含铜箔基板。
10.一种可携式电子装置，至少包含：
一输入单元，用以输入一输入信号；
一控制单元，包含：
一芯层基板，包含一芯层绝缘层连接一芯层导电层，芯层绝缘层具有一芯层导通孔；以及
一增层基板，具有一增层绝缘层与一增层导电层，增层绝缘层夹置于芯层导电层与增层导电层间，并具有一增层导通孔；
其中，芯层导通孔与增层导通孔中填满导电材料，且芯层导通孔的一轴线与增层增层导通孔的一轴线系间隔一预定距离，并藉芯层导电层与导电材料而电性导通，该输入信号传递于基板间；以及
一显示单元，回应输入信号显示一对应的画面。
CNA2005100035942A 2005-12-26 2005-12-26 印刷电路板及其制造方法 Pending CN1993018A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2005100035942A CN1993018A (zh) 2005-12-26 2005-12-26 印刷电路板及其制造方法
EP06123432A EP1802187A3 (en) 2005-12-26 2006-11-03 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005100035942A CN1993018A (zh) 2005-12-26 2005-12-26 印刷电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN1993018A true CN1993018A (zh) 2007-07-04

Family

ID=38001766

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100035942A Pending CN1993018A (zh) 2005-12-26 2005-12-26 印刷电路板及其制造方法

Country Status (2)

Country Link
EP (1) EP1802187A3 (zh)
CN (1) CN1993018A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN105934085A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
CN106793524A (zh) * 2017-02-10 2017-05-31 昆山元茂电子科技有限公司 印刷电路板的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2969897B1 (fr) * 2010-12-23 2013-02-08 Thales Sa Circuit imprime multicouches et procede d'etablissement d'interconnexions dans ledit circuit
US8568855B2 (en) * 2011-06-08 2013-10-29 Siemens Energy, Inc. Insulation materials having apertures formed therein
WO2017156678A1 (zh) * 2016-03-14 2017-09-21 深圳崇达多层线路板有限公司 线路板的叠孔制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3760771B2 (ja) * 2001-01-16 2006-03-29 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
TW536926B (en) * 2001-03-23 2003-06-11 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP3826731B2 (ja) * 2001-05-07 2006-09-27 ソニー株式会社 多層プリント配線基板及び多層プリント配線基板の製造方法
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595799A (zh) * 2011-12-30 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN102595799B (zh) * 2011-12-30 2015-03-25 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制造方法
CN105934085A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
CN106793524A (zh) * 2017-02-10 2017-05-31 昆山元茂电子科技有限公司 印刷电路板的制造方法

Also Published As

Publication number Publication date
EP1802187A2 (en) 2007-06-27
EP1802187A3 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
CN101472404B (zh) 多层电路板及其制作方法
CN101389191B (zh) 多层电路板组件
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
CN1717149A (zh) 电路化衬底
JPH08204338A (ja) 多層印刷回路基板
CN1993018A (zh) 印刷电路板及其制造方法
CN103037636A (zh) 多层电路板及多层电路板的制作方法
CN103260350B (zh) 盲埋孔板压合方法
KR20030057284A (ko) 비아 홀을 갖는 다층 프린트 배선판, 다층 프린트배선판에 탑재된 회로 부품을 구비하는 회로 모듈 및 다층프린트 배선판의 제조 방법
JP2000286549A (ja) バイアコネクションを備えた基板の製造方法
KR101613388B1 (ko) 다층 배선판
CN1933697A (zh) 多层配线基板及其制造方法
CN1722939A (zh) 模块化电路板制造方法
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
TWI272887B (en) Printed circuit board and manufacturing method thereof
CN1993017A (zh) 印刷电路板导通孔结构
JP4705400B2 (ja) 多層プリント配線板の製造方法
CN103037637A (zh) 多层电路板及多层电路板的制作方法
KR20090020208A (ko) 인쇄회로기판 제조방법
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
JP2003229666A (ja) 配線板の製造方法および配線板
CN1201645C (zh) 高集成度积层基材制造方法
US11122674B1 (en) PCB with coin and dielectric layer
JPH08330735A (ja) 多層印刷配線板の製造方法
CN210093640U (zh) 电路板堆叠结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070704