JPH05175758A - マイクロ波集積回路装置 - Google Patents
マイクロ波集積回路装置Info
- Publication number
- JPH05175758A JPH05175758A JP8995992A JP8995992A JPH05175758A JP H05175758 A JPH05175758 A JP H05175758A JP 8995992 A JP8995992 A JP 8995992A JP 8995992 A JP8995992 A JP 8995992A JP H05175758 A JPH05175758 A JP H05175758A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- microwave integrated
- main line
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 デュアルゲートＦＥＴ５を用いたマイクロ波
集積回路において、同一の整合回路を用いて、インピー
ダンスの変動を補償する、また複数の整合点を見出す、
さらには周波数変換器と周波数増幅器を実現する。 【構成】 デュアルゲートＦＥＴ１２のゲート入力と入
力側整合回路２０との間に位相制御回路１４を装荷し
て、通過位相を制御するとともに、デュアルゲートＦＥ
Ｔ１２の第２ゲート端子に高周波と直流バイアスとを切
り換える切換スイッチ１６を設ける。
集積回路において、同一の整合回路を用いて、インピー
ダンスの変動を補償する、また複数の整合点を見出す、
さらには周波数変換器と周波数増幅器を実現する。 【構成】 デュアルゲートＦＥＴ１２のゲート入力と入
力側整合回路２０との間に位相制御回路１４を装荷し
て、通過位相を制御するとともに、デュアルゲートＦＥ
Ｔ１２の第２ゲート端子に高周波と直流バイアスとを切
り換える切換スイッチ１６を設ける。
Description
【０００１】
【産業上の利用分野】この発明はマイクロ波集積回路装
置に関し、特にＦＥＴを用いた高周波回路の入出力整合
回路の改良に関するものである。
置に関し、特にＦＥＴを用いた高周波回路の入出力整合
回路の改良に関するものである。
【０００２】
【従来の技術】従来はストリップ線路，オープンスタ
ブ，ショートスタブ等を用いて高周波回路の整合回路を
構成していた。図９は従来のマイクロ波集積回路装置の
整合回路の一例を示している。図において、１は高周波
が入力される入力端子、２ａは直流阻止キャパシタ、３
はショートスタブでありその一端は直流阻止キャパシタ
２ａと主線路４間に接続され、その他端は接地に直流阻
止キャパシタ２ｂを介して接続されている。また５はそ
のゲートに上記主線路４が接続され、その主電極の一方
が出力側整合回路６に接続され、他方の主電極が接地さ
れている。さらに７は上記出力側整合回路６の他端に位
置する出力端子、８は上記ＦＥＴ５のゲートに電圧を印
加するためのゲートバイアス端子である。そして、直流
阻止キャパシタ２ａ，２ｂ，ショートスタブ３，主線路
４が入力側整合回路２０を構成するものなっている。
ブ，ショートスタブ等を用いて高周波回路の整合回路を
構成していた。図９は従来のマイクロ波集積回路装置の
整合回路の一例を示している。図において、１は高周波
が入力される入力端子、２ａは直流阻止キャパシタ、３
はショートスタブでありその一端は直流阻止キャパシタ
２ａと主線路４間に接続され、その他端は接地に直流阻
止キャパシタ２ｂを介して接続されている。また５はそ
のゲートに上記主線路４が接続され、その主電極の一方
が出力側整合回路６に接続され、他方の主電極が接地さ
れている。さらに７は上記出力側整合回路６の他端に位
置する出力端子、８は上記ＦＥＴ５のゲートに電圧を印
加するためのゲートバイアス端子である。そして、直流
阻止キャパシタ２ａ，２ｂ，ショートスタブ３，主線路
４が入力側整合回路２０を構成するものなっている。
【０００３】次に動作について説明する。図１０は図９
の整合回路によるインピーダンス変換の様子をスミスチ
ャート上で示したものである。すなわちＦＥＴ５の入力
インピーダンスＡをストリップ主線路４でインピーダン
スＢへ変換する。さらにショートスタブ３で所望のイン
ピーダンスＣ（この場合５０Ω）へ変換する。この場
合、直流阻止用キャパシタ２は整合に影響しないものを
用いる。以上のようにしてＦＥＴ５のゲート電極におけ
るインピーダンスＡは、入力端子１後段の直流阻止用キ
ャパシタ２ａ及びショートスタブ３間におけるインピー
ダンスＣ（５０Ω）に変換されることとなる。なおここ
で用いられるスミスチャートは５０Ω用に規格化された
ものである。
の整合回路によるインピーダンス変換の様子をスミスチ
ャート上で示したものである。すなわちＦＥＴ５の入力
インピーダンスＡをストリップ主線路４でインピーダン
スＢへ変換する。さらにショートスタブ３で所望のイン
ピーダンスＣ（この場合５０Ω）へ変換する。この場
合、直流阻止用キャパシタ２は整合に影響しないものを
用いる。以上のようにしてＦＥＴ５のゲート電極におけ
るインピーダンスＡは、入力端子１後段の直流阻止用キ
ャパシタ２ａ及びショートスタブ３間におけるインピー
ダンスＣ（５０Ω）に変換されることとなる。なおここ
で用いられるスミスチャートは５０Ω用に規格化された
ものである。
【０００４】上述のように、整合するインピーダンスが
固定されていたため、整合される側、例えばＦＥＴ５の
インピーダンスがその製造バラツキや温度変化によって
変動した場合には、図１０の点線で示すようになり整合
を補正することが不可能で所望のインピーダンスを得る
ことができなかった。また、整合するインピーダンスが
固定されていたため同一の整合回路で複数のインピーダ
ンスの整合をとることは不可能であり、目的とするイン
ピーダンス毎に整合回路を用意する必要があった。
固定されていたため、整合される側、例えばＦＥＴ５の
インピーダンスがその製造バラツキや温度変化によって
変動した場合には、図１０の点線で示すようになり整合
を補正することが不可能で所望のインピーダンスを得る
ことができなかった。また、整合するインピーダンスが
固定されていたため同一の整合回路で複数のインピーダ
ンスの整合をとることは不可能であり、目的とするイン
ピーダンス毎に整合回路を用意する必要があった。
【０００５】また、図１１は従来の周波数変換器を示す
図であり、２０は高周波に対する入力側整合回路、１５
はデュアルゲートＦＥＴ１２の第２ゲートに接続された
局発波入力端子であり、局発波に対する整合回路２１を
介して局発波が入力されるようになっている。この回路
では、高周波入力端子１に入力される高周波に対して、
これよりも低い周波数の局発波を局発波入力端子１５よ
り入力することで、高周波と局発波が混合し、デュアル
ゲートＦＥＴ１２のドレイン端子に低周波である中間周
波が出力され、後段の出力側整合回路６は、この中間周
波に対して整合をとるように調整されている。
図であり、２０は高周波に対する入力側整合回路、１５
はデュアルゲートＦＥＴ１２の第２ゲートに接続された
局発波入力端子であり、局発波に対する整合回路２１を
介して局発波が入力されるようになっている。この回路
では、高周波入力端子１に入力される高周波に対して、
これよりも低い周波数の局発波を局発波入力端子１５よ
り入力することで、高周波と局発波が混合し、デュアル
ゲートＦＥＴ１２のドレイン端子に低周波である中間周
波が出力され、後段の出力側整合回路６は、この中間周
波に対して整合をとるように調整されている。
【０００６】さらに図１２はデュアルゲートＦＥＴを増
幅器として用いて構成された高周波増幅器であり、入力
側整合回路２０及び出力側整合回路６は高周波に対して
整合をとるように設計されており、デュアルゲートＦＥ
Ｔ１２の第２ゲートはコンデンサ２ｃにより高周波に対
しては接地されている。また１３はデュアルゲートＦＥ
Ｔ１２の利得を制御するためのバイアス電位を印加する
直流バイアス端子である。この回路では、入力端子１に
入力された高周波をデュアルゲートＦＥＴ１２の利得に
応じて増幅して出力端子７より取り出すように構成され
ている。
幅器として用いて構成された高周波増幅器であり、入力
側整合回路２０及び出力側整合回路６は高周波に対して
整合をとるように設計されており、デュアルゲートＦＥ
Ｔ１２の第２ゲートはコンデンサ２ｃにより高周波に対
しては接地されている。また１３はデュアルゲートＦＥ
Ｔ１２の利得を制御するためのバイアス電位を印加する
直流バイアス端子である。この回路では、入力端子１に
入力された高周波をデュアルゲートＦＥＴ１２の利得に
応じて増幅して出力端子７より取り出すように構成され
ている。
【０００７】このようにデュアルゲートＦＥＴを用いて
周波数変換器及び高周波増幅器を構成した場合、周波数
変換器及び高周波増幅器に対して、それぞれ所望の整合
値が得られるように入力側及び出力側整合回路を別々に
設計する必要があり、やはり目的とするインーダンス毎
に整合回路を用意する必要があった。
周波数変換器及び高周波増幅器を構成した場合、周波数
変換器及び高周波増幅器に対して、それぞれ所望の整合
値が得られるように入力側及び出力側整合回路を別々に
設計する必要があり、やはり目的とするインーダンス毎
に整合回路を用意する必要があった。
【０００８】
【発明が解決しようとする課題】従来のマイクロ波集積
回路装置は以上のように構成されており、整合するイン
ピーダンスが固定されているため、整合される側のＦＥ
Ｔ等の素子のインピーダンスが変動した場合、所望のイ
ンピーダンスが得られず、また目的とするインピーダン
ス毎に整合回路を容易する必要がある等の問題点があっ
た。
回路装置は以上のように構成されており、整合するイン
ピーダンスが固定されているため、整合される側のＦＥ
Ｔ等の素子のインピーダンスが変動した場合、所望のイ
ンピーダンスが得られず、また目的とするインピーダン
ス毎に整合回路を容易する必要がある等の問題点があっ
た。
【０００９】また、デュアルゲートＦＥＴを用いて周波
数変換器及び高周波増幅器を構成した場合、やはり目的
とするインーダンス毎に整合回路を用意する必要がある
等の問題点があった。
数変換器及び高周波増幅器を構成した場合、やはり目的
とするインーダンス毎に整合回路を用意する必要がある
等の問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、ＦＥＴ等の整合される側の素子
のインピーダンスが変動した場合にも整合を補正するこ
とができるマイクロ波集積回路装置を得ることを目的と
する。
ためになされたもので、ＦＥＴ等の整合される側の素子
のインピーダンスが変動した場合にも整合を補正するこ
とができるマイクロ波集積回路装置を得ることを目的と
する。
【００１１】また、デュアルゲートＦＥＴを用いて周波
数変換器及び高周波増幅器を構成した場合にも、同一の
整合回路で複数の目的とする整合点を得ることができ、
入力側，出力側のインピーダンスの整合を独立して行え
るマイクロ波集積回路装置を得ることを目的とする。
数変換器及び高周波増幅器を構成した場合にも、同一の
整合回路で複数の目的とする整合点を得ることができ、
入力側，出力側のインピーダンスの整合を独立して行え
るマイクロ波集積回路装置を得ることを目的とする。
【００１２】
【課題を解決するための手段】この発明に係るマイクロ
波集積回路装置は、整合回路にストリップ主線路長の電
気長を変化させることのできる位相制御回路を設けたも
のである。
波集積回路装置は、整合回路にストリップ主線路長の電
気長を変化させることのできる位相制御回路を設けたも
のである。
【００１３】また入力側整合回路と出力側整合回路との
間の信号処理部にアイソレーション特性のよいデュアル
ゲートＦＥＴを用いるとともに、上記入力側整合回路及
び出力側整合回路の少なくとも一方に、整合回路を構成
する主線路の通過位相を制御する位相制御手段を設けた
ものである。
間の信号処理部にアイソレーション特性のよいデュアル
ゲートＦＥＴを用いるとともに、上記入力側整合回路及
び出力側整合回路の少なくとも一方に、整合回路を構成
する主線路の通過位相を制御する位相制御手段を設けた
ものである。
【００１４】さらに、上記デュアルゲートＦＥＴの第２
ゲートに、局発波を入力する局発波入力端子または直流
バイアスを入力する直流バイアス入力端子とを切り換え
て上記第２ゲートと接続する切換手段を設けたものであ
る。
ゲートに、局発波を入力する局発波入力端子または直流
バイアスを入力する直流バイアス入力端子とを切り換え
て上記第２ゲートと接続する切換手段を設けたものであ
る。
【００１５】
【作用】この発明においては、整合回路にストリップ主
線路長の電気長を変化させることのできる位相制御回路
を付加したので、整合をされる側の素子であるＦＥＴ等
のインピーダンスが変動した場合にも所望のインピーダ
ンス変換を行なうことができる。
線路長の電気長を変化させることのできる位相制御回路
を付加したので、整合をされる側の素子であるＦＥＴ等
のインピーダンスが変動した場合にも所望のインピーダ
ンス変換を行なうことができる。
【００１６】また入力側整合回路と出力側整合回路との
間の信号処理部にアイソレーション特性のよいデュアル
ゲートＦＥＴを用いるとともに、上記入力側整合回路及
び出力側整合回路の少なくとも一方に、整合回路を構成
する主線路の通過位相を制御する位相制御手段を設けた
から、入力側，出力側のインピーダンスを独立して整合
をとることができ、同一の整合回路にて複数の整合点を
見いだすことができる。
間の信号処理部にアイソレーション特性のよいデュアル
ゲートＦＥＴを用いるとともに、上記入力側整合回路及
び出力側整合回路の少なくとも一方に、整合回路を構成
する主線路の通過位相を制御する位相制御手段を設けた
から、入力側，出力側のインピーダンスを独立して整合
をとることができ、同一の整合回路にて複数の整合点を
見いだすことができる。
【００１７】さらに上記デュアルゲートＦＥＴの第２ゲ
ートに切換手段を設け、局発波と直流バイアスとを切り
換えて上記第２ゲートに入力するようにしたから、同一
の整合回路を用いて周波数増幅器および周波数変換器の
機能を実現することができる。
ートに切換手段を設け、局発波と直流バイアスとを切り
換えて上記第２ゲートに入力するようにしたから、同一
の整合回路を用いて周波数増幅器および周波数変換器の
機能を実現することができる。
【００１８】
【実施例】図１は本発明の一実施例による整合回路を備
えたマイクロ波集積回路装置の回路構成図を示してお
り、図９と同一符号は同一または相当部分を示し、１４
はＦＥＴ５と主線路４との間にその一端が接続され、そ
の他端が接地された位相制御回路であり、ストリップ線
路９，ダイオード１０，直流阻止キャパシタ２２，ダイ
オード１０のバイアス端子１１とから構成されている。
えたマイクロ波集積回路装置の回路構成図を示してお
り、図９と同一符号は同一または相当部分を示し、１４
はＦＥＴ５と主線路４との間にその一端が接続され、そ
の他端が接地された位相制御回路であり、ストリップ線
路９，ダイオード１０，直流阻止キャパシタ２２，ダイ
オード１０のバイアス端子１１とから構成されている。
【００１９】次に本発明のマイクロ波集積回路装置の整
合回路のインピーダンス変換を、図２のスミスチャート
を用いて説明する。いまＦＥＴ５のインピーダンスが何
らかの原因によってＡからＡ′へ変化した場合、バイア
ス端子１１を用いてダイオード１０のバイアス値を変化
させることによって、位相制御回路１４のサセプタンス
値を変化させて主線路４の通過位相を制御し、ＦＥＴ５
の入力インピーダンス値の変化に応じて主線路４での電
気長を変化させることでインピーダンスＡ′に整合を合
わせ、インピーダンスＢを得る。その後ショートスタブ
３によってインピーダンスＢからＣへ変換して目的のイ
ンピーダンスＣ（５０Ω）を得ることができる。
合回路のインピーダンス変換を、図２のスミスチャート
を用いて説明する。いまＦＥＴ５のインピーダンスが何
らかの原因によってＡからＡ′へ変化した場合、バイア
ス端子１１を用いてダイオード１０のバイアス値を変化
させることによって、位相制御回路１４のサセプタンス
値を変化させて主線路４の通過位相を制御し、ＦＥＴ５
の入力インピーダンス値の変化に応じて主線路４での電
気長を変化させることでインピーダンスＡ′に整合を合
わせ、インピーダンスＢを得る。その後ショートスタブ
３によってインピーダンスＢからＣへ変換して目的のイ
ンピーダンスＣ（５０Ω）を得ることができる。
【００２０】このように本実施例によれば、ＦＥＴ５と
主線路４との間に、ストリップ線路９及びダイオード１
０からなる直列回路（位相制御回路１４）を設け、ＦＥ
Ｔ５の入力インピーダンス値の変化に応じて該回路を構
成するダイオード１０のバイアス値を変化させて電気的
に主線路４の電気長を変化させるようにしたから、整合
される側の素子であるＦＥＴ５のインピーダンスが何ら
かの原因で変化した場合にも、整合を補正でき所望のイ
ンピーダンスを得ることができる。
主線路４との間に、ストリップ線路９及びダイオード１
０からなる直列回路（位相制御回路１４）を設け、ＦＥ
Ｔ５の入力インピーダンス値の変化に応じて該回路を構
成するダイオード１０のバイアス値を変化させて電気的
に主線路４の電気長を変化させるようにしたから、整合
される側の素子であるＦＥＴ５のインピーダンスが何ら
かの原因で変化した場合にも、整合を補正でき所望のイ
ンピーダンスを得ることができる。
【００２１】次に本発明の第２の実施例について説明す
る。この実施例では図３に示すように、入力端子と信号
処理部であるＦＥＴのゲート電極（第１ゲート）との間
に、入力側整合回路２０の主線路４ａの通過位相を制御
する位相制御回路１４ａを設けるとともに、ＦＥＴのド
レイン端子と出力端子との間に出力側整合回路６の主線
路４ｂの通過位相を制御する位相制御回路１４ｂを設
け、上記ＦＥＴとしてアイソレーション特性のよいデュ
アルゲート (Dual Gate)ＦＥＴ１２を用い、入力側，出
力側整合回路２０，６のインピーダンスを独立して制御
するようにしたものである。またデュアルゲートＦＥＴ
１２の他方のゲート電極（第２ゲート）にはゲートバイ
アス端子１３が接続され、これに印加する電圧でＦＥＴ
１２の増幅率を変化させるとともに、コンデンサ２ｃに
より高周波に対しては接地されている。
る。この実施例では図３に示すように、入力端子と信号
処理部であるＦＥＴのゲート電極（第１ゲート）との間
に、入力側整合回路２０の主線路４ａの通過位相を制御
する位相制御回路１４ａを設けるとともに、ＦＥＴのド
レイン端子と出力端子との間に出力側整合回路６の主線
路４ｂの通過位相を制御する位相制御回路１４ｂを設
け、上記ＦＥＴとしてアイソレーション特性のよいデュ
アルゲート (Dual Gate)ＦＥＴ１２を用い、入力側，出
力側整合回路２０，６のインピーダンスを独立して制御
するようにしたものである。またデュアルゲートＦＥＴ
１２の他方のゲート電極（第２ゲート）にはゲートバイ
アス端子１３が接続され、これに印加する電圧でＦＥＴ
１２の増幅率を変化させるとともに、コンデンサ２ｃに
より高周波に対しては接地されている。
【００２２】次に図４のスミスチャートを用いて動作を
説明する。本実施例ではデュアルゲートＦＥＴ１２のア
イソレーション特性の効果により、入力側，出力側の位
相を独立して制御することが可能であり、ＦＥＴ１２の
インピーダンスに関わらず、整合点を変化させることが
でき、複数の周波数で整合を合わせることができる。す
なわち、いま入力側整合回路２０のインピーダンスを
Ａ、出力側整合回路６のインピーダンスをＤとすると、
位相制御回路１４ａを構成するダイオード１０への印加
バイアスを変化させることによって、ある周波数ｆ1 の
入力インピーダンスＡは、周波数ｆ2 におけるインピー
ダンスＡ′に整合が合うようになる。しかる後、入力側
整合回路２０のショートスタブ３によってインピーダン
スＢからＣへ変換して目的のインピーダンスＣを得る。
説明する。本実施例ではデュアルゲートＦＥＴ１２のア
イソレーション特性の効果により、入力側，出力側の位
相を独立して制御することが可能であり、ＦＥＴ１２の
インピーダンスに関わらず、整合点を変化させることが
でき、複数の周波数で整合を合わせることができる。す
なわち、いま入力側整合回路２０のインピーダンスを
Ａ、出力側整合回路６のインピーダンスをＤとすると、
位相制御回路１４ａを構成するダイオード１０への印加
バイアスを変化させることによって、ある周波数ｆ1 の
入力インピーダンスＡは、周波数ｆ2 におけるインピー
ダンスＡ′に整合が合うようになる。しかる後、入力側
整合回路２０のショートスタブ３によってインピーダン
スＢからＣへ変換して目的のインピーダンスＣを得る。
【００２３】出力側においても入力側の場合と同様に、
周波数ｆ1 のインピーダンスＤは、周波数ｆ2 のインピ
ーダンスＤ′で整合がとれることより複数の周波数にお
いて整合がとれる。またこの時に、入力側，出力側の位
相制御は必ずしも同時に行う必要はなく、入力側あるい
は出力側整合回路の位相制御を先に行ない、その後残っ
た方の位相制御を行なうようにしてもよい。これはデュ
アルゲートＦＥＴ１２のアイソレーション特性がよいた
め入力側，出力側整合回路のインピーダンス整合が相互
に影響しないためである。このようにすることで容易に
出力側，入力側のインピーダンスを所望の値に整合する
ことができ、回路設計を容易なものとすることができ
る。
周波数ｆ1 のインピーダンスＤは、周波数ｆ2 のインピ
ーダンスＤ′で整合がとれることより複数の周波数にお
いて整合がとれる。またこの時に、入力側，出力側の位
相制御は必ずしも同時に行う必要はなく、入力側あるい
は出力側整合回路の位相制御を先に行ない、その後残っ
た方の位相制御を行なうようにしてもよい。これはデュ
アルゲートＦＥＴ１２のアイソレーション特性がよいた
め入力側，出力側整合回路のインピーダンス整合が相互
に影響しないためである。このようにすることで容易に
出力側，入力側のインピーダンスを所望の値に整合する
ことができ、回路設計を容易なものとすることができ
る。
【００２４】次に本発明の第３の実施例について説明す
る。上記デュアルゲートＦＥＴ１２を用いた高周波増幅
器は、デュアルゲートＦＥＴ１２の第２ゲートを高周波
に対して接地せずに局発波を入力する局発波入力端子と
して用いることで、周波数変換器として作用するもので
あるが、この実施例では図５に示すように、デュアルゲ
ートＦＥＴ１２の第２ゲートに切換スイッチ１６を設
け、直流バイアス端子１３と局発波入力端子１５とを切
り換えてデュアルゲートＦＥＴ１２の第２ゲートに入力
する構成とすることにより、高周波増幅器と周波数変換
器を同一の整合回路を用いて実現するようにしたもので
ある。
る。上記デュアルゲートＦＥＴ１２を用いた高周波増幅
器は、デュアルゲートＦＥＴ１２の第２ゲートを高周波
に対して接地せずに局発波を入力する局発波入力端子と
して用いることで、周波数変換器として作用するもので
あるが、この実施例では図５に示すように、デュアルゲ
ートＦＥＴ１２の第２ゲートに切換スイッチ１６を設
け、直流バイアス端子１３と局発波入力端子１５とを切
り換えてデュアルゲートＦＥＴ１２の第２ゲートに入力
する構成とすることにより、高周波増幅器と周波数変換
器を同一の整合回路を用いて実現するようにしたもので
ある。
【００２５】以下、動作について図６を用いて説明す
る。図５の局発波／直流バイアス切換スイッチ１６が端
子Ａに接続さされているとき、デュアルゲートＦＥＴ１
２のドレイン端子には中間周波ｆIFが出力されており、
従って出力側整合回路６は位相制御回路１４によりこの
中間周波ｆIFに対して整合されている。このときのイン
ピーダンスは図６のスミスチャート上の点Ｃで表され
る。今、局発波／直流バイアス切換スイッチ１６が端子
Ｂに接続されたとき、デュアルゲートＦＥＴ１２の第２
ゲート端子は高周波に対しては接地されていることにな
り、この時、位相制御回路１４で出力側整合回路６の主
線路（図示せず）の見掛け上の長さを変化させて通過位
相を変化させることで、それまで中間周波数ｆIFに整合
されたインピーダンスは、高周波ｆHIに整合される。こ
のインピーダンスはスミスチャート上で点Ｄで表され
る。この点Ｃ〜点Ｄの位相差はφC-D であり、
る。図５の局発波／直流バイアス切換スイッチ１６が端
子Ａに接続さされているとき、デュアルゲートＦＥＴ１
２のドレイン端子には中間周波ｆIFが出力されており、
従って出力側整合回路６は位相制御回路１４によりこの
中間周波ｆIFに対して整合されている。このときのイン
ピーダンスは図６のスミスチャート上の点Ｃで表され
る。今、局発波／直流バイアス切換スイッチ１６が端子
Ｂに接続されたとき、デュアルゲートＦＥＴ１２の第２
ゲート端子は高周波に対しては接地されていることにな
り、この時、位相制御回路１４で出力側整合回路６の主
線路（図示せず）の見掛け上の長さを変化させて通過位
相を変化させることで、それまで中間周波数ｆIFに整合
されたインピーダンスは、高周波ｆHIに整合される。こ
のインピーダンスはスミスチャート上で点Ｄで表され
る。この点Ｃ〜点Ｄの位相差はφC-D であり、
【００２６】φC-D ＝φC −φD
【００２７】
【数１】
【００２８】と表される。ここでφC ，φD はそれぞれ
点Ｃ，点Ｄ上での位相制御回路１４における主出力側整
合回路６の図示しない主線路の通過位相であり、ＢC は
点Ｃ上での位相制御回路１４のサセプタンス、ＹO は位
相制御回路１４のアドミッタンスである。すなわち位相
制御回路１４のサセプタンスを変化させることで、出力
側整合回路６の主線路の通過位相を制御して、整合する
インピーダンスを、中間周波数ｆIFから高周波ｆHIへ変
化させることができる。
点Ｃ，点Ｄ上での位相制御回路１４における主出力側整
合回路６の図示しない主線路の通過位相であり、ＢC は
点Ｃ上での位相制御回路１４のサセプタンス、ＹO は位
相制御回路１４のアドミッタンスである。すなわち位相
制御回路１４のサセプタンスを変化させることで、出力
側整合回路６の主線路の通過位相を制御して、整合する
インピーダンスを、中間周波数ｆIFから高周波ｆHIへ変
化させることができる。
【００２９】また、上記構成において、入力端子１に中
間周波ｆIFが入力され、局発波入力端子１５に中間周波
よりも高い周波数が入力されてい状態から、高周波／直
流バイアス切換スイッチ１６の接続を端子Ａから端子Ｂ
に切り換えて高周波に対して接地し中間周波数増幅器と
して用いる場合、位相制御回路１４のサセプタンスを変
化させて主線路の通過位相を制御することで、それまで
高周波に対して整合されていた出力側整合回路６のイン
ピーダンスを中間周波数に対して整合をとるインピーダ
ンスとすることができる。
間周波ｆIFが入力され、局発波入力端子１５に中間周波
よりも高い周波数が入力されてい状態から、高周波／直
流バイアス切換スイッチ１６の接続を端子Ａから端子Ｂ
に切り換えて高周波に対して接地し中間周波数増幅器と
して用いる場合、位相制御回路１４のサセプタンスを変
化させて主線路の通過位相を制御することで、それまで
高周波に対して整合されていた出力側整合回路６のイン
ピーダンスを中間周波数に対して整合をとるインピーダ
ンスとすることができる。
【００３０】次に上記第３の実施例の局発波／直流バイ
アス切換スイッチ１６の具体的な回路例を図５に示す。
上記局発波／直流バイアス切換スイッチ１６は、ストリ
ップ線路１６０，コンデンサ１６１，ＦＥＴ１６２から
なる直列回路、及びＦＥＴ１６２に並列に装荷されたイ
ンダクタ１６３からなる共振回路である。切り換え時に
は上記ＦＥＴ１６２のゲート入力端子１６４に電圧を印
加させてＦＥＴ１６２のオン，オフ動作を制御し、周波
数変換器を構成する時には共振回路を開放にして整合回
路２１出力からみたインピーダンスを無限大にして局発
波をデュアルゲートＦＥＴ１２の第２ゲートに供給し、
一方、増幅器を構成するときは整合回路２１出力からみ
たインピーダンスを小さくして局発波に対して接地する
ことで、上記デュアルゲートＦＥＴ１２の第２ゲートに
直流バイアスを供給する。
アス切換スイッチ１６の具体的な回路例を図５に示す。
上記局発波／直流バイアス切換スイッチ１６は、ストリ
ップ線路１６０，コンデンサ１６１，ＦＥＴ１６２から
なる直列回路、及びＦＥＴ１６２に並列に装荷されたイ
ンダクタ１６３からなる共振回路である。切り換え時に
は上記ＦＥＴ１６２のゲート入力端子１６４に電圧を印
加させてＦＥＴ１６２のオン，オフ動作を制御し、周波
数変換器を構成する時には共振回路を開放にして整合回
路２１出力からみたインピーダンスを無限大にして局発
波をデュアルゲートＦＥＴ１２の第２ゲートに供給し、
一方、増幅器を構成するときは整合回路２１出力からみ
たインピーダンスを小さくして局発波に対して接地する
ことで、上記デュアルゲートＦＥＴ１２の第２ゲートに
直流バイアスを供給する。
【００３１】さらに図７は本発明の第４の実施例を示
し、図７(a) に示すように、入力側，出力側整合回路２
０，６に対してそれぞれ位相制御回路４ａ，４ｂを設け
入力側，出力側の独立した制御を行うとともに、デュア
ルゲートＦＥＴ１２の第２ゲートに切換スイッチ１６を
設けて局発波と直流バイアスとを切り換えて上記第２ゲ
ートに入力するようにしたものである。このように構成
することで、図７(b) のブロック図に示されるように、
高周波増幅器２３，周波数変換器２４，中間周波増幅器
２５を同一チップで構成してダウンコンバータを実現で
きる。なお図中２６は上記周波数変換器２４と接続する
局部発振器を示す。
し、図７(a) に示すように、入力側，出力側整合回路２
０，６に対してそれぞれ位相制御回路４ａ，４ｂを設け
入力側，出力側の独立した制御を行うとともに、デュア
ルゲートＦＥＴ１２の第２ゲートに切換スイッチ１６を
設けて局発波と直流バイアスとを切り換えて上記第２ゲ
ートに入力するようにしたものである。このように構成
することで、図７(b) のブロック図に示されるように、
高周波増幅器２３，周波数変換器２４，中間周波増幅器
２５を同一チップで構成してダウンコンバータを実現で
きる。なお図中２６は上記周波数変換器２４と接続する
局部発振器を示す。
【００３２】なお、上記各実施例では位相制御回路１４
をストリップ線路とダイオードを用いて構成したが、上
記ダイオードに代えてＦＥＴを用いて構成してもよく、
同様の効果を得ることができる。
をストリップ線路とダイオードを用いて構成したが、上
記ダイオードに代えてＦＥＴを用いて構成してもよく、
同様の効果を得ることができる。
【００３３】また上記第２の実施例では、入力側，出力
側整合回路に、それぞれ位相制御回路１４ａ及び１４ｂ
を設けたが、位相制御回路は必ずしも入力側，出力側両
方に設ける必要はなく、いずれか一方であってもよい。
側整合回路に、それぞれ位相制御回路１４ａ及び１４ｂ
を設けたが、位相制御回路は必ずしも入力側，出力側両
方に設ける必要はなく、いずれか一方であってもよい。
【００３４】また上記各実施例では、入力側整合回路２
０とＦＥＴ１２との間の主線路またはＦＥＴ１２と出力
側整合回路６との間の主線路に位相制御回路を配置した
が、位相制御回路の配置位置はこれに限られるものでは
なく、ＦＥＴ１２と入力端子１または出力端子７との間
の線路上であればどこでもよい。
０とＦＥＴ１２との間の主線路またはＦＥＴ１２と出力
側整合回路６との間の主線路に位相制御回路を配置した
が、位相制御回路の配置位置はこれに限られるものでは
なく、ＦＥＴ１２と入力端子１または出力端子７との間
の線路上であればどこでもよい。
【００３５】
【発明の効果】以上のようにこの発明に係るマイクロ波
集積回路装置によれば、整合回路に位相制御回路を設
け、ストリップ主線路長の電気長を変化させて主線路を
伝達する通過位相を制御するようにしたので、整合され
る側の素子のインピーダンスの変動に対しても整合を補
正することができ、所望の周波数帯域に精度よく整合す
ることができるという効果がある。
集積回路装置によれば、整合回路に位相制御回路を設
け、ストリップ主線路長の電気長を変化させて主線路を
伝達する通過位相を制御するようにしたので、整合され
る側の素子のインピーダンスの変動に対しても整合を補
正することができ、所望の周波数帯域に精度よく整合す
ることができるという効果がある。
【００３６】また入力側整合回路と出力側整合回路との
間の信号処理部にアイソレーション特性のよいデュアル
ゲートＦＥＴを用いるとともに、上記入力側整合回路及
び出力側整合回路の少なくとも一方に、整合回路を構成
する主線路の通過位相を制御する位相制御手段を設けた
から、入力側，出力側の整合を独立して行なうことがで
き、回路設計を容易なものとすることができる、またイ
ンピーダンス整合の周波数を可変にすることができ、複
数の周波数に対し広範囲に精度よく整合をとることがで
きるという効果がある。
間の信号処理部にアイソレーション特性のよいデュアル
ゲートＦＥＴを用いるとともに、上記入力側整合回路及
び出力側整合回路の少なくとも一方に、整合回路を構成
する主線路の通過位相を制御する位相制御手段を設けた
から、入力側，出力側の整合を独立して行なうことがで
き、回路設計を容易なものとすることができる、またイ
ンピーダンス整合の周波数を可変にすることができ、複
数の周波数に対し広範囲に精度よく整合をとることがで
きるという効果がある。
【００３７】さらに、上記デュアルゲートＦＥＴの第２
ゲートに切換手段を設け、局発波と直流バイアスとを切
り換えて上記第２ゲートに入力するようにしたから、同
一の整合回路を用いて周波数増幅器および周波数変換器
ひいては中間周波増幅器の機能を同一の整合回路を用い
て実現することができる。
ゲートに切換手段を設け、局発波と直流バイアスとを切
り換えて上記第２ゲートに入力するようにしたから、同
一の整合回路を用いて周波数増幅器および周波数変換器
ひいては中間周波増幅器の機能を同一の整合回路を用い
て実現することができる。
【図１】この発明の第１の実施例によるマイクロ波集積
回路装置の回路図である。
回路装置の回路図である。
【図２】上記実施例によるマイクロ波集積回路装置の位
相制御回路によるインピーダンスの変換を説明するため
の図である。
相制御回路によるインピーダンスの変換を説明するため
の図である。
【図３】この発明の第２の実施例によるマイクロ波集積
回路装置の回路図である。
回路装置の回路図である。
【図４】上記実施例によるマイクロ波集積回路装置のイ
ンピーダンスの変換を説明するための図である。
ンピーダンスの変換を説明するための図である。
【図５】この発明の第３の実施例によるマイクロ波集積
回路装置の回路図である。
回路装置の回路図である。
【図６】上記実施例の位相制御回路によるインピーダン
スの変換を説明するための図である。
スの変換を説明するための図である。
【図７】本発明の第４の実施例によるマイクロ波集積回
路装置によりダウンコンバータを構成したときの回路図
及び機能ブロック図である。
路装置によりダウンコンバータを構成したときの回路図
及び機能ブロック図である。
【図８】上記第３の実施例によるマイクロ波集積回路装
置の局発波／直流バイアス切換スイッチの構成を示す回
路図である。
置の局発波／直流バイアス切換スイッチの構成を示す回
路図である。
【図９】従来のマイクロ波集積回路装置の回路図であ
る。
る。
【図１０】従来のマイクロ波集積回路装置の整合回路に
よるインピーダンスの変換を説明するための図である。
よるインピーダンスの変換を説明するための図である。
【図１１】従来のマイクロ波集積回路装置において、周
波数変換器を構成した場合の回路図である。
波数変換器を構成した場合の回路図である。
【図１２】従来のマイクロ波集積回路装置において、高
周波増幅器を構成した場合の回路図である。
周波増幅器を構成した場合の回路図である。
１ 高周波入力端子 ２ 直流阻止コンデンサ ３ ショートスタブ ４ 主線路 ５ ＦＥＴ ６ 出力側整合回路 ７ 高周波出力端子 ８ ゲートバイアス端子 ９ ストリップ線路 １０ ダイオード １１ バイアス制御端子 １２ デュアルゲートＦＥＴ １３ ゲートバイアス端子 １４ 位相制御回路（手段） １５ 局発波入力端子 １６ 局発波／直流バイアス切換スイッチ（切換手段） ２０ 入力側整合回路 ２１ 局発波整合回路 ２２ 直流阻止コンデンサ
Claims (6)
- 【請求項１】 半導体基板上にストリップ線路で構成さ
れる主線路，ショートスタブまたはオープンスタブを有
し、インピーダンスの変換を行う整合回路を備えたマイ
クロ波集積回路装置において、 上記主線路上に並列して負荷される線路及びダイオード
よりなる直列回路、及び上記ダイオードのアノード電極
にバイアスを印加して上記主線路の通過位相を制御する
バイアス端子とから構成された位相制御手段を備えたこ
とを特徴とするマイクロ波集積回路装置。 - 【請求項２】 入力端子と信号処理部との間の入力側整
合回路と、前記信号処理部と出力端子との間に設けられ
た出力側整合回路とからなるマイクロ波集積回路装置に
おいて、 上記入力側または出力側整合回路の少なくとも一方に、
整合回路を構成する主線路の通過位相を制御する位相制
御手段を設けるとともに、 上記信号処理部にデュアルゲートＦＥＴを用いたことを
特徴とするマイクロ波集積回路装置。 - 【請求項３】 請求項２記載のマイクロ波集積回路装置
において、 上記位相制御手段は、主線路上に並列して負荷される線
路とＦＥＴの直列回路から構成されていることを特徴と
するマイクロ波集積回路装置。 - 【請求項４】 請求項２記載のマイクロ波集積回路装置
において、 上記位相制御手段は、主線路上に並列して負荷される線
路とダイオードの直列回路から構成されていることを特
徴とするマイクロ波集積回路装置。 - 【請求項５】 請求項２記載のマイクロ波集積回路装置
において、 上記位相制御手段は、主線路上に並列して負荷される線
路と可変容量の直列回路から構成されていることを特徴
とするマイクロ波集積回路装置。 - 【請求項６】 請求項２記載のマイクロ波集積回路装置
において、 上記デュアルゲートＦＥＴの第２のゲートに、局発波を
入力する局発波入力端子または直流バイアスを入力する
直流バイアス入力端子とを切り換えて上記第２ゲートと
接続する切換手段を設けたことを特徴とするマイクロ波
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8995992A JPH05175758A (ja) | 1991-03-20 | 1992-03-13 | マイクロ波集積回路装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8339891 | 1991-03-20 | ||
| JP3-83398 | 1991-03-20 | ||
| JP8995992A JPH05175758A (ja) | 1991-03-20 | 1992-03-13 | マイクロ波集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175758A true JPH05175758A (ja) | 1993-07-13 |
Family
ID=26424424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8995992A Pending JPH05175758A (ja) | 1991-03-20 | 1992-03-13 | マイクロ波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175758A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837433A (ja) * | 1994-05-19 | 1996-02-06 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
| JPH0918255A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | 半導体装置 |
| KR100471386B1 (ko) * | 2002-06-05 | 2005-02-21 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
| WO2006006244A1 (ja) * | 2004-07-14 | 2006-01-19 | Mitsubishi Denki Kabushiki Kaisha | 高出力増幅器 |
| KR100847184B1 (ko) * | 2006-09-27 | 2008-07-17 | 미쓰비시덴키 가부시키가이샤 | 고출력 증폭기 |
-
1992
- 1992-03-13 JP JP8995992A patent/JPH05175758A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837433A (ja) * | 1994-05-19 | 1996-02-06 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
| JPH0918255A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | 半導体装置 |
| KR100471386B1 (ko) * | 2002-06-05 | 2005-02-21 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
| WO2006006244A1 (ja) * | 2004-07-14 | 2006-01-19 | Mitsubishi Denki Kabushiki Kaisha | 高出力増幅器 |
| JPWO2006006244A1 (ja) * | 2004-07-14 | 2008-04-24 | 三菱電機株式会社 | 高出力増幅器 |
| US7501897B2 (en) | 2004-07-14 | 2009-03-10 | Mitsubishi Electric Corporation | High-power amplifier |
| KR100847184B1 (ko) * | 2006-09-27 | 2008-07-17 | 미쓰비시덴키 가부시키가이샤 | 고출력 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201445B1 (en) | High frequency power amplifier | |
| US5274341A (en) | High-frequency power amplifier | |
| US4401952A (en) | Microwave switched amplifier/multiplier | |
| JPH05251964A (ja) | 可変リアクタンス回路およびこれを用いた可変整合回路 | |
| US5202649A (en) | Microwave integrated circuit device having impedance matching | |
| US6094108A (en) | Unbalance-to-balance converter utilizing a transistor | |
| JPH04326206A (ja) | 電力増幅器 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| KR20010106454A (ko) | 마이크로파 증폭기 | |
| US6208214B1 (en) | Multifunction high frequency integrated circuit structure | |
| US20040061565A1 (en) | Integrated circuit oscillator | |
| JPH1188080A (ja) | 高周波増幅回路とマイクロ波集積回路 | |
| JP3098195B2 (ja) | 能動直交電力分配器 | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| JPH01173908A (ja) | 発振装置 | |
| JPS6325725B2 (ja) | ||
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| JPH1093348A (ja) | 電圧制御発振器 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPS62209909A (ja) | 超高周波半導体回路 | |
| JP2000040922A (ja) | マイクロ波増幅器 | |
| JPH03145810A (ja) | マイクロ波増幅器 | |
| JP2537518B2 (ja) | 移相器 |