JPH0766659A - マイクロ波増幅器 - Google Patents
マイクロ波増幅器Info
- Publication number
- JPH0766659A JPH0766659A JP20778793A JP20778793A JPH0766659A JP H0766659 A JPH0766659 A JP H0766659A JP 20778793 A JP20778793 A JP 20778793A JP 20778793 A JP20778793 A JP 20778793A JP H0766659 A JPH0766659 A JP H0766659A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- potential
- connection point
- inductor
- microwave amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters And Equalizers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 構成が簡単な帯域可変型のマイクロ波増幅器
を得る。 【構成】 フィルタ群４０は入力側整合回路１３に接続
されており、フィルタ群４０は３段のバンドパスフィル
タ４１，４２，４３の直列接続からなる。フィルタ４１
は、シリーズに接続されるキャパシタ４（キャパシタン
スＣ1 ）、インダクタ３（インダクタンスＬ0 ）、金ワ
イヤ２（インダクタンスＬｇ）、そしてＦＥＴ１のゲー
ト・ソース間容量Ｃgsを備える。そして可変キャパシタ
１０（キャパシタンスＣ）が、インダクタ３と金ワイヤ
２の接続点と接地の間に接続される。バンドパスフィル
タ４２，４３も類似の構成をとる。 【効果】 フィルタにおいてシャントに接続されるキャ
パシタの容量を制御することによって、マイクロ波増幅
器の周波数帯域を可変にすることができる。
を得る。 【構成】 フィルタ群４０は入力側整合回路１３に接続
されており、フィルタ群４０は３段のバンドパスフィル
タ４１，４２，４３の直列接続からなる。フィルタ４１
は、シリーズに接続されるキャパシタ４（キャパシタン
スＣ1 ）、インダクタ３（インダクタンスＬ0 ）、金ワ
イヤ２（インダクタンスＬｇ）、そしてＦＥＴ１のゲー
ト・ソース間容量Ｃgsを備える。そして可変キャパシタ
１０（キャパシタンスＣ）が、インダクタ３と金ワイヤ
２の接続点と接地の間に接続される。バンドパスフィル
タ４２，４３も類似の構成をとる。 【効果】 フィルタにおいてシャントに接続されるキャ
パシタの容量を制御することによって、マイクロ波増幅
器の周波数帯域を可変にすることができる。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロ波通信に用
いられる、マイクロ波増幅器の整合の技術に関する。
いられる、マイクロ波増幅器の整合の技術に関する。
【０００２】
【従来の技術】図９は、従来のマイクロ波増幅器２００
の例を示す回路図である。この回路は位相調整回路を含
み、例えばＭＭＩＣ（Monolithic Microwave Integrate
d Circuit ：マイクロ波集積回路）として実現される。
図１０はマイクロ波増幅器２００の構成を示す斜視図で
ある。ＦＥＴ２５は、ゲート・パッド２９を介して入力
側整合回路３３に接続されている。また、ドレイン・パ
ッド３０を介して出力側整合回路３４と接続されてい
る。更に、エアー・ブリッジ２７、ソース・フィンガー
２８、ソース・グラウンド２６も設けられている。入力
側整合回路３３と出力側整合回路３４とを独立して調整
できるようにするために、ＦＥＴ２５はアイソレーショ
ンの良いデュアルゲート構造となっている。
の例を示す回路図である。この回路は位相調整回路を含
み、例えばＭＭＩＣ（Monolithic Microwave Integrate
d Circuit ：マイクロ波集積回路）として実現される。
図１０はマイクロ波増幅器２００の構成を示す斜視図で
ある。ＦＥＴ２５は、ゲート・パッド２９を介して入力
側整合回路３３に接続されている。また、ドレイン・パ
ッド３０を介して出力側整合回路３４と接続されてい
る。更に、エアー・ブリッジ２７、ソース・フィンガー
２８、ソース・グラウンド２６も設けられている。入力
側整合回路３３と出力側整合回路３４とを独立して調整
できるようにするために、ＦＥＴ２５はアイソレーショ
ンの良いデュアルゲート構造となっている。
【０００３】ＦＥＴ２５の第１ゲートは、互いに直列に
接続された可変容量ダイオード（バラクタダイオード）
Ｄ１及びショートスタブＳ１からなる入力側周波数特性
制御部２３を介して接地される。
接続された可変容量ダイオード（バラクタダイオード）
Ｄ１及びショートスタブＳ１からなる入力側周波数特性
制御部２３を介して接地される。
【０００４】また、ＦＥＴ２５のソースも互いに直列に
接続されたバラクタダイオードＤ２及びショートスタブ
Ｓ２からなる出力側周波数特性制御部２４を介して接地
される。
接続されたバラクタダイオードＤ２及びショートスタブ
Ｓ２からなる出力側周波数特性制御部２４を介して接地
される。
【０００５】また、ＦＥＴ２５の第１ゲートには入力側
整合回路３３が、またＦＥＴ２５のソースには出力側整
合回路３４が、それぞれ接続されている。更に第２ゲー
トには所定の電位Ｖｇ２が与えられつつ、キャパシタ３
５を介して接地される。入力側整合回路３３及び出力側
整合回路３４並びにキャパシタ３５はローデッド型移相
器を形成するので、マイクロ波増幅器２００のの通過位
相は、このキャパシタ３５のアドミタンスをＹO とし、
入力側整合回路３３と出力側整合回路３４のサセプタン
スをＢとして、Φ＝tan -1（Ｂ／２・ＹO ）と表され
る。よって、バラクタダイオードＤ１，Ｄ２の接合容量
を変化させることによってこの通過位相を変化させるこ
とができ、マイクロ波増幅器２００の周波数特性を可変
にすることができる。
整合回路３３が、またＦＥＴ２５のソースには出力側整
合回路３４が、それぞれ接続されている。更に第２ゲー
トには所定の電位Ｖｇ２が与えられつつ、キャパシタ３
５を介して接地される。入力側整合回路３３及び出力側
整合回路３４並びにキャパシタ３５はローデッド型移相
器を形成するので、マイクロ波増幅器２００のの通過位
相は、このキャパシタ３５のアドミタンスをＹO とし、
入力側整合回路３３と出力側整合回路３４のサセプタン
スをＢとして、Φ＝tan -1（Ｂ／２・ＹO ）と表され
る。よって、バラクタダイオードＤ１，Ｄ２の接合容量
を変化させることによってこの通過位相を変化させるこ
とができ、マイクロ波増幅器２００の周波数特性を可変
にすることができる。
【０００６】
【発明が解決しようとする課題】従来のマイクロ波増幅
器は以上のように構成されているので、２つのダイオー
ドの接合容量を変化させる必要があり、両方のダイオー
ドの電位を制御しなればならず、電源が２つ必要となる
という問題点があった。
器は以上のように構成されているので、２つのダイオー
ドの接合容量を変化させる必要があり、両方のダイオー
ドの電位を制御しなればならず、電源が２つ必要となる
という問題点があった。
【０００７】この発明は上記の問題点を解消するために
なされたもので、ダイオードの供給電源を単一にするこ
とができ、あるいは更に電源も不要な簡単な構成で帯域
を可変とするマイクロ波増幅器を得ることを目的として
いる。
なされたもので、ダイオードの供給電源を単一にするこ
とができ、あるいは更に電源も不要な簡単な構成で帯域
を可変とするマイクロ波増幅器を得ることを目的として
いる。
【０００８】
【課題を解決するための手段】この発明にかかるマイク
ロ波増幅器は、（ａ）入力端子及び出力端子と、（ｂ）
前記出力端子に接続された出力端と、入力端とを有し、
前記入力端に与えられた信号を増幅して前記出力端に与
える増幅素子と、（ｃ）前記増幅素子の前記入力端と前
記入力端子との間に接続された第１バンドパスフィルタ
と、を備える。ここで前記第１バンドパスフィルタはそ
の周波数帯域が可変である。
ロ波増幅器は、（ａ）入力端子及び出力端子と、（ｂ）
前記出力端子に接続された出力端と、入力端とを有し、
前記入力端に与えられた信号を増幅して前記出力端に与
える増幅素子と、（ｃ）前記増幅素子の前記入力端と前
記入力端子との間に接続された第１バンドパスフィルタ
と、を備える。ここで前記第１バンドパスフィルタはそ
の周波数帯域が可変である。
【０００９】望ましくは前記第１バンドパスフィルタ
が、（ｃ−１）第１電位を与える第１電位点と、（ｃ−
２）接続点と、（ｃ−３）前記入力端子と前記接続点と
の間に直列に接続された第１キャパシタ及び第１インダ
クタと、（ｃ−４）前記接続点と前記増幅素子の前記入
力端との間に直列に接続された第２キャパシタ及び第２
インダクタと、（ｃ−５）前記接続点と前記第１電位点
との間に接続され、そのキャパシタンスが可変である第
３キャパシタと、を有する。
が、（ｃ−１）第１電位を与える第１電位点と、（ｃ−
２）接続点と、（ｃ−３）前記入力端子と前記接続点と
の間に直列に接続された第１キャパシタ及び第１インダ
クタと、（ｃ−４）前記接続点と前記増幅素子の前記入
力端との間に直列に接続された第２キャパシタ及び第２
インダクタと、（ｃ−５）前記接続点と前記第１電位点
との間に接続され、そのキャパシタンスが可変である第
３キャパシタと、を有する。
【００１０】望ましくは前記第３キャパシタが、（ｃ−
５−１）バラクタダイオードと、（ｃ−５−２）前記バ
ラクタダイオードに所定の電圧を与える電源と、を有す
る。
５−１）バラクタダイオードと、（ｃ−５−２）前記バ
ラクタダイオードに所定の電圧を与える電源と、を有す
る。
【００１１】あるいは前記第３キャパシタが、（ｃ−５
−３）絶縁体と、（ｃ−５−４）前記絶縁体を挟む第１
及び第２電極と、（ｃ−５−５）前記絶縁体に関して前
記第１電極と同じ側に形成された補助電極と、を有す
る。ここで前記第１電極と前記補助電極とを接続するこ
とによって前記第３キャパシタのキャパシタンスを可変
とする。
−３）絶縁体と、（ｃ−５−４）前記絶縁体を挟む第１
及び第２電極と、（ｃ−５−５）前記絶縁体に関して前
記第１電極と同じ側に形成された補助電極と、を有す
る。ここで前記第１電極と前記補助電極とを接続するこ
とによって前記第３キャパシタのキャパシタンスを可変
とする。
【００１２】また望ましくは、前記増幅素子が、（ｂ−
１）第２電位を与える第２電位点と、（ｂ−２）前記増
幅素子の前記入力端に接続された制御電極と、前記第２
電位点に接続された第１電流電極と、前記増幅素子の前
記出力端に接続された第２電流電極と、を含むトランジ
スタと、を有し、更に前記第２キャパシタを前記第１バ
ンドパスフィルタと共有する。そして前記第２キャパシ
タは、実質的に前記トランジスタの前記制御電極及び第
１電流電極が構成する寄生キャパシタンスからなる。
１）第２電位を与える第２電位点と、（ｂ−２）前記増
幅素子の前記入力端に接続された制御電極と、前記第２
電位点に接続された第１電流電極と、前記増幅素子の前
記出力端に接続された第２電流電極と、を含むトランジ
スタと、を有し、更に前記第２キャパシタを前記第１バ
ンドパスフィルタと共有する。そして前記第２キャパシ
タは、実質的に前記トランジスタの前記制御電極及び第
１電流電極が構成する寄生キャパシタンスからなる。
【００１３】更に望ましくは、前記増幅素子が、（ｂ−
３）前記制御電極と前記増幅素子の前記入力端とを接続
する接続線を更に有し、更に前記第２インダクタを前記
第１バンドパスフィルタと共有する。そして前記第２イ
ンダクタは、実質的に前記接続線が構成する寄生インダ
クタンスからなる。
３）前記制御電極と前記増幅素子の前記入力端とを接続
する接続線を更に有し、更に前記第２インダクタを前記
第１バンドパスフィルタと共有する。そして前記第２イ
ンダクタは、実質的に前記接続線が構成する寄生インダ
クタンスからなる。
【００１４】更に望ましくは前記第１電位と前記第２電
位とが互いに等しい。
位とが互いに等しい。
【００１５】あるいは、（ｄ）前記第１バンドパスフィ
ルタと前記入力端子との間に接続された少なくとも一つ
の第２バンドパスフィルタを更に備える。
ルタと前記入力端子との間に接続された少なくとも一つ
の第２バンドパスフィルタを更に備える。
【００１６】そして望ましくは前記第１バンドパスフィ
ルタが、（ｃ−１）第１電位を与える第１電位点と、
（ｃ−２）第１接続点と、（ｃ−３）前記第２バンドパ
スフィルタと前記第１接続点との間に直列に接続された
第１キャパシタ及び第１インダクタと、（ｃ−４）前記
第１接続点と前記増幅素子の前記入力端との間に直列に
接続された第２キャパシタ及び第２インダクタと、（ｃ
−５）前記第１接続点と前記第１電位点との間に接続さ
れ、そのキャパシタンスが可変である第３キャパシタ
と、を有する。
ルタが、（ｃ−１）第１電位を与える第１電位点と、
（ｃ−２）第１接続点と、（ｃ−３）前記第２バンドパ
スフィルタと前記第１接続点との間に直列に接続された
第１キャパシタ及び第１インダクタと、（ｃ−４）前記
第１接続点と前記増幅素子の前記入力端との間に直列に
接続された第２キャパシタ及び第２インダクタと、（ｃ
−５）前記第１接続点と前記第１電位点との間に接続さ
れ、そのキャパシタンスが可変である第３キャパシタ
と、を有する。
【００１７】更に望ましくは前記第２バンドパスフィル
タが、（ｄ−１）第２電位を与える第２電位点と、（ｄ
−２）第２接続点と、（ｄ−３）前記入力端子と前記第
２接続点との間に直列に接続された第４キャパシタ及び
第３インダクタと、（ｄ−４）前記第２接続点と前記第
１バンドパスフィルタとの間に直列に接続された第５キ
ャパシタ及び第４インダクタと、（ｄ−５）前記第２接
続点と前記第２電位点との間に接続された第６キャパシ
タと、を有する。
タが、（ｄ−１）第２電位を与える第２電位点と、（ｄ
−２）第２接続点と、（ｄ−３）前記入力端子と前記第
２接続点との間に直列に接続された第４キャパシタ及び
第３インダクタと、（ｄ−４）前記第２接続点と前記第
１バンドパスフィルタとの間に直列に接続された第５キ
ャパシタ及び第４インダクタと、（ｄ−５）前記第２接
続点と前記第２電位点との間に接続された第６キャパシ
タと、を有する。
【００１８】また更に望ましくは、前記第１及び第５キ
ャパシタは前記第１及び第２バンドパスフィルタで兼用
され、前記第１及び第４インダクタは前記第１及び第２
バンドパスフィルタで兼用される。
ャパシタは前記第１及び第２バンドパスフィルタで兼用
され、前記第１及び第４インダクタは前記第１及び第２
バンドパスフィルタで兼用される。
【００１９】
【作用】第１バンドパスフィルタの周波数帯域が可変で
あるので、この発明にかかるマイクロ波増幅器は、種々
の周波数に対応して容易に整合することができる。
あるので、この発明にかかるマイクロ波増幅器は、種々
の周波数に対応して容易に整合することができる。
【００２０】
【実施例】Ａ．基本的構成：具体的に各々の実施例の説
明に移る前に、この発明の基本的構成を説明する。
明に移る前に、この発明の基本的構成を説明する。
【００２１】図１はこの発明にかかるマイクロ波増幅器
１００の構成を示す回路図である。チップとして形成さ
れるＦＥＴ１のソースは接地されており、ドレインは金
ワイヤ９を介して出力側整合回路１４に接続されてい
る。金ワイヤ９はインダクタンスＬｄを有する。入力整
合回路１３、出力整合回路１４はパターンによって形成
することができる。その等価回路は、それぞれ入力整合
回路３３、出力整合回路３４で示されるように表され
る。
１００の構成を示す回路図である。チップとして形成さ
れるＦＥＴ１のソースは接地されており、ドレインは金
ワイヤ９を介して出力側整合回路１４に接続されてい
る。金ワイヤ９はインダクタンスＬｄを有する。入力整
合回路１３、出力整合回路１４はパターンによって形成
することができる。その等価回路は、それぞれ入力整合
回路３３、出力整合回路３４で示されるように表され
る。
【００２２】ゲートはインダクタンスＬｇを有する金ワ
イヤ２を介してフィルタ群４０に接続されており、フィ
ルタ群４０は入力側整合回路１３に接続されている。
イヤ２を介してフィルタ群４０に接続されており、フィ
ルタ群４０は入力側整合回路１３に接続されている。
【００２３】フィルタ群４０は３段のバンドパスフィル
タ４１，４２，４３の直列接続からなり、各フィルタ４
１，４２，４３はいずれも図２に示される接続関係から
なる構成をとっている。つまり、フィルタ４１は、シリ
ーズに接続されるキャパシタ４（キャパシタンス
Ｃ1 ）、インダクタ３（インダクタンスＬ0 ）、金ワイ
ヤ２（インダクタンスＬｇ）、そしてＦＥＴ１のゲート
・ソース間容量Ｃgsを備える。そして可変キャパシタ１
０（キャパシタンスＣ）が、インダクタ３と金ワイヤ２
の接続点と接地の間に接続される。
タ４１，４２，４３の直列接続からなり、各フィルタ４
１，４２，４３はいずれも図２に示される接続関係から
なる構成をとっている。つまり、フィルタ４１は、シリ
ーズに接続されるキャパシタ４（キャパシタンス
Ｃ1 ）、インダクタ３（インダクタンスＬ0 ）、金ワイ
ヤ２（インダクタンスＬｇ）、そしてＦＥＴ１のゲート
・ソース間容量Ｃgsを備える。そして可変キャパシタ１
０（キャパシタンスＣ）が、インダクタ３と金ワイヤ２
の接続点と接地の間に接続される。
【００２４】同様にして、フィルタ４２は、シリーズに
接続されるインダクタ３（インダクタンスＬ0 ）、キャ
パシタ４（キャパシタンスＣ1 ）、キャパシタ５（キャ
パシタンスＣ1 ）、インダクタ６（インダクタンス
Ｌ0 ）、を備える。そしてキャパシタ１１（キャパシタ
ンスＣ0 ）が、キャパシタ４，５の接続点と接地の間に
接続される。即ち、インダクタ３、キャパシタ４はフィ
ルタ４１，４２に共有される。
接続されるインダクタ３（インダクタンスＬ0 ）、キャ
パシタ４（キャパシタンスＣ1 ）、キャパシタ５（キャ
パシタンスＣ1 ）、インダクタ６（インダクタンス
Ｌ0 ）、を備える。そしてキャパシタ１１（キャパシタ
ンスＣ0 ）が、キャパシタ４，５の接続点と接地の間に
接続される。即ち、インダクタ３、キャパシタ４はフィ
ルタ４１，４２に共有される。
【００２５】同様にして、フィルタ４３は、シリーズに
接続されるキャパシタ５（キャパシタンスＣ1 ）、イン
ダクタ６（インダクタンスＬ0 ）、インダクタ７（イン
ダクタンスＬ0 ）、キャパシタ８（キャパシタンス
Ｃ1 ）、を備える。そしてキャパシタ１２（キャパシタ
ンスＣ0 ）が、インダクタ６，７の接続点と接地の間に
接続される。即ち、キャパシタ５、インダクタ６はフィ
ルタ４２，４３に共有される。
接続されるキャパシタ５（キャパシタンスＣ1 ）、イン
ダクタ６（インダクタンスＬ0 ）、インダクタ７（イン
ダクタンスＬ0 ）、キャパシタ８（キャパシタンス
Ｃ1 ）、を備える。そしてキャパシタ１２（キャパシタ
ンスＣ0 ）が、インダクタ６，７の接続点と接地の間に
接続される。即ち、キャパシタ５、インダクタ６はフィ
ルタ４２，４３に共有される。
【００２６】今、フィルタ４１の特性について考える。
但し、簡単のため、それぞれのパラメタは、図２に示さ
れるようにシャントに入るキャパシタ（キャパシタ１０
に対応する）に関して対称であるとする。この場合に
は、バンドパスフィルタのインピダンスＺ41は、
但し、簡単のため、それぞれのパラメタは、図２に示さ
れるようにシャントに入るキャパシタ（キャパシタ１０
に対応する）に関して対称であるとする。この場合に
は、バンドパスフィルタのインピダンスＺ41は、
【００２７】
【数１】
【００２８】で表される。ここで、周波数帯域は（ω2
−ω 1）／２πで表されるので、可変キャパシタ１０の
キャパシタンスＣを制御することにより、周波数帯域を
制御することができる。
−ω 1）／２πで表されるので、可変キャパシタ１０の
キャパシタンスＣを制御することにより、周波数帯域を
制御することができる。
【００２９】図３は周波数帯域が制御可能であることを
示すシミュレーション結果のグラフであり、図４は図３
に示されたシミュレーション結果を得るために用いられ
たマイクロ波増幅回路の構成を示す回路図である。図４
において、Ｃ0 ＝２．０ｐＦ，Ｃ1 ＝１６．０ｐＦ，Ｌ
0 ＝０．００１ｎＨ，Ｌｇ＝０．０２ｎＨ，Ｃgs＝２０
ｐＦとしている。但し、金ワイヤ２に接続されるインダ
クタのインダクタンスは０．００５ｎＨに設定してい
る。
示すシミュレーション結果のグラフであり、図４は図３
に示されたシミュレーション結果を得るために用いられ
たマイクロ波増幅回路の構成を示す回路図である。図４
において、Ｃ0 ＝２．０ｐＦ，Ｃ1 ＝１６．０ｐＦ，Ｌ
0 ＝０．００１ｎＨ，Ｌｇ＝０．０２ｎＨ，Ｃgs＝２０
ｐＦとしている。但し、金ワイヤ２に接続されるインダ
クタのインダクタンスは０．００５ｎＨに設定してい
る。
【００３０】また、ＦＥＴは単位ゲート幅が７．５μｍ
でトータルゲート幅１０．５ｍｍのＧａＡｓトランジス
タを２合成したものを設定している。ここで「２合成」
とは２つのＦＥＴを並列に配置して出力電力を合成する
ことをいう。
でトータルゲート幅１０．５ｍｍのＧａＡｓトランジス
タを２合成したものを設定している。ここで「２合成」
とは２つのＦＥＴを並列に配置して出力電力を合成する
ことをいう。
【００３１】入力側整合回路１３及び出力側整合回路１
４を構成する素子は長方形で示され、それぞれに示され
た数値はインピダンス（単位オーム）を示している。但
し、出力側整合回路１４はキャパシタやインダクタをも
備えており、それぞれの横に示された数値はそれぞれの
キャパシタンスやインダクタンスを示している。
４を構成する素子は長方形で示され、それぞれに示され
た数値はインピダンス（単位オーム）を示している。但
し、出力側整合回路１４はキャパシタやインダクタをも
備えており、それぞれの横に示された数値はそれぞれの
キャパシタンスやインダクタンスを示している。
【００３２】図３において、縦軸は任意に基準（０ｄ
Ｂ）をとったゲインを、横軸は周波数を表す。この結果
から、キャパシタンスＣが１２ｐＦから４ｐＦへと減少
するに従って、周波数帯域が１３ＧＨｚから１７ＧＨｚ
へと変化することが示される。なお、図中ＭＡＧで表記
されるグラフはその周波数における最大電力利得であ
る。
Ｂ）をとったゲインを、横軸は周波数を表す。この結果
から、キャパシタンスＣが１２ｐＦから４ｐＦへと減少
するに従って、周波数帯域が１３ＧＨｚから１７ＧＨｚ
へと変化することが示される。なお、図中ＭＡＧで表記
されるグラフはその周波数における最大電力利得であ
る。
【００３３】例えばアルミナ（Ａｌ2 Ｏ3 ）基板の誘電
率は９．９であり、チタン酸バリウムなどの高誘電率基
板の誘電率は３８程度である。電極面積を２ｍｍ×０．
６ｍｍ、誘電体材料の厚さを０．１ｍｍとすると、誘電
率３８のとき、得られるキャパシタンスは〜４ｐＦとな
る。
率は９．９であり、チタン酸バリウムなどの高誘電率基
板の誘電率は３８程度である。電極面積を２ｍｍ×０．
６ｍｍ、誘電体材料の厚さを０．１ｍｍとすると、誘電
率３８のとき、得られるキャパシタンスは〜４ｐＦとな
る。
【００３４】以下、このキャパシタンスＣを可変とする
技術について種々説明する。
技術について種々説明する。
【００３５】Ｂ．キャパシタの具体的構成： 第１実施例：図５はこの発明の第１実施例にかかるマイ
クロ波増幅器１０１の構成を示す回路図である。マイク
ロ波増幅器１０１は、図１に示されたマイクロ波増幅器
１００において可変キャパシタ１０の構成を具体的に特
定したものである。
クロ波増幅器１０１の構成を示す回路図である。マイク
ロ波増幅器１０１は、図１に示されたマイクロ波増幅器
１００において可変キャパシタ１０の構成を具体的に特
定したものである。
【００３６】可変キャパシタ１０は、電源１６及びバラ
クタダイオード１７の並列接続と、固定キャパシタ１５
との直列接続によって構成される。ここで固定キャパシ
タ１５は、電源１６の与える電位がＦＥＴ１に印加され
ないようにするために設けられている。以上のように構
成されたマイクロ波増幅器１０１の帯域を制御するに
は、単一の電源１６のみを与えればよく、従来のマイク
ロ波増幅器１０２と比較して必要な供給電源の数を低減
することができる。
クタダイオード１７の並列接続と、固定キャパシタ１５
との直列接続によって構成される。ここで固定キャパシ
タ１５は、電源１６の与える電位がＦＥＴ１に印加され
ないようにするために設けられている。以上のように構
成されたマイクロ波増幅器１０１の帯域を制御するに
は、単一の電源１６のみを与えればよく、従来のマイク
ロ波増幅器１０２と比較して必要な供給電源の数を低減
することができる。
【００３７】第２実施例：可変キャパシタ１０は、電極
面積を可変とすることによりそのキャパシタンスを制御
することができる。図６は、ＦＥＴ１と、入力側整合回
路１３及び出力側整合回路１４と、を備えたマイクロ波
増幅器の構成を示す斜視図である。但し、フィルタ群４
０は可変キャパシタ１０に対応する部分のみを除き、入
力側整合回路１３と同じチップ２０において構成されて
いる。
面積を可変とすることによりそのキャパシタンスを制御
することができる。図６は、ＦＥＴ１と、入力側整合回
路１３及び出力側整合回路１４と、を備えたマイクロ波
増幅器の構成を示す斜視図である。但し、フィルタ群４
０は可変キャパシタ１０に対応する部分のみを除き、入
力側整合回路１３と同じチップ２０において構成されて
いる。
【００３８】可変キャパシタ１０、チップ２０、ＦＥＴ
１、出力側整合回路１４は、接地面５０上に共通して設
けられている。また、これらは金ワイヤ２１によって互
いの上方において接続されている。可変キャパシタ１０
は誘電体１９と上部電極１８を有しており、図示されな
いが、更に誘電体１９を介して上部電極１８と対向する
下部電極が接地面５０に接続されており、これによって
ＦＥＴ１等と接続されている。
１、出力側整合回路１４は、接地面５０上に共通して設
けられている。また、これらは金ワイヤ２１によって互
いの上方において接続されている。可変キャパシタ１０
は誘電体１９と上部電極１８を有しており、図示されな
いが、更に誘電体１９を介して上部電極１８と対向する
下部電極が接地面５０に接続されており、これによって
ＦＥＴ１等と接続されている。
【００３９】図７は、この発明の第２実施例にかかる可
変キャパシタ１０の構成を示す斜視図であり、ＦＥＴ
１、チップ２０、出力側整合回路１４も併記されてい
る。上部電極１８の他に、例えば金を用いて形成された
補助電極２２を設け、両者を金ワイヤ２１によって接続
することにより、実質的に電極面積を大きくしてそのキ
ャパシタンスを増大させることができる。
変キャパシタ１０の構成を示す斜視図であり、ＦＥＴ
１、チップ２０、出力側整合回路１４も併記されてい
る。上部電極１８の他に、例えば金を用いて形成された
補助電極２２を設け、両者を金ワイヤ２１によって接続
することにより、実質的に電極面積を大きくしてそのキ
ャパシタンスを増大させることができる。
【００４０】図８は、図７を更に詳細にした斜視図であ
る。ＦＥＴ１はゲート・パッド２９を介して可変キャパ
シタ１０に上部電極１８に接続されている。また、ドレ
イン・パッド３０を介して出力側整合回路１４と接続さ
れている。更に、エアー・ブリッジ２７、ソース・フィ
ンガー２８、ソース・グラウンド２６も設けられてい
る。このように構成上はＦＥＴ１とＦＥＴ２５とは類似
するが、ゲート幅を広くしてその出力を大きく、例えば
５倍にすることもできる。
る。ＦＥＴ１はゲート・パッド２９を介して可変キャパ
シタ１０に上部電極１８に接続されている。また、ドレ
イン・パッド３０を介して出力側整合回路１４と接続さ
れている。更に、エアー・ブリッジ２７、ソース・フィ
ンガー２８、ソース・グラウンド２６も設けられてい
る。このように構成上はＦＥＴ１とＦＥＴ２５とは類似
するが、ゲート幅を広くしてその出力を大きく、例えば
５倍にすることもできる。
【００４１】その他の変形：上記の説明においては、フ
ィルタ群４０を構成するフィルタの内、最もＦＥＴ１に
近いフィルタ４１においてシャントに接続されるキャパ
シタのキャパシタンスのみを可変にする場合を説明した
が、どの段のフィルタにおいても数１に示されるのと類
似して周波数帯域を可変にすることができるので、フィ
ルタ４２，４３においてシャントに接続されるキャパシ
タのキャパシタンスを可変にしてもこの発明の効果は得
られる。更に、フィルタの段数は、上記のような３段に
限定するものでもない。
ィルタ群４０を構成するフィルタの内、最もＦＥＴ１に
近いフィルタ４１においてシャントに接続されるキャパ
シタのキャパシタンスのみを可変にする場合を説明した
が、どの段のフィルタにおいても数１に示されるのと類
似して周波数帯域を可変にすることができるので、フィ
ルタ４２，４３においてシャントに接続されるキャパシ
タのキャパシタンスを可変にしてもこの発明の効果は得
られる。更に、フィルタの段数は、上記のような３段に
限定するものでもない。
【００４２】
【発明の効果】以上に説明したように、この発明にかか
るマイクロ波増幅器によれば、第３キャパシタンスをバ
ラクタダイオードで構成した場合においてもその供給電
源を単一で済ませることができる。また、更には可変容
量素子を用いることにより、電源も不要な簡単な構成で
帯域を可変とすることができる。
るマイクロ波増幅器によれば、第３キャパシタンスをバ
ラクタダイオードで構成した場合においてもその供給電
源を単一で済ませることができる。また、更には可変容
量素子を用いることにより、電源も不要な簡単な構成で
帯域を可変とすることができる。
【図１】この発明の基本的構成を示す回路図である。
【図２】この発明の基本的構成の動作を説明する回路図
である。
である。
【図３】この発明の基本的構成の動作を説明するグラフ
である。
である。
【図４】この発明の基本的構成の動作を説明する回路図
である。
である。
【図５】この発明の第１実施例を示す回路図である。
【図６】この発明の第２実施例を示す斜視図である。
【図７】この発明の第２実施例を示す斜視図である。
【図８】この発明の第２実施例を示す斜視図である。
【図９】従来の技術を示す回路図である。
【図１０】従来の技術を示す斜視図である。
１ ＦＥＴ ２ 金ワイヤ ３，６，７ インダクタ ４，５，８，１１，１２ キャパシタ １０ 可変キャパシタ １６ 電源 １７ バラクタダイオード １８ 上部電極 １９ 誘電体 ２２ 補助電極 ４１〜４３ バンドパスフィルタ
Claims (11)
- 【請求項１】 （ａ）入力端子及び出力端子と、 （ｂ）前記出力端子に接続された出力端と、入力端とを
有し、前記入力端に与えられた信号を増幅して前記出力
端に与える増幅素子と、 （ｃ）前記増幅素子の前記入力端と前記入力端子との間
に接続された第１バンドパスフィルタと、 を備え、 前記第１バンドパスフィルタはその周波数帯域が可変で
ある、マイクロ波増幅器。 - 【請求項２】 前記第１バンドパスフィルタは、 （ｃ−１）第１電位を与える第１電位点と、 （ｃ−２）接続点と、 （ｃ−３）前記入力端子と前記接続点との間に直列に接
続された第１キャパシタ及び第１インダクタと、 （ｃ−４）前記接続点と前記増幅素子の前記入力端との
間に直列に接続された第２キャパシタ及び第２インダク
タと、 （ｃ−５）前記接続点と前記第１電位点との間に接続さ
れ、そのキャパシタンスが可変である第３キャパシタ
と、 を有する請求項１記載のマイクロ波増幅器。 - 【請求項３】 前記第３キャパシタは、 （ｃ−５−１）バラクタダイオードと、 （ｃ−５−２）前記バラクタダイオードに所定の電圧を
与える電源と、 を有する、請求項２記載のマイクロ波増幅器。 - 【請求項４】 前記第３キャパシタは、 （ｃ−５−３）絶縁体と、 （ｃ−５−４）前記絶縁体を挟む第１及び第２電極と、 （ｃ−５−５）前記絶縁体に関して前記第１電極と同じ
側に形成された補助電極と、 を有し、前記第１電極と前記補助電極とを接続すること
によって前記第３キャパシタのキャパシタンスを可変と
する、請求項２記載のマイクロ波増幅器。 - 【請求項５】 前記増幅素子は、 （ｂ−１）第２電位を与える第２電位点と、 （ｂ−２）前記増幅素子の前記入力端に接続された制御
電極と、前記第２電位点に接続された第１電流電極と、
前記増幅素子の前記出力端に接続された第２電流電極
と、を含むトランジスタと、 を有し、 更に前記第２キャパシタを前記第１バンドパスフィルタ
と共有し、 前記第２キャパシタは、実質的に前記トランジスタの前
記制御電極及び第１電流電極が構成する寄生キャパシタ
ンスからなる、請求項２記載のマイクロ波増幅器。 - 【請求項６】 前記増幅素子は、 （ｂ−３）前記制御電極と前記増幅素子の前記入力端と
を接続する接続線を更に有し、 更に前記第２インダクタを前記第１バンドパスフィルタ
と共有し、 前記第２インダクタは、実質的に前記接続線が構成する
寄生インダクタンスからなる、請求項５記載のマイクロ
波増幅器。 - 【請求項７】 前記第１電位と前記第２電位は互いに等
しい、請求項６記載のマイクロ波増幅器。 - 【請求項８】 （ｄ）前記第１バンドパスフィルタと前
記入力端子との間に接続された少なくとも一つの第２バ
ンドパスフィルタを更に備えた請求項１記載のマイクロ
波増幅器。 - 【請求項９】 前記第１バンドパスフィルタは、 （ｃ−１）第１電位を与える第１電位点と、 （ｃ−２）第１接続点と、 （ｃ−３）前記第２バンドパスフィルタと前記第１接続
点との間に直列に接続された第１キャパシタ及び第１イ
ンダクタと、 （ｃ−４）前記第１接続点と前記増幅素子の前記入力端
との間に直列に接続された第２キャパシタ及び第２イン
ダクタと、 （ｃ−５）前記第１接続点と前記第１電位点との間に接
続され、そのキャパシタンスが可変である第３キャパシ
タと、 を有する請求項８記載のマイクロ波増幅器。 - 【請求項１０】 前記第２バンドパスフィルタは、 （ｄ−１）第２電位を与える第２電位点と、 （ｄ−２）第２接続点と、 （ｄ−３）前記入力端子と前記第２接続点との間に直列
に接続された第４キャパシタ及び第３インダクタと、 （ｄ−４）前記第２接続点と前記第１バンドパスフィル
タとの間に直列に接続された第５キャパシタ及び第４イ
ンダクタと、 （ｄ−５）前記第２接続点と前記第２電位点との間に接
続された第６キャパシタと、 を有する請求項９記載のマイクロ波増幅器。 - 【請求項１１】 前記第１及び第５キャパシタは前記第
１及び第２バンドパスフィルタで兼用され、 前記第１及び第４インダクタは前記第１及び第２バンド
パスフィルタで兼用される、請求項１０記載のマイクロ
波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20778793A JPH0766659A (ja) | 1993-08-23 | 1993-08-23 | マイクロ波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20778793A JPH0766659A (ja) | 1993-08-23 | 1993-08-23 | マイクロ波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766659A true JPH0766659A (ja) | 1995-03-10 |
Family
ID=16545501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20778793A Pending JPH0766659A (ja) | 1993-08-23 | 1993-08-23 | マイクロ波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766659A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007312221A (ja) * | 2006-05-19 | 2007-11-29 | Sony Corp | 半導体結合装置、半導体素子及び高周波モジュール |
| US7323939B2 (en) | 2004-12-21 | 2008-01-29 | Electronics And Telecommunications Research Institute | Low noise amplifier for wideband tunable matching |
| KR100968206B1 (ko) * | 2008-06-13 | 2010-07-06 | 전자부품연구원 | 증폭 장치 및 그 대역폭 조절 방법 |
| CN103023452A (zh) * | 2011-09-21 | 2013-04-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 滤波电路和具有其的双频等离子处理装置 |
| JP2023508617A (ja) * | 2020-12-02 | 2023-03-03 | 同▲済▼大学 | 高次空間・時間対称性ワイヤレスエネルギー伝送システム及び方法 |
-
1993
- 1993-08-23 JP JP20778793A patent/JPH0766659A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7323939B2 (en) | 2004-12-21 | 2008-01-29 | Electronics And Telecommunications Research Institute | Low noise amplifier for wideband tunable matching |
| JP2007312221A (ja) * | 2006-05-19 | 2007-11-29 | Sony Corp | 半導体結合装置、半導体素子及び高周波モジュール |
| JP4702178B2 (ja) * | 2006-05-19 | 2011-06-15 | ソニー株式会社 | 半導体結合装置、半導体素子及び高周波モジュール |
| KR100968206B1 (ko) * | 2008-06-13 | 2010-07-06 | 전자부품연구원 | 증폭 장치 및 그 대역폭 조절 방법 |
| CN103023452A (zh) * | 2011-09-21 | 2013-04-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 滤波电路和具有其的双频等离子处理装置 |
| JP2023508617A (ja) * | 2020-12-02 | 2023-03-03 | 同▲済▼大学 | 高次空間・時間対称性ワイヤレスエネルギー伝送システム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5111157A (en) | Power amplifier for broad band operation at frequencies above one ghz and at decade watt power levels | |
| US4788511A (en) | Distributed power amplifier | |
| EP0949754B1 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
| US4771247A (en) | MMIC (monolithic microwave integrated circuit) low noise amplifier | |
| US4547745A (en) | Composite amplifier with divider/combiner | |
| US5233313A (en) | High power field effect transistor amplifier | |
| JP4570339B2 (ja) | バイアス付与用アクティブ装荷装置を備えた超広帯域分布型増幅回路 | |
| JP2001111364A (ja) | マイクロ波増幅器 | |
| US5412347A (en) | Compact cascadable microwave amplifier circuits | |
| US4947136A (en) | Variable gain distributed amplifier | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH08204472A (ja) | 高周波増幅回路 | |
| JPS6114183Y2 (ja) | ||
| US5099155A (en) | Active element filter network | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JPH02288409A (ja) | 抵抗帰還型増幅器 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0821803B2 (ja) | 高周波トランジスタの整合回路 | |
| JP3216687B2 (ja) | 移相器 | |
| JPH07240645A (ja) | マイクロ波集積回路 | |
| JP3216686B2 (ja) | 移相器 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 |