JPH1188080A - 高周波増幅回路とマイクロ波集積回路 - Google Patents
高周波増幅回路とマイクロ波集積回路Info
- Publication number
- JPH1188080A JPH1188080A JP9248327A JP24832797A JPH1188080A JP H1188080 A JPH1188080 A JP H1188080A JP 9248327 A JP9248327 A JP 9248327A JP 24832797 A JP24832797 A JP 24832797A JP H1188080 A JPH1188080 A JP H1188080A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- transistor
- frequency
- circuit
- frequency amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 使用周波数等が異なる機種への展開が容易
で、製造歩留まりを高くできる高周波増幅回路とマイク
ロ波集積回路を提供する。 【解決手段】 高周波用のトランジスタと、該トランジ
スタの端子と外部接続端子間に接続された整合回路とを
備えた高周波増幅回路であって、上記整合回路は、一端
が上記トランジスタの端子に接続され他端が上記外部接
続端子に接続された可変容量素子と、一端が上記可変容
量素子の他端に接続され他端が直接接地されたショート
スタブとを有する。
で、製造歩留まりを高くできる高周波増幅回路とマイク
ロ波集積回路を提供する。 【解決手段】 高周波用のトランジスタと、該トランジ
スタの端子と外部接続端子間に接続された整合回路とを
備えた高周波増幅回路であって、上記整合回路は、一端
が上記トランジスタの端子に接続され他端が上記外部接
続端子に接続された可変容量素子と、一端が上記可変容
量素子の他端に接続され他端が直接接地されたショート
スタブとを有する。
Description
【０００１】
【発明の属する技術分野】この発明は高周波増幅回路、
特にマイクロ波、準ミリ波及びミリ波帯で使用される高
周波増幅回路とマイクロ波集積回路に関する。
特にマイクロ波、準ミリ波及びミリ波帯で使用される高
周波増幅回路とマイクロ波集積回路に関する。
【０００２】
【従来の技術】近年、無線通信の発達により、より高い
周波数が使用されるようになり、最近では２０ＧＨｚを
越える準ミリ波やミリ波が使用されるようになってきて
いる。
周波数が使用されるようになり、最近では２０ＧＨｚを
越える準ミリ波やミリ波が使用されるようになってきて
いる。
【０００３】
【発明が解決しようとする課題】しかし、２０ＧＨｚを
越える極めて高い周波数帯で使用される増幅器やＭＭＩ
Ｃ（モノリシックマイクロウェーブインテグレイティド
サーキット）は、アクティブデバイスの特性ばらつき及
び受動回路のばらつきが回路の性能に大きく影響するた
め、生産における高歩留まりが得られにくくコスト低減
の障害となっていた。また、設計開発段階においてもア
クティブデバイスの特性（等価回路パラメータ）及び受
動回路のモデルパラメータを高精度に把握することが困
難であるため、一回の試作で目標のスペックを満足させ
ることは難しく、複数回の試作により目標の性能を満足
する製品を作製しているのが現状である。そのために、
開発のコストを増大させることにもなっていた。また、
１品種に対する開発期間が長くなるため、周波数、利
得、出力等が異なる多品種・少量生産への対応は困難で
あった。
越える極めて高い周波数帯で使用される増幅器やＭＭＩ
Ｃ（モノリシックマイクロウェーブインテグレイティド
サーキット）は、アクティブデバイスの特性ばらつき及
び受動回路のばらつきが回路の性能に大きく影響するた
め、生産における高歩留まりが得られにくくコスト低減
の障害となっていた。また、設計開発段階においてもア
クティブデバイスの特性（等価回路パラメータ）及び受
動回路のモデルパラメータを高精度に把握することが困
難であるため、一回の試作で目標のスペックを満足させ
ることは難しく、複数回の試作により目標の性能を満足
する製品を作製しているのが現状である。そのために、
開発のコストを増大させることにもなっていた。また、
１品種に対する開発期間が長くなるため、周波数、利
得、出力等が異なる多品種・少量生産への対応は困難で
あった。
【０００４】そこで、本発明は、使用周波数等が異なる
機種への展開が容易で、製造歩留まりを高くできる高周
波増幅回路とマイクロ波集積回路を提供することを目的
とする。
機種への展開が容易で、製造歩留まりを高くできる高周
波増幅回路とマイクロ波集積回路を提供することを目的
とする。
【０００５】
【課題を解決するための手段】本発明は、上述の従来例
の問題点を解決するために、異なる周波数への対応が容
易でかつ電界効果トランジスタ等のアクティブデバイス
の特性のばらつき又はパラメータの変更による対応が容
易な整合回路を見いだし完成させたものである。すなわ
ち、本発明に係る高周波増幅回路は、高周波用のトラン
ジスタと、該トランジスタの端子と外部接続端子間に接
続された整合回路とを備えた高周波増幅回路であって、
上記整合回路は、一端が上記トランジスタの端子に接続
され他端が上記外部接続端子に接続された可変容量素子
と、一端が上記可変容量素子の他端に接続され他端が直
接接地されたショートスタブとを有することを特徴とす
る。ここで、高周波用のトランジスタとは、電界効果ト
ランジスタ（ＦＥＴ）、高電子移動度トランジスタ（Ｈ
ＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）等のマイクロ波、準ミリ波及びミリ波帯等の比較的
高い周波数で動作可能なトランジスタをいう。
の問題点を解決するために、異なる周波数への対応が容
易でかつ電界効果トランジスタ等のアクティブデバイス
の特性のばらつき又はパラメータの変更による対応が容
易な整合回路を見いだし完成させたものである。すなわ
ち、本発明に係る高周波増幅回路は、高周波用のトラン
ジスタと、該トランジスタの端子と外部接続端子間に接
続された整合回路とを備えた高周波増幅回路であって、
上記整合回路は、一端が上記トランジスタの端子に接続
され他端が上記外部接続端子に接続された可変容量素子
と、一端が上記可変容量素子の他端に接続され他端が直
接接地されたショートスタブとを有することを特徴とす
る。ここで、高周波用のトランジスタとは、電界効果ト
ランジスタ（ＦＥＴ）、高電子移動度トランジスタ（Ｈ
ＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）等のマイクロ波、準ミリ波及びミリ波帯等の比較的
高い周波数で動作可能なトランジスタをいう。
【０００６】上記高周波増幅回路において、上記整合回
路が入力整合回路として上記トランジスタに接続される
ことが好ましい。
路が入力整合回路として上記トランジスタに接続される
ことが好ましい。
【０００７】また、本発明の高周波増幅回路では、上記
可変容量素子として、電界効果トランジスタ又はダイオ
ードを用いることができる。このようにすると、上記可
変容量素子の容量を電気的に調整することができる。
可変容量素子として、電界効果トランジスタ又はダイオ
ードを用いることができる。このようにすると、上記可
変容量素子の容量を電気的に調整することができる。
【０００８】さらに、本発明の高周波増幅回路では、上
記整合回路においてさらに、上記可変容量素子と並列に
容量素子を設けてもよい。これによって、可変必要範囲
のみを上記可変容量素子で構成することができる。
記整合回路においてさらに、上記可変容量素子と並列に
容量素子を設けてもよい。これによって、可変必要範囲
のみを上記可変容量素子で構成することができる。
【０００９】また、本発明の高周波増幅回路では、上記
整合回路においてさらに、上記可変容量素子の他端と上
記ショートスタブの一端との間に抵抗素子を設けてもよ
い。このようにしても、上記高周波増幅回路の利得を調
整することができる。
整合回路においてさらに、上記可変容量素子の他端と上
記ショートスタブの一端との間に抵抗素子を設けてもよ
い。このようにしても、上記高周波増幅回路の利得を調
整することができる。
【００１０】また、本発明に係る第１のマイクロ波集積
回路は、高周波用のトランジスタと、該トランジスタの
１つの第１の端子電極に接続された整合回路とを備えた
高周波増幅回路が半導体基板上に形成されたマイクロ波
集積回路であって、上記整合回路は、誘電体層が上地電
極と下地電極とによって挟設されてなり上記上地電極と
下地電極のうちのいずれか一方の電極が上記トランジス
タの上記第１の端子電極に接続されたＭＩＭキャパシタ
と、上記ＭＩＭキャパシタの他方の電極に一端が接続さ
れ他端が直接接地されたストリップ電極で構成されるシ
ョートスタブとを含み、上記上地電極が、上記高周波増
幅回路の使用周波数において必要とする静電容量値に対
応した開口部面積を有するマスクを用いて形成されてい
ることを特徴とする。このようにすることにより、上記
上地電極を形成するときに用いるマスクのみを変更する
ことにより、使用周波数に適した整合回路を形成するこ
とができる。
回路は、高周波用のトランジスタと、該トランジスタの
１つの第１の端子電極に接続された整合回路とを備えた
高周波増幅回路が半導体基板上に形成されたマイクロ波
集積回路であって、上記整合回路は、誘電体層が上地電
極と下地電極とによって挟設されてなり上記上地電極と
下地電極のうちのいずれか一方の電極が上記トランジス
タの上記第１の端子電極に接続されたＭＩＭキャパシタ
と、上記ＭＩＭキャパシタの他方の電極に一端が接続さ
れ他端が直接接地されたストリップ電極で構成されるシ
ョートスタブとを含み、上記上地電極が、上記高周波増
幅回路の使用周波数において必要とする静電容量値に対
応した開口部面積を有するマスクを用いて形成されてい
ることを特徴とする。このようにすることにより、上記
上地電極を形成するときに用いるマスクのみを変更する
ことにより、使用周波数に適した整合回路を形成するこ
とができる。
【００１１】上記第１のマイクロ波集積回路において、
上記ストリップ電極が一部にコの字型の形状を含み、該
コの字型の形状が、上記ストリップ電極の長さを、上記
高周波増幅回路の使用周波数において必要とする長さに
設定するために所定の大きさに形成するようにしてもよ
い。これによって、上記ＭＩＭキャパシタの容量と上記
ショートスタブのパラメータとを所定の値に設定するこ
とができるので、使用周波数により適した整合回路を構
成することができる。
上記ストリップ電極が一部にコの字型の形状を含み、該
コの字型の形状が、上記ストリップ電極の長さを、上記
高周波増幅回路の使用周波数において必要とする長さに
設定するために所定の大きさに形成するようにしてもよ
い。これによって、上記ＭＩＭキャパシタの容量と上記
ショートスタブのパラメータとを所定の値に設定するこ
とができるので、使用周波数により適した整合回路を構
成することができる。
【００１２】また、本発明に係る第２のマイクロ波集積
回路は、高周波用のトランジスタと、該トランジスタの
１つの第１の端子電極に接続された整合回路とを備えた
高周波増幅回路が半導体基板上に形成されたマイクロ波
集積回路であって、上記整合回路は、誘電体層が上地電
極と下地電極とによって挟設されてなり上記上地電極と
下地電極のうちのいずれか一方の電極が上記トランジス
タの上記第１の端子電極に接続されたＭＩＭキャパシタ
と、上記ＭＩＭキャパシタの他方の電極に一端が接続さ
れ他端が直接接地されたストリップ電極で構成されるシ
ョートスタブとを含みかつ、上記上地電極が、複数の分
離された電極からなり、該複数の分離された電極のうち
のいずれか１つ以上を用いて上記ＭＩＭキャパシタの静
電容量を上記高周波増幅回路の使用周波数において必要
とする値に設定したことを特徴とする。
回路は、高周波用のトランジスタと、該トランジスタの
１つの第１の端子電極に接続された整合回路とを備えた
高周波増幅回路が半導体基板上に形成されたマイクロ波
集積回路であって、上記整合回路は、誘電体層が上地電
極と下地電極とによって挟設されてなり上記上地電極と
下地電極のうちのいずれか一方の電極が上記トランジス
タの上記第１の端子電極に接続されたＭＩＭキャパシタ
と、上記ＭＩＭキャパシタの他方の電極に一端が接続さ
れ他端が直接接地されたストリップ電極で構成されるシ
ョートスタブとを含みかつ、上記上地電極が、複数の分
離された電極からなり、該複数の分離された電極のうち
のいずれか１つ以上を用いて上記ＭＩＭキャパシタの静
電容量を上記高周波増幅回路の使用周波数において必要
とする値に設定したことを特徴とする。
【００１３】上記第２のマイクロ波集積回路において、
上記ストリップ電極が一部にコの字型の形状を含み、該
コの字型の形状が、上記ストリップ電極の長さを、上記
高周波増幅回路の使用周波数において必要とする長さに
設定するようにしてもよい。これによって、上記ＭＩＭ
キャパシタの容量と上記ショートスタブのパラメータと
を所定の値に設定することができるので、使用周波数に
より適した整合回路を構成することができる。
上記ストリップ電極が一部にコの字型の形状を含み、該
コの字型の形状が、上記ストリップ電極の長さを、上記
高周波増幅回路の使用周波数において必要とする長さに
設定するようにしてもよい。これによって、上記ＭＩＭ
キャパシタの容量と上記ショートスタブのパラメータと
を所定の値に設定することができるので、使用周波数に
より適した整合回路を構成することができる。
【００１４】上記第２のマイクロ波集積回路において、
上記分離された電極と上記第１の電極又は上記ストリッ
プ電極間、及び上記分離された電極間をエアーブリッジ
で接続するようにしてもよい。このようにすることによ
り、基板上に形成されるパターンを変更することなく、
エアーブリッジで所定の電極間を接続することにより、
各種の周波数に対応した整合回路を形成することができ
る。
上記分離された電極と上記第１の電極又は上記ストリッ
プ電極間、及び上記分離された電極間をエアーブリッジ
で接続するようにしてもよい。このようにすることによ
り、基板上に形成されるパターンを変更することなく、
エアーブリッジで所定の電極間を接続することにより、
各種の周波数に対応した整合回路を形成することができ
る。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。 実施の形態１．図１は、本発明に係る実施の形態１の高
周波増幅回路の回路構成を示す回路図である。この実施
の形態１の高周波増幅回路は、図１に示すように例えば
電界効果トランジスタ等のトランジスタ２１を含むアク
ティブ回路２０と、入力整合回路１０と出力整合回路３
０とからなる。ここで、実施の形態１の高周波増幅回路
は、入力整合回路１０が一端が上記トランジスタ２１の
ゲート端子に接続された可変容量素子１と、該可変容量
素子１の他端に一端が接続され他端が直接接地されたシ
ョートスタブ２とを有することを特徴とし、以下の利点
を有する。尚、図１において、アクティブ回路２０のバ
イアス回路は省略している。
る実施の形態について説明する。 実施の形態１．図１は、本発明に係る実施の形態１の高
周波増幅回路の回路構成を示す回路図である。この実施
の形態１の高周波増幅回路は、図１に示すように例えば
電界効果トランジスタ等のトランジスタ２１を含むアク
ティブ回路２０と、入力整合回路１０と出力整合回路３
０とからなる。ここで、実施の形態１の高周波増幅回路
は、入力整合回路１０が一端が上記トランジスタ２１の
ゲート端子に接続された可変容量素子１と、該可変容量
素子１の他端に一端が接続され他端が直接接地されたシ
ョートスタブ２とを有することを特徴とし、以下の利点
を有する。尚、図１において、アクティブ回路２０のバ
イアス回路は省略している。
【００１６】一般的にマイクロ波、ミリ波回路に用いる
ショートスタブのショート端は容量素子を介してグラン
ドに接続される。これによって高周波信号はショートさ
れるが直流（ＤＣ）についてはオープンとなり、トラン
ジスタ等のアクティブデバイスへのバイアス印加を可能
にしている。これに対して、本発明による入力整合回路
１０においては入力インピーダンスの整合のために直列
に可変容量素子１を用いているので、トランジスタ２１
とショートスタブ２との間は直流的に開放（オープン）
となるためショートスタブ２の他端を容量を用いること
なく直接接地することができる。このように、ショート
スタブ２の他端を直接グランドに接続することにより、
直流成分においても短絡効果が得られる。また、ショー
トスタブ２は準ミリ波、ミリ波帯での整合のために用い
られているので、その電気長は数十ＭＨｚ帯以下におい
ては無視できる程度の長さとなるため、ＭＨｚ帯以下に
おいては直流の場合と同様に短絡したと同様の効果が得
られる。これによって、ＭＨｚ帯以下の低い周波数帯で
の利得を効果的に抑制でき、マイクロ波・ミリ波帯の増
幅器において回路の安定な動作が可能になる。これに対
して、ＭＩＭキャパシタを介して接地された従来例のス
タブの場合、スタブの共振周波数以下の周波数では、相
対的にＭＩＭキャパシタの影響が大きくなるので、直流
はもちろん、ＭＨｚ帯においては短絡したものと見なす
ことができない。上述したショートスタブ２を用いた場
合の効果は、使用周波数における整合のためにショート
スタブ２の寸法を変更しても同様に得られる。従って、
従来は、低周波における利得を抑制することと、高周波
帯の整合を取ることを両立させるようにショートスタブ
の長さを設定していたが、本実施の形態１では、他端を
直接接地したショートスタブ２を用いることにより、設
計時に低周波について考慮することなく、所望の周波数
帯域における整合のみを念頭にショートスタブ２の長さ
を設定することができ、設計効率の向上が可能である。
ショートスタブのショート端は容量素子を介してグラン
ドに接続される。これによって高周波信号はショートさ
れるが直流（ＤＣ）についてはオープンとなり、トラン
ジスタ等のアクティブデバイスへのバイアス印加を可能
にしている。これに対して、本発明による入力整合回路
１０においては入力インピーダンスの整合のために直列
に可変容量素子１を用いているので、トランジスタ２１
とショートスタブ２との間は直流的に開放（オープン）
となるためショートスタブ２の他端を容量を用いること
なく直接接地することができる。このように、ショート
スタブ２の他端を直接グランドに接続することにより、
直流成分においても短絡効果が得られる。また、ショー
トスタブ２は準ミリ波、ミリ波帯での整合のために用い
られているので、その電気長は数十ＭＨｚ帯以下におい
ては無視できる程度の長さとなるため、ＭＨｚ帯以下に
おいては直流の場合と同様に短絡したと同様の効果が得
られる。これによって、ＭＨｚ帯以下の低い周波数帯で
の利得を効果的に抑制でき、マイクロ波・ミリ波帯の増
幅器において回路の安定な動作が可能になる。これに対
して、ＭＩＭキャパシタを介して接地された従来例のス
タブの場合、スタブの共振周波数以下の周波数では、相
対的にＭＩＭキャパシタの影響が大きくなるので、直流
はもちろん、ＭＨｚ帯においては短絡したものと見なす
ことができない。上述したショートスタブ２を用いた場
合の効果は、使用周波数における整合のためにショート
スタブ２の寸法を変更しても同様に得られる。従って、
従来は、低周波における利得を抑制することと、高周波
帯の整合を取ることを両立させるようにショートスタブ
の長さを設定していたが、本実施の形態１では、他端を
直接接地したショートスタブ２を用いることにより、設
計時に低周波について考慮することなく、所望の周波数
帯域における整合のみを念頭にショートスタブ２の長さ
を設定することができ、設計効率の向上が可能である。
【００１７】以下、本実施の形態１の入力整合回路１０
のパラメータの設定方法について説明する。図１の回路
において、トランジスタ２１の入力インピーダンスＺ1
は、次の式１で表される。
のパラメータの設定方法について説明する。図１の回路
において、トランジスタ２１の入力インピーダンスＺ1
は、次の式１で表される。
【００１８】
【数１】Z1=R1+jX1…式１
【００１９】これに直列に可変容量素子１（容量値＝
Ｃ）を付加して可変容量素子１を介して見たトランジス
タ２１の入力インピーダンスＺ2は次の式２で表され、
アドミタンスＹ2は次の式３であらわされる。
Ｃ）を付加して可変容量素子１を介して見たトランジス
タ２１の入力インピーダンスＺ2は次の式２で表され、
アドミタンスＹ2は次の式３であらわされる。
【００２０】
【数２】Z2=R1+j(X1+Xc)…式２ ここで、Xc=-j/(ωC)
【数３】 Y2=R1/(R1 2+(X1+Xc)2)-j(X1+Xc)/(R1 2+(X1+Xc)2)…式３
【００２１】そして、可変容量素子１の容量値ＣをＲｅ
（Ｙ2）＝１となるように設定する。すなわち、Ｒ１／
（Ｒ１ ２＋（Ｘ１＋Ｘｃ）２）＝１から、容量値Ｃは、
次の式４で表される値に設定する。
（Ｙ2）＝１となるように設定する。すなわち、Ｒ１／
（Ｒ１ ２＋（Ｘ１＋Ｘｃ）２）＝１から、容量値Ｃは、
次の式４で表される値に設定する。
【００２２】
【数４】C=ω(X1+(R1(1-R1))0.5)-1…式４
【００２３】次に、ショートスタブ２を接続し、入力端
子Ｔ１からトランジスタ２１をみたインピーダンスＺT1
からアドミタンスＹT1を求めると、次の式５のようにな
る。ここで、式５においてＬはショートスタブ２のイン
ダクタンスである。
子Ｔ１からトランジスタ２１をみたインピーダンスＺT1
からアドミタンスＹT1を求めると、次の式５のようにな
る。ここで、式５においてＬはショートスタブ２のイン
ダクタンスである。
【００２４】
【数５】 YT1=1-j（(X1+Xc)/(R1 2+(X1+Xc)2)+1/(ωL))…式５
【００２５】次に、インダクタンスＬをＩｍ（ＹT1）＝
０となるように設定する。すなわち、インダクタンスＬ
を次の式６で表される値に設定する。
０となるように設定する。すなわち、インダクタンスＬ
を次の式６で表される値に設定する。
【００２６】
【数６】L=-(R1 2+(X1+Xc)2)/(ω(X1+Xc))…式６
【００２７】さらに、式６で表されるインダクタンスに
なるように、ショートスタブ２の電気長を設定する。以
上のようにして、入力整合回路１０における可変容量素
子１の容量値Ｃ及びショートスタブ２の電気長を設定す
る。
なるように、ショートスタブ２の電気長を設定する。以
上のようにして、入力整合回路１０における可変容量素
子１の容量値Ｃ及びショートスタブ２の電気長を設定す
る。
【００２８】以上の内容をスミスチャートを用いて説明
する。図２のスミスチャートには、トランジスタ２１の
ゲート端子における入力反射係数Ｓ１１の周波数特性２
４及び可変容量素子１を介してトランジスタ２１のゲー
ト端子を見たときの入力インピーダンスＺ1の変化を示
している。ここで、図２のスミスチャートにおいて、矢
印２３は、可変容量素子１を介してトランジスタ２１の
ゲートをみた場合において、該可変容量素子の容量値を
０から次第に大きくしたときの入力インピーダンスＺ2
の変化の方向を示している。尚、矢印２３の始点２３ａ
はトランジスタ２１のゲートを直接見たときのインピー
ダンスＺ1を示す点である。図２に示すように、この入
力インピーダンスＺ2は、可変容量素子１の容量値に対
応して定抵抗円１０１上を変化する。従って、パラメー
タの設定方法ではまず、可変容量素子１を介してトラン
ジスタ２１のゲートを見た入力インピーダンスＺ2が、
図２のスミスチャート上で定抵抗円１０１と定コンダク
タンス円１０２との交点３ａ上に位置するように、可変
容量素子１の容量値を設定する。この操作は、上述の可
変容量素子１の容量値ＣをＲｅ（Ｙ2）＝１となるよう
に設定する操作に対応する。この状態で、図１の整合回
路１０に示すように、可変容量素子１の他端と接地端と
の間にショートスタブ２を接続すると、入力端子Ｔ１か
ら見た入力インピーダンスＺT1は、そのショートスタブ
２の長さ（電気長）４に対応して定コンダクタンス円１
０２上を変化する。ここで、定コンダクタンス円１０２
は、スミスチャートの中心を通る円である。従って、次
のステップとしては、入力端子Ｔ１から見た入力インピ
ーダンスＺT1が図２のスミスチャート上において中心に
位置するように、ショートスタブ２の長さ（電気長）を
設定する。この操作は、上述のインダクタンスＬをＩｍ
（ＹT1）＝０となるように設定する操作に対応する。
する。図２のスミスチャートには、トランジスタ２１の
ゲート端子における入力反射係数Ｓ１１の周波数特性２
４及び可変容量素子１を介してトランジスタ２１のゲー
ト端子を見たときの入力インピーダンスＺ1の変化を示
している。ここで、図２のスミスチャートにおいて、矢
印２３は、可変容量素子１を介してトランジスタ２１の
ゲートをみた場合において、該可変容量素子の容量値を
０から次第に大きくしたときの入力インピーダンスＺ2
の変化の方向を示している。尚、矢印２３の始点２３ａ
はトランジスタ２１のゲートを直接見たときのインピー
ダンスＺ1を示す点である。図２に示すように、この入
力インピーダンスＺ2は、可変容量素子１の容量値に対
応して定抵抗円１０１上を変化する。従って、パラメー
タの設定方法ではまず、可変容量素子１を介してトラン
ジスタ２１のゲートを見た入力インピーダンスＺ2が、
図２のスミスチャート上で定抵抗円１０１と定コンダク
タンス円１０２との交点３ａ上に位置するように、可変
容量素子１の容量値を設定する。この操作は、上述の可
変容量素子１の容量値ＣをＲｅ（Ｙ2）＝１となるよう
に設定する操作に対応する。この状態で、図１の整合回
路１０に示すように、可変容量素子１の他端と接地端と
の間にショートスタブ２を接続すると、入力端子Ｔ１か
ら見た入力インピーダンスＺT1は、そのショートスタブ
２の長さ（電気長）４に対応して定コンダクタンス円１
０２上を変化する。ここで、定コンダクタンス円１０２
は、スミスチャートの中心を通る円である。従って、次
のステップとしては、入力端子Ｔ１から見た入力インピ
ーダンスＺT1が図２のスミスチャート上において中心に
位置するように、ショートスタブ２の長さ（電気長）を
設定する。この操作は、上述のインダクタンスＬをＩｍ
（ＹT1）＝０となるように設定する操作に対応する。
【００２９】以上のようにして可変容量素子１の容量値
とショートスタブ２の電気長を設定することにより、入
力整合回路１０が接続されたトランジスタ２１のゲート
端子は、通常マイクロ波、ミリ波回路において用いられ
る５０オーム（図２のスミスチャートの中央）に整合さ
れる。また、図２のスミスチャートにおいて、トランジ
スタ２１の入力反射係数Ｓ１１の周波数特性の一例をラ
イン２４に示す。尚、この例には、トランジスタとして
ＨＥＭＴを用いている。図２に示すように、本実施の形
態１の入力整合回路１０において、可変容量素子１の容
量変化に対応した入力インピーダンスＺ2は、トランジ
スタ２１の周波数特性と同様の方向に変化している（矢
印２３とライン２４とはほぼ平行）。このことは、可変
容量素子１の容量値の変更のみによってインピーダンス
整合をする周波数を変更することが可能であることを意
味する。図３に可変容量素子１の容量を変更した場合の
利得の周波数特性を示す。可変容量素子１の容量を０．
４ｐＦ，０．６ｐＦ，１．０ｐＦ，２．０ｐＦと変更す
ることのみによって、利得の最大点の周波数を４０ＧＨ
ｚから３１ＧＨｚに変化させることができる。
とショートスタブ２の電気長を設定することにより、入
力整合回路１０が接続されたトランジスタ２１のゲート
端子は、通常マイクロ波、ミリ波回路において用いられ
る５０オーム（図２のスミスチャートの中央）に整合さ
れる。また、図２のスミスチャートにおいて、トランジ
スタ２１の入力反射係数Ｓ１１の周波数特性の一例をラ
イン２４に示す。尚、この例には、トランジスタとして
ＨＥＭＴを用いている。図２に示すように、本実施の形
態１の入力整合回路１０において、可変容量素子１の容
量変化に対応した入力インピーダンスＺ2は、トランジ
スタ２１の周波数特性と同様の方向に変化している（矢
印２３とライン２４とはほぼ平行）。このことは、可変
容量素子１の容量値の変更のみによってインピーダンス
整合をする周波数を変更することが可能であることを意
味する。図３に可変容量素子１の容量を変更した場合の
利得の周波数特性を示す。可変容量素子１の容量を０．
４ｐＦ，０．６ｐＦ，１．０ｐＦ，２．０ｐＦと変更す
ることのみによって、利得の最大点の周波数を４０ＧＨ
ｚから３１ＧＨｚに変化させることができる。
【００３０】図４のスミスチャートに、トランジスタ２
１のゲート端子における入力反射係数Ｓ１１のゲート幅
依存性をライン２５で示す。図４から明らかなように、
周波数特性とほぼ同様に、入力反射係数Ｓ１１のゲート
幅依存性を示すライン２５は、上述の矢印２３とほぼ平
行である。これは、入力整合回路１０においては、入力
反射係数Ｓ１１のゲート幅依存性に対しても、ゲート幅
に対応して可変容量素子１の静電容量を変更することに
より、良好な整合状態に設定することが可能であること
を意味する。これによって、トランジスタ２１のゲート
幅が製造バラツキによって変動した場合であっても、一
定品質以上の整合状態に調整することができる。また、
ゲート幅の異なるトランジスタを用いた場合において
も、入力整合回路においては、容量の変更のみによって
対応が可能となる。
１のゲート端子における入力反射係数Ｓ１１のゲート幅
依存性をライン２５で示す。図４から明らかなように、
周波数特性とほぼ同様に、入力反射係数Ｓ１１のゲート
幅依存性を示すライン２５は、上述の矢印２３とほぼ平
行である。これは、入力整合回路１０においては、入力
反射係数Ｓ１１のゲート幅依存性に対しても、ゲート幅
に対応して可変容量素子１の静電容量を変更することに
より、良好な整合状態に設定することが可能であること
を意味する。これによって、トランジスタ２１のゲート
幅が製造バラツキによって変動した場合であっても、一
定品質以上の整合状態に調整することができる。また、
ゲート幅の異なるトランジスタを用いた場合において
も、入力整合回路においては、容量の変更のみによって
対応が可能となる。
【００３１】以上のように構成された実施の形態１の高
周波増幅回路は、一端が上記トランジスタ２１のゲート
端子に接続された可変容量素子１と、該可変容量素子１
の他端に一端が接続され他端が直接接地されたショート
スタブ２とを有する入力整合回路１０を備えているの
で、以下の優れた効果を有する。 （１）可変容量素子の容量値を変更することのみによ
り、他の回路構成（パラメータを含む）を変更すること
なく、使用周波数に対応させて所定の周波数範囲におい
て、トランジスタの入力端子のインピーダンスを例えば
５０オームに整合させることができる。これによって、
高周波増幅回路において使用周波数が異なる機種展開が
容易になる。 （２）例えば、最大出力を決定するトランジスタ２１の
ゲート幅に対応させて、可変容量素子の容量値を変更す
ることのみにより、他の回路構成（パラメータを含む）
を変更することなく、トランジスタの入力端子のインピ
ーダンスを例えば５０オームに整合させることができ、
出力特性が異なる機種展開が容易になる。 （３）また、トランジスタの入力端子のインピーダンス
が、例えばゲート電極幅のバラツキ等によりばらついた
場合でも、可変容量素子の容量値を調整することによ
り、トランジスタの入力端子のインピーダンスを例えば
５０オームに整合させることができ、製造歩留まりを向
上させることができる。
周波増幅回路は、一端が上記トランジスタ２１のゲート
端子に接続された可変容量素子１と、該可変容量素子１
の他端に一端が接続され他端が直接接地されたショート
スタブ２とを有する入力整合回路１０を備えているの
で、以下の優れた効果を有する。 （１）可変容量素子の容量値を変更することのみによ
り、他の回路構成（パラメータを含む）を変更すること
なく、使用周波数に対応させて所定の周波数範囲におい
て、トランジスタの入力端子のインピーダンスを例えば
５０オームに整合させることができる。これによって、
高周波増幅回路において使用周波数が異なる機種展開が
容易になる。 （２）例えば、最大出力を決定するトランジスタ２１の
ゲート幅に対応させて、可変容量素子の容量値を変更す
ることのみにより、他の回路構成（パラメータを含む）
を変更することなく、トランジスタの入力端子のインピ
ーダンスを例えば５０オームに整合させることができ、
出力特性が異なる機種展開が容易になる。 （３）また、トランジスタの入力端子のインピーダンス
が、例えばゲート電極幅のバラツキ等によりばらついた
場合でも、可変容量素子の容量値を調整することによ
り、トランジスタの入力端子のインピーダンスを例えば
５０オームに整合させることができ、製造歩留まりを向
上させることができる。
【００３２】以上の実施の形態１においては、図５に示
すように、可変容量素子１に並列に固定の容量素子３を
設けてもよい。これによって、調整が必要な容量のみを
可変容量素子で構成することができる。例えば、可変容
量素子１の可変範囲をＣ１０からＣ１１とした場合、静
電容量Ｃ３を有する容量素子３を付加することによって
調整範囲をＣ１０＋Ｃ３からＣ１１＋Ｃ３に変更でき
る。
すように、可変容量素子１に並列に固定の容量素子３を
設けてもよい。これによって、調整が必要な容量のみを
可変容量素子で構成することができる。例えば、可変容
量素子１の可変範囲をＣ１０からＣ１１とした場合、静
電容量Ｃ３を有する容量素子３を付加することによって
調整範囲をＣ１０＋Ｃ３からＣ１１＋Ｃ３に変更でき
る。
【００３３】実施の形態２．図６は、本発明に係る実施
の形態２の高周波増幅回路の入力整合回路を示し、該入
力整合回路は、可変容量素子として電界効果トランジス
タ１１を用いて構成している。尚、実施の形態２の高周
波増幅回路では、図１の実施の形態１の高周波増幅回路
の入力整合回路１０に代えて図６に示す入力整合回路を
用いた以外は、実施の形態１と同様に構成される。図６
の入力整合回路は、アクティブ回路２０のトランジスタ
２１のゲートに電界効果トランジスタ１１のドレイン端
子が接続され、ソース端子が入力端子Ｔ１に接続される
一方、ソース端子はショートスタブ２を介して接地され
ている。電界効果トランジスタ１１のゲートには、抵抗
１２を介してゲートバイアス電圧が印加される。ここ
で、抵抗１２と電界効果トランジスタ１１のゲートとの
接続点はコンデンサ１３を介して接地され、ゲートに印
加されるバイアス電圧に含まれる高周波成分を除去して
いる。以上のように構成された図６の入力整合回路にお
いて、電界効果トランジスタ１１のゲート端子にピンチ
オフバイアス近傍のバイアス電圧を印加し、印加する電
圧を変化させることにより電界効果トランジスタ１１の
ソース−ドレイン間の容量を制御する。これによって、
実用的な範囲として、０．０１ｐＦ〜０．２ｐＦの範囲
の容量調整が可能である。尚、電界効果トランジスタの
サイズを大きくすることにより０．２ｐＦ以上の容量値
も可能であることは言うまでもない。また、本発明では
電界効果トランジスタ１１に代えて、ダイオードを用い
てもよい。
の形態２の高周波増幅回路の入力整合回路を示し、該入
力整合回路は、可変容量素子として電界効果トランジス
タ１１を用いて構成している。尚、実施の形態２の高周
波増幅回路では、図１の実施の形態１の高周波増幅回路
の入力整合回路１０に代えて図６に示す入力整合回路を
用いた以外は、実施の形態１と同様に構成される。図６
の入力整合回路は、アクティブ回路２０のトランジスタ
２１のゲートに電界効果トランジスタ１１のドレイン端
子が接続され、ソース端子が入力端子Ｔ１に接続される
一方、ソース端子はショートスタブ２を介して接地され
ている。電界効果トランジスタ１１のゲートには、抵抗
１２を介してゲートバイアス電圧が印加される。ここ
で、抵抗１２と電界効果トランジスタ１１のゲートとの
接続点はコンデンサ１３を介して接地され、ゲートに印
加されるバイアス電圧に含まれる高周波成分を除去して
いる。以上のように構成された図６の入力整合回路にお
いて、電界効果トランジスタ１１のゲート端子にピンチ
オフバイアス近傍のバイアス電圧を印加し、印加する電
圧を変化させることにより電界効果トランジスタ１１の
ソース−ドレイン間の容量を制御する。これによって、
実用的な範囲として、０．０１ｐＦ〜０．２ｐＦの範囲
の容量調整が可能である。尚、電界効果トランジスタの
サイズを大きくすることにより０．２ｐＦ以上の容量値
も可能であることは言うまでもない。また、本発明では
電界効果トランジスタ１１に代えて、ダイオードを用い
てもよい。
【００３４】以上のように構成された図６の入力整合回
路では、可変容量素子として電界効果トランジスタを用
いているので、容量値を電気的に変化させることができ
る。以上の実施の形態２では、トランジスタ２１のゲー
トに電界効果トランジスタ１１のドレイン端子を接続
し、ソース端子を入力端子Ｔ１に接続し、かつソース端
子をショートスタブ２を介して接地した。しかしなが
ら、本発明はこれに限らず、トランジスタ２１のゲート
に電界効果トランジスタ１１のソース端子を接続し、ド
レイン端子を入力端子Ｔ１に接続し、かつドレイン端子
をショートスタブ２を介して接地するようにしてもよ
い。以上のように構成しても実施の形態２と同様に動作
し同様の効果を有する。
路では、可変容量素子として電界効果トランジスタを用
いているので、容量値を電気的に変化させることができ
る。以上の実施の形態２では、トランジスタ２１のゲー
トに電界効果トランジスタ１１のドレイン端子を接続
し、ソース端子を入力端子Ｔ１に接続し、かつソース端
子をショートスタブ２を介して接地した。しかしなが
ら、本発明はこれに限らず、トランジスタ２１のゲート
に電界効果トランジスタ１１のソース端子を接続し、ド
レイン端子を入力端子Ｔ１に接続し、かつドレイン端子
をショートスタブ２を介して接地するようにしてもよ
い。以上のように構成しても実施の形態２と同様に動作
し同様の効果を有する。
【００３５】実施の形態３．図７に本発明に係る実施の
形態３の高周波増幅回路の入力整合回路を示す。実施の
形態３の高周波増幅回路は、入力整合回路においてショ
ートスタブ２に直列に抵抗４を付加することにより、所
定の周波数における利得を所定の値に設定している。本
実施の形態３の高周波増幅回路は、図８に示す利得を有
し、ショートスタブに直列に設けられた抵抗４の抵抗値
を変更することにより利得を変化させることができる。
図８に示した例では、抵抗値を０．５から３．０Ωに変
更することによって、利得を約２．５ｄＢ変化させるこ
とができることを示している。このように、実施の形態
３の高周波増幅回路では、適切な抵抗を選択することに
よって増幅器の利得を調整することができる。また、実
施の形態３では、この抵抗４を可変抵抗にしてもよく、
これによって、利得調整あるいは可変利得増幅器が実現
できる。
形態３の高周波増幅回路の入力整合回路を示す。実施の
形態３の高周波増幅回路は、入力整合回路においてショ
ートスタブ２に直列に抵抗４を付加することにより、所
定の周波数における利得を所定の値に設定している。本
実施の形態３の高周波増幅回路は、図８に示す利得を有
し、ショートスタブに直列に設けられた抵抗４の抵抗値
を変更することにより利得を変化させることができる。
図８に示した例では、抵抗値を０．５から３．０Ωに変
更することによって、利得を約２．５ｄＢ変化させるこ
とができることを示している。このように、実施の形態
３の高周波増幅回路では、適切な抵抗を選択することに
よって増幅器の利得を調整することができる。また、実
施の形態３では、この抵抗４を可変抵抗にしてもよく、
これによって、利得調整あるいは可変利得増幅器が実現
できる。
【００３６】実施の形態４．本発明に係る実施の形態４
は、図１に示す高周波増幅回路を、例えばＧａＡｓから
なる半導体基板９０を用いて構成したマイクロ波集積回
路であり、その構成を図９に示す。該マイクロ波集積回
路において、図１のトランジスタ２１に対応するトラン
ジスタ５０は、それぞれ半導体基板９０上に形成された
ソース電極５１，５２とドレイン電極５３とゲート電極
５４，５５とによって構成される。また、図１の可変容
量素子１に対応するＭＩＭキャパシタ４０は、下地電極
４２と、該下地電極４２上に形成された誘電体層（図示
せず）と、該誘電体層上に形成された上地電極４１とに
よって構成される。ショートスタブは、ストリップ電極
４５を用いて構成され、ストリップ導体の先端（一端）
は、電極パッド４６に接続され、電極パッド４６は、ス
ルーホールで半導体基板９０の下面に形成された接地電
極に接続される。
は、図１に示す高周波増幅回路を、例えばＧａＡｓから
なる半導体基板９０を用いて構成したマイクロ波集積回
路であり、その構成を図９に示す。該マイクロ波集積回
路において、図１のトランジスタ２１に対応するトラン
ジスタ５０は、それぞれ半導体基板９０上に形成された
ソース電極５１，５２とドレイン電極５３とゲート電極
５４，５５とによって構成される。また、図１の可変容
量素子１に対応するＭＩＭキャパシタ４０は、下地電極
４２と、該下地電極４２上に形成された誘電体層（図示
せず）と、該誘電体層上に形成された上地電極４１とに
よって構成される。ショートスタブは、ストリップ電極
４５を用いて構成され、ストリップ導体の先端（一端）
は、電極パッド４６に接続され、電極パッド４６は、ス
ルーホールで半導体基板９０の下面に形成された接地電
極に接続される。
【００３７】次に、実施の形態４における各素子間の接
続に関して説明する。実施の形態４において、ＭＩＭキ
ャパシタ４０の上地電極４１には、ストリップ電極４４
がその一端で接続され、ストリップ電極４４の所定の位
置にストリップ電極４５の他端と接続される。また、Ｍ
ＩＭキャパシタ４０の下地電極４２はコンタクト部４３
においてゲート電極５４，５５に接続される。尚、ソー
ス電極５１，５２はそれぞれ、スルーホールを介して半
導体基板９０の下面に形成された接地電極に接続され
る。ここで特に実施の形態４のマイクロ波集積回路で
は、ＭＩＭキャパシタにおいて異なる周波数に対応する
必要な容量を得るために、下地電極の面積を比較的大き
くし、上地電極の面積を必要な容量値に合わせて設定す
ることにより、ＭＩＭキャパシタの容量値を調整してい
る。
続に関して説明する。実施の形態４において、ＭＩＭキ
ャパシタ４０の上地電極４１には、ストリップ電極４４
がその一端で接続され、ストリップ電極４４の所定の位
置にストリップ電極４５の他端と接続される。また、Ｍ
ＩＭキャパシタ４０の下地電極４２はコンタクト部４３
においてゲート電極５４，５５に接続される。尚、ソー
ス電極５１，５２はそれぞれ、スルーホールを介して半
導体基板９０の下面に形成された接地電極に接続され
る。ここで特に実施の形態４のマイクロ波集積回路で
は、ＭＩＭキャパシタにおいて異なる周波数に対応する
必要な容量を得るために、下地電極の面積を比較的大き
くし、上地電極の面積を必要な容量値に合わせて設定す
ることにより、ＭＩＭキャパシタの容量値を調整してい
る。
【００３８】以上のように構成された実施の形態４のマ
イクロ波集積回路では、半導体基板９０上に各電極等を
形成するウエハプロセスにおいて、上地電極を形成する
ときのマスクのみを変更することにより異なる周波数に
それぞれ対応する入力各整合回路を形成することができ
る。すなわち、実施の形態４によれば、異なる周波数に
それぞれ対応するマイクロ波集積回路を上地電極を形成
するときのマスクのみを変更することにより作製するこ
とができる。これによって、開発段階においては、開発
期間を短縮することができ、また、製造時においては、
異なる機種間で上記上地電極の形成工程以外の工程を共
通にすることができるので、製造コストを低減できる。
また、実施の形態４においても、実施の形態１と同様に
トランジスタ５０のゲート幅の変更（例えば、出力特性
に対応させたゲート幅の変更）に対しても、上地電極の
マスクの変更で対応できるため、レイアウト設計が短時
間で行え、機種展開が容易である。またさらに、実施の
形態４では、ＭＩＭキャパシタ４０を用いて、ストリッ
プ電極４５を直接接地している。一般的にストリップ電
極４５をＭＩＭキャパシタを介して接地する場合、該Ｍ
ＩＭキャパシタの容量値は、実施の形態４のＭＩＭキャ
パシタ４０の容量値に比較して大きく設定される。従っ
て、実施の形態４のマイクロ波集積回路では、ストリッ
プ電極４５をキャパシタを介して接地する場合に比較し
てパターンの面積を小さくすることができる。
イクロ波集積回路では、半導体基板９０上に各電極等を
形成するウエハプロセスにおいて、上地電極を形成する
ときのマスクのみを変更することにより異なる周波数に
それぞれ対応する入力各整合回路を形成することができ
る。すなわち、実施の形態４によれば、異なる周波数に
それぞれ対応するマイクロ波集積回路を上地電極を形成
するときのマスクのみを変更することにより作製するこ
とができる。これによって、開発段階においては、開発
期間を短縮することができ、また、製造時においては、
異なる機種間で上記上地電極の形成工程以外の工程を共
通にすることができるので、製造コストを低減できる。
また、実施の形態４においても、実施の形態１と同様に
トランジスタ５０のゲート幅の変更（例えば、出力特性
に対応させたゲート幅の変更）に対しても、上地電極の
マスクの変更で対応できるため、レイアウト設計が短時
間で行え、機種展開が容易である。またさらに、実施の
形態４では、ＭＩＭキャパシタ４０を用いて、ストリッ
プ電極４５を直接接地している。一般的にストリップ電
極４５をＭＩＭキャパシタを介して接地する場合、該Ｍ
ＩＭキャパシタの容量値は、実施の形態４のＭＩＭキャ
パシタ４０の容量値に比較して大きく設定される。従っ
て、実施の形態４のマイクロ波集積回路では、ストリッ
プ電極４５をキャパシタを介して接地する場合に比較し
てパターンの面積を小さくすることができる。
【００３９】実施の形態５．図１０は、実施の形態５の
マイクロ波集積回路のパターン構成を示す平面図であ
る。この実施の形態５のマイクロ波集積回路は、図９の
実施の形態４のマイクロ波集積回路に比較して、ストリ
ップ導体４５に代えて、一部にコの字型の部分を有する
ストリップ導体４５ａを用いた以外は実施の形態４と同
様に構成される。以上のように構成された実施の形態５
のマイクロ波集積回路は、ストリップ導体４５ａのコの
字型に形成した部分の大きさ（長さ）を変更することに
より、ストリップ導体４５ａ全体の長さを変更すること
ができる。このようにすることで、ストリップ電極４
４、電極パッド４６及びＭＩＭキャパシタ４０等の他の
素子の位置関係を変更することなく、ストリップ電極４
５ａの長さ（ショートスタブの電気長）を変更すること
ができる。すなわち、実施の形態５によれば、ＭＩＭキ
ャパシタの上地電極を形成するマスクとストリップ電極
４５ａを形成する時のマスクとを変更するのみで、周波
数対応が可能でありかつ、ＭＩＭキャパシタの容量とシ
ョートスタブの電気長とを変更して各種の周波数に対応
できるので、実施の形態５に比較して設計の自由度が向
上する。
マイクロ波集積回路のパターン構成を示す平面図であ
る。この実施の形態５のマイクロ波集積回路は、図９の
実施の形態４のマイクロ波集積回路に比較して、ストリ
ップ導体４５に代えて、一部にコの字型の部分を有する
ストリップ導体４５ａを用いた以外は実施の形態４と同
様に構成される。以上のように構成された実施の形態５
のマイクロ波集積回路は、ストリップ導体４５ａのコの
字型に形成した部分の大きさ（長さ）を変更することに
より、ストリップ導体４５ａ全体の長さを変更すること
ができる。このようにすることで、ストリップ電極４
４、電極パッド４６及びＭＩＭキャパシタ４０等の他の
素子の位置関係を変更することなく、ストリップ電極４
５ａの長さ（ショートスタブの電気長）を変更すること
ができる。すなわち、実施の形態５によれば、ＭＩＭキ
ャパシタの上地電極を形成するマスクとストリップ電極
４５ａを形成する時のマスクとを変更するのみで、周波
数対応が可能でありかつ、ＭＩＭキャパシタの容量とシ
ョートスタブの電気長とを変更して各種の周波数に対応
できるので、実施の形態５に比較して設計の自由度が向
上する。
【００４０】実施の形態６．実施の形態６のマイクロ波
集積回路は、ウエハプロセスにおいて使用するマスクを
変更することなく、ＭＩＭキャパシタの容量の変更する
ことを可能にした例である。すなわち、実施の形態６で
は、図１１に示すように端子６１，６２の間に、下地電
極６５上に誘電体層を介して２つの上地電極６３，６４
が形成され、ＭＩＭキャパシタが構成される。ここで、
下地電極６５はコンタクト部６６に接続され、上地電極
６３，６４及び下地電極６５は、端子電極６１，６２と
電気的に分離されて形成される。また、下地電極６５と
誘電体層と上地電極６３によってＣ１の容量が形成さ
れ、下地電極６５と誘電体層と上地電極６４によってＣ
２の容量が形成される。
集積回路は、ウエハプロセスにおいて使用するマスクを
変更することなく、ＭＩＭキャパシタの容量の変更する
ことを可能にした例である。すなわち、実施の形態６で
は、図１１に示すように端子６１，６２の間に、下地電
極６５上に誘電体層を介して２つの上地電極６３，６４
が形成され、ＭＩＭキャパシタが構成される。ここで、
下地電極６５はコンタクト部６６に接続され、上地電極
６３，６４及び下地電極６５は、端子電極６１，６２と
電気的に分離されて形成される。また、下地電極６５と
誘電体層と上地電極６３によってＣ１の容量が形成さ
れ、下地電極６５と誘電体層と上地電極６４によってＣ
２の容量が形成される。
【００４１】以上のように形成されたＭＩＭキャパシタ
において、各電極を組み合わせて使用することにより、
以下の各種の容量値が形成される。 （１）図１１（ａ）に示すように、端子電極６１とコン
タクト部６６とをエアーブリッジ６７ｂで接続し、上地
電極６３を端子電極６２にエアーブリッジ６７ａで接続
すると、ＭＩＭキャパシタ全体としての容量は、Ｃ１と
なる。 （２）図１１（ｂ）に示すように、端子電極６１とコン
タクト部６６とをエアーブリッジ６７ｂで接続し、上地
電極６４を端子電極６２にエアーブリッジ６７ｃで接続
すると、ＭＩＭキャパシタ全体としての容量は、Ｃ２と
なる。 （３）図１１（ｃ）に示すように、端子電極６１とコン
タクト部６６とをエアーブリッジ６７ｂで接続し、上地
電極６３を端子電極６２にエアーブリッジ６７ａで接続
し、上地電極６４を端子電極６２にエアーブリッジ６７
ｃで接続すると、ＭＩＭキャパシタ全体としての容量
は、Ｃ１＋Ｃ２となる。 （４）図１１（ｄ）に示すように、端子電極６１と上地
電極６３とをエアーブリッジ６７ｄで接続し、上地電極
６４を端子電極６２にエアーブリッジ６７ｃで接続する
ことにより、ＭＩＭキャパシタ全体としての容量は、
（Ｃ１Ｃ２）／（Ｃ１＋Ｃ２）となる。
において、各電極を組み合わせて使用することにより、
以下の各種の容量値が形成される。 （１）図１１（ａ）に示すように、端子電極６１とコン
タクト部６６とをエアーブリッジ６７ｂで接続し、上地
電極６３を端子電極６２にエアーブリッジ６７ａで接続
すると、ＭＩＭキャパシタ全体としての容量は、Ｃ１と
なる。 （２）図１１（ｂ）に示すように、端子電極６１とコン
タクト部６６とをエアーブリッジ６７ｂで接続し、上地
電極６４を端子電極６２にエアーブリッジ６７ｃで接続
すると、ＭＩＭキャパシタ全体としての容量は、Ｃ２と
なる。 （３）図１１（ｃ）に示すように、端子電極６１とコン
タクト部６６とをエアーブリッジ６７ｂで接続し、上地
電極６３を端子電極６２にエアーブリッジ６７ａで接続
し、上地電極６４を端子電極６２にエアーブリッジ６７
ｃで接続すると、ＭＩＭキャパシタ全体としての容量
は、Ｃ１＋Ｃ２となる。 （４）図１１（ｄ）に示すように、端子電極６１と上地
電極６３とをエアーブリッジ６７ｄで接続し、上地電極
６４を端子電極６２にエアーブリッジ６７ｃで接続する
ことにより、ＭＩＭキャパシタ全体としての容量は、
（Ｃ１Ｃ２）／（Ｃ１＋Ｃ２）となる。
【００４２】以上のように、実施の形態６では、上地電
極を２つの上地電極６３，６４に分割して形成し、上述
のように適当に組み合わせて接続することにより、種々
の静電容量値を形成することができる。また、本実施の
形態６では、ウエハプロセスを共通にし、各電極が形成
された後に、アッセンブリ工程で所定の電極間をエアー
ブリッジで配線しているので、アッセンブリ工程での変
更のみで各種の周波数に対応が可能なマイクロ波集積回
路を提供できる。
極を２つの上地電極６３，６４に分割して形成し、上述
のように適当に組み合わせて接続することにより、種々
の静電容量値を形成することができる。また、本実施の
形態６では、ウエハプロセスを共通にし、各電極が形成
された後に、アッセンブリ工程で所定の電極間をエアー
ブリッジで配線しているので、アッセンブリ工程での変
更のみで各種の周波数に対応が可能なマイクロ波集積回
路を提供できる。
【００４３】以上の実施の形態６のマイクロ波集積回路
では、上地電極を２つに分割したが、本発明はこれに限
らず、３以上に分割してもよい。以上のように３以上に
分割することにより、実施の形態６よりさらに多くの容
量値を実現できる。また、本発明では、ウエハプロセス
又はアッセンブリ工程で接続された電極間の配線を切り
離すようにして容量値を調整するようにしてもよい。
では、上地電極を２つに分割したが、本発明はこれに限
らず、３以上に分割してもよい。以上のように３以上に
分割することにより、実施の形態６よりさらに多くの容
量値を実現できる。また、本発明では、ウエハプロセス
又はアッセンブリ工程で接続された電極間の配線を切り
離すようにして容量値を調整するようにしてもよい。
【００４４】実施の形態６の変形例．図１２（ａ）は、
実施の形態６の変形例のマイクロ波集積回路におけるＭ
ＩＭキャパシタ７０の構成を示す平面図である。このＭ
ＩＭキャパシタ７０は下地電極７１と、下地電極７１上
に形成された誘電体層と、該誘電体層上に形成された２
つの上地電極７２，７３によって構成される。ここで、
下地電極７１にはストリップ導体７５が接続され、上地
電極７２にはストリップ導体７４と電極パッド７６とが
接続され、さらに上地電極７３には電極パッド７７が接
続される。以上のように構成されたＭＩＭキャパシタ７
０において、図１２（ｂ）に示すように、電極パッド７
６と電極パッド７７とを例えば導電性ワイヤで接続する
ことにより、容量値を増加させることができる。この変
形例では上地電極を３以上に分割することにより、さら
に多くの種々の容量値に設定することができる。
実施の形態６の変形例のマイクロ波集積回路におけるＭ
ＩＭキャパシタ７０の構成を示す平面図である。このＭ
ＩＭキャパシタ７０は下地電極７１と、下地電極７１上
に形成された誘電体層と、該誘電体層上に形成された２
つの上地電極７２，７３によって構成される。ここで、
下地電極７１にはストリップ導体７５が接続され、上地
電極７２にはストリップ導体７４と電極パッド７６とが
接続され、さらに上地電極７３には電極パッド７７が接
続される。以上のように構成されたＭＩＭキャパシタ７
０において、図１２（ｂ）に示すように、電極パッド７
６と電極パッド７７とを例えば導電性ワイヤで接続する
ことにより、容量値を増加させることができる。この変
形例では上地電極を３以上に分割することにより、さら
に多くの種々の容量値に設定することができる。
【００４５】以上の実施の形態１〜６では、入力整合回
路に可変容量素子１とショートスタブ２とを用いたが、
本発明はこれに限らず、出力整合回路として用いてもよ
い。この場合、出力整合回路として、一端が上記トラン
ジスタ２１の出力端子として用いる１つの端子に接続さ
れた可変容量素子と、該可変容量素子の他端に一端が接
続され他端が直接接地されたショートスタブ２とを含ん
で構成する。以上のように構成しても実施の形態１と同
様に動作し同様の効果を有する。
路に可変容量素子１とショートスタブ２とを用いたが、
本発明はこれに限らず、出力整合回路として用いてもよ
い。この場合、出力整合回路として、一端が上記トラン
ジスタ２１の出力端子として用いる１つの端子に接続さ
れた可変容量素子と、該可変容量素子の他端に一端が接
続され他端が直接接地されたショートスタブ２とを含ん
で構成する。以上のように構成しても実施の形態１と同
様に動作し同様の効果を有する。
【００４６】
【発明の効果】以上説明したように、本発明に係る高周
波増幅回路は、一端が上記トランジスタの端子に接続さ
れ他端が上記外部接続端子に接続された可変容量素子
と、一端が上記可変容量素子の他端に接続され他端が直
接接地されたショートスタブとを有する整合回路を備え
ているので、上記可変容量素子の容量値を変更するだけ
で、容易に種々の周波数に対応することができ、かつ特
性バラツキを上記可変容量素子の容量値により調整でき
る。これによって、使用周波数等が異なる機種への展開
が容易で、製造時において歩留まりを高くできる高周波
増幅回路を提供できる。
波増幅回路は、一端が上記トランジスタの端子に接続さ
れ他端が上記外部接続端子に接続された可変容量素子
と、一端が上記可変容量素子の他端に接続され他端が直
接接地されたショートスタブとを有する整合回路を備え
ているので、上記可変容量素子の容量値を変更するだけ
で、容易に種々の周波数に対応することができ、かつ特
性バラツキを上記可変容量素子の容量値により調整でき
る。これによって、使用周波数等が異なる機種への展開
が容易で、製造時において歩留まりを高くできる高周波
増幅回路を提供できる。
【００４７】また、本発明の高周波増幅回路において、
上記整合回路を入力整合回路として上記トランジスタに
接続することにより、バイアス回路による影響を比較
的、受けることなく種々の周波数への対応ができるの
で、異なる機種への展開がより容易にできる。
上記整合回路を入力整合回路として上記トランジスタに
接続することにより、バイアス回路による影響を比較
的、受けることなく種々の周波数への対応ができるの
で、異なる機種への展開がより容易にできる。
【００４８】また、本発明の高周波増幅回路では、上記
可変容量素子として、電界効果トランジスタ又はダイオ
ードを用いることにより、上記可変容量素子の容量を電
気的に調整することができるので、上記容量を電気的に
制御することにより使用時における周波数対応が可能に
なる。
可変容量素子として、電界効果トランジスタ又はダイオ
ードを用いることにより、上記可変容量素子の容量を電
気的に調整することができるので、上記容量を電気的に
制御することにより使用時における周波数対応が可能に
なる。
【００４９】さらに、本発明の高周波増幅回路では、上
記整合回路においてさらに、上記可変容量素子と並列に
容量素子を設けることにより、可変必要範囲のみを上記
可変容量素子で構成することができる。
記整合回路においてさらに、上記可変容量素子と並列に
容量素子を設けることにより、可変必要範囲のみを上記
可変容量素子で構成することができる。
【００５０】また、本発明の高周波増幅回路では、上記
整合回路においてさらに、上記可変容量素子の他端と上
記ショートスタブの一端との間に抵抗素子を設けること
により、利得調整が可能な高周波増幅回路を提供でき
る。
整合回路においてさらに、上記可変容量素子の他端と上
記ショートスタブの一端との間に抵抗素子を設けること
により、利得調整が可能な高周波増幅回路を提供でき
る。
【００５１】また、本発明に係る第１のマイクロ波集積
回路は、誘電体層が上地電極と下地電極とによって挟設
されてなり上記上地電極と下地電極のうちのいずれか一
方の電極が上記トランジスタの上記第１の端子電極に接
続されたＭＩＭキャパシタと、上記ＭＩＭキャパシタの
他方の電極に一端が接続され他端が直接接地されたスト
リップ電極で構成されるショートスタブとを含む整合回
路を備え、上記上地電極が、上記高周波増幅回路の使用
周波数において必要とする静電容量値に対応した開口部
面積を有するマスクを用いて形成されている。これによ
って、上記上地電極を形成するときに用いるマスクのみ
を変更することにより、使用周波数に適した整合回路を
形成することができ、使用周波数等が異なる機種への展
開が可能なマイクロ波集積回路を提供できる。
回路は、誘電体層が上地電極と下地電極とによって挟設
されてなり上記上地電極と下地電極のうちのいずれか一
方の電極が上記トランジスタの上記第１の端子電極に接
続されたＭＩＭキャパシタと、上記ＭＩＭキャパシタの
他方の電極に一端が接続され他端が直接接地されたスト
リップ電極で構成されるショートスタブとを含む整合回
路を備え、上記上地電極が、上記高周波増幅回路の使用
周波数において必要とする静電容量値に対応した開口部
面積を有するマスクを用いて形成されている。これによ
って、上記上地電極を形成するときに用いるマスクのみ
を変更することにより、使用周波数に適した整合回路を
形成することができ、使用周波数等が異なる機種への展
開が可能なマイクロ波集積回路を提供できる。
【００５２】また、上記第１のマイクロ波集積回路にお
いて、上記ストリップ電極が一部にコの字型の形状を含
み、該コの字型の形状が、上記ストリップ電極の長さ
を、上記高周波増幅回路の使用周波数において必要とす
る長さに設定するために所定の大きさに形成することに
より、上記ＭＩＭキャパシタの容量と上記ショートスタ
ブのパラメータとを所定の値に設定することができる。
これによって、使用周波数により適した整合回路を構成
することができるので、異なる機種への展開が容易なマ
イクロ波集積回路を提供できる。
いて、上記ストリップ電極が一部にコの字型の形状を含
み、該コの字型の形状が、上記ストリップ電極の長さ
を、上記高周波増幅回路の使用周波数において必要とす
る長さに設定するために所定の大きさに形成することに
より、上記ＭＩＭキャパシタの容量と上記ショートスタ
ブのパラメータとを所定の値に設定することができる。
これによって、使用周波数により適した整合回路を構成
することができるので、異なる機種への展開が容易なマ
イクロ波集積回路を提供できる。
【００５３】また、本発明に係る第２のマイクロ波集積
回路は、誘電体層が上地電極と下地電極とによって挟設
されてなり上記上地電極と下地電極のうちのいずれか一
方の電極が上記トランジスタの上記第１の端子電極に接
続されたＭＩＭキャパシタと、上記ＭＩＭキャパシタの
他方の電極に一端が接続され他端が直接接地されたスト
リップ電極で構成されるショートスタブとを含む整合回
路を備え、上記上地電極が、複数の分離された電極から
なり、該複数の分離された電極のうちのいずれか１つ以
上を用いて上記ＭＩＭキャパシタの静電容量を上記高周
波増幅回路の使用周波数において必要とする値に設定し
ている。これによって、使用周波数に適した整合回路を
構成することができるので、異なる機種への展開が可能
なマイクロ波集積回路を提供できる。
回路は、誘電体層が上地電極と下地電極とによって挟設
されてなり上記上地電極と下地電極のうちのいずれか一
方の電極が上記トランジスタの上記第１の端子電極に接
続されたＭＩＭキャパシタと、上記ＭＩＭキャパシタの
他方の電極に一端が接続され他端が直接接地されたスト
リップ電極で構成されるショートスタブとを含む整合回
路を備え、上記上地電極が、複数の分離された電極から
なり、該複数の分離された電極のうちのいずれか１つ以
上を用いて上記ＭＩＭキャパシタの静電容量を上記高周
波増幅回路の使用周波数において必要とする値に設定し
ている。これによって、使用周波数に適した整合回路を
構成することができるので、異なる機種への展開が可能
なマイクロ波集積回路を提供できる。
【００５４】上記第２のマイクロ波集積回路において、
上記ストリップ電極が一部にコの字型の形状を含み、該
コの字型の形状を、上記ストリップ電極の長さを、上記
高周波増幅回路の使用周波数において必要とする長さに
設定することにより、上記ＭＩＭキャパシタの容量と上
記ショートスタブのパラメータとを所定の値に設定す
る。これによって、使用周波数により適した整合回路を
構成することができるので、異なる機種への展開が容易
なマイクロ波集積回路を提供できる。
上記ストリップ電極が一部にコの字型の形状を含み、該
コの字型の形状を、上記ストリップ電極の長さを、上記
高周波増幅回路の使用周波数において必要とする長さに
設定することにより、上記ＭＩＭキャパシタの容量と上
記ショートスタブのパラメータとを所定の値に設定す
る。これによって、使用周波数により適した整合回路を
構成することができるので、異なる機種への展開が容易
なマイクロ波集積回路を提供できる。
【００５５】上記第２のマイクロ波集積回路において、
上記分離された電極と上記第１の電極又は上記ストリッ
プ電極間、及び上記分離された電極間をエアーブリッジ
で接続することにより、アセンブリ工程での周波数対応
が可能なマイクロ波集積回路を提供できる。
上記分離された電極と上記第１の電極又は上記ストリッ
プ電極間、及び上記分離された電極間をエアーブリッジ
で接続することにより、アセンブリ工程での周波数対応
が可能なマイクロ波集積回路を提供できる。
【図１】 本発明に係る実施の形態１の高周波増幅回路
の回路図である。
の回路図である。
【図２】 図１のトランジスタの入力反射係数Ｓ１１の
周波数特性及び可変容量素子１の容量変化に対するイン
ピーダンスの変化を示すスミスチャートである。
周波数特性及び可変容量素子１の容量変化に対するイン
ピーダンスの変化を示すスミスチャートである。
【図３】 図１の高周波増幅回路の利得の周波数特性を
示すグラフである。
示すグラフである。
【図４】 図１のトランジスタの入力反射係数Ｓ１１の
ゲート幅依存性を示すスミスチャートである。
ゲート幅依存性を示すスミスチャートである。
【図５】 本発明に係る実施の形態１の変形例の入力整
合回路の回路図である。
合回路の回路図である。
【図６】 本発明に係る実施の形態２の高周波増幅回路
の入力整合回路の回路図である。
の入力整合回路の回路図である。
【図７】 本発明に係る実施の形態３の高周波増幅回路
の入力整合回路の回路図である。
の入力整合回路の回路図である。
【図８】 図７の高周波増幅回路の利得の周波数特性を
示すグラフである。
示すグラフである。
【図９】 本発明に係る実施の形態４のマイクロ波集積
回路の平面図である。
回路の平面図である。
【図１０】 本発明に係る実施の形態５のマイクロ波集
積回路の平面図である。
積回路の平面図である。
【図１１】 本発明に係る実施の形態６のマイクロ波集
積回路におけるＭＩＭキョパシタの平面図であって、
（ａ）（ｂ）（ｃ）（ｄ）に異なる接続状態とその時の
容量値を示す。
積回路におけるＭＩＭキョパシタの平面図であって、
（ａ）（ｂ）（ｃ）（ｄ）に異なる接続状態とその時の
容量値を示す。
【図１２】 本発明に係る実施の形態６のマイクロ波集
積回路の変形例におけるＭＩＭキャパシタのパターンを
示す平面図である。
積回路の変形例におけるＭＩＭキャパシタのパターンを
示す平面図である。
１ 可変容量素子、２ ショートスタブ、３，１３，３
３ 容量素子、４，１２ 抵抗、１０ 入力整合回路、
１１ 電界効果トランジスタ、２０ アクタィブ回路、
２１，５０ トランジスタ、２２，３２ スタブ、３０
出力整合回路、３１ 伝送線路、Ｔ１ 入力端子、Ｔ
２ 出力端子、４０ ＭＩＭキャパシタ、４１，６３，
６４，７２，７３ 上地電極、４２，６５，７１ 下地
電極、４３，６６ コンタクト部、４４，４５，４５
ａ，７４，７５ ストリップ電極、４６，７６，７７
電極パッド、５１，５２ ソース電極、５３ ドレイン
電極、５４．５５ゲート電極、６１，６２ 電極端子、
６７ａ，６７ｂ，６７ｃ，６７ｄ エアーブリッジ。
３ 容量素子、４，１２ 抵抗、１０ 入力整合回路、
１１ 電界効果トランジスタ、２０ アクタィブ回路、
２１，５０ トランジスタ、２２，３２ スタブ、３０
出力整合回路、３１ 伝送線路、Ｔ１ 入力端子、Ｔ
２ 出力端子、４０ ＭＩＭキャパシタ、４１，６３，
６４，７２，７３ 上地電極、４２，６５，７１ 下地
電極、４３，６６ コンタクト部、４４，４５，４５
ａ，７４，７５ ストリップ電極、４６，７６，７７
電極パッド、５１，５２ ソース電極、５３ ドレイン
電極、５４．５５ゲート電極、６１，６２ 電極端子、
６７ａ，６７ｂ，６７ｃ，６７ｄ エアーブリッジ。
Claims (10)
- 【請求項１】 高周波用のトランジスタと、該トランジ
スタの１つの端子に接続された整合回路とを備えた高周
波増幅回路であって、 上記整合回路は、一端が上記トランジスタの端子に接続
された可変容量素子と、上記可変容量素子の他端に一端
が接続され他端が直接接地されたショートスタブとを有
することを特徴とする高周波増幅回路。 - 【請求項２】 上記高周波増幅回路において、上記整合
回路が入力整合回路として上記トランジスタに接続され
た請求項１記載の高周波増幅回路。 - 【請求項３】 上記可変容量素子として、電界効果トラ
ンジスタ又はダイオードを用いた請求項１又は２記載の
高周波増幅回路。 - 【請求項４】 上記整合回路においてさらに、上記可変
容量素子と並列に容量素子を設けた請求項１〜３のうち
のいずれかに記載の高周波増幅回路。 - 【請求項５】 上記整合回路においてさらに、上記可変
容量素子の他端と上記ショートスタブの一端との間に抵
抗素子を設けた請求項１〜４のうちのいずれかに記載の
高周波増幅回路。 - 【請求項６】 高周波用のトランジスタと、該トランジ
スタの１つの第１の端子電極に接続された整合回路とを
備えた高周波増幅回路が半導体基板上に形成されたマイ
クロ波集積回路であって、 上記整合回路は、誘電体層が上地電極と下地電極とによ
って挟設されてなり上記上地電極と下地電極のうちのい
ずれか一方の電極が上記トランジスタの上記第１の端子
電極に接続されたＭＩＭキャパシタと、上記ＭＩＭキャ
パシタの他方の電極に一端が接続され他端が直接接地さ
れたストリップ電極で構成されるショートスタブとを含
み、 上記上地電極が、上記高周波増幅回路の使用周波数にお
いて必要とする静電容量値に対応した開口部面積を有す
るマスクを用いて形成されていることを特徴とするマイ
クロ波集積回路。 - 【請求項７】 上記マイクロ波集積回路において、上記
ストリップ電極が一部にコの字型の形状を含み、該コの
字型の形状が、上記ストリップ電極の長さを、上記高周
波増幅回路の使用周波数において必要とする長さに設定
するために所定の大きさに形成されている請求項６記載
のマイクロ波集積回路。 - 【請求項８】 高周波用のトランジスタと、該トランジ
スタの１つの第１の端子電極に接続された整合回路とを
備えた高周波増幅回路が半導体基板上に形成されたマイ
クロ波集積回路であって、 上記整合回路は、誘電体層が上地電極と下地電極とによ
って挟設されてなり上記上地電極と下地電極のうちのい
ずれか一方の電極が上記トランジスタの上記第１の端子
電極に接続されたＭＩＭキャパシタと、上記ＭＩＭキャ
パシタの他方の電極に一端が接続され他端が直接接地さ
れたストリップ電極で構成されるショートスタブとを含
みかつ、 上記上地電極が、複数の分離された電極からなり、該複
数の分離された電極のうちのいずれか１つ以上を用いて
上記ＭＩＭキャパシタの静電容量を上記高周波増幅回路
の使用周波数において必要とする値に設定したことを特
徴とするマイクロ波集積回路。 - 【請求項９】 上記マイクロ波集積回路において、上記
ストリップ電極が一部にコの字型の形状を含み、該コの
字型の形状が、上記ストリップ電極の長さを、上記高周
波増幅回路の使用周波数において必要とする長さに設定
するために所定の大きさに形成されている請求項８記載
のマイクロ波集積回路。 - 【請求項１０】 上記分離された電極と上記第１の電極
又は上記ストリップ電極間、及び上記分離された電極間
をエアーブリッジで接続した請求項８又は９記載のマイ
クロ波集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9248327A JPH1188080A (ja) | 1997-09-12 | 1997-09-12 | 高周波増幅回路とマイクロ波集積回路 |
| US09/026,721 US5990747A (en) | 1997-09-12 | 1998-02-20 | High frequency amplifier circuit and microwave integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9248327A JPH1188080A (ja) | 1997-09-12 | 1997-09-12 | 高周波増幅回路とマイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1188080A true JPH1188080A (ja) | 1999-03-30 |
Family
ID=17176439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9248327A Pending JPH1188080A (ja) | 1997-09-12 | 1997-09-12 | 高周波増幅回路とマイクロ波集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5990747A (ja) |
| JP (1) | JPH1188080A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487708B1 (ko) * | 2002-11-08 | 2005-05-03 | 한국전자통신연구원 | 마이크로스트립 하이브리드를 이용한 고주파 대역용이득조절증폭기 |
| WO2005104362A1 (ja) * | 2004-04-22 | 2005-11-03 | Matsushita Electric Industrial Co., Ltd. | 可変整合回路 |
| JP2013027036A (ja) * | 2011-07-18 | 2013-02-04 | Raytheon Co | マイクロ波回路の性能を高めるための共鳴バイパス・コンデンサ |
| JP2015088975A (ja) * | 2013-10-31 | 2015-05-07 | 三菱電機株式会社 | 増幅器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325420B1 (ko) * | 2000-02-15 | 2002-02-21 | 강인호 | 개선된 이득을 갖는 포락선 추적 증폭기, 이를 이용한 이동 통신 단말기 및 그에 관한 이득 개선 방법 |
| US6798313B2 (en) * | 2001-06-04 | 2004-09-28 | U.S. Monolithics, L.L.C. | Monolithic microwave integrated circuit with bondwire and landing zone bias |
| US6549077B1 (en) * | 2002-02-20 | 2003-04-15 | United Microelectronics Corp. | Integrated inductor for RF transistor |
| DE10213525A1 (de) * | 2002-03-26 | 2003-10-23 | Infineon Technologies Ag | Zweipunkt-Modulatoranordnung |
| US6806767B2 (en) * | 2002-07-09 | 2004-10-19 | Anadigics, Inc. | Power amplifier with load switching circuit |
| JP4578164B2 (ja) * | 2004-07-12 | 2010-11-10 | 日本オプネクスト株式会社 | 光モジュール |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4525678A (en) * | 1982-07-06 | 1985-06-25 | Texas Instruments Incorporated | Monolithic low noise common-gate amplifier |
| US4658220A (en) * | 1985-09-06 | 1987-04-14 | Texas Instruments Incorporated | Dual-gate, field-effect transistor low noise amplifier |
| US4885541A (en) * | 1988-08-19 | 1989-12-05 | General Electric Company | Apparatus and method for enhanced multiple coil nuclear magnetic resonance (NMR) imaging |
| US5818880A (en) * | 1990-03-30 | 1998-10-06 | Honeywell Inc. | MMIC telemetry transmitter |
-
1997
- 1997-09-12 JP JP9248327A patent/JPH1188080A/ja active Pending
-
1998
- 1998-02-20 US US09/026,721 patent/US5990747A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487708B1 (ko) * | 2002-11-08 | 2005-05-03 | 한국전자통신연구원 | 마이크로스트립 하이브리드를 이용한 고주파 대역용이득조절증폭기 |
| WO2005104362A1 (ja) * | 2004-04-22 | 2005-11-03 | Matsushita Electric Industrial Co., Ltd. | 可変整合回路 |
| US7633355B2 (en) | 2004-04-22 | 2009-12-15 | Panasonic Corporation | Variable matching circuit |
| JP2013027036A (ja) * | 2011-07-18 | 2013-02-04 | Raytheon Co | マイクロ波回路の性能を高めるための共鳴バイパス・コンデンサ |
| JP2015088975A (ja) * | 2013-10-31 | 2015-05-07 | 三菱電機株式会社 | 増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5990747A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7312482B2 (en) | Semiconductor device, power amplifier device and PC card | |
| JP3175823B2 (ja) | 高周波増幅装置 | |
| EP3611839A1 (en) | Amplifiers with broadband impedance matching and methods of manufacture thereof | |
| JPH11163642A (ja) | 半導体装置およびそれを用いた高周波回路 | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPH1188080A (ja) | 高周波増幅回路とマイクロ波集積回路 | |
| JPH04326206A (ja) | 電力増幅器 | |
| US20030076174A1 (en) | Radio frequency amplifier | |
| US5874859A (en) | High-frequency amplifier integrated-circuit device | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| US6239670B1 (en) | Short-stub matching circuit | |
| JP3255287B2 (ja) | 半導体集積回路 | |
| JP2002359530A (ja) | 高周波増幅器 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH08274584A (ja) | 能動インダクタ | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| US11855601B2 (en) | High-frequency semiconductor device | |
| JPH03277005A (ja) | 高周波増幅器 | |
| JP2868939B2 (ja) | マイクロ波増幅器 | |
| JPH1093348A (ja) | 電圧制御発振器 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| KR20230073861A (ko) | 바이어스 회로 및 이를 갖는 초고주파 증폭기 | |
| JPH0775293B2 (ja) | 高周波トランジスタの整合回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |