JP2537518B2 - 移相器 - Google Patents
移相器Info
- Publication number
- JP2537518B2 JP2537518B2 JP62169153A JP16915387A JP2537518B2 JP 2537518 B2 JP2537518 B2 JP 2537518B2 JP 62169153 A JP62169153 A JP 62169153A JP 16915387 A JP16915387 A JP 16915387A JP 2537518 B2 JP2537518 B2 JP 2537518B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bias
- bias voltage
- mesfet
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は位相量を切り換えることが可能な移相器に関
する。
する。
［従来の技術］ 第５図は、従来例のマイクロ波帯通路長切換型ハイブ
リッド移相器の平面図である。
リッド移相器の平面図である。
第５図において、裏面全面に接地導体（図示せず）が
形成された誘電体基板１上に、入力ストリップ導体18と
出力ストリップ導体19が形成され、導体18,19の各一端
は入出力端子10,11となっている。導体18の他端はピン
ダイオード12、所定長のストリップ導体16及びピンダイ
オード13を介して導体19の他端に接続されるとともに、
ピンダイオード14、導体16の長さとは異なる所定長のス
トリップ導体17、ピンダイオード15を介して導体19の他
端に接続される。ここで、ピンダイオード12ないし15は
所定の印加バイアス電圧によりスイッチとして動作す
る。また、ストリップ導体16,17,18,19と接地導体は、
マイクロストリップ線路を構成している。
形成された誘電体基板１上に、入力ストリップ導体18と
出力ストリップ導体19が形成され、導体18,19の各一端
は入出力端子10,11となっている。導体18の他端はピン
ダイオード12、所定長のストリップ導体16及びピンダイ
オード13を介して導体19の他端に接続されるとともに、
ピンダイオード14、導体16の長さとは異なる所定長のス
トリップ導体17、ピンダイオード15を介して導体19の他
端に接続される。ここで、ピンダイオード12ないし15は
所定の印加バイアス電圧によりスイッチとして動作す
る。また、ストリップ導体16,17,18,19と接地導体は、
マイクロストリップ線路を構成している。
以上のように構成された移相器において、バイアス電
圧を変化させることにより、ピンダイオード12,13をオ
ンとし、かつピンダイオード14,15とオフすると、入力
端子10に入力されたマイクロ波信号は導体18,16及び19
を介して出力端子11に出力される。一方、ピンダイオー
ド12,13をオフとし、ピンダイオード14,15をオンとする
と、入力端子10に入力されたマイクロ波信号は導体18,1
7,19を介して出力端子11に出力される。このようにピン
ダイオードをストリップ導体16側または17側に切り換え
ることによって、ストリップ導体16,17の通路長の差に
比例した出力信号の位相差を得ることができる。
圧を変化させることにより、ピンダイオード12,13をオ
ンとし、かつピンダイオード14,15とオフすると、入力
端子10に入力されたマイクロ波信号は導体18,16及び19
を介して出力端子11に出力される。一方、ピンダイオー
ド12,13をオフとし、ピンダイオード14,15をオンとする
と、入力端子10に入力されたマイクロ波信号は導体18,1
7,19を介して出力端子11に出力される。このようにピン
ダイオードをストリップ導体16側または17側に切り換え
ることによって、ストリップ導体16,17の通路長の差に
比例した出力信号の位相差を得ることができる。
［発明が解決しようとする問題点］ しかし、第５図のような従来の移相器では、線路長の
差を利用するため、所定線路長のストリップ導体が形成
され、回路が大きくなるという問題点があった。また、
第５図のようにダイオードを用いる移相器では、入出力
間の電気的分離を行うことができないという問題点があ
った。
差を利用するため、所定線路長のストリップ導体が形成
され、回路が大きくなるという問題点があった。また、
第５図のようにダイオードを用いる移相器では、入出力
間の電気的分離を行うことができないという問題点があ
った。
本発明の目的はこれらの問題点を解決し、従来例に比
較して小型であって、かつ、入出力間の電気的分離を良
好に行うことができる移相器を提供することにある。
較して小型であって、かつ、入出力間の電気的分離を良
好に行うことができる移相器を提供することにある。
［問題点を解決するための手段］ 本発明は、ゲート電極である第１の電極が信号入力端
子に接続され、第２の電極が交流的にアースに接地さ
れ、第３の電極が信号出力端子に接続される電界効果ト
ランジスタを備え、上記第３の電極のバイアス電圧が上
記第２の電極のバイアス電圧よりも高くかつ上記第２の
電極のバイアス電圧が上記ゲート電極のバイアス電圧よ
りも高い第１のバイアス状態と、上記第２の電極のバイ
アス電圧が上記第３の電極のバイアス電圧よりも高くか
つ上記第３の電極のバイアス電圧が上記ゲート電極のバ
イアス電圧よりも高い第２のバイアス状態を択一的に切
り換えることにより、上記信号入力端子の上記信号出力
端子間の信号の位相差を変化させることを特徴とする。
子に接続され、第２の電極が交流的にアースに接地さ
れ、第３の電極が信号出力端子に接続される電界効果ト
ランジスタを備え、上記第３の電極のバイアス電圧が上
記第２の電極のバイアス電圧よりも高くかつ上記第２の
電極のバイアス電圧が上記ゲート電極のバイアス電圧よ
りも高い第１のバイアス状態と、上記第２の電極のバイ
アス電圧が上記第３の電極のバイアス電圧よりも高くか
つ上記第３の電極のバイアス電圧が上記ゲート電極のバ
イアス電圧よりも高い第２のバイアス状態を択一的に切
り換えることにより、上記信号入力端子の上記信号出力
端子間の信号の位相差を変化させることを特徴とする。
また本発明は、ゲート電極である第１の電極が信号入
力端子に接続され、第２の電極が交流的にアースに接地
され、第３の電極が信号出力端子に接続される電界効果
トランジスタと、上記ゲート電極と上記第３の電極間に
接続されるサセプタンス素子を備え、上記第３の電極の
バイアス電圧が上記第２の電極のバイアス電圧よりも高
くかつ上記第２の電極のバイアス電圧が上記ゲート電極
のバイアス電圧よりも高い第１のバイアス状態と、上記
第２の電極のバイアス電圧が上記第３の電極のバイアス
電圧よりも高くかつ上記第３の電極のバイアス電圧が上
記ゲート電極のバイアス電圧よりも高い第２のバイアス
状態を択一的に切り換えることにより、上記信号入力端
子と上記信号出力端子間の信号の位相差を変化させるこ
とを特徴とする。
力端子に接続され、第２の電極が交流的にアースに接地
され、第３の電極が信号出力端子に接続される電界効果
トランジスタと、上記ゲート電極と上記第３の電極間に
接続されるサセプタンス素子を備え、上記第３の電極の
バイアス電圧が上記第２の電極のバイアス電圧よりも高
くかつ上記第２の電極のバイアス電圧が上記ゲート電極
のバイアス電圧よりも高い第１のバイアス状態と、上記
第２の電極のバイアス電圧が上記第３の電極のバイアス
電圧よりも高くかつ上記第３の電極のバイアス電圧が上
記ゲート電極のバイアス電圧よりも高い第２のバイアス
状態を択一的に切り換えることにより、上記信号入力端
子と上記信号出力端子間の信号の位相差を変化させるこ
とを特徴とする。
［作用］ 前者のように構成し、上記第３の電極のバイアス電圧
が上記第２の電極のバイアス電圧よりも高くかつ上記第
２の電極のバイアス電圧が上記ゲート電極のバイアス電
圧よりも高い第１のバイアス状態を設定することによ
り、上記第２と第３の電極をそれぞれソース電極及びト
レイン電極として動作させることができ、上記電界効果
トランジスタをソース接地の電界効果トランジスタとし
て動作させることができる。また、上記第２の電極のバ
イアス電圧が上記第３の電極のバイアス電圧よりも高く
かつ上記第３の電極のバイアス電圧が上記ゲート電極の
バイアス電圧よりも高い第２のバイアス状態に設定する
ことにより、上記第２と第３の電極をそれぞれドレイン
電極及びソース電極として動作させることができ、上記
電界効果トランジスタをドレイン接地の電界効果トラン
ジスタとして動作させることができる。従って、上記電
界効果トランジスタが理想的な電界効果トランジスタで
あるとすれば、公知の通りドレイン接地とソース接地で
上記信号入力端子と上記信号出力端子間の信号の位相差
が180度異なるので、上記２つのバイアス状態を択一的
に切り換えることにより、上記信号入力端子と上記信号
出力端子間の信号の位相差を０度から180度に変化させ
ることができる。
が上記第２の電極のバイアス電圧よりも高くかつ上記第
２の電極のバイアス電圧が上記ゲート電極のバイアス電
圧よりも高い第１のバイアス状態を設定することによ
り、上記第２と第３の電極をそれぞれソース電極及びト
レイン電極として動作させることができ、上記電界効果
トランジスタをソース接地の電界効果トランジスタとし
て動作させることができる。また、上記第２の電極のバ
イアス電圧が上記第３の電極のバイアス電圧よりも高く
かつ上記第３の電極のバイアス電圧が上記ゲート電極の
バイアス電圧よりも高い第２のバイアス状態に設定する
ことにより、上記第２と第３の電極をそれぞれドレイン
電極及びソース電極として動作させることができ、上記
電界効果トランジスタをドレイン接地の電界効果トラン
ジスタとして動作させることができる。従って、上記電
界効果トランジスタが理想的な電界効果トランジスタで
あるとすれば、公知の通りドレイン接地とソース接地で
上記信号入力端子と上記信号出力端子間の信号の位相差
が180度異なるので、上記２つのバイアス状態を択一的
に切り換えることにより、上記信号入力端子と上記信号
出力端子間の信号の位相差を０度から180度に変化させ
ることができる。
また、後者のように構成することにより、上記作用に
加え、上記サセプタンス素子のサセプタンス値を任意の
値に設定し、上記２つのバイアス状態を択一的に切り換
えることにより、上記信号入力端子と上記信号出力端子
間の信号の位相差を任意に変化させることができる。
加え、上記サセプタンス素子のサセプタンス値を任意の
値に設定し、上記２つのバイアス状態を択一的に切り換
えることにより、上記信号入力端子と上記信号出力端子
間の信号の位相差を任意に変化させることができる。
［実施例］ 第１の実施例 第１図は本発明の第１の実施例であるマイクロ波モノ
リシック集積回路で構成される移相器の回路図である。
第１図において、上述の図面と同一のものについては同
一の符号を付している。
リシック集積回路で構成される移相器の回路図である。
第１図において、上述の図面と同一のものについては同
一の符号を付している。
この移相器は、ドレイン接地の電界効果トランジスタ
（以下、電界効果トランジスタをFETという。）とソー
ス接地のFETにおける信号出力位相が180度異なることに
着目し、FETのゲート電極以外の２個の電極に加えるバ
イアス電圧を変化することにより、入出力の位相差を変
化させることを特徴とし、従来例のような線路用ストリ
ップ導体16,17を必要としない。
（以下、電界効果トランジスタをFETという。）とソー
ス接地のFETにおける信号出力位相が180度異なることに
着目し、FETのゲート電極以外の２個の電極に加えるバ
イアス電圧を変化することにより、入出力の位相差を変
化させることを特徴とし、従来例のような線路用ストリ
ップ導体16,17を必要としない。
第１図において、Q0はショットキーゲート型電界効果
トランジスタ（以下、MESFETという。）であり、MESFET
Q0は第１の電極であるゲート電極26と、それぞれソー
ス電極又はドレイン電極となる第２と第３の電極27,28
を備えている。ゲート電極26は直流阻止用コンデンサ20
を介して入力端子10に接続されるとともに、チョークコ
イル23を介して電圧Vgを印加するためのバイアス端子29
に接続される。また、ゲート電極26は、コンデンサ又は
コイル、もしくはコンデンサ及びコイルの組み合わせ回
路にてなるインピーダンスjYのサセプタンス素子50を介
して第２の電極27に接続される。MESFET Q0の第２の電
極27はチョークコイル24を介してバイアス電圧V1を印加
するためのバイアス端子30に接続されるとともに、直流
阻止用コンデンサ21を介して出力端子11に接続される。
トランジスタ（以下、MESFETという。）であり、MESFET
Q0は第１の電極であるゲート電極26と、それぞれソー
ス電極又はドレイン電極となる第２と第３の電極27,28
を備えている。ゲート電極26は直流阻止用コンデンサ20
を介して入力端子10に接続されるとともに、チョークコ
イル23を介して電圧Vgを印加するためのバイアス端子29
に接続される。また、ゲート電極26は、コンデンサ又は
コイル、もしくはコンデンサ及びコイルの組み合わせ回
路にてなるインピーダンスjYのサセプタンス素子50を介
して第２の電極27に接続される。MESFET Q0の第２の電
極27はチョークコイル24を介してバイアス電圧V1を印加
するためのバイアス端子30に接続されるとともに、直流
阻止用コンデンサ21を介して出力端子11に接続される。
さらに、MESFET Q0の第３の電極28は直流阻止用コン
デンサ22を介してアースに接続されるとともに、チョー
クコイル25を介してバイアス電圧V2を印加するためのバ
イアス端子31に接続される。ここで、コンデンサ20ない
し22は金属−絶縁体−金属コンデンサ（以下、MIMコン
デンサという。）で構成され、また、チョークコイル23
ないし25は公知のリボン状インダクタンスで構成され
る。
デンサ22を介してアースに接続されるとともに、チョー
クコイル25を介してバイアス電圧V2を印加するためのバ
イアス端子31に接続される。ここで、コンデンサ20ない
し22は金属−絶縁体−金属コンデンサ（以下、MIMコン
デンサという。）で構成され、また、チョークコイル23
ないし25は公知のリボン状インダクタンスで構成され
る。
バイアス端子29は可変電圧源61に接続される。バイア
ス端子30はスイッチ60aのａ側を介して可変電圧源62に
接続されるとともに、スイッチ60aのｂ側を介して可変
電圧源63に接続される。バイアス端子31はスイッチ60b
のａ側を介して可変電圧源64に接続されるとともに、ス
イッチ60bのｂ側を介して可変電圧源65に接続される。
ここで、可変電圧源61ないし65はそれぞれ可変抵抗VRの
抵抗値を変化させることによって、各出力電圧を変化さ
せることができる。
ス端子30はスイッチ60aのａ側を介して可変電圧源62に
接続されるとともに、スイッチ60aのｂ側を介して可変
電圧源63に接続される。バイアス端子31はスイッチ60b
のａ側を介して可変電圧源64に接続されるとともに、ス
イッチ60bのｂ側を介して可変電圧源65に接続される。
ここで、可変電圧源61ないし65はそれぞれ可変抵抗VRの
抵抗値を変化させることによって、各出力電圧を変化さ
せることができる。
スイッチ60a,60bは連動して切り換えられ、スイッチ6
0a,60bがａ側に切り換えられたとき、各バイアス電圧の
関係が次式となるように設定される。以下、このバイア
ス設定を第１のバイアス設定という。
0a,60bがａ側に切り換えられたとき、各バイアス電圧の
関係が次式となるように設定される。以下、このバイア
ス設定を第１のバイアス設定という。
V1＞V2＞Vg また、スイッチ60a,60bがｂ側に切り換えられたとき、
各バイアス電圧の関係が次式となるように設定される。
以下、このバイアス設定を第２のバイアス設定という。
各バイアス電圧の関係が次式となるように設定される。
以下、このバイアス設定を第２のバイアス設定という。
V2＞V1＞Vg MESFET Q0のドレイン電極又はソース電極となる第２
と第３の電極27,28は互いに略同一形状であって、ゲー
ト電極26に対して対称に形成されるため、スイッチ60a,
60bをａ側及びｂ側に切り換えることによって、第２と
第３の電極27,28はそれぞれドレイン電極又はソース電
極となる。すなわち、第１のバイアス設定の場合おい
て、第２の電極27がドレイン電極として、第３の電極28
がソース電極として動作し、MESFET Q0はソース接地の
MESFETとして動作する。また、第２のバイアス設定の場
合おいて、第３の電極28がドレイン電極として、第２の
電極27がソース電極として動作し、MESFET Q0はドレイ
ン接地のMESFETとして動作する。
と第３の電極27,28は互いに略同一形状であって、ゲー
ト電極26に対して対称に形成されるため、スイッチ60a,
60bをａ側及びｂ側に切り換えることによって、第２と
第３の電極27,28はそれぞれドレイン電極又はソース電
極となる。すなわち、第１のバイアス設定の場合おい
て、第２の電極27がドレイン電極として、第３の電極28
がソース電極として動作し、MESFET Q0はソース接地の
MESFETとして動作する。また、第２のバイアス設定の場
合おいて、第３の電極28がドレイン電極として、第２の
電極27がソース電極として動作し、MESFET Q0はドレイ
ン接地のMESFETとして動作する。
以上のように構成されたソース接地又はドレイン接地
のMESFET回路２において、入力端子10に入力されたマイ
クロ波信号は、コンデンサ20を介してMESFET Q0に入力
され、増幅及びインピーダンス変換の処理がなされた
後、コンデンサ21を介して、出力端子11に出力される。
のMESFET回路２において、入力端子10に入力されたマイ
クロ波信号は、コンデンサ20を介してMESFET Q0に入力
され、増幅及びインピーダンス変換の処理がなされた
後、コンデンサ21を介して、出力端子11に出力される。
このMESFET回路２について、MESFET Q0が相互コンダ
クタンスのみで記述可能な理想電界効果トランジスタ
（以下、電界効果トランジスタをFETという。）である
という条件のもとで、（１）サセプタンス素子50が接続
されないとき（Ｙ＝０）及び（２）サセプタンス素子50
が接続されるとき（Ｙ≠０）の２つの場合に分けて、以
下解析を行う。ここで、ソース接地のMESFETQ0の相互コ
ンダクタンスをgmsとし、ドレイン接地のMESFET Q0の
相互コンダクタンスをgmdとする。
クタンスのみで記述可能な理想電界効果トランジスタ
（以下、電界効果トランジスタをFETという。）である
という条件のもとで、（１）サセプタンス素子50が接続
されないとき（Ｙ＝０）及び（２）サセプタンス素子50
が接続されるとき（Ｙ≠０）の２つの場合に分けて、以
下解析を行う。ここで、ソース接地のMESFETQ0の相互コ
ンダクタンスをgmsとし、ドレイン接地のMESFET Q0の
相互コンダクタンスをgmdとする。
（１）サセプタンス素子50が接続されないとき（Ｙ＝
０） 第１図のMESFET回路２のＳパラメータは次式のように
なる。
０） 第１図のMESFET回路２のＳパラメータは次式のように
なる。
（ａ）第１のバイアス設定のとき（V1＞V2＞Vg） S11s＝１ ……（１） S12s＝０ ……（２） S21s＝−2gms・Z0 ……（３） S22s＝１ ……（４） （ｂ）第２のバイアス設定のとき（V2＞V1＞Vg） S11d＝１ ……（５） S12d＝０ ……（６） S21d＝2gms・Z0/（１＋gmd・Z0） ……（７） S22d＝（１−gmd・Z0）／（１＋gmd・Z0） ……（８） ここで、Z0は入力端子10及び出力端子11に接続される
マイクロ波線路の特性インピーダンスであり、Ｓパラメ
ータの添字のｓ及びｄはそれぞれソース接地、ドレイン
接地を表わす。
マイクロ波線路の特性インピーダンスであり、Ｓパラメ
ータの添字のｓ及びｄはそれぞれソース接地、ドレイン
接地を表わす。
上記（２）式及び（６）式より、このMESFET回路２の
逆方向伝達係数S12s及びS12dがゼロとなっており、入出
力端子10,11間の電気的分離を行うことができる。ま
た、MESFET Q0のバイアス電圧V1,V2,Vgを変化させ、該
相互コンダクタンスgms,gmdを変化させることにより、
相互コンダクタンスgms,gmd間の関係を次式となるよう
に設定すると、 gms＝gmd/（１＋gmd・Z0） ……（９） 上記（３）式及び（７）式より、 S21s＝−S21d ……（10） となる。
逆方向伝達係数S12s及びS12dがゼロとなっており、入出
力端子10,11間の電気的分離を行うことができる。ま
た、MESFET Q0のバイアス電圧V1,V2,Vgを変化させ、該
相互コンダクタンスgms,gmdを変化させることにより、
相互コンダクタンスgms,gmd間の関係を次式となるよう
に設定すると、 gms＝gmd/（１＋gmd・Z0） ……（９） 上記（３）式及び（７）式より、 S21s＝−S21d ……（10） となる。
ところで、例えば信号入力端子10に入力される信号電
圧V10が次式で表わされるとすれば、 V10＝Vsin（ωｔ＋θ） MESFET Q0がソース接地及びドレイン接地の場合に、そ
れぞれ信号出力端子11に出力される信号電圧V11s,V11d
は次式の一般式で表わされる。ここで、a1,a2は増幅定
数である。
圧V10が次式で表わされるとすれば、 V10＝Vsin（ωｔ＋θ） MESFET Q0がソース接地及びドレイン接地の場合に、そ
れぞれ信号出力端子11に出力される信号電圧V11s,V11d
は次式の一般式で表わされる。ここで、a1,a2は増幅定
数である。
V11s＝a1Vsin（ωｔ＋θ＋ψ１） V11d＝a2Vsin（ωｔ＋θ＋ψ２） 従って、スイッチ60a,60bを切り換えるときの信号電
圧V11s,V11dの位相差Δθは、次式で表わされる。
圧V11s,V11dの位相差Δθは、次式で表わされる。
Δθ＝ψ１−ψ２ 一方、上述のように（10）式に示すように、第１と第
２のバイアス設定において順方向伝達係数S21s,S21dの
絶対値が等しく、符号が逆になっている。従って、上記
２つのバイアス設定をスイッチ60a,60bを用いて切り換
えることにより、上記回路２を上記Δθ＝180度の移相
器として動作させることができる。また、特にgmdZ0＝
１の場合、S21d＝−S21s＝１となり、増幅度１の回路を
構成できる。
２のバイアス設定において順方向伝達係数S21s,S21dの
絶対値が等しく、符号が逆になっている。従って、上記
２つのバイアス設定をスイッチ60a,60bを用いて切り換
えることにより、上記回路２を上記Δθ＝180度の移相
器として動作させることができる。また、特にgmdZ0＝
１の場合、S21d＝−S21s＝１となり、増幅度１の回路を
構成できる。
（２）サセプタンス素子50が接続されるとき（Ｙ≠０） 第１図のMESFET回路２のＳパラメータの順方向伝達係
数S21dとS21sは次式のようになる。
数S21dとS21sは次式のようになる。
ここで、（９）式の条件を用い、かつ簡単化のため、
gmd Z0＝１とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、MESFET回路２の入
出力端子10,11間で任意の信号の位相差Δθを設定する
ことができる。
gmd Z0＝１とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、MESFET回路２の入
出力端子10,11間で任意の信号の位相差Δθを設定する
ことができる。
ここで、MESFET Q0に寄生容量が存在する場合、該回
路２の入出力移相特性の高周波帯域において劣化が生じ
る。これを防止するためには、サセプタンス素子50をイ
ンダクタンスで構成することにより、上記劣化を補正す
ることができる。また、サセプタンス素子50が接続され
るときのS21dとS21sの絶対値の差は、サセプタンスＹが
＋∞又は−∞のときの約2dBであり、また、一般にサセ
プタンスＹはゼロ近傍の値をとり、このとき、 |S21d|≒|S21s| である。
路２の入出力移相特性の高周波帯域において劣化が生じ
る。これを防止するためには、サセプタンス素子50をイ
ンダクタンスで構成することにより、上記劣化を補正す
ることができる。また、サセプタンス素子50が接続され
るときのS21dとS21sの絶対値の差は、サセプタンスＹが
＋∞又は−∞のときの約2dBであり、また、一般にサセ
プタンスＹはゼロ近傍の値をとり、このとき、 |S21d|≒|S21s| である。
以上説明したように、第１図のMESFET回路２におい
て、サセプタンス素子50のサセプタンスＹの適当な値を
選び、２つのバイアス設定をスイッチ60a,60bを用いて
切り換えることにより、信号の任意の位相差Δθを有す
る移相器を実現できる。また、サセプタンス素子50を付
加しない場合には、入出力間の電気的分離を行うことが
できる。
て、サセプタンス素子50のサセプタンスＹの適当な値を
選び、２つのバイアス設定をスイッチ60a,60bを用いて
切り換えることにより、信号の任意の位相差Δθを有す
る移相器を実現できる。また、サセプタンス素子50を付
加しない場合には、入出力間の電気的分離を行うことが
できる。
第２の実施例 第２図は本発明の第２の実施例であるマイクロ派モノ
リシック集積回路で構成される移相器の回路図であり、
第２図において上述の図面と同一のものについては同一
の符号を付している。
リシック集積回路で構成される移相器の回路図であり、
第２図において上述の図面と同一のものについては同一
の符号を付している。
この移相器が第１図の第１の実施例と異なるのは、ME
SFET回路２の前段側、すなわち、入力端子10とコンデン
サ20間にゲート接地のMESFET Q1を有するMESFET回路３
を挿入したことである。以下、上記相違点について詳細
に説明する。
SFET回路２の前段側、すなわち、入力端子10とコンデン
サ20間にゲート接地のMESFET Q1を有するMESFET回路３
を挿入したことである。以下、上記相違点について詳細
に説明する。
第２図において、MESFET Q1のソース電極は入力端子
10に接続され、該ゲート電極はアースに接続される。ま
た、MESFET Q1のドレイン電極は回路２のコンデンサ20
の一端に接続されるとともに、抵抗値R1の利得調整用抵
抗35を介してアースに接続される。この抵抗35とMESFET
Q1によって、入力端子10に接続されるマイクロ波線路
と上記回路２間のインピーダンス整合用MESFET回路３を
構成している。
10に接続され、該ゲート電極はアースに接続される。ま
た、MESFET Q1のドレイン電極は回路２のコンデンサ20
の一端に接続されるとともに、抵抗値R1の利得調整用抵
抗35を介してアースに接続される。この抵抗35とMESFET
Q1によって、入力端子10に接続されるマイクロ波線路
と上記回路２間のインピーダンス整合用MESFET回路３を
構成している。
バイアス端子29は上述と同様に可変電圧源61に接続さ
れ、バイアス端子30及び31は上述と同様にスイッチ60a,
60bを介して可変電圧源26ないし65に接続される。
れ、バイアス端子30及び31は上述と同様にスイッチ60a,
60bを介して可変電圧源26ないし65に接続される。
以上のように構成された移相器において、入力端子10
に入力されたマイクロ波信号はゲート接地のMESFET Q1
に入力され、増幅及びインピーダンス変換の処理がなさ
れた後、コンデンサ20を介してMESFET Q0に出力され
る。MESFET Q0に入力されたマイクロ波信号は、増幅及
びインピーダンス変換の処理がなされた後、コンデンサ
21を介して出力端子11に出力される。この移相器につい
て、上述と同様に、MESFET Q0及びQ1が理想FETである
という条件のもとで、解析を行う。ここで、ゲート接地
のMESFET Q1の相互コンダクタンスをgmgとする。
に入力されたマイクロ波信号はゲート接地のMESFET Q1
に入力され、増幅及びインピーダンス変換の処理がなさ
れた後、コンデンサ20を介してMESFET Q0に出力され
る。MESFET Q0に入力されたマイクロ波信号は、増幅及
びインピーダンス変換の処理がなされた後、コンデンサ
21を介して出力端子11に出力される。この移相器につい
て、上述と同様に、MESFET Q0及びQ1が理想FETである
という条件のもとで、解析を行う。ここで、ゲート接地
のMESFET Q1の相互コンダクタンスをgmgとする。
（１）サセプタンス素子50が接続されないとき（Ｙ＝
０） （ａ）第１のバイアス設定のとき（V1＞V2＞Vg） S11s＝（１−gmgZ0）／（１＋gmgZ0） ……（14） S12s＝０ ……（15） S22s＝１ ……（17） （ｂ）第２のバイアス設定のとき（V2＞V1＞Vg） S11d＝（１−gmgZ0）／（１＋gmgZ0） ……（18） S12d＝０ ……（19） S22d＝（１−gmgZ0）／（１＋gmgZ0） ……（21） 上記（15）式及び（19）式より、第１図の第１の実施
例と同様に、逆方向伝達係数S12s及びS12dがゼロである
ので、入出力端子10,11間の電気的分離を行うことがで
きる。また、 gmgZ0＝１ ……（22） とすれば、入力端反射係数S11s及びS11dがゼロとなり、
入力端子10においてインピーダンス整合がとれる。さら
に、第１図の第１の実施例の場合と同様に、 gms＝gmd/（１＋gmdZ0） ……（23） とすれば、 S21s＝−S21d ……（24） となり、第１と第２のバイアス設定において順方向伝達
係数S21sとS21dの絶対値が等しく、符号が逆になってお
り、２つのバイアス設定をスイッチ60a,60bを用いて切
り換えることにより、第２図の移相器を信号の位相差Δ
θ＝180度の移相器として動作させることができる。
０） （ａ）第１のバイアス設定のとき（V1＞V2＞Vg） S11s＝（１−gmgZ0）／（１＋gmgZ0） ……（14） S12s＝０ ……（15） S22s＝１ ……（17） （ｂ）第２のバイアス設定のとき（V2＞V1＞Vg） S11d＝（１−gmgZ0）／（１＋gmgZ0） ……（18） S12d＝０ ……（19） S22d＝（１−gmgZ0）／（１＋gmgZ0） ……（21） 上記（15）式及び（19）式より、第１図の第１の実施
例と同様に、逆方向伝達係数S12s及びS12dがゼロである
ので、入出力端子10,11間の電気的分離を行うことがで
きる。また、 gmgZ0＝１ ……（22） とすれば、入力端反射係数S11s及びS11dがゼロとなり、
入力端子10においてインピーダンス整合がとれる。さら
に、第１図の第１の実施例の場合と同様に、 gms＝gmd/（１＋gmdZ0） ……（23） とすれば、 S21s＝−S21d ……（24） となり、第１と第２のバイアス設定において順方向伝達
係数S21sとS21dの絶対値が等しく、符号が逆になってお
り、２つのバイアス設定をスイッチ60a,60bを用いて切
り換えることにより、第２図の移相器を信号の位相差Δ
θ＝180度の移相器として動作させることができる。
（２）サセプタンス素子50が接続されるとき（Ｙ≠０） 第２図の移相器のＳパラメータの順方向伝達係数S
21d,S21sを求め、（23）式の条件を用い、かつ簡単化の
ため、gmdZ0＝１及びR1＝2Z0とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、移相器の入出力端
子10,11間で任意の信号の位相差Δθを設定することが
できる。
21d,S21sを求め、（23）式の条件を用い、かつ簡単化の
ため、gmdZ0＝１及びR1＝2Z0とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、移相器の入出力端
子10,11間で任意の信号の位相差Δθを設定することが
できる。
以上説明したように、２個のMESFET回路３と２が縦続
接続された第２図の回路の移相器を、入力側のインピー
ダンス整合及び入出力間の電気的分離を行うことができ
る移相器として実現できる。
接続された第２図の回路の移相器を、入力側のインピー
ダンス整合及び入出力間の電気的分離を行うことができ
る移相器として実現できる。
第３の実施例 第３図は本発明の第３の実施例であるマイクロ波モノ
リシック集積回路で構成される移相器の回路図であり、
第３図において上述の図面と同一のものについては同一
の符号を付している。
リシック集積回路で構成される移相器の回路図であり、
第３図において上述の図面と同一のものについては同一
の符号を付している。
この移相器が第１図の第１の実施例と異なるのは、ME
SFET2の後段側、すなわち、コンデンサ21と出力端子11
との間にドレイン接地のMESFET Q2を有するMESFET回路
４を挿入したことである。以下、上記相違点について詳
細に説明する。
SFET2の後段側、すなわち、コンデンサ21と出力端子11
との間にドレイン接地のMESFET Q2を有するMESFET回路
４を挿入したことである。以下、上記相違点について詳
細に説明する。
MESFET Q2のゲート電極はコンデンサ21の一端に接続
されるとともに、抵抗値R2の利得調整用抵抗37を介して
アースに接続される。また、MESFET Q2のドレイン電極
はアースに接続され、該ソース電極は出力端子11に接続
される。この抵抗37とMESFET Q2によって出力端子11に
接続されるマイクロ波線路と上記回路２間のインピーダ
ンス整合用MESFET回路４を構成することができる。
されるとともに、抵抗値R2の利得調整用抵抗37を介して
アースに接続される。また、MESFET Q2のドレイン電極
はアースに接続され、該ソース電極は出力端子11に接続
される。この抵抗37とMESFET Q2によって出力端子11に
接続されるマイクロ波線路と上記回路２間のインピーダ
ンス整合用MESFET回路４を構成することができる。
バイアス端子29は上述と同様に可変電圧源61に接続さ
れ、バイアス端子30及び31は上述と同様にスイッチ60a,
60bを介して可変電圧源62ないし65に接続される。
れ、バイアス端子30及び31は上述と同様にスイッチ60a,
60bを介して可変電圧源62ないし65に接続される。
以上のように構成された移相器において、入力端子10
に入力されたマイクロ波信号はコンデンサ20を介してゲ
ート接地のMESFET Q1に入力され、増幅及びインピーダ
ンス変換の処理がなされた後、コンデンサ21を介してME
SFET Q2に出力される。MESFET Q2に入力されたマイク
ロ波信号は、増幅及びインピーダンス変換の処理がなさ
れた後、出力端子11に出力される。
に入力されたマイクロ波信号はコンデンサ20を介してゲ
ート接地のMESFET Q1に入力され、増幅及びインピーダ
ンス変換の処理がなされた後、コンデンサ21を介してME
SFET Q2に出力される。MESFET Q2に入力されたマイク
ロ波信号は、増幅及びインピーダンス変換の処理がなさ
れた後、出力端子11に出力される。
この移相器について、上述と同様に、MESFET Q0及び
Q2が理想FETであるという条件のもとで、解析を行う。
ここで、ドレイン接地のMESFET Q2の相互コンダクタン
スをgmddとする。
Q2が理想FETであるという条件のもとで、解析を行う。
ここで、ドレイン接地のMESFET Q2の相互コンダクタン
スをgmddとする。
（１）サセプタンス素子50が接続されないとき（Ｙ＝
０） （ａ）第１のバイアス設定のとき（V1＞V2＞Vg） S11s＝１ ……（26） S12s＝０ ……（27） S22s＝（１−gmddZ0）／（１＋gmddZ0） ……（29） （ｂ）第２のバイアス設定のとき（V1＞V2＞Vg） S11d＝１ ……（30） S12d＝０ ……（31） S22d＝（１−gmddZ0）／（１＋gmddZ0） ……（33） 上記（27）式及び（31）式より、第１図の第１の実施
例と同様に、逆方向伝達係数S12s及びS12dがゼロである
ので、入出力端子10,11間の電気的分離を行うことがで
きる。
０） （ａ）第１のバイアス設定のとき（V1＞V2＞Vg） S11s＝１ ……（26） S12s＝０ ……（27） S22s＝（１−gmddZ0）／（１＋gmddZ0） ……（29） （ｂ）第２のバイアス設定のとき（V1＞V2＞Vg） S11d＝１ ……（30） S12d＝０ ……（31） S22d＝（１−gmddZ0）／（１＋gmddZ0） ……（33） 上記（27）式及び（31）式より、第１図の第１の実施
例と同様に、逆方向伝達係数S12s及びS12dがゼロである
ので、入出力端子10,11間の電気的分離を行うことがで
きる。
また、 gmddZ0＝１ ……（34） とすれば、出力端反射係数S22s及びS22dがゼロとなり、
出力端子11でのインピーダンス整合がとれる。さらに、 gms＝gmd/（１＋gmdR2） ……（35） とすれば、 S21s＝−S21d ……（36） となり、第１と第２のバイアス設定において順方向伝達
係数S21sとS21dの絶対値が等しく、符号が逆になってお
り、２つのバイアス設定をスイッチ60a,60bを用いて切
り換えることにより、第３図の回路の移相器を信号の移
相差Δθ＝180度の移相器として動作させることができ
る。
出力端子11でのインピーダンス整合がとれる。さらに、 gms＝gmd/（１＋gmdR2） ……（35） とすれば、 S21s＝−S21d ……（36） となり、第１と第２のバイアス設定において順方向伝達
係数S21sとS21dの絶対値が等しく、符号が逆になってお
り、２つのバイアス設定をスイッチ60a,60bを用いて切
り換えることにより、第３図の回路の移相器を信号の移
相差Δθ＝180度の移相器として動作させることができ
る。
（２）サセプタンス素子50が接続されるとき（Ｙ≠０） 第３図の移相器のＳパラメータの順方向伝達係数S
21d,S21sを求め、（35）式の条件を用い、かつ簡単化の
ため、gmdR2＝１及びR2＝2Z0とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、移相器の入出力端
子10,11間で信号の任意の位相差Δθを設定することが
できる。
21d,S21sを求め、（35）式の条件を用い、かつ簡単化の
ため、gmdR2＝１及びR2＝2Z0とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、移相器の入出力端
子10,11間で信号の任意の位相差Δθを設定することが
できる。
以上説明したように、MESFET回路２と４が縦続接続さ
れた第３図の移相器において、出力側のインピーダンス
整合及び入出力間の電気的分離を行うことができる移相
器を実現できる。
れた第３図の移相器において、出力側のインピーダンス
整合及び入出力間の電気的分離を行うことができる移相
器を実現できる。
第４図の実施例 第４図は本発明の第４の実施例であるマイクロ波モノ
リシック集積回路で構成される移相器の回路図であり、
第４図において上述の図面と同一のものについては同一
の符号を付している。
リシック集積回路で構成される移相器の回路図であり、
第４図において上述の図面と同一のものについては同一
の符号を付している。
この移相器が第１図の第１の実施例と異なるのは、ME
SFET2の前段側、すなわち、入力端子10とコンデンサ20
との間に第２のゲート接地のMESFET Q1を有するMESFET
回路３を挿入するとともに、MESFET回路２の後段側、す
なわち、出力端子11とコンデンサ21間に第３図のドレイ
ン接地のMESFET Q2を有するMESFET回路４を挿入したこ
とである。
SFET2の前段側、すなわち、入力端子10とコンデンサ20
との間に第２のゲート接地のMESFET Q1を有するMESFET
回路３を挿入するとともに、MESFET回路２の後段側、す
なわち、出力端子11とコンデンサ21間に第３図のドレイ
ン接地のMESFET Q2を有するMESFET回路４を挿入したこ
とである。
バイアス端子29は上述と同様に可変電圧源61に接続さ
れ、バイアス端子30及び31は上述と同様にスイッチ60a,
60bを介して可変電圧源26ないし65に接続される。
れ、バイアス端子30及び31は上述と同様にスイッチ60a,
60bを介して可変電圧源26ないし65に接続される。
以上のように構成された移相器において、入力端子10
に入力されたマイクロ波信号はゲート接地のMESFET Q1
に入力され、増幅及びインピーダンス変換の処理がなさ
れた後、コンデンサ20を介してMESFET Q0に出力され
る。MESFET Q0に入力されたマイクロ波信号は、増幅及
びインピーダンス変換の処理がなされた後、コンデンサ
21を介してMESFET Q2に出力される。さらに、MESFET
Q2に入力されたマイクロ波信号は増幅及びインピーダン
ス変換の処理がなされた後、出力端子11に出力される。
この移相器について、上述と同様に、MESFET Q0,Q1及
びQ2が理想FETであるという条件のもとで、以下解析を
行う。
に入力されたマイクロ波信号はゲート接地のMESFET Q1
に入力され、増幅及びインピーダンス変換の処理がなさ
れた後、コンデンサ20を介してMESFET Q0に出力され
る。MESFET Q0に入力されたマイクロ波信号は、増幅及
びインピーダンス変換の処理がなされた後、コンデンサ
21を介してMESFET Q2に出力される。さらに、MESFET
Q2に入力されたマイクロ波信号は増幅及びインピーダン
ス変換の処理がなされた後、出力端子11に出力される。
この移相器について、上述と同様に、MESFET Q0,Q1及
びQ2が理想FETであるという条件のもとで、以下解析を
行う。
（１）サセプタンス素子50が接続されないとき（Ｙ＝
０） （ａ）第１のバイアス設定のとき、（V1＞V2＞Vg） S11s＝（１−gmgZ0）／（１＋gmgZ0） ……（38） S12s＝０ ……（39） S22s＝（１−gmddZ0）／（１＋gmddZ0） ……（41） （ｂ）第２のバイアス設定のとき（V2＞V1＞Vg） S11d＝（１−gmgZ0）／（１＋gmgZ0） ……（42） S12d＝０ ……（43） S22d＝（１−gmddZ0）／（１＋gmddZ0） ……（45） 上記（39）式及び（43）式より、第１図の第１の実施
例と同様に逆方向伝達係数S12s及びS12dがゼロであるの
で、入出力端子10,11間の電気的分離を行うことができ
る。また、 gmgZ0＝gmddZ0＝１ ……（46） とすれば、入力端反射係数S11s,S11d及び出力端反射係
数S22s,S22dがそれぞれゼロとなり、入出力端子10,11で
それぞれインピーダンス整合がとれる。さらに、第３図
の第３の実施例の場合と同様に、 gms＝gmd/（１＋gmdR2） ……（47） とすれば、 S21s＝−S21d ……（48） となる。第１と第２のバイアス設定において順方向伝達
係数S21sとS21dの絶対値が等しく、符号が逆になってお
り、２つのバイアス設定をスイッチ60a,60bを用いて切
り換えることにより、第４図の回路の移相器を信号の位
相差Δθ＝180度の移相器として動作させることができ
る。
０） （ａ）第１のバイアス設定のとき、（V1＞V2＞Vg） S11s＝（１−gmgZ0）／（１＋gmgZ0） ……（38） S12s＝０ ……（39） S22s＝（１−gmddZ0）／（１＋gmddZ0） ……（41） （ｂ）第２のバイアス設定のとき（V2＞V1＞Vg） S11d＝（１−gmgZ0）／（１＋gmgZ0） ……（42） S12d＝０ ……（43） S22d＝（１−gmddZ0）／（１＋gmddZ0） ……（45） 上記（39）式及び（43）式より、第１図の第１の実施
例と同様に逆方向伝達係数S12s及びS12dがゼロであるの
で、入出力端子10,11間の電気的分離を行うことができ
る。また、 gmgZ0＝gmddZ0＝１ ……（46） とすれば、入力端反射係数S11s,S11d及び出力端反射係
数S22s,S22dがそれぞれゼロとなり、入出力端子10,11で
それぞれインピーダンス整合がとれる。さらに、第３図
の第３の実施例の場合と同様に、 gms＝gmd/（１＋gmdR2） ……（47） とすれば、 S21s＝−S21d ……（48） となる。第１と第２のバイアス設定において順方向伝達
係数S21sとS21dの絶対値が等しく、符号が逆になってお
り、２つのバイアス設定をスイッチ60a,60bを用いて切
り換えることにより、第４図の回路の移相器を信号の位
相差Δθ＝180度の移相器として動作させることができ
る。
（２）サセプタンス素子50が接続されるとき（Ｙ≠０） 第４図の移相器のＳパラメータの順方向伝達係数S
21d,S21sを求め、（47）式の条件を用い、かつ簡単化の
ため、gmdR2＝１及びR2＝2Z0とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、移相切の入出力端
子10,11間で信号の任意の位相差Δθを設定することが
できる。
21d,S21sを求め、（47）式の条件を用い、かつ簡単化の
ため、gmdR2＝１及びR2＝2Z0とすると、 となり、サセプタンス素子50のサセプタンスＹを＋∞か
ら−∞まで変化させることにより、順方向伝達係数S21s
とS21d間を任意の位相関係に設定することができる。従
って、MESFET Q0の２つのバイアス設定をスイッチ60a,
60bを用いて切り換えることにより、移相切の入出力端
子10,11間で信号の任意の位相差Δθを設定することが
できる。
以上説明したように、MESFET回路3,2,4が縦続接続さ
れた第４図の移相器において、入力側及び出力側のイン
ピーダンス整合及び入出力間の電気的分離を行うことが
できる移相器を実現できる。
れた第４図の移相器において、入力側及び出力側のイン
ピーダンス整合及び入出力間の電気的分離を行うことが
できる移相器を実現できる。
実験例 本発明者の実験によれば、サセプタンス素子50を接続
しない場合の第２図の第２の実施例の回路において、信
号周波数を1GHzから26GHzまでの範囲で変化させ、上記
２つのバイアス設定を切り換えることによる入出力端子
10,11間の位相差は、第１表のようになった。従って、
本実験で用いた移相器の回路を1GHzの周波数で用いるこ
とにより、180度の移相器として用いることができる。
しない場合の第２図の第２の実施例の回路において、信
号周波数を1GHzから26GHzまでの範囲で変化させ、上記
２つのバイアス設定を切り換えることによる入出力端子
10,11間の位相差は、第１表のようになった。従って、
本実験で用いた移相器の回路を1GHzの周波数で用いるこ
とにより、180度の移相器として用いることができる。
他の実施例 以上の実施例において、MESFET Q0,Q1,Q2を用いてい
るが、これに限らず、他の種類のFETを用いてもよい。
また、以上の実施例において、マイクロ波帯の移相器に
ついて述べているが、これに限らず、他の周波数帯の移
相器を同様に実現できる。さらに、以上の実施例におい
て可変電圧源61ないし65を用いているが、これに限ら
ず、電池を用いてもよい。
るが、これに限らず、他の種類のFETを用いてもよい。
また、以上の実施例において、マイクロ波帯の移相器に
ついて述べているが、これに限らず、他の周波数帯の移
相器を同様に実現できる。さらに、以上の実施例におい
て可変電圧源61ないし65を用いているが、これに限ら
ず、電池を用いてもよい。
以上説明したように、線路長差を用いない移相器を簡
単な回路構成で実現でき、これによって、従来例に比べ
て、大幅な小型化が可能となる。さらに、第４図に示す
ように、MESFET回路２の入力側及び出力側にゲート接地
及びドレイン接地のMESFET回路３及び４を挿入し、かつ
サセプタンス素子50が接続されていないとき、入出力イ
ンピーダンス整合がとれかつ入出力間の電気的分離が良
好な移相器を実現できる。
単な回路構成で実現でき、これによって、従来例に比べ
て、大幅な小型化が可能となる。さらに、第４図に示す
ように、MESFET回路２の入力側及び出力側にゲート接地
及びドレイン接地のMESFET回路３及び４を挿入し、かつ
サセプタンス素子50が接続されていないとき、入出力イ
ンピーダンス整合がとれかつ入出力間の電気的分離が良
好な移相器を実現できる。
［発明の効果］ 以上詳述したように本発明によれば、ゲート電極であ
る第１の電極が信号入力端子に接続され、第２の電極が
交流的にアースに接地され、第３の電極が信号出力端子
に接続される電界効果トランジスタを備え、上記第３の
電極のバイアス電圧が上記第２の電極のバイアス電圧よ
りも高くかつ上記第２の電極のバイアス電圧が上記ゲー
ト電極のバイアス電圧よりも高い第１のバイアス状態
と、上記第２の電極のバイアス電圧が上記第３の電極の
バイアス電圧よりも高くかつ上記第３の電極のバイアス
電圧が上記ゲート電極のバイアス電圧よりも高い第２の
バイアス状態を択一的に切り換えることにより、上記電
界効果トランジスタをソース接地及びドレイン接地の電
界効果トランジスタとして動作させることができるの
で、上記２つのバイアス状態を択一的に切り換えること
により、上記信号入力端子と上記信号出力端子間の信号
の位相差を０度から180度に変化させることができる移
相器を実現することができる。また、上記電界効果トラ
ンジスタの各電極間の電気的分離作用により、入出力間
の電気的分離が良好な移相器をじつげんできる。さら
に、上述のように、線路長差を用いない移送器を簡単な
回路構成で実現できるので、従来例に比較して小型化す
ることができるという利点を有する。
る第１の電極が信号入力端子に接続され、第２の電極が
交流的にアースに接地され、第３の電極が信号出力端子
に接続される電界効果トランジスタを備え、上記第３の
電極のバイアス電圧が上記第２の電極のバイアス電圧よ
りも高くかつ上記第２の電極のバイアス電圧が上記ゲー
ト電極のバイアス電圧よりも高い第１のバイアス状態
と、上記第２の電極のバイアス電圧が上記第３の電極の
バイアス電圧よりも高くかつ上記第３の電極のバイアス
電圧が上記ゲート電極のバイアス電圧よりも高い第２の
バイアス状態を択一的に切り換えることにより、上記電
界効果トランジスタをソース接地及びドレイン接地の電
界効果トランジスタとして動作させることができるの
で、上記２つのバイアス状態を択一的に切り換えること
により、上記信号入力端子と上記信号出力端子間の信号
の位相差を０度から180度に変化させることができる移
相器を実現することができる。また、上記電界効果トラ
ンジスタの各電極間の電気的分離作用により、入出力間
の電気的分離が良好な移相器をじつげんできる。さら
に、上述のように、線路長差を用いない移送器を簡単な
回路構成で実現できるので、従来例に比較して小型化す
ることができるという利点を有する。
上記の構成に加えて、上記電界効果トランジスタのゲ
ート電極の上記第３の電極間に接続されるサセプタンス
素子を備え、上記サセプタンス素子のサセプタンス値を
任意の値に設定し、上記２つのバイアス状態を択一的に
切り換えることにより、上記信号入力端子と上記信号出
力端子間の信号の位相差を任意に変化させることができ
る移相器を実現できる。
ート電極の上記第３の電極間に接続されるサセプタンス
素子を備え、上記サセプタンス素子のサセプタンス値を
任意の値に設定し、上記２つのバイアス状態を択一的に
切り換えることにより、上記信号入力端子と上記信号出
力端子間の信号の位相差を任意に変化させることができ
る移相器を実現できる。
第１図ないし第４図は本発明の第１ないし第４の実施例
の移相器の回路図、 第５図は従来例の移相器の回路図である。 2,3,4……ショットキーゲート型電界効果トランジスタ
回路（MESFET回路）、 10……入力端子、 11……出力端子、 50……サセプタンス素子、 Q0,Q1,Q2……ショットキーゲート型電界効果トランジス
タ（MESFET）。
の移相器の回路図、 第５図は従来例の移相器の回路図である。 2,3,4……ショットキーゲート型電界効果トランジスタ
回路（MESFET回路）、 10……入力端子、 11……出力端子、 50……サセプタンス素子、 Q0,Q1,Q2……ショットキーゲート型電界効果トランジス
タ（MESFET）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 相川 正義 京都府相楽郡精華町大字乾谷小字三平谷 ５番地 株式会社エイ・ティ・アール光 電波通信研究所内
Claims (2)
- 【請求項１】ゲート電極である第１の電極が信号入力端
子に接続され、第２の電極が交流的にアースに接地さ
れ、第３の電極が信号出力端子に接続される電界効果ト
ランジスタを備え、 上記第３の電極のバイアス電圧が上記第２の電極のバイ
アス電圧よりも高くかつ上記第２の電極のバイアス電圧
が上記ゲート電極のバイアス電圧よりも高い第１のバイ
アス状態と、上記第２の電極のバイアス電圧が上記第３
の電極のバイアス電圧よりも高くかつ上記第３の電極の
バイアス電圧が上記ゲート電極のバイアス電圧よりも高
い第２のバイアス状態を択一的に切り換えることによ
り、上記信号入力端子と上記信号出力端子間の信号の位
相差を変化させることを特徴とする移相器。 - 【請求項２】ゲート電極である第１の電極が信号入力端
子に接続され、第２の電極が交流的にアースに接地さ
れ、第３の電極が信号出力端子に接続される電界効果ト
ランジスタと、 上記ゲート電極と上記第３の電極間に接続されるサセプ
タンス素子を備え、 上記第３の電極のバイアス電圧が上記第２の電極のバイ
アス電圧よりも高くかつ上記第２の電極のバイアス電圧
が上記ゲート電極のバイアス電圧よりも高い第１のバイ
アス状態と、上記第２の電極のバイアス電圧が上記第３
の電極のバイアス電圧よりも高くかつ上記第３の電極の
バイアス電圧が上記ゲート電極のバイアス電圧よりも高
い第２のバイアス状態を択一的に切り換えることによ
り、上記信号入力端子と上記信号出力端子間の信号の位
相差を変化させることを特徴とする移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169153A JP2537518B2 (ja) | 1987-07-07 | 1987-07-07 | 移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169153A JP2537518B2 (ja) | 1987-07-07 | 1987-07-07 | 移相器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6412712A JPS6412712A (en) | 1989-01-17 |
| JP2537518B2 true JP2537518B2 (ja) | 1996-09-25 |
Family
ID=15881266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62169153A Expired - Fee Related JP2537518B2 (ja) | 1987-07-07 | 1987-07-07 | 移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537518B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2672449A1 (fr) * | 1991-02-06 | 1992-08-07 | Alcatel Espace | Dephaseur variable analogique pour signaux hyperfrequence. |
| JPH06188611A (ja) * | 1992-12-22 | 1994-07-08 | A T R Koudenpa Tsushin Kenkyusho:Kk | マイクロ波信号分配回路 |
-
1987
- 1987-07-07 JP JP62169153A patent/JP2537518B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412712A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4947062A (en) | Double balanced mixing | |
| KR20010031580A (ko) | 2주파 정합 회로 | |
| US4390851A (en) | Monolithic microwave amplifier having active impedance matching | |
| KR930011384B1 (ko) | 마이크로파 집적회로 | |
| JP2537518B2 (ja) | 移相器 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH03158008A (ja) | マイクロ波周波数逓倍器 | |
| JPH0555803A (ja) | マイクロ波スイツチ | |
| JPH0246001A (ja) | インピーダンス整合回路 | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JPH0693565B2 (ja) | マイクロ波分岐回路装置 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH10200302A (ja) | 可変移相器 | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JP3357715B2 (ja) | マイクロ波移相器 | |
| JP3216687B2 (ja) | 移相器 | |
| JP3216686B2 (ja) | 移相器 | |
| JP3132949B2 (ja) | 電界効果トランジスタスイッチ装置 | |
| JP3994977B2 (ja) | 高周波スイッチ | |
| JP3204481B2 (ja) | 能動インダクタ | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0457124B2 (ja) | ||
| JP2873123B2 (ja) | マイクロ波周波数逓倍回路 | |
| JP3171915B2 (ja) | モノリシック・マイクロ波移相器 | |
| JPH09139604A (ja) | マイクロ波移相装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |