JP3929254B2 - 高周波回路及びそれを用いた通信装置 - Google Patents
高周波回路及びそれを用いた通信装置 Download PDFInfo
- Publication number
- JP3929254B2 JP3929254B2 JP2001109691A JP2001109691A JP3929254B2 JP 3929254 B2 JP3929254 B2 JP 3929254B2 JP 2001109691 A JP2001109691 A JP 2001109691A JP 2001109691 A JP2001109691 A JP 2001109691A JP 3929254 B2 JP3929254 B2 JP 3929254B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- fundamental wave
- open
- harmonic
- nonlinear element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波・ミリ波帯の高周波信号を処理する高周波回路に関するものである。特に、マイクロ波・ミリ波帯の通信装置に用いられる周波数逓倍器に関するものである。
【０００２】
【従来の技術】
マイクロ波帯、ミリ波帯の局部発振器を構成するにあたり、ＰＬＬ（Phase Locked Loop）発振器が生成する低周波信号の周波数を順次逓倍することにより、所望の周波数の信号を得る方法がある。この方法を用いた局部発振器では、２逓倍する周波数逓倍器を直列に接続することが一般的に行われている。
【０００３】
一般的な２逓倍の周波数逓倍器が「Edmar Camargo,“Design of FET Frequency Multipliers and Harmonic Oscillators”,pp.146-147,Artech House,Boston and London,1998」に示されている。この周波数逓倍器の構成を図６に示す。
【０００４】
入力端子１に入力された周波数ｆ0の信号は、整合回路３および伝送線路７ａを経て非線形素子であるＦＥＴ（Field Effect Transistor）１１のゲートに入力される。整合回路３および整合回路５はバイアス回路を兼ねており、整合回路３および整合回路５はＦＥＴ１１をピンチオフ付近にバイアスする。そうすると、ＦＥＴ１１のドレイン電流波形は歪み、半波整流波形に近いものとなる。このため、ドレイン電流は周波数ｆ0の基本波およびその基本波の高調波からなり、特に偶数次の高調波成分を多く含むことになる。
【０００５】
このＦＥＴ１１のドレインに伝送線路７ｂを介して基本波に対して電気長が９０°の先端開放スタブ６ｂの一端が接続される。先端開放スタブ６ｂの接続点では基本波に対して短絡となるので、基本波はＦＥＴ１１のドレイン端に反射され、ＦＥＴ１１の内部での非線形性が強まり、高調波成分が増強されることになる。一方、先端開放スタブ６ｂの接続点では２倍波に対して開放となるので、２倍波は通過し整合回路５を介して出力端子２に出力される。
【０００６】
ＦＥＴ１１のドレイン側に現れた２倍波の大部分はこのように整合回路５を介して出力端子２に出力されるが、ＦＥＴ１１のドレイン側に現れた２倍波の一部はＦＥＴ１１のゲート側に帰還する。この帰還した２倍波は、ＦＥＴ１１のゲート側に一端が接続された２倍波に対して電気長９０°の先端開放スタブ６ｃによって反射されてＦＥＴ１１に再入射し、ＦＥＴ１１からの２倍波の発生に寄与する。
【０００７】
【発明が解決しようとする課題】
上述した従来の周波数逓倍器は２倍波出力を大きくできるが、不要波である３倍波を抑圧するための考慮はされていない。マイクロ波・ミリ波帯の通信装置において、その通信装置が備える周波数逓倍器から不要波である３倍波が出力されると、周波数逓倍器の次段に接続される回路、例えば他の周波数逓倍器やミキサ等で更なる不要波が生成され、その不要波が所望波信号と混合されるために所望波信号の特性が劣化してしまう。また、周波数逓倍器の次段に接続される回路で３倍波を除去しようとすると３倍波除去フィルタ回路が必要となり、通信装置の大型化とコストの上昇を招いてしまう。尚、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子を備えた高周波回路であるミキサや増幅器においても不要波である３倍波を抑圧できなければ同様の問題が起こってしまう。
【０００８】
本発明は、上記の問題点に鑑み、不要波である３倍波の出力を抑圧する高周波回路及びこれを用いた通信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る高周波回路においては、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子を備え、前記基本波の３倍波を前記非線形素子に反射する第一の先端開放スタブを前記非線形素子の入力側に備え、前記第一の先端開放スタブと前記非線形素子の入力側とが伝送線路を介して接続され、前記伝送線路の線路長を前記基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内とし、前記第一の先端開放スタブが反射する前記基本波の３倍波によって前記非線形素子から出力される前記基本波の３倍波が抑圧されるようにする。入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子を備える高周波回路としては、後述する周波数逓倍器以外にミキサや増幅器などがある。
【００１０】
また、回路規模を縮小する観点から、上記構成の高周波回路において、前記第一の先端開放スタブをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記伝送線路をインダクタに代えるようにしてもよい。
【００１１】
また、上記目的を達成するために、本発明に係る周波数逓倍器においては、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子と、前記非線形素子が出力する基本波を前記非線形素子に反射する第二の先端開放スタブと、を備え、前記基本波の３倍波を前記非線形素子に反射する第一の先端開放スタブを前記非線形素子の入力側に備え、前記第一の先端開放スタブと前記非線形素子の入力側とが伝送線路を介して接続され、前記伝送線路の線路長を前記基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内とし、前記第一の先端開放スタブが反射する前記基本波の３倍波によって前記非線形素子から出力される前記基本波の３倍波が抑圧されるようにする。さらに、前記非線形素子に前記基本波と同一周波数の信号を出力する第一の整合回路と、前記非線形素子の出力信号から前記第一の先端開放スタブによって基本波が除かれた信号を入力する第二の整合回路と、を備えるようにしてもよい。
【００１３】
また、回路規模を縮小する観点から、上記構成の周波数逓倍器において、前記第一および第二の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記伝送線路をインダクタに代えるようにしてもよい。
【００１４】
また、上記目的を達成するために、本発明に係る通信装置においては、上記構成のいずれかの高周波回路及び／又は上記構成のいずれかの周波数逓倍器を備えるようにする。
【００１５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。本発明に係る周波数逓倍器の構成を図１に示す。尚、図１において、図６と同一の部分には同一の符号を付す。入力端子１は整合回路３の入力側に接続され、整合回路３の出力側は３倍波に対して電気長が略９０°（詳細には９０°±３０°）である先端開放スタブ６ａと、伝送線路７ａの一端とに接続される。伝送線路７ａの他端はＨＢＴ（Heterojunction Bipolar Transistor）４のベースに接続される。ＨＢＴ４のエミッタは接地されており、ＨＢＴ４のコレクタは伝送線路７ｂの一端に接続される。
【００１６】
伝送線路７ｂの他端は、基本波に対して電気長が略９０°（詳細には９０°±３０°）である先端開放スタブ６ｂと整合回路５の入力側とに接続される。整合回路５の出力側は出力端子２に接続される。
【００１７】
整合回路３は周波数ｆ0でＨＢＴ４の入力整合をとり、整合回路５は周波数２ｆ0でＨＢＴ４の出力整合をとる。さらに、整合回路３および整合回路５はバイアス回路を兼ねている。尚、本実施形態では先端開放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂをマイクロストリップ線路とする。
【００１８】
上述したように先端開放スタブ６ａは３倍波に対して電気長が略９０°（詳細には９０°±３０°）であり先端開放スタブ６ｂは基本波に対して電気長が略９０°（詳細には９０°±３０°）であるので、例えば入力信号と同一周波数である基本波の周波数ｆ0が７．２５ＧＨｚであってマイクロストリップ線路である先端開放スタブ６ａおよび６ｂを比誘電率１２．９の誘電体基板上に配置する場合、先端開放スタブ６ａの線路長は０．８ｍｍ〜１．６ｍｍの範囲で設定し、先端開放スタブ６ｂの線路長は２．４〜４．８ｍｍの範囲で設定する。
【００１９】
このような構成の周波数逓倍器は次のように動作する。入力端子１に入力された周波数ｆ0（＝７．２５ＧＨｚ）の信号が整合回路３および伝送線路７ａを介してＨＢＴ４のベースに入力される。また、ＨＢＴ４は、整合回路３および整合回路５によってピンチオフ付近にバイアスされる。これにより、ＨＢＴ４のコレクタ電流波形はベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。
【００２０】
そして、そのコレクタ電流は伝送線路７ｂによって位相を変えられたのち、先端開放スタブ６ｂの接続点に到達する。基本波に対して電気長が略９０°である先端開放スタブ６ａの接続点では、基本波に対して短絡となるので、基本波がＨＢＴ４側に反射する。一方、２倍波に対しては開放となるので、２倍波は通過し整合回路５に入力される。整合回路５は周波数２ｆ0で整合をとるので、整合回路５の出力側に接続される出力端子２から出力される信号の周波数は２ｆ0（＝１４．５ＧＨｚ）となる。すなわち、図１に示した周波数逓倍器は２逓倍の周波数逓倍器である。
【００２１】
また、ＨＢＴ４のコレクタ側に現れた３倍波の一部はＨＢＴ４のベース側に帰還する。この帰還した３倍波は、ＨＢＴ４のベース側に一端が接続された３倍波に対して電気長略９０°の先端開放スタブ６ａによって反射され、伝送線路７ａによって位相が調整されたのちＨＢＴ４に入力される。
【００２２】
この伝送線路７ａの位相条件について図３を参照して説明する。図３は、伝送線路７ａの線路長と出力端子２から出力される基本波、２倍波、および３倍波の電力との関係を示した図である。伝送線路７ａの線路長Ｌは基本波の波長λ0で表しており、特性曲線Ｔ１、Ｔ２、Ｔ３はそれぞれ出力端子２から出力される基本波の電力、出力端子２から出力される２倍波の電力、出力端子２から出力される３倍波の電力を示している。尚、入力端子１に入力される信号の周波数ｆ0＝７．２５[GHz]、入力端子１に入力される信号の電力Ｐin＝−５[dBm]、ＨＢＴ４のベースバイアス電圧１．４[V]、ＨＢＴ４のコレクタバイアス電圧３．０[V]である。
【００２３】
図３から明らかなように、出力端子２から出力される基本波の電力および出力端子２から出力される２倍波の電力は、伝送線路７ａの線路長Ｌに関わらずほぼ一定となる。一方、伝送線路７ａの線路長Ｌを図３中の動作領域ＲI（λ0／４８〜λ0／１２）または動作領域ＲII（３λ0／１６〜λ0／４）の範囲に設定することによって、出力端子２から出力される３倍波の電力を著しく小さくすることができる。例えば、基本波の周波数が７．２５ＧＨｚであってマイクロストリップ線路である先端開放スタブ６ａを比誘電率１２．９の誘電体基板上に配置する場合、基本波の波長λ0は１４．４ｍｍとなるので、先端開放スタブ６ａの線路長Ｌを０．３〜１．２ｍｍ又は２．７〜３．６ｍｍの範囲で設定するとよい。
【００２４】
ここで、図６に示した従来の周波数逓倍器の入出力特性と図１に示した本発明に係る周波数逓倍器の入出力特性とを比較した結果を図４に示す。尚、比較のため、従来の周波数逓倍器の非線形素子には図６に示したＥＦＴ１１の代わりにＨＢＴを用いている。特性曲線Ｔ４、Ｔ５は図１に示した本発明に係る周波数逓倍器の入出力特性曲線であり、それぞれ出力端子２から出力される２倍波の電力、出力端子２から出力される３倍波の電力を示している。また、特性曲線Ｔ６、Ｔ７は図６に示した従来の周波数逓倍器の入出力特性曲線であり、それぞれ出力端子２から出力される２倍波の電力、出力端子２から出力される３倍波の電力を示している。
【００２５】
尚、従来の周波数逓倍器において、伝送線路７ａの線路長Ｌ＝λ0／３２（ただし、λ0は基本波の波長である）、入力端子１に入力される信号の周波数ｆ0＝７．２５[GHz]、ＦＥＴ１１の代わりに用いたＨＢＴのベースバイアス電圧１．４[V]、ＦＥＴ１１の代わりに用いたＨＢＴのコレクタバイアス電圧３．０[V]である。また、本発明に係る周波数逓倍器において、伝送線路７ａの線路長Ｌ＝λ0／１６（ただし、λ0は基本波の波長である）、入力端子１に入力される信号の周波数ｆ0＝７．２５[GHz]、ＨＢＴ４のベースバイアス電圧１．４[V]、ＨＢＴ４のコレクタバイアス電圧３．０[V]である。
【００２６】
図４から明らかなように、本発明に係る周波数逓倍器は、従来の周波数逓倍器と同等の２倍波出力が得られる。これは、先端開放スタブ６ａが２倍波に対しても反射源となるため、ＨＢＴ４のベース側に帰還した２倍波は先端開放スタブ６ａにより一部反射されＨＢＴ４に再入射して２倍波出力の発生に寄与するためであると考えられる。さらに、本発明に係る周波数逓倍器は、従来の周波数逓倍器に比べ３倍波出力を抑圧することができる。これは、ＨＢＴ４と先端開放スタブ６ａとを接続する伝送線路７ａの線路長を図３中の動作領域ＲI、ＲIIの範囲に設定することにより、先端開放スタブ６ａで反射された３倍波とＨＢＴ４内部で発生する３倍波とがＨＢＴ４の内部で逆相合成され、ＨＢＴ４のコレクタから出力される３倍波が抑圧されるためであると考えられる。
【００２７】
次に、本発明に係る周波数逓倍器の他の形態について説明する。図１に示した本発明に係る周波数逓倍器では分布定数線路（先端開放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂ）を用いているが、分布定数線路の代わりに集中定数回路を用いてもよい。そこで、図１の周波数逓倍器が備える全ての分布定数線路を集中定数回路に置き換える。その集中定数回路に置き換えた周波数逓倍器の構成を図２に示す。尚、図２において図１と同一の部分には同一の符号を付し説明を省略する。
【００２８】
図１の伝送線路７ａおよび７ｂは信号の位相の変化を目的として設けられているため、図２のように伝送線路７ａおよび７ｂをそれぞれインダクタ１０ａおよび１０ｂに置き換えても同様な効果を得ることができる。
【００２９】
さらに、図１の周波数ｆの信号を抑圧する先端開放スタブを、図２のようにキャパシタとインダクタを直列接続し、インダクタのキャパシタと接続していない側を接続点とし、キャパシタのインダクタと接続していない側を接地した集中定数回路に置き換えることができる。この場合、キャパシタの容量Ｃと、インダクタのインダクタンスＬと、抑圧する信号の周波数ｆとが（１）式の関係を満たすように、キャパシタの容量Ｃの値およびインダクタのインダクタンスＬの値を設定する。このような設定にすることによって、キャパシタとインダクタからなる集中定数回路は先端開放スタブと同様に周波数ｆの信号を抑圧することができる。
【数１】
【００３０】
従って、キャパシタ８ａの容量Ｃ1とインダクタ９ａのインダクタンスＬ1は（２）式の関係を、キャパシタ８ｂの容量Ｃ2とインダクタ９ｂのインダクタンスＬ2は（３）式の関係を、それぞれ満たすようにキャパシタ８ａおよび８ｂの容量並びにインダクタ９ａおよび９ｂのインダクタンスを設定する。
【数２】
【００３１】
図２の周波数逓倍器のように集中定数回路を用いることによって分布定数線路を用いた場合に比べて周波数逓倍器の回路規模を縮小することができる。また、図２の周波数逓倍器では、全ての分布定数線路（伝送線路７ａおよび７ｂ並びに先端開放スタブ６ａおよび６ｂ）を集中定数回路に置き換えたが、必ずしも全ての分布定数線路を置き換える必要はなく、置き換えは部分的であってもよい。さらに、先端開放スタブと置き換える集中定数回路は本実施形態に限定されることはなく、先端開放スタブと等価となる集中定数回路であれば他の構成でも構わない。尚、インダクタにはチップインダクタやスパイラルインダクタなどを用い、キャパシタにはチップキャパシタやＭＩＭ（Metal Insulator Metal）キャパシタなどを用いるとよい。特に、周波数逓倍器をＭＭＩＣ（Monolithic Microwave Integrated Circuit）化する場合には、スパイラルインダクタとＭＩＭキャパシタを用いることが望ましい。
【００３２】
また、図１および図２に示した周波数逓倍器において、高周波でも動作可能な非線形素子としてＨＢＴを用いたが、高周波でも動作可能な他の非線形素子、例えばＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）などを用いてもよい。
【００３３】
次に、上述した周波数逓倍器を有する局部発振器を備える通信装置について説明する。送信装置および受信装置の構成としては例えば図５に示すようなものがある。
【００３４】
まず、送信装置２０から説明する。低周波数の信号であるデータ信号が入力端子２１に入力され、入力端子２１からミキサ２２に送出される。ミキサ２２には、局部発振器２９が発生する局部発振信号も入力される。
【００３５】
局部発振器２９は、ＰＬＬ発振器２６と、上述した本発明に係る周波数逓倍器２７と、増幅器２８とを備えている。ＰＬＬ発振器２６が発振する信号は、周波数逓倍器２７によって周波数が逓倍され且つ増幅器２８によって増幅されたのち、局部発振信号としてミキサ２２に出力される。
【００３６】
ミキサ２２は局部発振信号とデータ信号とを混合することによりＲＦ信号を作成し次段のバンドパスフィルタ２３に出力する。ＲＦ信号は、バンドパスフィルタ２３によって不要成分が除去され且つ増幅器２４により電力増幅されたのちアンテナ２５を介して送信される。
【００３７】
次に、受信装置４０について説明する。アンテナ４１から入力された受信信号は、増幅器４２によって増幅されたのち、バンドパスフィルタ４３によって不要成分が除去され所望波信号のみが選別される。この所望波信号がミキサ４４に入力される。また、ミキサ４４には局部発振器４９が発生する局部発振信号も入力される。
【００３８】
局部発振器４９は、ＰＬＬ発振器４６と、上述した本発明に係る周波数逓倍器４７と、増幅器４８とを備えている。ＰＬＬ発振器４６が発振する信号は、周波数逓倍器４７によって周波数が逓倍され且つ増幅器４８によって増幅されたのち、局部発振信号としてミキサ４４に出力される。
【００３９】
ミキサ４４では局部発振信号と所望波信号とを混合することによりＩＦ信号を作成し出力端子４５に出力する。ＩＦ信号の周波数は局部発振信号の周波数と所望波信号の周波数との差により決定されるので、ミキサ４４が出力するＩＦ信号は常に一定の周波数となる。
【００４０】
送信装置２０および受信装置４０において、ＰＬＬ発振器の次段に周波数逓倍器を設けることにより、ＰＬＬ発振器の発振周波数を低くすることができる。これにより、安価で且つ安定した信号を出力するＰＬＬ発振器を用いることができる。さらに、周波数逓倍器は上述したように３倍波を抑圧する構成であるので、純度の高い所望送信信号または所望受信信号を得る必要がある場合でも、周波数逓倍器の次段に３倍波除去フィルタ回路を設けずにすむ。これにより、送信装置または受信装置の低コスト化を図ることができるとともに、送信装置または受信装置の大型化を防ぐことができる。
【００４１】
さらに、ミキサや増幅器が備える非線形素子の入力側に３倍波を反射する先端開放スタブを設けて、その先端開放スタブと非線形素子とを伝送線路によって接続し、先端開放スタブが反射する３倍波によって非線形素子から出力される３倍波が抑圧されるように伝送線路の線路長を調整するようにしてもよい。また、これら先端開放スタブおよび伝送線路の一部又は全部を等価な集中定数回路に置き換えてもよい。
【００４２】
尚、本発明に係る通信装置は、上述した実施形態に限定されることはなく、他の構成の送信装置または受信装置にも適用され、送信と受信の両方が行える送受信装置についても適用することができる。送受信装置の一実施態様としては、図５に示した送信装置２０と受信装置４０とを合わせ持った構成とする態様が考えられる。この場合、送信に用いる局部発振器が出力する信号の周波数と受信に用いる局部発振器が出力する信号の周波数を同一とすることで、局部発振器を共用化することができ、部品点数を低減することができる。
【００４３】
また、上述した実施形態では周波数逓倍器が備える先端開放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂをマイクロストリップ線路としたが、本発明はこれに限定されることなく、他の種類の線路、例えばコプレーナ線路等を用いてもよい。
【００４４】
【発明の効果】
本発明の高周波回路によれば、基本波の３倍波を非線形素子に反射する第一の先端開放スタブを非線形素子の入力側に備え、第一の先端開放スタブと非線形素子の入力側とが伝送線路を介して接続され、伝送線路の線路長が基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内であるようにしているので、第一の先端開放スタブで反射された３倍波と非線形素子内部で発生する３倍波とを非線形素子の内部で逆相合成することができ、高周波回路から出力される３倍波が減少する。これにより、不要波である３倍波の出力を抑圧する高周波回路を実現することができる。
【００４５】
また、本発明の高周波回路によれば、上記構成の高周波回路において、第一の先端開放スタブをインダクタおよびキャパシタで集中定数化した等価回路に代えるので、高周波回路の回路面積の縮小を図ることができる。特にスパイラルインダクタとＭＩＭキャパシタを用いると、ＭＭＩＣ化する場合に効果がある。
【００４６】
また、本発明の周波数逓倍器によれば、基本波の３倍波を非線形素子に反射する第一の先端開放スタブを非線形素子の入力側に備え、第一の先端開放スタブと非線形素子の入力側とが伝送線路を介して接続され、伝送線路の線路長が基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内であるようにしているので、第一の先端開放スタブで反射された３倍波と非線形素子内部で発生する３倍波とを非線形素子の内部で逆相合成することができ、周波数逓倍回路から出力される３倍波が減少する。また、第一の先端開放スタブが２倍波に対しても反射源となるため、非線形素子の入力側に帰還した２倍波は第一の先端開放スタブにより一部反射され非線形素子に再入射して２倍波出力の発生に寄与する。さらに、非線形素子が出力する基本波を非線形素子に反射する第二の先端開放スタブを備えるので、基本波は出力されず２倍波が出力される。これにより、従来の周波数逓倍器と同程度の２倍波を出力するとともに、３倍波の出力を抑圧する周波数逓倍器を実現することができる。
【００４７】
また、本発明の周波数逓倍器によれば、非線形素子に基本波と同一周波数の信号を出力する第一の整合回路と、非線形素子の出力信号から第一の先端開放スタブによって基本波が除かれた信号を入力する第二の整合回路と、を備えるので、入力信号の入力時および出力信号の出力時においてインピーダンス不整合による効率の低下がない。これにより、周波数逓倍器の出力効率を高くすることができる。
【００５０】
また、本発明の周波数逓倍器によれば、上記構成の周波数逓倍器において、第一および第二の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は伝送線路をインダクタに代えるので、周波数逓倍器の回路面積の縮小を図ることができる。特にスパイラルインダクタとＭＩＭキャパシタを用いると、ＭＭＩＣ化する場合に効果がある。
【００５１】
また、本発明によれば、通信装置が上記構成の高周波回路及び／又は上記構成の周波数逓倍器を備えるので、高周波回路及び／又は上記構成の周波数逓倍器の次段に３倍波除去フィルタ回路を設けずにすむ。これにより、通信装置の低コスト化を図ることができるとともに、通信装置の大型化を防ぐことができる。
【図面の簡単な説明】
【図１】 本発明に係る周波数逓倍器の構成を示す図である。
【図２】 図１の周波数逓倍器の分布定数回路を集中等価回路に置き換えた形態の周波数逓倍器の構成を示す図である。
【図３】 図１の周波数逓倍器における各成分の出力電力と伝送線路長との関係を示す図である。
【図４】 図１および図６の周波数逓倍器の入出力電力の関係を示す図である。
【図５】 本発明に係る送信装置および受信装置の構成を示す図である。
【図６】 従来の周波数逓倍器の構成を示す図である。
【符号の説明】
３、５ 整合回路
４ ＨＢＴ
６ａ、６ｂ 先端開放スタブ
７ａ、７ｂ 伝送線路
８ａ、８ｂ キャパシタ
９ａ、９ｂ、１０ａ、１０ｂ リアクタ
２０ 送信装置
２２、４４ ミキサ
２４、４２ 増幅器
２７、４７ 周波数逓倍器
２９、４９ 増幅器
４０ 受信装置
【発明の属する技術分野】
本発明は、マイクロ波・ミリ波帯の高周波信号を処理する高周波回路に関するものである。特に、マイクロ波・ミリ波帯の通信装置に用いられる周波数逓倍器に関するものである。
【０００２】
【従来の技術】
マイクロ波帯、ミリ波帯の局部発振器を構成するにあたり、ＰＬＬ（Phase Locked Loop）発振器が生成する低周波信号の周波数を順次逓倍することにより、所望の周波数の信号を得る方法がある。この方法を用いた局部発振器では、２逓倍する周波数逓倍器を直列に接続することが一般的に行われている。
【０００３】
一般的な２逓倍の周波数逓倍器が「Edmar Camargo,“Design of FET Frequency Multipliers and Harmonic Oscillators”,pp.146-147,Artech House,Boston and London,1998」に示されている。この周波数逓倍器の構成を図６に示す。
【０００４】
入力端子１に入力された周波数ｆ0の信号は、整合回路３および伝送線路７ａを経て非線形素子であるＦＥＴ（Field Effect Transistor）１１のゲートに入力される。整合回路３および整合回路５はバイアス回路を兼ねており、整合回路３および整合回路５はＦＥＴ１１をピンチオフ付近にバイアスする。そうすると、ＦＥＴ１１のドレイン電流波形は歪み、半波整流波形に近いものとなる。このため、ドレイン電流は周波数ｆ0の基本波およびその基本波の高調波からなり、特に偶数次の高調波成分を多く含むことになる。
【０００５】
このＦＥＴ１１のドレインに伝送線路７ｂを介して基本波に対して電気長が９０°の先端開放スタブ６ｂの一端が接続される。先端開放スタブ６ｂの接続点では基本波に対して短絡となるので、基本波はＦＥＴ１１のドレイン端に反射され、ＦＥＴ１１の内部での非線形性が強まり、高調波成分が増強されることになる。一方、先端開放スタブ６ｂの接続点では２倍波に対して開放となるので、２倍波は通過し整合回路５を介して出力端子２に出力される。
【０００６】
ＦＥＴ１１のドレイン側に現れた２倍波の大部分はこのように整合回路５を介して出力端子２に出力されるが、ＦＥＴ１１のドレイン側に現れた２倍波の一部はＦＥＴ１１のゲート側に帰還する。この帰還した２倍波は、ＦＥＴ１１のゲート側に一端が接続された２倍波に対して電気長９０°の先端開放スタブ６ｃによって反射されてＦＥＴ１１に再入射し、ＦＥＴ１１からの２倍波の発生に寄与する。
【０００７】
【発明が解決しようとする課題】
上述した従来の周波数逓倍器は２倍波出力を大きくできるが、不要波である３倍波を抑圧するための考慮はされていない。マイクロ波・ミリ波帯の通信装置において、その通信装置が備える周波数逓倍器から不要波である３倍波が出力されると、周波数逓倍器の次段に接続される回路、例えば他の周波数逓倍器やミキサ等で更なる不要波が生成され、その不要波が所望波信号と混合されるために所望波信号の特性が劣化してしまう。また、周波数逓倍器の次段に接続される回路で３倍波を除去しようとすると３倍波除去フィルタ回路が必要となり、通信装置の大型化とコストの上昇を招いてしまう。尚、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子を備えた高周波回路であるミキサや増幅器においても不要波である３倍波を抑圧できなければ同様の問題が起こってしまう。
【０００８】
本発明は、上記の問題点に鑑み、不要波である３倍波の出力を抑圧する高周波回路及びこれを用いた通信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る高周波回路においては、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子を備え、前記基本波の３倍波を前記非線形素子に反射する第一の先端開放スタブを前記非線形素子の入力側に備え、前記第一の先端開放スタブと前記非線形素子の入力側とが伝送線路を介して接続され、前記伝送線路の線路長を前記基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内とし、前記第一の先端開放スタブが反射する前記基本波の３倍波によって前記非線形素子から出力される前記基本波の３倍波が抑圧されるようにする。入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子を備える高周波回路としては、後述する周波数逓倍器以外にミキサや増幅器などがある。
【００１０】
また、回路規模を縮小する観点から、上記構成の高周波回路において、前記第一の先端開放スタブをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記伝送線路をインダクタに代えるようにしてもよい。
【００１１】
また、上記目的を達成するために、本発明に係る周波数逓倍器においては、入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子と、前記非線形素子が出力する基本波を前記非線形素子に反射する第二の先端開放スタブと、を備え、前記基本波の３倍波を前記非線形素子に反射する第一の先端開放スタブを前記非線形素子の入力側に備え、前記第一の先端開放スタブと前記非線形素子の入力側とが伝送線路を介して接続され、前記伝送線路の線路長を前記基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内とし、前記第一の先端開放スタブが反射する前記基本波の３倍波によって前記非線形素子から出力される前記基本波の３倍波が抑圧されるようにする。さらに、前記非線形素子に前記基本波と同一周波数の信号を出力する第一の整合回路と、前記非線形素子の出力信号から前記第一の先端開放スタブによって基本波が除かれた信号を入力する第二の整合回路と、を備えるようにしてもよい。
【００１３】
また、回路規模を縮小する観点から、上記構成の周波数逓倍器において、前記第一および第二の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記伝送線路をインダクタに代えるようにしてもよい。
【００１４】
また、上記目的を達成するために、本発明に係る通信装置においては、上記構成のいずれかの高周波回路及び／又は上記構成のいずれかの周波数逓倍器を備えるようにする。
【００１５】
【発明の実施の形態】
本発明の一実施形態について図面を参照して説明する。本発明に係る周波数逓倍器の構成を図１に示す。尚、図１において、図６と同一の部分には同一の符号を付す。入力端子１は整合回路３の入力側に接続され、整合回路３の出力側は３倍波に対して電気長が略９０°（詳細には９０°±３０°）である先端開放スタブ６ａと、伝送線路７ａの一端とに接続される。伝送線路７ａの他端はＨＢＴ（Heterojunction Bipolar Transistor）４のベースに接続される。ＨＢＴ４のエミッタは接地されており、ＨＢＴ４のコレクタは伝送線路７ｂの一端に接続される。
【００１６】
伝送線路７ｂの他端は、基本波に対して電気長が略９０°（詳細には９０°±３０°）である先端開放スタブ６ｂと整合回路５の入力側とに接続される。整合回路５の出力側は出力端子２に接続される。
【００１７】
整合回路３は周波数ｆ0でＨＢＴ４の入力整合をとり、整合回路５は周波数２ｆ0でＨＢＴ４の出力整合をとる。さらに、整合回路３および整合回路５はバイアス回路を兼ねている。尚、本実施形態では先端開放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂをマイクロストリップ線路とする。
【００１８】
上述したように先端開放スタブ６ａは３倍波に対して電気長が略９０°（詳細には９０°±３０°）であり先端開放スタブ６ｂは基本波に対して電気長が略９０°（詳細には９０°±３０°）であるので、例えば入力信号と同一周波数である基本波の周波数ｆ0が７．２５ＧＨｚであってマイクロストリップ線路である先端開放スタブ６ａおよび６ｂを比誘電率１２．９の誘電体基板上に配置する場合、先端開放スタブ６ａの線路長は０．８ｍｍ〜１．６ｍｍの範囲で設定し、先端開放スタブ６ｂの線路長は２．４〜４．８ｍｍの範囲で設定する。
【００１９】
このような構成の周波数逓倍器は次のように動作する。入力端子１に入力された周波数ｆ0（＝７．２５ＧＨｚ）の信号が整合回路３および伝送線路７ａを介してＨＢＴ４のベースに入力される。また、ＨＢＴ４は、整合回路３および整合回路５によってピンチオフ付近にバイアスされる。これにより、ＨＢＴ４のコレクタ電流波形はベース電圧に対して指数関数的に増加するため、多くの高調波を出力する。
【００２０】
そして、そのコレクタ電流は伝送線路７ｂによって位相を変えられたのち、先端開放スタブ６ｂの接続点に到達する。基本波に対して電気長が略９０°である先端開放スタブ６ａの接続点では、基本波に対して短絡となるので、基本波がＨＢＴ４側に反射する。一方、２倍波に対しては開放となるので、２倍波は通過し整合回路５に入力される。整合回路５は周波数２ｆ0で整合をとるので、整合回路５の出力側に接続される出力端子２から出力される信号の周波数は２ｆ0（＝１４．５ＧＨｚ）となる。すなわち、図１に示した周波数逓倍器は２逓倍の周波数逓倍器である。
【００２１】
また、ＨＢＴ４のコレクタ側に現れた３倍波の一部はＨＢＴ４のベース側に帰還する。この帰還した３倍波は、ＨＢＴ４のベース側に一端が接続された３倍波に対して電気長略９０°の先端開放スタブ６ａによって反射され、伝送線路７ａによって位相が調整されたのちＨＢＴ４に入力される。
【００２２】
この伝送線路７ａの位相条件について図３を参照して説明する。図３は、伝送線路７ａの線路長と出力端子２から出力される基本波、２倍波、および３倍波の電力との関係を示した図である。伝送線路７ａの線路長Ｌは基本波の波長λ0で表しており、特性曲線Ｔ１、Ｔ２、Ｔ３はそれぞれ出力端子２から出力される基本波の電力、出力端子２から出力される２倍波の電力、出力端子２から出力される３倍波の電力を示している。尚、入力端子１に入力される信号の周波数ｆ0＝７．２５[GHz]、入力端子１に入力される信号の電力Ｐin＝−５[dBm]、ＨＢＴ４のベースバイアス電圧１．４[V]、ＨＢＴ４のコレクタバイアス電圧３．０[V]である。
【００２３】
図３から明らかなように、出力端子２から出力される基本波の電力および出力端子２から出力される２倍波の電力は、伝送線路７ａの線路長Ｌに関わらずほぼ一定となる。一方、伝送線路７ａの線路長Ｌを図３中の動作領域ＲI（λ0／４８〜λ0／１２）または動作領域ＲII（３λ0／１６〜λ0／４）の範囲に設定することによって、出力端子２から出力される３倍波の電力を著しく小さくすることができる。例えば、基本波の周波数が７．２５ＧＨｚであってマイクロストリップ線路である先端開放スタブ６ａを比誘電率１２．９の誘電体基板上に配置する場合、基本波の波長λ0は１４．４ｍｍとなるので、先端開放スタブ６ａの線路長Ｌを０．３〜１．２ｍｍ又は２．７〜３．６ｍｍの範囲で設定するとよい。
【００２４】
ここで、図６に示した従来の周波数逓倍器の入出力特性と図１に示した本発明に係る周波数逓倍器の入出力特性とを比較した結果を図４に示す。尚、比較のため、従来の周波数逓倍器の非線形素子には図６に示したＥＦＴ１１の代わりにＨＢＴを用いている。特性曲線Ｔ４、Ｔ５は図１に示した本発明に係る周波数逓倍器の入出力特性曲線であり、それぞれ出力端子２から出力される２倍波の電力、出力端子２から出力される３倍波の電力を示している。また、特性曲線Ｔ６、Ｔ７は図６に示した従来の周波数逓倍器の入出力特性曲線であり、それぞれ出力端子２から出力される２倍波の電力、出力端子２から出力される３倍波の電力を示している。
【００２５】
尚、従来の周波数逓倍器において、伝送線路７ａの線路長Ｌ＝λ0／３２（ただし、λ0は基本波の波長である）、入力端子１に入力される信号の周波数ｆ0＝７．２５[GHz]、ＦＥＴ１１の代わりに用いたＨＢＴのベースバイアス電圧１．４[V]、ＦＥＴ１１の代わりに用いたＨＢＴのコレクタバイアス電圧３．０[V]である。また、本発明に係る周波数逓倍器において、伝送線路７ａの線路長Ｌ＝λ0／１６（ただし、λ0は基本波の波長である）、入力端子１に入力される信号の周波数ｆ0＝７．２５[GHz]、ＨＢＴ４のベースバイアス電圧１．４[V]、ＨＢＴ４のコレクタバイアス電圧３．０[V]である。
【００２６】
図４から明らかなように、本発明に係る周波数逓倍器は、従来の周波数逓倍器と同等の２倍波出力が得られる。これは、先端開放スタブ６ａが２倍波に対しても反射源となるため、ＨＢＴ４のベース側に帰還した２倍波は先端開放スタブ６ａにより一部反射されＨＢＴ４に再入射して２倍波出力の発生に寄与するためであると考えられる。さらに、本発明に係る周波数逓倍器は、従来の周波数逓倍器に比べ３倍波出力を抑圧することができる。これは、ＨＢＴ４と先端開放スタブ６ａとを接続する伝送線路７ａの線路長を図３中の動作領域ＲI、ＲIIの範囲に設定することにより、先端開放スタブ６ａで反射された３倍波とＨＢＴ４内部で発生する３倍波とがＨＢＴ４の内部で逆相合成され、ＨＢＴ４のコレクタから出力される３倍波が抑圧されるためであると考えられる。
【００２７】
次に、本発明に係る周波数逓倍器の他の形態について説明する。図１に示した本発明に係る周波数逓倍器では分布定数線路（先端開放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂ）を用いているが、分布定数線路の代わりに集中定数回路を用いてもよい。そこで、図１の周波数逓倍器が備える全ての分布定数線路を集中定数回路に置き換える。その集中定数回路に置き換えた周波数逓倍器の構成を図２に示す。尚、図２において図１と同一の部分には同一の符号を付し説明を省略する。
【００２８】
図１の伝送線路７ａおよび７ｂは信号の位相の変化を目的として設けられているため、図２のように伝送線路７ａおよび７ｂをそれぞれインダクタ１０ａおよび１０ｂに置き換えても同様な効果を得ることができる。
【００２９】
さらに、図１の周波数ｆの信号を抑圧する先端開放スタブを、図２のようにキャパシタとインダクタを直列接続し、インダクタのキャパシタと接続していない側を接続点とし、キャパシタのインダクタと接続していない側を接地した集中定数回路に置き換えることができる。この場合、キャパシタの容量Ｃと、インダクタのインダクタンスＬと、抑圧する信号の周波数ｆとが（１）式の関係を満たすように、キャパシタの容量Ｃの値およびインダクタのインダクタンスＬの値を設定する。このような設定にすることによって、キャパシタとインダクタからなる集中定数回路は先端開放スタブと同様に周波数ｆの信号を抑圧することができる。
【数１】
従って、キャパシタ８ａの容量Ｃ1とインダクタ９ａのインダクタンスＬ1は（２）式の関係を、キャパシタ８ｂの容量Ｃ2とインダクタ９ｂのインダクタンスＬ2は（３）式の関係を、それぞれ満たすようにキャパシタ８ａおよび８ｂの容量並びにインダクタ９ａおよび９ｂのインダクタンスを設定する。
【数２】
図２の周波数逓倍器のように集中定数回路を用いることによって分布定数線路を用いた場合に比べて周波数逓倍器の回路規模を縮小することができる。また、図２の周波数逓倍器では、全ての分布定数線路（伝送線路７ａおよび７ｂ並びに先端開放スタブ６ａおよび６ｂ）を集中定数回路に置き換えたが、必ずしも全ての分布定数線路を置き換える必要はなく、置き換えは部分的であってもよい。さらに、先端開放スタブと置き換える集中定数回路は本実施形態に限定されることはなく、先端開放スタブと等価となる集中定数回路であれば他の構成でも構わない。尚、インダクタにはチップインダクタやスパイラルインダクタなどを用い、キャパシタにはチップキャパシタやＭＩＭ（Metal Insulator Metal）キャパシタなどを用いるとよい。特に、周波数逓倍器をＭＭＩＣ（Monolithic Microwave Integrated Circuit）化する場合には、スパイラルインダクタとＭＩＭキャパシタを用いることが望ましい。
【００３２】
また、図１および図２に示した周波数逓倍器において、高周波でも動作可能な非線形素子としてＨＢＴを用いたが、高周波でも動作可能な他の非線形素子、例えばＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）などを用いてもよい。
【００３３】
次に、上述した周波数逓倍器を有する局部発振器を備える通信装置について説明する。送信装置および受信装置の構成としては例えば図５に示すようなものがある。
【００３４】
まず、送信装置２０から説明する。低周波数の信号であるデータ信号が入力端子２１に入力され、入力端子２１からミキサ２２に送出される。ミキサ２２には、局部発振器２９が発生する局部発振信号も入力される。
【００３５】
局部発振器２９は、ＰＬＬ発振器２６と、上述した本発明に係る周波数逓倍器２７と、増幅器２８とを備えている。ＰＬＬ発振器２６が発振する信号は、周波数逓倍器２７によって周波数が逓倍され且つ増幅器２８によって増幅されたのち、局部発振信号としてミキサ２２に出力される。
【００３６】
ミキサ２２は局部発振信号とデータ信号とを混合することによりＲＦ信号を作成し次段のバンドパスフィルタ２３に出力する。ＲＦ信号は、バンドパスフィルタ２３によって不要成分が除去され且つ増幅器２４により電力増幅されたのちアンテナ２５を介して送信される。
【００３７】
次に、受信装置４０について説明する。アンテナ４１から入力された受信信号は、増幅器４２によって増幅されたのち、バンドパスフィルタ４３によって不要成分が除去され所望波信号のみが選別される。この所望波信号がミキサ４４に入力される。また、ミキサ４４には局部発振器４９が発生する局部発振信号も入力される。
【００３８】
局部発振器４９は、ＰＬＬ発振器４６と、上述した本発明に係る周波数逓倍器４７と、増幅器４８とを備えている。ＰＬＬ発振器４６が発振する信号は、周波数逓倍器４７によって周波数が逓倍され且つ増幅器４８によって増幅されたのち、局部発振信号としてミキサ４４に出力される。
【００３９】
ミキサ４４では局部発振信号と所望波信号とを混合することによりＩＦ信号を作成し出力端子４５に出力する。ＩＦ信号の周波数は局部発振信号の周波数と所望波信号の周波数との差により決定されるので、ミキサ４４が出力するＩＦ信号は常に一定の周波数となる。
【００４０】
送信装置２０および受信装置４０において、ＰＬＬ発振器の次段に周波数逓倍器を設けることにより、ＰＬＬ発振器の発振周波数を低くすることができる。これにより、安価で且つ安定した信号を出力するＰＬＬ発振器を用いることができる。さらに、周波数逓倍器は上述したように３倍波を抑圧する構成であるので、純度の高い所望送信信号または所望受信信号を得る必要がある場合でも、周波数逓倍器の次段に３倍波除去フィルタ回路を設けずにすむ。これにより、送信装置または受信装置の低コスト化を図ることができるとともに、送信装置または受信装置の大型化を防ぐことができる。
【００４１】
さらに、ミキサや増幅器が備える非線形素子の入力側に３倍波を反射する先端開放スタブを設けて、その先端開放スタブと非線形素子とを伝送線路によって接続し、先端開放スタブが反射する３倍波によって非線形素子から出力される３倍波が抑圧されるように伝送線路の線路長を調整するようにしてもよい。また、これら先端開放スタブおよび伝送線路の一部又は全部を等価な集中定数回路に置き換えてもよい。
【００４２】
尚、本発明に係る通信装置は、上述した実施形態に限定されることはなく、他の構成の送信装置または受信装置にも適用され、送信と受信の両方が行える送受信装置についても適用することができる。送受信装置の一実施態様としては、図５に示した送信装置２０と受信装置４０とを合わせ持った構成とする態様が考えられる。この場合、送信に用いる局部発振器が出力する信号の周波数と受信に用いる局部発振器が出力する信号の周波数を同一とすることで、局部発振器を共用化することができ、部品点数を低減することができる。
【００４３】
また、上述した実施形態では周波数逓倍器が備える先端開放スタブ６ａおよび６ｂ並びに伝送線路７ａおよび７ｂをマイクロストリップ線路としたが、本発明はこれに限定されることなく、他の種類の線路、例えばコプレーナ線路等を用いてもよい。
【００４４】
【発明の効果】
本発明の高周波回路によれば、基本波の３倍波を非線形素子に反射する第一の先端開放スタブを非線形素子の入力側に備え、第一の先端開放スタブと非線形素子の入力側とが伝送線路を介して接続され、伝送線路の線路長が基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内であるようにしているので、第一の先端開放スタブで反射された３倍波と非線形素子内部で発生する３倍波とを非線形素子の内部で逆相合成することができ、高周波回路から出力される３倍波が減少する。これにより、不要波である３倍波の出力を抑圧する高周波回路を実現することができる。
【００４５】
また、本発明の高周波回路によれば、上記構成の高周波回路において、第一の先端開放スタブをインダクタおよびキャパシタで集中定数化した等価回路に代えるので、高周波回路の回路面積の縮小を図ることができる。特にスパイラルインダクタとＭＩＭキャパシタを用いると、ＭＭＩＣ化する場合に効果がある。
【００４６】
また、本発明の周波数逓倍器によれば、基本波の３倍波を非線形素子に反射する第一の先端開放スタブを非線形素子の入力側に備え、第一の先端開放スタブと非線形素子の入力側とが伝送線路を介して接続され、伝送線路の線路長が基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内であるようにしているので、第一の先端開放スタブで反射された３倍波と非線形素子内部で発生する３倍波とを非線形素子の内部で逆相合成することができ、周波数逓倍回路から出力される３倍波が減少する。また、第一の先端開放スタブが２倍波に対しても反射源となるため、非線形素子の入力側に帰還した２倍波は第一の先端開放スタブにより一部反射され非線形素子に再入射して２倍波出力の発生に寄与する。さらに、非線形素子が出力する基本波を非線形素子に反射する第二の先端開放スタブを備えるので、基本波は出力されず２倍波が出力される。これにより、従来の周波数逓倍器と同程度の２倍波を出力するとともに、３倍波の出力を抑圧する周波数逓倍器を実現することができる。
【００４７】
また、本発明の周波数逓倍器によれば、非線形素子に基本波と同一周波数の信号を出力する第一の整合回路と、非線形素子の出力信号から第一の先端開放スタブによって基本波が除かれた信号を入力する第二の整合回路と、を備えるので、入力信号の入力時および出力信号の出力時においてインピーダンス不整合による効率の低下がない。これにより、周波数逓倍器の出力効率を高くすることができる。
【００５０】
また、本発明の周波数逓倍器によれば、上記構成の周波数逓倍器において、第一および第二の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は伝送線路をインダクタに代えるので、周波数逓倍器の回路面積の縮小を図ることができる。特にスパイラルインダクタとＭＩＭキャパシタを用いると、ＭＭＩＣ化する場合に効果がある。
【００５１】
また、本発明によれば、通信装置が上記構成の高周波回路及び／又は上記構成の周波数逓倍器を備えるので、高周波回路及び／又は上記構成の周波数逓倍器の次段に３倍波除去フィルタ回路を設けずにすむ。これにより、通信装置の低コスト化を図ることができるとともに、通信装置の大型化を防ぐことができる。
【図面の簡単な説明】
【図１】 本発明に係る周波数逓倍器の構成を示す図である。
【図２】 図１の周波数逓倍器の分布定数回路を集中等価回路に置き換えた形態の周波数逓倍器の構成を示す図である。
【図３】 図１の周波数逓倍器における各成分の出力電力と伝送線路長との関係を示す図である。
【図４】 図１および図６の周波数逓倍器の入出力電力の関係を示す図である。
【図５】 本発明に係る送信装置および受信装置の構成を示す図である。
【図６】 従来の周波数逓倍器の構成を示す図である。
【符号の説明】
３、５ 整合回路
４ ＨＢＴ
６ａ、６ｂ 先端開放スタブ
７ａ、７ｂ 伝送線路
８ａ、８ｂ キャパシタ
９ａ、９ｂ、１０ａ、１０ｂ リアクタ
２０ 送信装置
２２、４４ ミキサ
２４、４２ 増幅器
２７、４７ 周波数逓倍器
２９、４９ 増幅器
４０ 受信装置
Claims (6)
- 入力される信号と同一周波数の基本波および該基本波の高調波を出力する非線形素子を備えた高周波回路において、
前記基本波の３倍波を前記非線形素子に反射する第一の先端開放スタブを前記非線形素子の入力側に備え、前記第一の先端開放スタブと前記非線形素子の入力側とが伝送線路を介して接続され、
前記伝送線路の線路長を前記基本波の波長の１／４８倍〜１／１２倍または３／１６倍〜１／４倍の範囲内とし、
前記第一の先端開放スタブが反射する前記基本波の３倍波によって前記非線形素子から出力される前記基本波の３倍波が抑圧されることを特徴とする高周波回路。 - 請求項１に記載の高周波回路において、前記第一の先端開放スタブをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記伝送線路をインダクタに代えることを特徴とする高周波回路。
- 請求項１に記載の高周波回路であって、前記非線形素子が出力する基本波を前記非線形素子に反射する第二の先端開放スタブを備える周波数逓倍器。
- 前記非線形素子に前記基本波と同一周波数の信号を出力する第一の整合回路と、前記非線形素子の出力信号から前記第二の先端開放スタブによって基本波が除かれた信号を入力する第二の整合回路と、を備える請求項３に記載の周波数逓倍器。
- 請求項３又は請求項４に記載の周波数逓倍器において、前記第一および第二の先端開放スタブの少なくとも一つをインダクタおよびキャパシタで集中定数化した等価回路に代える並びに／又は前記伝送線路をインダクタに代えることを特徴とする周波数逓倍器。
- 請求項１若しくは請求項２に記載の高周波回路及び／又は請求項３〜５のいずれかに記載の周波数逓倍器を備えることを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109691A JP3929254B2 (ja) | 2001-04-09 | 2001-04-09 | 高周波回路及びそれを用いた通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001109691A JP3929254B2 (ja) | 2001-04-09 | 2001-04-09 | 高周波回路及びそれを用いた通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314340A JP2002314340A (ja) | 2002-10-25 |
| JP3929254B2 true JP3929254B2 (ja) | 2007-06-13 |
Family
ID=18961595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109691A Expired - Fee Related JP3929254B2 (ja) | 2001-04-09 | 2001-04-09 | 高周波回路及びそれを用いた通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3929254B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5025105B2 (ja) * | 2005-07-25 | 2012-09-12 | 株式会社東芝 | リミッター回路 |
| JP4993897B2 (ja) * | 2005-10-24 | 2012-08-08 | 株式会社 Ｊｅｏｌ Ｒｅｓｏｎａｎｃｅ | パルスフーリエ変換電子スピン共鳴装置 |
| JP2007158803A (ja) * | 2005-12-06 | 2007-06-21 | Sharp Corp | 周波数逓倍器および無線通信装置 |
| JP5024860B2 (ja) * | 2006-06-26 | 2012-09-12 | 株式会社 Ｊｅｏｌ Ｒｅｓｏｎａｎｃｅ | Ｅｓｒ装置 |
| JP5521089B2 (ja) * | 2013-04-30 | 2014-06-11 | 古河電気工業株式会社 | 高周波スイッチ及び受信回路 |
-
2001
- 2001-04-09 JP JP2001109691A patent/JP3929254B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314340A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7164902B2 (en) | Filter-integrated even-harmonic mixer and hi-frequency radio communication device using the same | |
| JPH05122259A (ja) | Ｍｍｉｃ遠隔測定用送信機 | |
| US6369675B2 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| US10637450B2 (en) | Broadband frequency tripler | |
| JPH05275924A (ja) | 高周波発振回路 | |
| JP2000156611A5 (ja) | ||
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| KR20010106454A (ko) | 마이크로파 증폭기 | |
| JP2627113B2 (ja) | 高周波電力増幅器 | |
| JP4285923B2 (ja) | 周波数逓倍器及びそれを用いた通信装置 | |
| JP4378835B2 (ja) | マイクロ波発振回路と衛星受信ダウンコンバータ | |
| JP2002217727A (ja) | 注入同期発振器、発振器、およびそれらを用いた高周波通信装置 | |
| Kobayashi et al. | A novel self-oscillating HEMT-HBT cascode VCO-mixer using an active tunable inductor | |
| Wanner et al. | A SiGe monolithically integrated 75 GHz push-push VCO | |
| Wanner et al. | SiGe integrated mm-wave push-push VCOs with reduced power consumption | |
| Werthof et al. | High gain PHEMT frequency doubler for 76 GHz automotive radar | |
| JP7293681B2 (ja) | 増幅回路及び増幅器 | |
| Wanner et al. | Monolithically integrated SiGe push-push oscillators in the frequency range 50-190 GHz | |
| JPS62296604A (ja) | プッシュプッシュ誘電型共振発振回路 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH118515A (ja) | 周波数変換装置 | |
| JP3220895B2 (ja) | 注入同期発振器 | |
| JP2000156612A (ja) | 周波数逓倍器 | |
| Kobayashi et al. | A novel monolithic HEMT-HBT Ka-band VCO-mixer design | |
| JP2004146919A (ja) | マイクロ波・ミリ波回路、および、ミリ波帯通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |