JPH1093348A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】 【課題】 ＭＭＩＣ化することが容易に可能な回路構成
にすると共に、直流バイアス電圧と発振周波数とが線形
性を有するように構成する。 【解決手段】 本発明の電圧制御発振器１１は、ＨＥＭ
Ｔ１４及びこのＨＥＭＴ１４に正帰還を加える帰還回路
からなる負性抵抗回路１２と、この負性抵抗回路１２に
接続された共振回路１３とを備え、ＨＥＭＴ１４に加え
る直流バイアス電圧を可変することにより発振周波数を
可変制御するように構成されたものにおいて、帰還回路
の帰還量を、ＨＥＭＴ１４の出力端子からＨＥＭＴ１４
側を見た負性抵抗の絶対値が最大になる点からずらすこ
とにより、負性抵抗を小さくするように構成したもので
ある。この構成により、直流バイアス電圧と発振周波数
とが線形性を有するようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波やミリ
波等の電波を利用する場合に使用する電圧制御発振器に
関する。

【０００２】

【従来の技術】マイクロ波やミリ波等の周波数帯の電波
を利用する場合、上記周波数帯の高周波信号を生成する
発振器が必要である。一方、高周波信号を周波数変調
（ＦＭ）する場合には、発振周波数を可変制御可能な発
振器として、例えば加える電圧により発振周波数を可変
制御する電圧制御発振器（ＶＣＯ）を用いている。ここ
で、発振器の基本的構成を図１３に示す。図１３（ａ）
は帯域通過型の発振器であり、図１３（ｂ）は帯域阻止
型の発振器である。

【０００３】上記図１３（ａ）、（ｂ）に示すように、
発振器１は、信号を増幅する作用を有する負性抵抗回路
２と、発振周波数を決める共振回路３とから構成されて
いる。上記負性抵抗回路２には、トランジスタ等の能動
素子に正帰還を加えた帰還回路や、素子そのものに負性
抵抗を有する素子（例えばガンダイオード）が用いられ
ている。また、共振回路３は、空洞共振器や、誘電体共
振器や、平面共振器等から構成されている。更に、帯域
通過型の発振器１（図１３（ａ））は、共振回路３側か
ら信号を取り出す発振器であり、帯域阻止型の発振器１
（図１３（ｂ））は、負性抵抗回路２側から信号を取り
出す発振器である。

【０００４】上記構成の発振器の場合、発振の初期にお
いては、負性抵抗回路と共振回路との間を信号が行き来
し、負性抵抗回路で強められると共に、共振回路で周波
数が選択されることにより、設定周波数で定常発振する
状態になる。そして、定常発振時の出力電力は、負性抵
抗回路の増幅能力、即ち、負性抵抗の強さに依存する。
この負性抵抗の強さは、一般的には、負性抵抗回路の帰
還回路のトランジスタの出力端子に近い側からトランジ
スタ側を見たインピーダンスの抵抗成分で評価する。ま
た、発振器においては、通常、出力電力が高いほど有利
であるため、負性抵抗が最大になるように帰還回路を設
計している。

【０００５】さて、上記構成の発振器において、発振周
波数を可変制御するには、負性抵抗回路または共振回路
のいずれかの周波数特性を変化させるように構成すれば
良い。ここで、電圧制御発振器の一例（帯域阻止型電圧
制御発振器）を図１４に示す。この図１４に示す電圧制
御発振器１においては、共振回路３内に可変容量ダイオ
ード（以下バラクタと称する）４を設け、周波数制御用
電圧端子５に加える電圧によりバラクタ４の容量を変動
させることにより、共振回路２の共振周波数を変動さ
せ、もって、電圧制御発振器１の発振周波数を可変させ
るように構成している。

【０００６】上記バラクタ４を用いた電圧制御発振器１
においては、制御したい周波数範囲に応じて適切なバラ
クタ４を選択することにより、周波数範囲を比較的自由
に設定することができる。しかし、電圧制御発振器１全
体を１つの集積回路で構成して回路を小形化しようとし
た場合、即ち、モノリシックマイクロ波集積回路（以下
ＭＭＩＣと称する）で構成しようとした場合、バラクタ
４とトランジスタ（或いはガンダイオード）とは異なる
半導体膜構造を用いた素子であるので、電圧制御発振器
１全体をＭＭＩＣ化することは非常に困難であった。

【０００７】これに対して、バラクタを使用しない電圧
制御発振器をＭＭＩＣ化した構成が特開昭６２−２０７
００６号公報に開示されている。このＭＭＩＣ化した電
圧制御発振器を図１５に示す。この図１５の構成は、帯
域通過型の電圧制御発振器１であり、共振回路２内にト
ランジスタ例えば電界効果トランジスタ（以下ＦＥＴと
称する）６を設け、周波数制御用電圧端子５から上記Ｆ
ＥＴ６に加えるゲートバイアス電圧によりＦＥＴ６のゲ
ート−ソース間容量を変動させることにより、共振回路
３の共振周波数を変動させ、もって、電圧制御発振器１
の発振周波数を可変させるように構成している。

【０００８】上記構成の場合、負性抵抗回路２及び共振
回路３の両方に、同じ半導体膜構造を用いたトランジス
タ（ＦＥＴ）を用いているから、１つの半導体基板上に
電圧制御発振器１の全体を集積することが可能となり、
ＭＭＩＣ化することが容易となる。

【０００９】

【発明が解決しようとする課題】さて、電圧制御発振器
を周波数変調回路に用いる場合、電圧制御発振器に印加
する制御電圧と発振周波数との間に線形性（比例関係）
が保持されていることが望ましい。一方、電圧制御発振
器を用いて周波数変調を行う場合、従来は、周波数変調
幅（振り幅）は数ＭＨｚ程度であった。そして、この程
度の周波数変調を行う限りは、上記した従来構成の電圧
制御発振器（バラクタ４を用いた発振器やＭＭＩＣ化し
た発振器）で実際の使用上問題がなかった。

【００１０】これに対して、本発明者は、電圧制御発振
器の発振周波数の中心周波数を、３０ＧＨｚまたは６０
ＧＨｚ程度に設定すると共に、振り幅を数十ＭＨｚ以上
に設定することを考えた。これと共に、本発明者は、上
記周波数帯で発振させる電圧制御発振器をＭＭＩＣ化す
ることを考えた。そして、これらの要求を実現するため
に、本発明者は図１に示す電気回路構成の電圧制御発振
器１１を試作してみた。以下、この電圧制御発振器１１
について詳細に説明する。（尚、図１は本発明の第１の
実施例を示すための電気回路図であるが、上記試作した
電圧制御発振器１１の電気回路図は図１と回路図的に同
じであることから、図１を用いて説明する。また、この
試作した電圧制御発振器１１は、本発明の出願時におい
ては公知ではない。） 上記電圧制御発振器１１は、図１に示すように、負性抵
抗回路１２と共振回路１３とから構成されている。上記
負性抵抗回路１２は、トランジスタとして例えば高電子
移動度トランジスタ（以下ＨＥＭＴと称する）１４と、
このＨＥＭＴ１４のソースに直列帰還を加える伝送線路
１５と、整合回路１６と、直流素子用コンデンサ１７と
から構成されている。この場合、伝送線路１５の一端は
ＨＥＭＴ１４のソースに接続され、他端は接地されてい
る。また、整合回路１６は、伝送線路１８、スタブ１９
及び高周波接地用コンデンサ２０を直列に接続して構成
されている。

【００１１】上記伝送線路１８の一端（スタブ１９に接
続された端子と反対側の端子）は、ＨＥＭＴ１４のドレ
インに接続されている。上記スタブ１９と高周波接地用
コンデンサ２０との接続点が、ドレインバイアスを供給
する電圧端子２１となっている。また、高周波接地用コ
ンデンサ２０の他端は接地されている。更に、伝送線路
１８とスタブ１９との接続点に上記直流素子用コンデン
サ１７の一端が接続され、この直流素子用コンデンサ１
７の他端が出力端子２２となっている。

【００１２】一方、共振回路１３は、伝送線路２３及び
コンデンサ２４を直列接続してなる平面共振器から構成
されている。上記伝送線路２３の一端（コンデンサ２４
に接続された端子と反対側の端子）は、ＨＥＭＴ１４の
ゲートに接続されている。伝送線路２３とコンデンサ２
４との接続点が、ゲートバイアスを供給する電圧端子２
５となっている。このゲートバイアスは、電圧制御発振
器１１の発振周波数を制御する制御電圧（即ち、直流バ
イアス電圧）でもある。また、コンデンサ２４の他端は
接地されている。

【００１３】そして、上記した電圧制御発振器１１を構
成する各回路要素（即ち、ＨＥＭＴ１４、伝送線路１
５、１８、２３、スタブ１９、コンデンサ１７、２０、
２４）は、例えばＩｎＰ基板上に集積して形成されてお
り、もって、電圧制御発振器１１がＭＭＩＣとして作製
されている。この作製（試作）した電圧制御発振器１１
は、例えば３０ＧＨｚ帯の高周波信号を発振出力するＭ
ＭＩＣである。

【００１４】また、上記ＩｎＰ基板上に形成されたＨＥ
ＭＴ１４は、ＩｎＡｌＡｓ／歪ＩｎＧａＡｓヘテロ構造
を用いたＨＥＭＴであり、そのゲート長は０．５μｍで
あり、単位ゲート幅は１３μｍであり、フィンガー数は
４本である。また、上記ＭＭＩＣを作製するに際して、
伝送線路及びスタブとしては図２に示す構成のコプレー
ナ線路２６を用いた。このコプレーナ線路２６は、Ｉｎ
Ｐ基板２７上に配設された信号線２８と、この信号線２
８の両側に配設された接地電極２９、２９とから構成さ
れている。ここで、信号線２８及び接地電極２９は例え
ば金で形成した。そして、信号線２８の幅寸法Ｗｓを５
０μｍとし、信号線２８と接地電極２９との間隔Ｗｇを
４３μｍとした。この場合、上記コプレーナ線路２６内
における３０ＧＨｚの高周波信号の波長は、計算による
と約３９００μｍとなった。

【００１５】更に、本発明者は、上記電圧制御発振器１
１（ＭＭＩＣ）の試作品を作製するに際して、負性抵抗
回路１２の負性抵抗の強さ（即ち、帰還の強さ）が最大
になるように帰還回路を設計した。このように設計した
理由は、電圧制御発振器１１から発振出力される高周波
信号の出力電力を最大にすると共に、出力を安定させる
ためである。

【００１６】ここで、上記負性抵抗の強さは、ＨＥＭＴ
１４、コンデンサ２０、伝送線路１５の各Ｓパラメータ
を測定した結果に基づいて計算することにより求めた。
具体的には、図１に示す伝送線路１５の長さＬｂを変化
させて、ＨＥＭＴ１４の出力端子であるドレイン電極か
らＨＥＭＴ１４側を見たインピーダンスＺａを計算する
ことにより、負性抵抗成分の絶対値（｜Ｒｅ（Ｚａ）
｜、但し、Ｒｅ（Ｚａ）＜０）を求めた。

【００１７】この計算の結果、Ｌｂ＝１１２１μｍに設
定したとき、負性抵抗が最も強く、即ち、負性抵抗の絶
対値が最も大きくなることがわかった。この場合の負性
抵抗の値は、Ｒｅ（Ｚａ）＝−１０４Ωであった。そこ
で、本発明者は、負性抵抗回路１２の伝送線路１５の長
さＬｂを１１２１μｍに設定し、また、共振回路１３の
伝送線路２３の長さと、整合回路１６の伝送線路１８及
びスタブ１９の各長さとを、３０ＧＨｚ帯の高周波信号
が発振されるような長さに設定し、電圧制御発振器１１
（ＭＭＩＣ）の試作品を作製した。

【００１８】そして、本発明者は、上記作製した電圧制
御発振器１１の電圧（ゲートバイアス）−発振周波数特
性を測定した。この場合、電圧端子２１に印加するドレ
インバイアスを２．５Ｖに設定した。そして、電圧端子
２５に印加するゲートバイアスを０．２０Ｖから−０．
３０Ｖまで細かく変化させながら、発振周波数及び出力
電力を測定した。このとき、ゲートバイアスが０．００
Ｖから−０．２０Ｖまでの電圧範囲については、例えば
０．０１Ｖきざみでゲートバイアスを特に細かく変化さ
せて測定し、残りの電圧範囲については、例えば０．０
５Ｖきざみでゲートバイアスを変化させて測定した。

【００１９】上記測定結果をグラフにしたものが図３で
ある。この図３において、「菱形（四角）の点」は周波
数特性を示し、「丸形の点」は出力電力特性を示してい
る。上記図３から、本発明者は、上記試作した電圧制御
発振器１１には、ゲートバイアスの変化に対して発振周
波数が階段状（ステップ状）に変化する特性があること
を発見した。尚、出力電力は１〜２ｄＢｍ程度あること
がわかり、出力は十分大きいこと（即ち、最大であるこ
と）がわかる。

【００２０】しかし、このように発振周波数が階段状に
変化する特性であるということは、制御電圧（ゲートバ
イアス）に対する発振周波数の変化の線形性が保持され
ていないことを示している。従って、上記試作した電圧
制御発振器１１を周波数変調回路に使用することができ
ない。

【００２１】そこで、本発明者は、上述したように作製
することにより、ＭＭＩＣ化を実現した電圧制御発振器
１１において、直流バイアス電圧（ゲートバイアス）と
発振周波数とが線形性を有するように構成できないかと
考えた。ここで、本発明者は、電圧制御発振器１１の負
性抵抗回路１２における帰還回路の帰還の強さに着目し
た。そして、帰還回路の帰還の強さが最大であると、発
振の安定性が最も高くなること（Ｑ値が最も大きくなる
こと）から、発振周波数が変化し難くなる、換言する
と、発振周波数を可変制御し難くなるのではないかと、
本発明者は考えた。更に、この考えを進展させて、発振
周波数が変化し易いように上記発振の安定性を低下させ
たら、もしかしたら、制御電圧（ゲートバイアス）と発
振周波数とが線形性を有するようになるかもしれないと
いう仮説を、本発明者は立てた。

【００２２】上記仮説を確かめるために、本発明者は、
帰還回路の帰還の強さを最大よりも小さくした電圧制御
発振器１１（ＭＭＩＣ）を作製する実験を行った。そし
て、この作製した電圧制御発振器１１の電圧（ゲートバ
イアス）−発振周波数特性を測定してみたところ、ゲー
トバイアスに対する発振周波数の変化の線形性が十分に
保持されていることを実際に確認した。この線形性が十
分に保持された電圧制御発振器１１（ＭＭＩＣ）の具体
的構成並びに測定結果については、発明の実施の形態の
欄で詳細に説明する。

【００２３】本発明の目的は、ＭＭＩＣ化することが容
易に可能な回路構成であると共に、直流バイアス電圧と
発振周波数とが線形性を有するように構成した電圧制御
発振器を提供するにある。

【００２４】

【課題を解決するための手段】請求項１の発明において
は、帰還回路の帰還量を、トランジスタの出力端子から
トランジスタ側を見た負性抵抗の絶対値が最大になる点
からずらすことにより、上記負性抵抗を小さくするよう
に構成した。これにより、直流バイアス電圧に対する発
振周波数の変化の線形性を十分に保持することができ
た。そして、この請求項１の電圧制御発振器は、ＭＭＩ
Ｃ化することが容易に可能な回路構成でもある。

【００２５】請求項２または３の発明においては、帰還
回路の帰還の強さを最大よりも小さく設定することによ
り、また、発振出力を最大よりも小さく設定することに
より、直流バイアス電圧と発振周波数とが線形性を有す
るように構成したから、上記請求項１の発明と同じ作用
効果を得ることがきる。また、請求項４の発明のよう
に、帰還回路を、直流バイアス電圧と発振周波数とが線
形性を有するように構成しても、請求項１の発明と同じ
作用効果を得ることができる。

【００２６】更に、請求項５の発明においては、帰還回
路を、トランジスタと接地電極との間に伝送線路を設け
る直列帰還方式で構成し、そして、伝送線路の長さを、
トランジスタの出力端子からトランジスタ側を見た負性
抵抗の絶対値が最大になる条件のときの長さよりも、伝
送線路内の波長の数％に相当する長さの分だけ短くした
長さを、または、この短くした長さ以下となるように設
定する構成とした。この場合、帰還回路を直列帰還方式
としたので、伝送線路の長さを調整するだけで帰還の強
さを簡単に調整することができるから、ＭＭＩＣを作製
する際の設計作業性を向上させることができる。

【００２７】また、請求項６の発明によれば、トランジ
スタを電界効果トランジスタにより構成し、帰還回路の
伝送線路を電界効果トランジスタのソース電極と接地電
極との間に設け、そして、直流バイアス電圧をゲートバ
イアスとするように構成したので、上記した優れた効果
を有する電圧制御発振器を簡単な構成にて容易に実現す
ることができる。

【００２８】更に、請求項７の発明によれば、発振出力
を増幅する増幅回路を備え、この増幅回路を、１個或い
は複数個のトランジスタと、これらトランジスタとの整
合をとる整合回路とから構成したので、電圧制御発振器
から出力される発振出力の出力電力が小さくなったとし
ても、該発振出力を必要なレベルまで増幅することがで
きる。また、この増幅回路で使用するトランジスタを電
圧制御発振器の負性抵抗回路で使用するトランジスタと
同じ種類のトランジスタとすることが可能であるから、
上記増幅回路と電圧制御発振器とを１つのＭＭＩＣチッ
プとして構成することができる。

【００２９】一方、請求項８ないし１０の発明において
も、直流バイアス電圧と発振周波数とが線形性を有する
ように構成することができるから、請求項１の発明とほ
ぼ同じ作用効果を得ることができる。

【００３０】

【発明の実施の形態】以下、本発明の第１の実施例につ
いて図１ないし図５を参照しながら説明する。上記第１
の実施例の電圧制御発振器の回路構成は、「発明が解決
しようとする課題」の欄で説明した本発明者が試作した
電圧制御発振器１１の回路構成と基本的に同じであり、
異なる点は負性抵抗回路１２の負性抵抗の強さ（即ち、
負性抵抗成分の絶対値）を最大よりも小さく構成するよ
うにした点である。以下、図１に従って第１の実施例の
電圧制御発振器１１について具体的に説明する。

【００３１】まず、電圧制御発振器１１の回路構成につ
いて簡単に説明する。即ち、電圧制御発振器１１は負性
抵抗回路１２と共振回路１３とから構成され、負性抵抗
回路１２は、ＨＥＭＴ１４と伝送線路１５と整合回路１
６と直流素子用コンデンサ１７とから構成されている。
整合回路１６は、伝送線路１８とスタブ１９と高周波接
地用コンデンサ２０とから構成されている。上記スタブ
１９と高周波接地用コンデンサ２０との接続点が、ドレ
インバイアスを供給する電圧端子２１となっている。そ
して、伝送線路１８とスタブ１９との接続点に直流素子
用コンデンサ１７の一端が接続され、この直流素子用コ
ンデンサ１７の他端が出力端子２２となっている。

【００３２】また、共振回路１３は、伝送線路２３及び
コンデンサ２４を有する平面共振器から構成されてい
る。伝送線路２３の一端が負性抵抗回路１２のＨＥＭＴ
１４のゲートに接続されている。伝送線路２３とコンデ
ンサ２４との接続点が、ゲートバイアスを供給する電圧
端子２５となっている。このゲートバイアスは、電圧制
御発振器１１の発振周波数を制御する制御電圧、即ち、
直流バイアス電圧でもある。

【００３３】さて、上記した電圧制御発振器１１の回路
構成において、負性抵抗回路１２の負性抵抗の強さを最
大よりも小さくした。具体的には、伝送線路１５の長さ
Ｌｂを１０４８μｍに設定した。この長さＬｂ＝１０４
８μｍは、試作した電圧制御発振器の伝送線路の長さＬ
ｂ＝１１２１μｍ（負性抵抗の強さが最大の条件）より
も約７０μｍ短い長さである。この短縮した長さ（約７
０μｍ）は、伝送線路１５内の波長の約２％に相当する
長さである。尚、伝送線路１５内の波長は、計算により
求めることができる。本実施例の場合、伝送線路１５を
図２に示すコプレーナ線路２６から構成していることか
ら、コプレーナ線路２６の信号線２８の幅寸法Ｗｓと、
信号線２８と接地電極２９との間隔Ｗｇと、ＩｎＰ基板
２７の誘電率とから周知の計算方法で計算した。この計
算によると、上記伝送線路１５内の波長は約３９００μ
ｍとなった。

【００３４】そして、上述したように負性抵抗回路１２
の伝送線路１５の長さＬｂを１０４８μｍに設定した場
合、負性抵抗の値は、Ｒｅ（Ｚａ）＝−９６Ωとなっ
た。これにより、負性抵抗回路１２の負性抵抗の強さが
最大（Ｒｅ（Ｚａ）＝−１０４Ω）よりもずれて小さく
なったことがわかる。換言すると、負性抵抗回路１２の
帰還回路の帰還の強さを最大よりも小さく設定したこと
がわかる。

【００３５】尚、負性抵抗回路１２の伝送線路１５の長
さＬｂを変更すると、共振回路１３や整合回路１６の条
件も変化するため、共振回路１３の伝送線路２３の長
さ、整合回路１６の伝送線路１８及びスタブ１９の各長
さを、３０ＧＨｚ帯の高周波信号が発振されるように調
整した。また、このような構成の電圧制御発振器１１
（ＨＥＭＴ１４、伝送線路１５、１８、２３、スタブ１
９、コンデンサ１７、２０、２４）は、ＩｎＰ基板上に
集積して形成されており、もって、ＭＭＩＣを構成して
いる。このＭＭＩＣの実際の回路パターンを図５に示
す。この図５における各符号及び引き出し線が示す各構
成は、図１において各符号及び引き出し線が示す各構成
と同じ構成である。尚、図５において、斜線で示す領域
は、コンデンサを示している。

【００３６】さて、上述したように構成した電圧制御発
振器１１の制御電圧（ゲートバイアス）−発振周波数特
性を測定した。この場合、電圧端子２１に印加するドレ
インバイアスを２．５Ｖに設定した。そして、電圧端子
２５に印加するゲートバイアスを０．２０Ｖから−０．
３０Ｖまで細かく変化させながら、発振周波数及び出力
電力を測定した。具体的には、ゲートバイアスを０．０
１Ｖきざみで細かく変化させて測定した。

【００３７】上記測定結果をグラフにしたものが図４で
ある。この図４において、「菱形（四角）の点」は周波
数特性を示し、「丸形の点」は出力電力特性を示してい
る。上記図４から、第１の実施例の電圧制御発振器１１
においては、ゲートバイアスの変化に対して発振周波数
が線形に変化すること、即ち、ゲートバイアス（直流バ
イアス電圧）と発振周波数とが極めて良い線形性を有す
ることが明確に確認できた。尚、上記第１の実施例にお
いては、負性抵抗回路１２の負性抵抗を弱くしたので、
これに伴って、出力電力が−７ｄＢ〜−５ｄＢ程度の範
囲となったこと、即ち、出力電力が小さくなったことが
わかる。

【００３８】また、上記実施例では、負性抵抗回路１２
の伝送線路１５の長さＬｂを伝送線路１５内の波長の約
２％に相当する長さだけ短くして１０４８μｍに設定す
るように構成したが、これに限られるものではなく、負
性抵抗回路１２の伝送線路１５の長さＬｂを上記１０４
８μｍよりも更に短く設定しても良い。具体的には、本
発明者は、伝送線路１５の長さＬｂを伝送線路１５内の
波長の約６％に相当する長さだけ短くして８９１μｍに
設定した電圧制御発振器（ＭＭＩＣ）１１を作製した。
そして、この作製した電圧制御発振器１１においても、
ゲートバイアス（直流バイアス電圧）と発振周波数とが
極めて良い線形性を有することが測定により確認され
た。

【００３９】上記２つの作製品及び試作品の各電圧制御
発振器の実験結果をまとめたものが下記の表１である。

【００４０】

【表１】

【００４１】この表から明らかなように、伝送線路１５
の長さＬｂを短く構成して帰還回路の帰還量を小さくす
れば、即ち、帰還回路の負性抵抗の絶対値を小さくすれ
ば、ゲートバイアス（直流バイアス電圧）と発振周波数
とが線形性を有することがわかる。尚、上記表によれ
ば、伝送線路１５の長さＬｂを短くしていくと、線形性
を失うことはないが、出力電力（発振出力）がどんどん
小さくなっていくことがわかる。

【００４２】また、上記表によれば、線形性を有する場
合の伝送線路１５の長さＬｂの最大値は、負性抵抗の強
さが最大の条件の場合の伝送線路の長さ（Ｌｂ＝１１２
１μｍ）よりも伝送線路１５内の波長の約２％に相当す
る長さだけ短くした場合であり、この場合が出力電力が
最も大きくなるので、発振器として最も使用し易い。但
し、本発明者は、伝送線路１５の長さＬｂを、負性抵抗
の強さが最大の条件よりも伝送線路１５内の波長の約１
％または約１．５％等に相当する長さだけ短くした電圧
制御発振器１１を作製することはなかったが、このよう
な各長さの伝送線路１５を有する電圧制御発振器１１を
作製して、それぞれについて線形性を有するか否かを確
かめることが好ましい。換言すると、今現在、理論的裏
付がないので、種々の条件の電圧制御発振器１１を実際
に作製して該作製したものに線形性があるか否かを実験
により確認することによってしか、線形性を有するもの
と有しないものとの境界条件を見極める方法がないので
ある。

【００４３】この場合、線形性を有することがわかった
場合には、出力電力が大きければ大きいほど発振器とし
て好ましいため、線形性を有する電圧制御発振器（ＭＭ
ＩＣ）のうちで、伝送線路１５の長さＬｂが最も長くな
ったもの、即ち、帰還回路の帰還の強さが最も大きくな
ったものを使用することが良い。

【００４４】また、上記実施例では、電圧制御発振器１
１の発振周波数の中心値を３０ＧＨｚに設定したが、こ
れに限られるものではなく、発振周波数の中心値を３０
ＧＨｚ以上（例えば６０ＧＨｚ）に設定しても良いし、
３０ＧＨｚ以下に設定しても良い。

【００４５】更に、上記実施例では、ＩｎＰ基板を使用
したが、これに代えて、ＧａＡｓ基板を使用しても良
い。また、上記実施例では、伝送線路をコプレーナ線路
により構成したが、マイクロストリップ線路により構成
しても良い。更にまた、上記実施例では、負性抵抗回路
１２のトランジスタをＨＥＭＴ１４により構成したが、
これに限られるものではなく、他のＦＥＴ（電界効果ト
ランジスタ）により構成しても良いし、また、バイポー
ラトランジスタ（例えばヘテロバイポーラトランジス
タ）により構成しても良い。

【００４６】一方、上記実施例では、負性抵抗回路１２
の伝送線路１５の長さを短くすることにより、帰還回路
の帰還の強さを最大からずらして小さくするように構成
したが、これに限られるものではなく、上記伝送線路１
５の長さは負性抵抗の強さが最大の条件の場合のままと
し、他の伝送線路やスタブの各長さやコンデンサの容量
等を調節して発振出力を小さくすることにより、線形性
を有するように構成しても良い。また、上記実施例で
は、共振回路１３を平面共振器により構成したが、これ
に代えて、誘電体共振器やダイオード共振器や空洞共振
器等により構成しても良い。

【００４７】図６ないし図８は本発明の第２の実施例を
示すものであり、第１の実施例と異なるところを説明す
る。尚、第１の実施例と同一部分には、同一符号を付し
ている。上記第２の実施例では、第１の実施例の電圧制
御発振器１１の発振出力を増幅する増幅回路３０を設
け、この増幅回路３０と上記電圧制御発振器１１とを１
つのＭＭＩＣとして構成している。

【００４８】上記増幅回路３０は、図６に示すように、
入力整合回路３１とＨＥＭＴ３２と出力整合回路３３と
コンデンサ３４とから構成されている。上記入力整合回
路３１は、伝送線路３５、スタブ３６及びコンデンサ３
７を直列接続して構成されている。この場合、伝送線路
３５とスタブ３６の接続点を電圧制御発振器１１の出力
端子（直流阻止用コンデンサ１７の他端）に接続してい
る。また、伝送線路３５の一端（スタブ３６に接続する
端子と反対側の端子）をＨＥＭＴ３２のゲートに接続し
ている。そして、コンデンサ３７の一端（スタブ３６に
接続する端子と反対側の端子）を接地している。更に、
上記スタブ３６とコンデンサ３７の接続点を、ＨＥＭＴ
３２のゲートバイアスを供給する電圧端子３８としてい
る。

【００４９】また、出力整合回路３３は、伝送線路３
９、スタブ４０及びコンデンサ４１を直列接続して構成
されている。この場合、伝送線路３９とスタブ４０の接
続点をコンデンサ３４の一端に接続している。また、伝
送線路３９の一端（スタブ４０に接続する端子と反対側
の端子）をＨＥＭＴ３２のドレインに接続している。そ
して、コンデンサ４１の一端（スタブ４０に接続する端
子と反対側の端子）を接地している。更に、上記スタブ
４０とコンデンサ４１の接続点を、ＨＥＭＴ３２のドレ
インバイアスを供給する電圧端子４２としている。

【００５０】そして、ＨＥＭＴ３２のソースを接地して
いる。このＨＥＭＴ３２は、負性抵抗回路１２のＨＥＭ
Ｔ１４と同一の半導体膜構造で構成されている。そし
て、ＨＥＭＴ３２は、そのゲート長が０．５μｍに、単
位ゲート幅が２５μｍに、フィンガー数が２本に設定さ
れている。また、コンデンサ３４の他端（伝送線路３９
とスタブ４０の接続点に接続する端子と反対側の端子）
を増幅回路３０の出力端子４３としている。この出力端
子４３から、増幅された発振出力を取り出す構成となっ
ている。

【００５１】更に、入力整合回路３１及び出力整合回路
３３は、３０ＧＨｚ帯での利得が最大になるように構成
されており、いわゆる利得整合がとられている。また、
増幅回路３０の伝送線路３５、３９及びスタブ３６、４
０は、電圧制御発振器１１（負性抵抗回路１２及び共振
器１３）の伝送線路及びスタブと同様にしてコプレーナ
線路２６により構成されている。

【００５２】そして、このような構成の増幅回路３０及
び電圧制御発振器１１は、ＩｎＰ基板上に集積して形成
されており、もって、１つのＭＭＩＣを構成している。
このＭＭＩＣの実際の回路パターンを図７に示す。この
図７における各符号及び引き出し線が示す各構成は、図
６において各符号及び引き出し線が示す各構成と同じ構
成である。尚、図７において、斜線で示す領域は、コン
デンサを示している。

【００５３】さて、上述したように構成したＭＭＩＣ
（電圧制御発振器１１及び増幅回路３０）の制御電圧
（ゲートバイアス）−発振周波数特性を測定した。この
場合、電圧制御発振器１１のＨＥＭＴ１４のドレインバ
イアス（電圧端子２１に印加する電圧）を２．５Ｖに設
定した。また、増幅回路３０のＨＥＭＴ３２のゲートバ
イアス（電圧端子３８に印加する電圧）を０Ｖに設定し
た。更に、上記ＨＥＭＴ３２のドレインバイアス（電圧
端子４２に印加する電圧）を２．５Ｖに設定した。そし
て、電圧端子２５に印加するゲートバイアス（直流バイ
アス電圧）を０．００Ｖから−０．４０Ｖ程度まで細か
く、具体的には、０．０１Ｖきざみで変化させながら、
発振周波数及び出力電力を測定した。

【００５４】上記測定結果をグラフにしたものが図８で
ある。この図８において、「菱形（四角）の点」は周波
数特性を示し、「丸形の点」は出力電力特性を示してい
る。上記図８から、第２の実施例においても、ゲートバ
イアスの変化に対して発振周波数が線形に変化するこ
と、即ち、ゲートバイアス（直流バイアス電圧）と発振
周波数とが極めて良い線形性を有することが明確に確認
された。更に、上記第２の実施例においては、出力電力
が１ｄＢ〜２ｄＢ程度の範囲となったこと、即ち、高い
出力電力が得られたことがわかる。

【００５５】尚、上記第２の実施例では、電圧制御発振
器１１と増幅回路３０とを１つのＭＭＩＣとして構成し
たが、これに限られるものではなく、例えばミキサや周
波数逓倍器やパワーアンプ等の回路を電圧制御発振器１
１（または電圧制御発振器１１と増幅回路３０を一緒に
したもの）と一緒にして１つのＭＭＩＣとして構成して
も良い。

【００５６】図９は本発明の第３の実施例を示すもので
あり、第１の実施例と異なるところを説明する。尚、第
１の実施例と同一部分には、同一符号を付している。上
記第３の実施例では、第１の実施例の伝送線路１５を設
けることを止めて、即ち、ＨＥＭＴ１４のソースを直接
接地するように構成し、そして、ＨＥＭＴ１４のゲート
とドレインとの間に、伝送線路４４及びコンデンサ４５
を直列に接続するように構成した。これにより、負性抵
抗回路１２において並列帰還方式で帰還を加えるように
構成している。

【００５７】上記構成の場合、伝送線路４４の長さを変
更すると共に、コンデンサ４５の容量を変更することに
より、帰還回路の帰還の強さを最大よりも弱くするよう
に調整することができる。即ち、上記伝送線路４４の長
さ及びコンデンサ４５の容量の調整により、ゲートバイ
アス（直流バイアス電圧）と発振周波数とが線形性を有
するように構成することが可能である。尚、この第３の
実施例のように並列帰還方式で帰還を加える構成に比べ
て、第１または第２の実施例のように直列帰還方式で帰
還を加える構成の方が、帰還回路の帰還の強さの調整が
簡単であり、設計を行い易い。

【００５８】図１０は本発明の第４の実施例を示すもの
であり、第１の実施例と異なるところを説明する。尚、
第１の実施例と同一部分には、同一符号を付している。
上記第４の実施例では、共振回路１３の中にＨＥＭＴ４
６を設け、このＨＥＭＴ４６のゲートに加えるバイアス
電圧によりゲートの容量を変化させて、発振周波数を可
変させるように構成している。

【００５９】具体的には、ＨＥＭＴ４６のドレインとソ
ースを接地し、ＨＥＭＴ４６のゲートを、伝送線路４７
及びコンデンサ４８の直列回路を介して接地している。
上記伝送線路４７とコンデンサ４８との接続点を、ゲー
トバイアス（制御電圧または直流バイアス電圧）を加え
る電圧端子４９としている。そして、ＨＥＭＴ４６のゲ
ートを、伝送線路２３とコンデンサ２４との接続点にコ
ンデンサ５０を介して接続している。

【００６０】また、負性抵抗回路１２のＨＥＭＴ１４の
ゲートに、バイアス供給回路５１を接続している。この
バイアス供給回路５１は、伝送線路５２及びコンデンサ
５３を直列に接続して構成されている。伝送線路５２の
一端（コンデンサ５３と接続される端子と反対側の端
子）は、ＨＥＭＴ１４のゲート及び共振回路１３の伝送
線路２３に接続されている。コンデンサ５３の一端（伝
送線路５２と接続される端子と反対側の端子）は接地さ
れている。伝送線路５２とコンデンサ５３との接続点
は、バイアスを供給する電圧端子５４となっている。

【００６１】尚、上述した以外の第４の実施例の構成
は、第１の実施例の構成と同じ構成となっている。従っ
て、上記第４の実施例においても、第１の実施例とほぼ
同じ作用効果を得ることができる。

【００６２】また、上記第４の実施例の共振回路１３に
おいては、ＨＥＭＴ４６に代えて、図１１に示す構成の
可変容量ダイオード（バラクタ）５５を用いるように構
成しても良い。この第５の実施例の場合も、制御電圧に
よりバラクタ５５の容量を変化させることにより、発振
周波数を可変させることができ、上記第４の実施例と同
じ作用効果を得ることができる。

【００６３】図１２は本発明の第６の実施例を示すもの
であり、第４の実施例と異なるところを説明する。尚、
第４の実施例と同一部分には、同一符号を付している。
上記第６の実施例では、第４の実施例の負性抵抗回路１
２に、第３の実施例の負性抵抗回路、即ち、並列帰還方
式の負性抵抗回路を用いるように構成している。これ以
外の第６の実施例の構成は、第４の実施例の構成と同じ
構成となっている。従って、上記第６の実施例において
も、第４の実施例と同じ作用効果を得ることができる。

【００６４】また、上記第６の実施例の共振回路１３に
おいて、ＨＥＭＴ４６に代えて、図１１に示す構成の可
変容量ダイオード（バラクタ）５５を用いるように構成
しても良い。この構成の場合も、制御電圧によりバラク
タ５５の容量を変化させることにより、発振周波数を可
変させることができ、上記第６の実施例と同じ作用効果
を得ることができる。

【００６５】尚、上記第３ないし第７の各実施例におい
ては、発振出力を増幅する増幅回路、例えば第２の実施
例の増幅回路３０を１つのＭＭＩＣとして一体に設ける
ように構成しても良い。また、上記第３ないし第７の各
実施例において、ミキサや周波数逓倍器やパワーアンプ
等の回路を電圧制御発振器１１（または電圧制御発振器
１１と増幅回路３０を一緒にしたもの）と一緒にして１
つのＭＭＩＣとして構成しても良い。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す電気回路図

【図２】コプレーナ線路の部分斜視図

【図３】試作品の特性図

【図４】第１の実施例の特性図

【図５】ＭＭＩＣの回路パターンを拡大して示す図

【図６】本発明の第２の実施例を示す図１相当図

【図７】図５相当図

【図８】図４相当図

【図９】本発明の第３の実施例を示す図１相当図

【図１０】本発明の第４の実施例を示す図１相当図

【図１１】本発明の第５の実施例を示す部分電気回路図

【図１２】本発明の第６の実施例を示す図１相当図

【図１３】従来構成を示す発振器のブロック図

【図１４】異なる従来構成を示す図１相当図

【図１５】更に異なる従来構成を示す図１相当図

【符号の説明】

１１は電圧制御発振器、１２は負性抵抗回路、１３は共
振回路、１４は高電子移動度トランジスタ（ＨＥＭ
Ｔ）、１５は伝送線路、１６は整合回路、２１は電圧端
子、２２は出力端子、２３は伝送線路、２４はコンデン
サ、２５は電圧端子、２６はコプレーナ線路、３０は増
幅回路、３２は高電子移動度トランジスタ（ＨＥＭ
Ｔ）、４４は伝送線路、４５はコンデンサ、４６は高電
子移動度トランジスタ（ＨＥＭＴ）、５５は可変容量ダ
イオードを示す。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 トランジスタ及びこのトランジスタに正
   帰還を加える帰還回路からなる負性抵抗回路と、共振回
   路とを備え、前記トランジスタに加える直流バイアス電
   圧を可変することにより発振周波数を可変制御するよう
   に構成された電圧制御発振器において、 前記帰還回路の帰還量を、前記トランジスタの出力端子
   からトランジスタ側を見た負性抵抗の絶対値が最大にな
   る点からずらすことにより、前記負性抵抗を小さくする
   ように構成したことを特徴とする電圧制御発振器。
2. 【請求項２】 トランジスタ及びこのトランジスタに正
   帰還を加える帰還回路からなる負性抵抗回路と、共振回
   路とを備え、前記トランジスタに加える直流バイアス電
   圧を可変することにより発振周波数を可変制御するよう
   に構成された電圧制御発振器において、 前記帰還回路の帰還の強さを最大よりも小さく設定する
   ことにより、前記直流バイアス電圧と前記発振周波数と
   が線形性を有するように構成したことを特徴とする電圧
   制御発振器。
3. 【請求項３】 トランジスタ及びこのトランジスタに正
   帰還を加える帰還回路からなる負性抵抗回路と、共振回
   路とを備え、前記トランジスタに加える直流バイアス電
   圧を可変することにより発振周波数を可変制御するよう
   に構成された電圧制御発振器において、 発振出力を最大よりも小さく設定することにより、前記
   直流バイアス電圧と前記発振周波数とが線形性を有する
   ように構成したことを特徴とする電圧制御発振器。
4. 【請求項４】 トランジスタ及びこのトランジスタに正
   帰還を加える帰還回路からなる負性抵抗回路と、共振回
   路とを備え、前記トランジスタに加える直流バイアス電
   圧を可変することにより発振周波数を可変制御するよう
   に構成された電圧制御発振器において、 前記帰還回路を、前記直流バイアス電圧と前記発振周波
   数とが線形性を有するように構成したことを特徴とする
   電圧制御発振器。
5. 【請求項５】 前記帰還回路を、前記トランジスタと接
   地電極との間に伝送線路を設ける直列帰還方式で構成
   し、そして、 前記伝送線路の長さを、前記トランジスタの出力端子か
   らトランジスタ側を見た負性抵抗の絶対値が最大になる
   条件のときの長さよりも、前記伝送線路内の波長の数％
   に相当する長さの分だけ短くした長さ、または、この短
   くした長さ以下となるように設定したことを特徴とする
   請求項１記載の電圧制御発振器。
6. 【請求項６】 前記トランジスタを電界効果トランジス
   タにより構成し、 前記帰還回路の伝送線路を前記電界効果トランジスタの
   ソース電極と接地電極との間に設け、そして、 前記直流バイアス電圧をゲートバイアスとしたことを特
   徴とする請求項５記載の電圧制御発振器。
7. 【請求項７】 前記発振出力を増幅する増幅回路を備
   え、 前記増幅回路を、１個或いは複数個のトランジスタと、
   これらトランジスタとの整合をとる整合回路とから構成
   したことを特徴とする請求項１ないし６のいずれかに記
   載の電圧制御発振器。
8. 【請求項８】 トランジスタ及びこのトランジスタに正
   帰還を加える帰還回路からなる負性抵抗回路と、電圧に
   より容量を可変制御可能なコンデンサを有してなる共振
   回路とを備え、前記コンデンサに加える電圧を可変する
   ことにより発振周波数を可変制御するように構成された
   電圧制御発振器において、 前記帰還回路の帰還量を、前記トランジスタの出力端子
   からトランジスタ側を見た負性抵抗の絶対値が最大にな
   る点からずらすことにより、前記負性抵抗を小さくする
   ように構成したことを特徴とする電圧制御発振器。
9. 【請求項９】 トランジスタ及びこのトランジスタに正
   帰還を加える帰還回路からなる負性抵抗回路と、電圧に
   より容量を可変制御可能なコンデンサを有してなる共振
   回路とを備え、前記コンデンサに加える電圧を可変する
   ことにより発振周波数を可変制御するように構成された
   電圧制御発振器において、 前記帰還回路の帰還の強さを最大よりも小さく設定する
   ことにより、前記直流バイアス電圧と前記発振周波数と
   が線形性を有するように構成したことを特徴とする電圧
   制御発振器。
10. 【請求項１０】 前記帰還回路を、前記トランジスタの
    入力端子と出力端子との間に伝送線路及びコンデンサを
    設ける並列帰還方式で構成し、そして、 前記伝送線路の長さ及び前記コンデンサの容量を、前記
    トランジスタの出力端子からトランジスタ側を見た負性
    抵抗の絶対値が最大になる条件からずらすことにより、
    前記負性抵抗を小さくしたことを特徴とする請求項１ま
    たは８に記載の電圧制御発振器。